CN1251155C - 用于实现全景图形保真过采样的方法和装置 - Google Patents

用于实现全景图形保真过采样的方法和装置 Download PDF

Info

Publication number
CN1251155C
CN1251155C CNB018164188A CN01816418A CN1251155C CN 1251155 C CN1251155 C CN 1251155C CN B018164188 A CNB018164188 A CN B018164188A CN 01816418 A CN01816418 A CN 01816418A CN 1251155 C CN1251155 C CN 1251155C
Authority
CN
China
Prior art keywords
polygon
speed cache
processing unit
central processing
computer system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018164188A
Other languages
English (en)
Other versions
CN1466738A (zh
Inventor
H·－C·蔡
S·麦宇兰
C·-C·王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1466738A publication Critical patent/CN1466738A/zh
Application granted granted Critical
Publication of CN1251155C publication Critical patent/CN1251155C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/005—General purpose rendering architectures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Image Generation (AREA)
  • Measuring Or Testing Involving Enzymes Or Micro-Organisms (AREA)
  • Other Investigation Or Analysis Of Materials By Electrical Means (AREA)
  • Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)

Abstract

根据一个实施例，公开了一种计算机系统，该计算机系统包括一个图形加速器和耦合到该图形加速器的图形高速缓存。该图形高速缓存存储纹理数据、颜色数据和深度数据。

Description

用于实现全景图形保真过采样的方法和装置
发明领域
本发明涉及计算机系统，更具体地，本发明涉及处理三维图形。
背景技术
计算机生成的图形广泛用于各种工业、商业、教育和娱乐领域。计算机图形由显示器上的像素表示。但是，由于该显示只包含有限数目的像素，因必须用数字格式表示模拟数据而产生的图形失真导致显示的图像具有锯齿状边缘。
用于减小图形失真的技术应用通常称为图形保真。用于全景图形保真的一种技术称为过采样。过采样是一种方法，其中，在高分辨率下绘制原始图形场景，然后向下滤波至原始显示分辨率。因此，过采样实质上将图形失真影响转移到较高空间频率。
但是，当使用过采样技术时，计算机系统会招致性能缺陷。过采样的问题在于它要求额外的处理和存储容量以及带宽来在较高分辨率下绘制图像，随后再将其向下滤波。例如，在显示的X和Y方向分别两倍(2X)的过采样要求四倍(4X)的存储容量和带宽。因此，期望实现高效的过采样，而不导致额外的存储容量和带宽。
附图简述
通过以下给出的详细描述和本发明各种实施例的附图可以更充分理解本发明。但是，这些附图不应理解为将本发明限于具体的实施例，而只是为了解释和理解。
图1是计算机系统的一个实施例的框图；
图2是处理器的一个实施例的框图；
图3是图形高速缓存的一个实施例的框图；
图4是过采样期间数据流动的一个实施例的流程图。
发明详述
描述了一种用于有效实现过采样的方法和装置。在以下对本发明的详细描述中，提出了许多具体细节，以提供对本发明的透彻理解。但是，本领域的技术人员应当明白，本发明在没有这些具体细节的情况下也能实现。在其它情况下，公知的结构和设备用框图形式表示，而不用细节表示，以避免使本发明不清楚。
本说明书中，“一个实施例”或“实施例”表示结合该实施例描述的一个特定的部件、结构、或特征包括在本发明的至少一个实施例中。在本说明书不同地方出现的短语“在一个实施例中”不一定指的是同一个实施例。
图1是计算机系统100的一个实施例的框图。计算机系统100包括耦合到处理器总线110的中央处理单元(处理器)105。在一个实施例中，处理器105是一种Pentium系列处理器，包括PentiumII系列和移动Pentium和PentiumII处理器，其可以从Santa Clara，California的Intel公司获得。可选地，可以使用其它处理器。
芯片设备120也耦合到处理器总线110。芯片设备120可以包括用于控制主存储器113的存储控制器。此外，芯片设备120也可以包括由Santa Clara，California的Intel公司开发的加速图形接口(AGP)规范版本2.0的接口。芯片设备120耦合到视频设备125并处理视频数据请求，以访问主存储器113。
主存储器113通过芯片设备120耦合到处理器总线110。主存储器113存储由处理器105执行的指令序列。在一个实施例中，主存储器113包括一个动态随机存取存储器(DRAM)系统；但是，主存储器113可以具有其它配置。由处理器105执行的指令序列可以从主存储器113或其它存储设备检索。另外的设备也可以耦合到处理器总线110，如多处理器和/或多主存储器设备。计算机系统100按照单个处理器描述，但是，多个处理器可以耦合到处理器总线110。视频设备125也耦合到芯片设备120。在一个实施例中，视频设备包括一个视频监视器，如阴极射线管(CRT)或液晶显示器(LCD)，以及必要的支持电路。
处理器总线110通过芯片设备120耦合到系统总线130。在一个实施例中，系统总线130是外设部件互连(PCI)规范2.1版的标准总线，由Santa Clara，California的Intel公司开发；但是，其它标准也可以使用。多个设备如音频设备127等可以耦合到系统总线130。
总线桥140将系统总线130耦合到二级总线150。在一个实施例中，二级总线150是工业标准结构(ISA)规范版本1.0a总线，由Armonk，New York的International Business Machines公司开发。但是，其它总线标准也可以使用，如由Compaq Computer等公司开发的扩展工业标准结构(EISA)规范3.12版。多个设备如硬盘153和盘片驱动器154可以耦合到二级总线150。其它设备，如光标控制设备(图1未示出)，也可以耦合到二级总线150。
图2是处理器150的一个实施例的框图。处理器150包括CPU核心210、CPU高速缓存220、图形核心230、图形高速缓存240、以及总线接口250。CPU核心210执行计算机系统100接收的非图形指令。CPU高速缓存220耦合到CPU核心210。根据一个实施例，CPU核心210是用于存储数据和由CPU核心210执行的指令序列的高速存储机构。
总线接口250耦合到CPU高速缓存220。总线接口250将CPU高速缓存220和图形高速缓存240连接到处理器总线110，使得可以与处理器105之间传递数据。
图形核心230包括一个图形加速器，专用于计算图形绘制。图形核心230使得CPU核心210能够有效执行非图形命令，而图形核心230处理图形计算。根据一个实施例，图形核心根据一种以区域(tile)为基础的绘制(rendering)结构来运行。绘制是以每像素为基础的计算不同颜色和位置信息的行为。结果，观察者可以在视频设备125的二维监视器上感觉到深度。
绘制填充对象的表面上先前只按照一组顶点存储的点。这样，将在屏幕上画出用阴影表示出三维效果的实心对象。为了绘制一个对象，必须确定颜色和位置信息。为了有效做到这一点，对象的顶点被分割为三角形，然后这些三角形(三个顶点的集合)在图形核心230中每次被处理一个。
在基于区域的绘制中，图形核心230在一个特定的图形场景(或图像)中以三角/三角(triangle per triangle)的方式构造多边形，直到所述场景全部完成。但是，在绘制场景之前，图形核心230将场景分解为一系列三角形。随后，通过检查每个三角形的边界框将这些三角形分类(或划分)为区域。区域划分决定一个三角形位于哪个区域中。根据一个实施例，图形高速缓存240包括用于一个场景中每个区域的缓冲器。这些缓冲器包括指向包括在这些缓冲器中的具体三角形的指针。每个三角形都被划分后，该场景的每个区域被逐个绘制。
图形高速缓存240耦合到图形核心230和总线接口250。根据一个实施例，图形高速缓存240是能够容纳128×64像素区域大小的图形高速缓存，其中每个像素包括32位颜色和深度值。在另一实施例中，图形高速缓存240除了颜色和深度数据，还存储纹理数据。在另一实施例中，图形高速缓存240是64k字节静态随机存取存储器，用于容纳128×64区域大小。但是，本领域普通技术人员应当明白，其它大小和字节的存储器设备也可以用于实现图形高速缓存240。
图3是图形高速缓存240的一个实施例的框图。图形高速缓存240包括图形纹理高速缓存320和图形颜色/Z区域缓冲器340。图形纹理高速缓存320存储用于纹理映射一个对象的纹理数据。纹理映射包括除了二维品质如颜色和亮度外，用三维属性(如对象有多透明和反射)解码一个纹理。一旦定义了纹理，就可以将其缠绕在三维对象周围。
图形颜色/Z区域缓冲器340存储颜色和深度数据，用于一个或多个图形场景中的每个区域。区域大小可以根据图形颜色/Z区域缓冲器340的颜色和深度格式和大小来确定。这样，根据一个实施例，图形颜色/Z区域缓冲器340的大小足以满足用于一个特定区域内所有三角形的颜色和深度数据访问。根据另一个实施例，在完成一个区域内最后一个三角形的绘制后，颜色和深度数据被写入存储器113。
根据一个实施例，通过消除额外存储容量和带宽的要求，图形高速缓存240的使用使得图形核心230能够高效地执行过采样。图4是由图形核心230进行过采样期间数据流动的一个实施例的流程图。为了说明，通过在X和Y方向进行两倍(2x)过采样，假设一个k＝4的值。此外，区域大小假设为128×64，多边形被划分为64×32的虚拟区域大小。但是，本领域的普通技术人员应当理解，也可以使用其它k值和大小实现所述过程。
参考图4，在过程块410，图形核心230通过芯片设备120内的AGP端口从存储器113接收到一个区域的多边形。在过程块420，图形核心230将这些多边形放大。因为该例中k＝4，这些多边形被放大到原始大小的4倍(4x)。该放大是通过使用由图形核心230支持的视口变换实现的。在视口变换中，字坐标被图形核心230映射到显示屏幕上。随后，图形核心230加速该变换。通过应用该视口变换，可以操作一个视口的尺度，以便使得最终的图像被放大，用于绘制为区域。
在过程块430，放大的多边形被调整。根据一个实施例，该调整级采取与每个顶点有关的输入数据，并计算扫描绘制所要求的各种参数。根据另一实施例，还计算解释整个多边形上的各种顶点属性所要求的梯度。
在过程块440，图形核心230执行用于多边形光栅化和纹理化的纹理数据。在光栅化期间，多边形内的像素被处理。此外，如果纹理化被激活，则将纹理应用于像素。在过程块450，对区域的绘制完成。当完成对区域内最后一个三角形的绘制后，图形颜色/Z区域缓冲器340包括4倍于原始大小的区域的整个图像。在过程决460，执行展开位对准块传送(BLT)。BLT是一个过程，其中，像素或其它数据从一个存储器位置拷贝到另一个存储器位置。展开BLT被执行，以便将图像从物理区域大小下采样至虚拟区域大小。
展开BLT通过对大小等于物理区域的矩形(由两个多边形组成)绘制来完成。物理区域中(如图形颜色/Z区域缓冲器340中)过采样的图像被认为是展开BLT的信源，而信宿分配在存储器113中。根据一个实施例，图形核心230将展开BLT的信源作为信宿矩形的纹理映射。结果，图形纹理高速缓存320被维持不受扰动，以便维持区域内纹理数据的良好利用。
在过程块470，判断在图形颜色/Z区域缓冲器340中是否还有区域需要绘制。如果还有区域需要绘制，则控制返回过程块410，其中图形核,心230从图形颜色/Z区域缓冲器340接收另一个区域的多边形。根据一个实施例，图形核心230包括一个管道引擎。结果，在图形核心230对下一个区域的绘制可以在前一个区域的展开BLT进行中开始。
如上所述，使用统一的图形高速缓存结构用于基于区域的绘制使得能够在不增加外部存储容量和带宽要求的情况下产生有效的过采样图像。
典型地，使用基于非区域的绘制的图形引擎一般必须首先将整个过采样图像提供给k倍于原始显示分辨率大小的存储器位置，才能进行下采样。该存储器一般来说太大，以至于无法与图形引擎在同一半导体设备上实现。因此，要求增加主存储器中的存储容量和带宽。
如上所述，统一的图形高速缓存为随后将被下采样(如，通过展开BLT)的过采样图像提供临时的存储。结果，只有原始大小的最终图像需要被写出并存入主系统存储器，如存储器113中。因此，描述了一种不会引入额外存储容量和带宽的过采样实现。
但是，毫无疑问，对于本领域普通技术人员来说，通过阅读上述说明，对本发明的许多更改和修正将是显然的。应当理解，通过说明示出和描述的任何特定实施例决不应当被认为是限制性的。因此，对各个实施例的参考不是为了限制权利要求的范围，权利要求本身只是引用关于本发明的这些特征。

Claims (24)

1.一种计算机系统，包括：
一个处理器，该处理器包括：
一个中央处理单元核心，用于执行非图形指令；
图形核心，用于通过上采样技术来计算图形变换；和
耦合到该图形核心的统一的图形高速缓存，其中，该统一的图形高速缓存存储纹理数据、颜色数据和深度数据。
2.权利要求1的计算机系统，其中，所述图形高速缓存包括：
存储纹理数据的纹理高速缓存；和
存储颜色数据和深度数据的颜色和深度缓冲器。
3.权利要求1的计算机系统，还包括：
耦合到所述中央处理单元核心的中央处理单元高速缓存。
4.权利要求3的计算机系统，还包括耦合到所述中央处理单元高速缓存和图形高速缓存的总线接口。
5.权利要求1的计算机系统，其中，所述图形核心根据以区域为基础的绘制结构执行绘制。
6.权利要求1的计算机系统，还包括：
耦合到所述中央处理单元高速缓存和所述图形高速缓存的总线接口；和
一个耦合到所述总线接口的主存储器。
7.权利要求2的计算机系统，其中，所述图形核心放大图像多边形，并将这些多边形绘制到图形高速缓存中。
8.权利要求7的计算机系统，其中，对所述图像多边形的放大是通过视口变换实现的。
9.权利要求7的计算机系统，其中，当多边形被绘制之后，图形核心对图像多边形下采样。
10.权利要求9的计算机系统，其中，对所述图像多边形的放大是通过执行位对准块传送实现的。
11.一种用于对图形进行上采样的方法，包括：
在图形核心接收图像的第一区域的多边形；和
在该图形核心放大所述多边形；
将这些第一区域的多边形绘制到统一的图形高速缓存中，
其中，该统一的图形高速缓存存储图像的纹理数据、颜色数据和深度数据。
12.权利要求11的方法，还包括绘制所述多边形之后，在所述图形核心执行展开位对准块传送。
13.权利要求11的方法，其中所述多边形被放大到图像原始大小的四倍。
14.权利要求11的方法，其中所述放大是使用视口变换实现的。
15.权利要求11的方法，其中所述绘制多边形的步骤包括：
设置图像多边形；和
在图像多边形内对像素进行光栅化。
16.权利要求15的方法，还包括在图像多边形内对像素进行纹理化。
17.权利要求11的方法，还包括所述多边形被绘制后，对这些多边形进行下采样。
18.权利要求17的方法，其中所述下采样是通过执行位对准块传送实现的。
19.权利要求11的方法，还包括：
判断所述统一的图形核心是否还包括更多的区域要被绘制；和
如果是，就在所述图形核心接收第二个区域的多边形；和
将这些第二个区域的多边形绘制到统一的图形高速缓存中。
20.一种中央处理单元，包括：
执行非图形指令的中央处理单元核心；
耦合到所述中央处理单元核心中央处理单元高速缓存；
通过上采样技术计算图形变换的图形加速器；和
耦合到该图形核心和所述中央处理单元的统一的图形高速缓存，用于存储纹理数据、颜色数据、和深度数据。
21.权利要求20的中央处理单元，其中所述图形高速缓存包括：
存储纹理数据的纹理高速缓存；和
存储颜色数据和深度数据的颜色和深度缓冲器。
22.权利要求20的中央处理单元，其中所述图形核心放大图像多边形并将所述多边形变换到图形高速缓存中。
23.权利要求22的中央处理单元，还包括耦合到所述中央处理单元高速缓存和图形高速缓存的总线接口。
24.权利要求23的中央处理单元，其中所述图形加速器根据以区域为基础的绘制结构执行变换。
CNB018164188A 2000-09-28 2001-09-26 用于实现全景图形保真过采样的方法和装置 Expired - Fee Related CN1251155C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/675,096 2000-09-28
US09/675,096 US6885378B1 (en) 2000-09-28 2000-09-28 Method and apparatus for the implementation of full-scene anti-aliasing supersampling

Publications (2)

Publication Number Publication Date
CN1466738A CN1466738A (zh) 2004-01-07
CN1251155C true CN1251155C (zh) 2006-04-12

Family

ID=24709035

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018164188A Expired - Fee Related CN1251155C (zh) 2000-09-28 2001-09-26 用于实现全景图形保真过采样的方法和装置

Country Status (12)

Country Link
US (1) US6885378B1 (zh)
EP (1) EP1323131B1 (zh)
JP (1) JP2004510270A (zh)
KR (1) KR100547258B1 (zh)
CN (1) CN1251155C (zh)
AT (1) ATE355569T1 (zh)
AU (1) AU2001293158A1 (zh)
CA (1) CA2423497C (zh)
DE (1) DE60126967T2 (zh)
HK (1) HK1054110B (zh)
TW (1) TW591547B (zh)
WO (1) WO2002027661A2 (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3543942B2 (ja) * 2000-03-02 2004-07-21 株式会社ソニー・コンピュータエンタテインメント 画像生成装置
US20030210267A1 (en) * 2002-05-13 2003-11-13 Kylberg Robert Lee Systems and methods for providing asynchronous client rendering in a graphical user interface (GUI) environment
TW569097B (en) * 2002-09-11 2004-01-01 Via Tech Inc Personal computer system and core logic chip applied to same
JP2004164618A (ja) * 2002-10-14 2004-06-10 Oce Technol Bv 携帯端末における選択メカニズム
US7307667B1 (en) * 2003-06-27 2007-12-11 Zoran Corporation Method and apparatus for an integrated high definition television controller
US9098943B1 (en) * 2003-12-31 2015-08-04 Ziilabs Inc., Ltd. Multiple simultaneous bin sizes
US7460175B2 (en) * 2004-04-02 2008-12-02 Nvidia Corporation Supersampling of digital video output for multiple analog display formats
JP4656862B2 (ja) * 2004-05-28 2011-03-23 ルネサスエレクトロニクス株式会社 半導体装置
EP1846834A2 (en) * 2005-01-25 2007-10-24 Lucid Information Technology, Ltd. Graphics processing and display system employing multiple graphics cores on a silicon chip of monolithic construction
US8089486B2 (en) * 2005-03-21 2012-01-03 Qualcomm Incorporated Tiled prefetched and cached depth buffer
US7348988B2 (en) * 2005-05-06 2008-03-25 Via Technologies, Inc. Texture cache control using an adaptive missing data table in a multiple cache computer graphics environment
KR101177125B1 (ko) * 2005-06-11 2012-08-24 엘지전자 주식회사 멀티-코어 프로세서의 합성모드 구현 방법 및 장치
US7737988B1 (en) * 2005-11-14 2010-06-15 Nvidia Corporation Using font filtering engines for texture blitting
KR100762811B1 (ko) * 2006-07-20 2007-10-02 삼성전자주식회사 하프 플레인 에지 함수를 이용한 타일 비닝 방법 및 시스템
US8009172B2 (en) * 2006-08-03 2011-08-30 Qualcomm Incorporated Graphics processing unit with shared arithmetic logic unit
JP2008090673A (ja) * 2006-10-03 2008-04-17 Mitsubishi Electric Corp キャッシュメモリ制御装置
CN101252687B (zh) * 2008-03-20 2010-06-02 上海交通大学 实现多通道联合的感兴趣区域视频编码及传输的方法
US8878864B2 (en) 2009-04-20 2014-11-04 Barco, Inc. Using GPU for network packetization
US9406155B2 (en) 2009-09-25 2016-08-02 Arm Limited Graphics processing systems
US8988443B2 (en) 2009-09-25 2015-03-24 Arm Limited Methods of and apparatus for controlling the reading of arrays of data from memory
GB0916924D0 (en) 2009-09-25 2009-11-11 Advanced Risc Mach Ltd Graphics processing systems
US9349156B2 (en) 2009-09-25 2016-05-24 Arm Limited Adaptive frame buffer compression
JP5835879B2 (ja) * 2009-09-25 2015-12-24 アーム・リミテッド メモリからのデータの配列の読み込みを制御する方法および装置
KR101609266B1 (ko) * 2009-10-20 2016-04-21 삼성전자주식회사 타일 기반의 랜더링 장치 및 방법
KR101683556B1 (ko) * 2010-01-06 2016-12-08 삼성전자주식회사 타일 기반의 렌더링 장치 및 렌더링 방법
GB201105716D0 (en) 2011-04-04 2011-05-18 Advanced Risc Mach Ltd Method of and apparatus for displaying windows on a display
US8884963B2 (en) * 2011-05-04 2014-11-11 Qualcomm Incorporated Low resolution buffer based pixel culling
CN102208112B (zh) * 2011-05-25 2015-08-05 威盛电子股份有限公司 景深消隐方法、三维图形处理方法及其装置
US9098938B2 (en) * 2011-11-10 2015-08-04 The Directv Group, Inc. System and method for drawing anti-aliased lines in any direction
CN103164838B (zh) * 2011-12-12 2015-11-04 扬智科技股份有限公司 图形数据处理方法
US9734548B2 (en) * 2012-10-26 2017-08-15 Nvidia Corporation Caching of adaptively sized cache tiles in a unified L2 cache with surface compression
US9720858B2 (en) 2012-12-19 2017-08-01 Nvidia Corporation Technique for performing memory access operations via texture hardware
US9697006B2 (en) 2012-12-19 2017-07-04 Nvidia Corporation Technique for performing memory access operations via texture hardware
US9195426B2 (en) 2013-09-20 2015-11-24 Arm Limited Method and apparatus for generating an output surface from one or more input surfaces in data processing systems
US9595075B2 (en) * 2013-09-26 2017-03-14 Nvidia Corporation Load/store operations in texture hardware
GB2524467B (en) 2014-02-07 2020-05-27 Advanced Risc Mach Ltd Method of and apparatus for generating an overdrive frame for a display
GB2528265B (en) 2014-07-15 2021-03-10 Advanced Risc Mach Ltd Method of and apparatus for generating an output frame
US10163180B2 (en) * 2015-04-29 2018-12-25 Qualcomm Incorporated Adaptive memory address scanning based on surface format for graphics processing
GB2540562B (en) 2015-07-21 2019-09-04 Advanced Risc Mach Ltd Method of and apparatus for generating a signature representative of the content of an array of data
US10262456B2 (en) * 2015-12-19 2019-04-16 Intel Corporation Method and apparatus for extracting and using path shading coherence in a ray tracing architecture
US10235811B2 (en) 2016-12-29 2019-03-19 Intel Corporation Replicating primitives across multiple viewports
US10262393B2 (en) * 2016-12-29 2019-04-16 Intel Corporation Multi-sample anti-aliasing (MSAA) memory bandwidth reduction for sparse sample per pixel utilization
US10510133B2 (en) * 2017-06-20 2019-12-17 Think Silicon Sa Asymmetric multi-core heterogeneous parallel processing system
US10628910B2 (en) 2018-09-24 2020-04-21 Intel Corporation Vertex shader with primitive replication
US10902265B2 (en) * 2019-03-27 2021-01-26 Lenovo (Singapore) Pte. Ltd. Imaging effect based on object depth information

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2030022A1 (en) * 1989-11-17 1991-05-18 Brian M. Kelleher System and method for drawing antialiased polygons
US5307451A (en) 1992-05-12 1994-04-26 Apple Computer, Inc. Method and apparatus for generating and manipulating graphical data for display on a computer output device
US5388206A (en) * 1992-11-13 1995-02-07 The University Of North Carolina Architecture and apparatus for image generation
WO1996028794A1 (fr) * 1995-03-10 1996-09-19 Hitachi, Ltd. Dispositif d'affichage graphique tridimensionnel
US5651104A (en) * 1995-04-25 1997-07-22 Evans & Sutherland Computer Corporation Computer graphics system and process for adaptive supersampling
US5682522A (en) * 1995-07-18 1997-10-28 Silicon Integrated Systems Corp. Shared memory architecture of graphics frame buffer and hard disk cache
US5977977A (en) 1995-08-04 1999-11-02 Microsoft Corporation Method and system for multi-pass rendering
US6111584A (en) 1995-12-18 2000-08-29 3Dlabs Inc. Ltd. Rendering system with mini-patch retrieval from local texture storage
US5960213A (en) 1995-12-18 1999-09-28 3D Labs Inc. Ltd Dynamically reconfigurable multi-function PCI adapter device
JPH09245179A (ja) * 1996-03-08 1997-09-19 Mitsubishi Electric Corp コンピュータグラフィックス装置
EP0821324A3 (en) 1996-07-26 1999-05-06 International Business Machines Corporation Cache memory for Z-buffer
US5828382A (en) * 1996-08-02 1998-10-27 Cirrus Logic, Inc. Apparatus for dynamic XY tiled texture caching
US6104417A (en) * 1996-09-13 2000-08-15 Silicon Graphics, Inc. Unified memory computer architecture with dynamic graphics memory allocation
US5860060A (en) * 1997-05-02 1999-01-12 Texas Instruments Incorporated Method for left/right channel self-alignment
US6094203A (en) * 1997-09-17 2000-07-25 Hewlett-Packard Company Architecture for a graphics processing unit using main memory
US5986677A (en) * 1997-09-30 1999-11-16 Compaq Computer Corporation Accelerated graphics port read transaction merging
US6496187B1 (en) * 1998-02-17 2002-12-17 Sun Microsystems, Inc. Graphics system configured to perform parallel sample to pixel calculation
JP3497988B2 (ja) * 1998-04-15 2004-02-16 株式会社ルネサステクノロジ 図形処理装置及び図形処理方法
US6483516B1 (en) * 1998-10-09 2002-11-19 National Semiconductor Corporation Hierarchical texture cache
US6448968B1 (en) * 1999-01-29 2002-09-10 Mitsubishi Electric Research Laboratories, Inc. Method for rendering graphical objects represented as surface elements
GB9915012D0 (en) * 1999-06-29 1999-08-25 Koninkl Philips Electronics Nv Z-buffering graphics system

Also Published As

Publication number Publication date
WO2002027661A2 (en) 2002-04-04
HK1054110A1 (en) 2003-11-14
CA2423497C (en) 2009-07-28
CA2423497A1 (en) 2002-04-04
AU2001293158A1 (en) 2002-04-08
TW591547B (en) 2004-06-11
KR100547258B1 (ko) 2006-01-26
CN1466738A (zh) 2004-01-07
EP1323131A2 (en) 2003-07-02
DE60126967D1 (de) 2007-04-12
WO2002027661A3 (en) 2002-06-13
EP1323131B1 (en) 2007-02-28
ATE355569T1 (de) 2006-03-15
HK1054110B (zh) 2007-08-31
JP2004510270A (ja) 2004-04-02
US6885378B1 (en) 2005-04-26
DE60126967T2 (de) 2007-10-31
KR20030046474A (ko) 2003-06-12

Similar Documents

Publication Publication Date Title
CN1251155C (zh) 用于实现全景图形保真过采样的方法和装置
US10885607B2 (en) Storage for foveated rendering
US5224210A (en) Method and apparatus for graphics pipeline context switching in a multi-tasking windows system
US20020158865A1 (en) Graphics system and method for rendering independent 2D and 3D objects using pointer based display list video refresh operations
AU2017382489A1 (en) Foveated rendering in tiled architectures
JP3645024B2 (ja) 描画装置及び描画方法
US9280956B2 (en) Graphics memory load mask for graphics processing
US7170512B2 (en) Index processor
US6756989B1 (en) Method, system, and computer program product for filtering a texture applied to a surface of a computer generated object
US7616200B1 (en) System for reducing aliasing on a display device
US6982719B2 (en) Switching sample buffer context in response to sample requests for real-time sample filtering and video generation
US6614443B1 (en) Method and system for addressing graphics data for efficient data access
US6784892B1 (en) Fully associative texture cache having content addressable memory and method for use thereof
EP4168976A1 (en) Fine grained replay control in binning hardware
EP0617400B1 (en) Methods and apparatus for accelerating windows in graphics systems
CN103546159A (zh) 模板数据压缩系统和方法和包含其的图形处理单元
JP3971448B2 (ja) 描画装置及び描画方法
JP4419480B2 (ja) 画像処理装置およびその方法
JP2022179415A (ja) グラフィックレンダリングのシステム、方法および装置のためのラインベースのレンダリング
JPH0869539A (ja) 画像の領域エクステントを決める方法および装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060412

Termination date: 20110926