CN1248368A - Atm信元的传送 - Google Patents

Abstract

本发明公开了用于传输数据信元的一种系统及方法。该系统包括数据传输及接收单元,包括收发器电路(643,644),主底板接口(610)及底板互连电路(647)。收发器电路(643, 644)通过数据链路传输及接收数据信元,主底板接口(610)提供与底板(300)的物理连接,底板互连电路(647)传输及接收信元。主底板接口(610)包括至少一个信元信号端子及至少一个操作数据信号端子。操作数据信号端子与信元数据信号端子分隔开。操作数据信号端子及信元数据信号端子被配置成与底板(300)上的配合连接件连接。底板互连电路(647)从收发器电路(643,644)接收数据信元,并通过信元信号端子传送这些数据信元,从信元信号端于接收数据信元,并把这些数据信元提供给收发器电路(643,644),以便通过第一数据链路传输,并通过操作数据信号端子传输及接收操作数据。

Description

ATM信元的传送

本发明涉及异步传输模式(ATM)信元的传送。

异步传输模式(ATM)数据传输是一种在ATM交换设备(“交换机”)之间传输称为“信元”的固定大小的数据包的通信技术。ATM交换机可被认为是提供虚拟信道的面向线路的低开销包交换机。虚拟信道为交换及多路复用传输提供基础。异步时分(ATD)及快速包交换是已用于描述类似的传送技术的替代术语。

ATM网络利用通常与国际电信联盟(ITU)采用的格式一致的信元格式传送信息。ITU标准ATM信元具有一个5字节的报头字段及一个48字节的有效负载字段。报头字段携带与经由通信网络中的交换设备传送及为ATM信元选定路由有关的信息。有效负载字段可用于传送用户数据。用户数据可以是，例如数字化的视频或者音频数据，来自计算机应用程序的数据，或者由更高层通信协议提供的信息。

ATM信元从通常位于用户端的发端网络接入设备发送到通常位于第二用户端的目的网络接入设备。ATM网络提供ATM信元的端对端路由选择。

概括地说，本发明的一个方面提供了一种在数据链路与底板(backplane)之间传输数据信元的装置。该装置包括收发器电路，主底板接口及底板互连电路。收发器电路通过数据链路传输及接收数据信元，主底板接口提供与底板的物理互连，底板互连电路传输及接收信元。主底板接口包括至少一个信元信号端子及至少一个操作数据信号端子。操作数据信号端子与信元信号端子分隔开。操作数据信号端子及信元信号端子被配置成与底板上的配合连接件相连。底板互连电路使收发器电路与主底板接口耦接。该互连电路从收发器电路接收数据信元，并通过信元信号端子传送这些数据信元，从信元信号端子接收数据信元，并把这些数据信元提供给收发器电路，以便通过第一数据链路传输，并通过操作数据信号端子传输及接收操作数据。

本发明的实现可包括一个或多个下述特征。该装置可包括改变在底板互连电路与收发器电路之间交换的信元中的报头字段数据的数据信元报头转换电路。数据信元报头转换电路进行的数据信元报头的改变可由通过操作数据信号端子接收的操作数据确定。本发明可包括利用高级数据链路控制(HDLC)协议通过操作数据信号端子传输及接收操作、管理、维护及准备(OAMP)数据的操作处理器。本发明的实现可包括与底板互连电路及与收发器电路耦接的处理器，该处理器被配置成通过操作数据信号端子接收可变长度数据传输，把可变长度数据转化为固定长度信元，并把固定长度信元提供给收发器电路，以便通过数据链路传输。

本发明的实现还可包括一个或多个下述特征。该装置可实现于一张卡上，该卡被配置成可插入具有对应于独立端子连接件的底板配合连接件的底板中。光纤数据链路接口可使收发器电路与同步光学网络(SONET)数据链路耦接。高位速率数字用户线路(HDSL)数据链路接口可与收发器电路耦接。

在不同的方面，本发明的实现可包括接收信元的独立端子及传输信元的独立端子。接收信元的端子可包括第一及第二控制端子及至少一个输入信元数据端子。为了接收信元，底板互连电路可在第一控制端子上宣称(assert)一个信号，以指示该装置准备好接收信元，在第二控制端子上接受指示该信元正被发送给该装置的信号，并在输入信元数据端子上接收该信元的数据位。可通过单个输入信元数据端子串行接收信元，也可通过多个输入信元数据端子并行接收信元。传输信元的端子可包括第一及第二控制端子及至少一个输出信元数据端子。为了传输信元，底板互连电路可在第一控制端子上宣称一个信号，指示该装置准备好传输信元，在第二控制端子上接受指示该装置可开始传送该信元的信号，并在输出信元数据端子上传输该信元的数据位。可通过单个输出信元数据端子串行输出信元，也可通过多个输出信元数据端子并行输出信元。指示该装置准备好传送信元的信号可包括信元优先级指示符。

在不同的方面，本发明的实现可包括第二收发器电路，第二收发器电路通过第二数据链路传输并接收数据信元，向底板互连电路提供数据信元及从底板互连电路接收数据信元。第一收发器及第二收发器可分别具有相关的唯一端口地址。底板互连电路可接收信元报头中具有端口地址数据的数据信元，并向第一收发器提供具有第一端口地址的数据信元，而不向第二收发器提供，而具有第二端口地址的数据信元被提供给第二收发器，而不是第一收发器。每个信元可包括一个5字节的报头字段及一个48字节的有效负载字段。报头字段的第5字节可包括端口地址识别符。

本发明的实现还可包括后备底板接口。后备底板接口可包括至少一个信元信号端子及至少一个操作数据信号端子。每个操作数据信号端子与各个信元信号端子分离。该装置可包括从底板上的相应连接件接收状态信号，并向底板互连电路提供该状态信号的状态端子连接件。底板互连电路可被配置为在状态信号的第一状态期间通过主底板接口，而不是后备底板接口传输及接收数据信元，在状态信号的第二状态期间通过后备底板接口，而不是主底板接口传输及接收数据信元。底板互连电路还可被配置成在状态信号的第一状态期间通过主底板接口，而不是后备底板接口传输及接收操作数据，在状态信号的第二状态期间通过后备底板接口，而不是主底板接口传输及接收操作数据。

本发明的实现可包括从底板上的相应连接件接收第二状态信号的第二状态端子连接件。在第二状态信号的第一状态期间，底板互连电路可被配置成通过主底板接口，而不是通过后备底板接口传输及接收操作数据。在第二状态信号的第二状态期间，底板互连电路可被配置成通过后备底板接口，而不是通过主底板接口传输及接收操作数据。

概括地说，在另一方面，本发明提供了一种通过底板信号线路发送数据信元的方法。该方法包括在第一底板信号线路上宣称指示将经过底板传输的信元的优先级的信号。在第二底板信号线路上接收该装置可开始传输该数据信元的信号，并在接收指示该装置可开始传输该数据信元的信号后，在第三底板线路上传输该数据信元的位。

概括地说，在另一方面，本发明提供了一种接收数据信元的方法。该方法包括在第一底板信号线路上宣称一个信号，该信号识别准备好接收数据信元的可寻址装置端口。在第二信号线路上接收指示数据信元正被传送给该装置的信号，并在第三信号线路上接收正被传送给该装置的数据信元的位。

概括地说，在另一方面，本发明提供了一种在数据链路与底板之间传输数据信元的装置。该装置包括通过数据链路传输及接收数据信元的收发器电路及多个底板接口，每个底板接口包括至少一个信元信号端子。每个底板接口与一个底板互连电路耦接。每个底板互连电路通过与其相关的底板接口的信元信号端子传输及接收信元。该装置还包括使收发器电路与每个底板互连电路耦接的多路分解电路。多路分解电路从收发器电路接收数据信元，选择与该数据信元相关的底板互连电路，并把该数据信元提供给选择的底板互连电路，以便通过相关底板接口的信元信号端子传输。该装置还包括使多个底板互连电路与收发器电路耦接的多路复用电路。多路复用电路从每个底板互连电路接收数据信元，并把接收的数据信元提供给收发器电路。

本发明的实现可包括一个或多个下述特征。底板互连电路可通过多个底板接口独立地接收及传输数据信元。多路分解电路可根据数据信元的报头字段中的数据选择底板接口。该装置可包括改变在多个底板接口与收发器电路之间发送的信元中的报头数据的报头转换电路。多个底板接口中的每一个可包括用于接收信元的独立端子及用于传输信元的独立端子。传输信元的端子可包括第一及第二控制端子及至少一个输出信元数据端子。底板接口的底板互连电路可在第一控制端子上接受表示一个信元可通过该接口被发送的信号，在第二控制端子上宣称表示一个信元正被传输的信号，并在输出信元数据端子上传输该信元的数据位。每个底板接口可包括单个输出信元数据端子，可通过该单个输出信元数据端子串行传输信元的每个数据位。每个底板接口可包括多个输出信元数据端子，可通过8个输出信元数据端子并行发送信元的数据位。

在不同的实现中，接收信元的端子可包括第一及第二控制端子及至少一个输入信元数据端子。底板接口的底板互连电路可在第一控制端子上接受指示一个信元已准备好被发送给该装置的信号，在第二控制端子上宣称表示该装置准备好接收该信元的信号，并在输入信元数据端子上接收该信元的数据位。每个底板接口可包括单个输入信元数据端子，可通过该单个输入信元数据端子串行接收信元的每个数据位。每个底板接口可包括多个输入信元数据端子，可通过所述多个输入信元数据端子并行接收信元的数据位。

本发明的实现可包括一个从底板接收状态信号，并向各个底板互连电路提供该状态信号的状态端子连接件。底板互连电路可在该状态信号的第一状态期间，而不是在该状态信号的第二状态期间，传输及接收数据信元。

概括地说，在另一方面，本发明提供了一种通过底板传输数据信元的方法。该方法包括通过数据链路接口接收数据信元。检查接收的数据信元中的报头信息。选择多个底板信元接口中的一个接口。在选定接口的第一信号线路上接收指示数据信元可在该接口上被传输的信号。在选定接口的第二信号线路上传输指示数据信元的传送正在进行的信号，并在选定接口的第三信号线路上传输该数据信元的位。该方法可包括根据数据信元报头中的端口地址进行选择。

图1A、1B及1C图解说明了标准ATM信元字段。

图2是根据本发明的通信网络。

图3是根据本发明的线路卡架。

图4是根据本发明的线路卡架底板。

图5根据本发明的线路卡架多路复用器的功能图。

图6是根据本发明的线路卡的功能。

图7A、7B、7C是根据本发明的信号计时图。

图8是根据本发明的信号计时图。

图9是根据本发明的主控制架及三个线路卡架。

图10是根据本发明的主控制架底板。

图11是根据本发明的中继卡。

图12是根据本发明的主控制处理器。

图13是根据本发明的主线路架适配器

图14A及14B是根据本发明的信号计时图。

图15A及15B是根据本发明的信号计时图。

图1A图解说明了具有如ITU规定的53字节格式的ATM信元。ATM信元100包括报头字段101及有效负载字段102。ITU标准报头字段101可以是用户-网络接口报头或者网络-网络接口报头。图1B及图1C分别图解说明了用户-网络接口报头125及网络-网络接口报头150。通常，具有用户-网络接口报头125的ATM信元在位于ATM连接的一个端点上的ATM网络接入设备和ATM网络转换设备之间被发送。具有网络-网络接口报头150的信元在ATM网络中的节点之间被发送，即从非端点ATM信元转换设备发送到非端点ATM信元转换设备。用户-网络接口报头125及网络-网络接口报头150包括多个信息子字段，区别在于信元报头125及信元报头150的第一字节(“Byte 1”)中所含的信息不同。

用户-网络报头125(图1B)包括一个4位类属流控制(GFC)字段，一个8位虚拟路径识别符(VPI)字段，一个16位虚拟信道识别符(VCI)字段，一个3位有效负载类型识别符(PTI)字段，一个1位的信元损耗优先级(CLP)字段及一个8位报头错误控制(HEC)字段。GFC字段携带帮助控制通过用户-网络接口的ATM信元流。VPI字段识别虚拟路径，VCI字段识别用于在网络中确定ATM信元的路线的虚拟信道。PTI字段识别信元是否含有用户或者网络管理相关信息。CLP字段指示信元损耗优先级。如果CLP字段的值为1，根据网络条件，例如网络过载，该信元可能被丢弃。如果CLP字段的值为0，则该信元具有高的优先级，于是ATM节点应分配足够的网络资源，以防止信元丢弃，并确保该信元的传送。HEC字段含有检测报头101信息中的传输错误的报头错误控制信息。有关这些标准报头字段的其它信息可参见“ATM用户网络接口说明书，第3.1版，ATM Forum，1994”。

也被称为节点-网络报头的网络-网络报头150(图1C)具有与用户-网络报头125中的相应字段的位大小及功能完全相同的VCI、PTI、CLP及HEC字段。但是由于ATM网络中在节点之间不使用GFC信息，因此网络-网络报头不包括GFC字段。另外，网络-网络报头具有一个12位VPI字段，提供比用户-网络报头中可用的VPI地址空间大的VPI地址空间。

图2是一个示例性的ATM网络。ATM信元可用于在网络接入设备201-208之间建立通信路径。网络接入设备201-208形成ATM通信中的始发点及终止点，并可把非ATM数据业务转换为ATM格式。非ATM数据业务到ATM信元的转换由ATM适配层(AAL)服务提供。Bellcore publication GR-1113-CORE，“异步传输模式和ATM适配层(AAL)协议，1994”中规定了标准的AAL服务。AAL服务可用于，例如把1.544兆位/秒连续位速率(CBR)的面向线路的T1连接转换为ATM虚拟线路连接，或者把开始于局域网(LAN)的可变长度包数据业务转换为ATM信元，以便在ATM网络上传输。通过利用用户-网络接口报头125(图1B)，ATM信元从网络接入设备发往ATM网络。

网络接入设备201-208可组合来自多个数据源的数据。例如，来自LAN250及诸如来自用户小交换机系统(PBX)240的T1连接之类的面向线路通信的数据都可在网络接入设备201上被转换为ATM信元。对应于LAN250及PBX240数据的ATM信元一起被多路复用，并由网络接入设备201通过媒体261发送到线路卡架211中的一个线路卡。传输的ATM信元中的VPI及VCI信息用于唯一地识别例如网络接入设备201、线路卡架211、主控制架221上及ATM网络230内的数据源及目的地。例如，通过向传送LAN250数据的ATM信元分配唯一的VPI/VCI值，及向传送PBX240数据的信元分配不同的VPI/VCI值，能够保持PBX240及LAN250数据的独立的路由选择及逻辑分离。

开始于网络接入设备201-208的ATM信元通过传输回路261-268在网络接入设备和线路卡架211-214中的线路卡之间被发送。回路261-268可以是，例如在双扭线连接上工作的数据用户专用线。每个回路261-268终止于线路卡架211-214中的一个线路卡上。每个线路卡211-214可放置多个线路卡。每个线路卡端接朝向网络接入设备201-208的一个或多个回路。主控制架221、222与一个或多个线路卡架相连。例如，线路卡架211及212与主控制架221相连，线路卡架213及214与主控制架222相连。主控制架221、222是控制并管理线路卡架及中继线接口241、242之间的数据流。中继线接口241、242提供主控制架221、222与ATM网络230之间的中继线连接241、242。中继线接口241、242是，例如45兆位/秒T-3接口或者标准的155兆位/秒光纤同步光学网络光学载体层3并置数据(SONET OC-3c)接口(fiberoptic synchronous optical network optical carrier level 3 concatenateddata interface)。

在ATM网络中，信元报头中的特定VPI/VCI值用于在两个相连的节点的转换端口之间给信元确定路线，但是该特定VPI/VCI值并不提供直通多个节点的路由选择。要从一个端点经过ATM网络中的多个节点到另一端点确定信元的路线，就必须在每个节点转换VPI/VCI信息。这样，为了确定ATM信元的路线，节点执行下述步骤：1)读取输入信元的VPI/VCI信息；2)根据输入信元的报头中的VPI/VCI信息确定向目的节点提供信元传送的节点输出端口；3)节点利用确定到达目的节点的路线的VPI/VCI信息替换信元的VPI/VCI信息；4)节点通过确定的输出端口向目的节点转送该信元。目的节点重复这一过程，直到该信元到达其最终目的地为止。

例如，考虑一个将从网络接入设备201传输到网络接入设备206的ATM信元。该信元可能经过接入设备201、线路卡架211、主控制架221、节点231、节点232、节点233、主控制架222、线路卡架213及接入设备206之间的路径。在把ATM信元从接入设备201向接入设备206传输之前，在接入设备201与206之间路径上的每个点建立VPI/VCI转换信息。可通过交换向不同的网络节点中的控制处理器提供信息的特殊ATM信元来建立VPI/VCI转换信息。接下来，在网络接入设备201，利用用户-网络接口报头格式化信元，并分配VPI/VCI值。分配的VPI/VCI值允许在线路卡架211输入及输出端口之间进行路由选择，但是不能确定到达，例如主控制架221及222、节点231-233、线路卡架213或者接入设备206的路由选择。为了实现接入设备201和206之间的信元传送，在沿着接入设备201到206之间的路径的每个点建立VPI/VCI转换信息。这样，例如，当在线路卡架211接收到该信元时，利用新的路由信息替换用户-网络接口报头中的VPI/VCI信息，以便能够确定到达主控制架221的路线。当主控制架221接收该信元时，用新的VPI/VCI信息替换路由信息，以便能够确定到节点231的路线。类似地，在节点232、节点233、主控制架222及线路卡架213进行报头转换。VPI/VCI转换信息一旦被建立就将持继存在，直到网络接入设备端点201与206之间的通信路径不再需要时为止。

ATM信元通过线路回路261-268在ATM网络接入设备201-208与线路卡架211-214中的线路卡之间被发送。图3图解说明了具有，例如12个线路卡301-312的线路卡架300。每个线路卡301-312端接，例如去往网络接入设备201-208的两个用户回路连接。线路卡在用户回路上支持，例如高位速率数字用户线路(HDSL)、不对称数字用户线路(ADSL)，或者速率自适应的数字用户线路(RADSL)数据传输。线路卡架300还包括主线路卡架多路复用器(LSM)330及后备LSM340。

线路卡架300包括线路卡架底板。图4图解说明了线路卡架底板400。线路卡架底板400具有12个线路卡插槽401-412和2个线路卡架多路复用器(LSM)插槽460及470。线路卡插槽401-412是线路卡与底板400上的传导信号路径的耦合点。LSM插槽460及470是LSM与线路卡架底板信号路径的耦合点。主LSM信号路径421-432及后备LSM信号路径441-452使线路卡插槽401-412与主LSM插槽460及后备LSM插槽470耦合。各个线路卡插槽401-412通过一个专用信号路径与主LSM插槽460连接，通过另一专用路径与后备LSM插槽470连接。例如，线路卡插槽401通过信号路径421与主LSM插槽460相连，并通过信号路径441与后备LSM插槽470相连，而线路卡插槽402通过信号路径422与主LSM插槽460相连，并通过信号路径442与后备LSM插槽470相连。类似地，线路卡插槽403-412分别通过信号路径423-432与主LSM插槽460相连，并分别通过信号路径443-452与后备LSM插槽470相连。线路卡架底板400还具有LSM状态信号路径480及481。状态信号路径480提供单个传导路径，主LSM460通过该路径把其状态传送给后备LSM470。从主LSM发送到后备LSM的状态信息指示主LSM是否处于活动状态，或者主LSM是否处于备用或者故障状态。类似地，状态信号路径481提供独享传导路径，后备LSM470通过该路径把其状态(活动或者备用)传送给主LSM460及传送给每个线路卡插槽401-412中的线路卡。

线路卡及LSM包括耦合发往及来自底板400的信号的接口。图5是LSM的功能图。LSM500具有与线路卡传输信号的线路卡接口501-512，从另一LSM接收状态信号的状态输入接口531，发送指示该LSM的当前工作条件的状态信号的状态输出接口532，输出基准时钟信号的计时输出接口533及用于主线路适配器(MLA)的接口530。LSM包括，例如处理接口501-512及530-533上的信号的电路520-528。

线路卡接口控制电路520处理通过接口501-512交换的ATM信元传送信号，并缓冲正发送给及接收自线路卡的ATM信元。线路卡接口电路520可实现为处理全部线路卡接口上的信号的单个集成电路，或者可实现为分离的电路组件，每个组件处理，例如单个线路卡接口上的信号。接口控制电路520从线路卡接收的信元可由控制电路520暂时缓冲。线路卡接口501-512还含有信号路径541，通过该路径，HDLC格式化数据在LSM与线路卡之间被交换。在接口电路520与各个线路卡接口501-512之间交换的信号对应于该线路卡通过朝向主LSM的信号路径611及612交换的信号，或者对应于该线路卡通过朝向后备LSM的信号路径621及622交换的信号(图6)。

到达接口控制电路520的信元可包括操作、管理、维护及准备(OAMP)数据，或者可含有用户数据。OAMP信元可由ATM信元报头中的有效负载类型指示符(PTI)字段识别。多路复用器电路521抽取OAMP信元，并把OAMP信元发送给处理器527，而用户数据被发送给报头转换电路522。报头转换电路522完成VPI/VCI报头字段转换及其它ATM信元报头处理功能。报头转换电路522可根据，例如存储在RAM及ROM存储器526中的程序及转换表确定适当的报头处理。存储器526可包括由处理器527存储的报头处理程序及转换表。在经过报头转换电路522处理之后，ATM信元被引向主线路架适配器(MLA)接口电路525。MLA接口电路525控制并缓冲从地址转换电路522流向MLA的信元，并控制，例如LSM500与MLA之间的SONET OC-3c接口530上的ATM信元流。接口电路525还可插入来自处理器527的OAMP信元，以便传输给MLA，并抽取从MLA接收的OAMP信元。

LSM的MLA接口电路525还可从MLA接收ATM信元。MLA接口电路525可抽取来自MLA的OAMP信元，并把抽取的OAMP信元发送给处理器527。到达接口525，并且指向线路卡的数据信元被发送给报头转换电路524，报头转换电路524可完成ATM信元报头处理。报头转换电路524完成VPI/VCI报头字段转换及其它ATM信元报头处理功能。报头转换电路524可根据，例如存储在RAM及ROM存储器526中的程序及转换表确定适当的报头处理。在报头处理之后，数据信元可被发送给多路分解器电路523。多路分解器电路控制ATM信元到接口控制电路520的流动。处理器527还可向多路分解器523发送OAMP信元，以便传输给线路卡。随后接口控制电路520向线路卡传输该ATM信元。

参见图4及图5，当LSM(“主LSM”)与主LSM插槽460耦合时，主LSM的线路卡接口501-512与主LSM信号路径421-432耦合，其状态输出接口532与底板信号路径480耦合，其状态输入接口531与底板信号路径481耦合。相应地，当LSM(“备用LSM”)与后备LSM插槽470耦合时，后备LSM的线路卡接口501-512与后备LSM信号路径441-452耦合，后备LSM的状态输入接口531与底板信号路径480耦合，其状态输出接口532与底板信号路径481耦合。另外，各个LSM的计时输出接口533与底板400上与每个线路卡401-412相连的计时信号路径耦合。

图6是线路卡的功能图。线路卡600提供用户回路数据链路连接的端头。线路卡600具有主LSM接口610、后备LSM接口620、LSM状态输入接口631及用户回路数据链路接口632。接口610、620、631及632均包括一个或多个信号线路，电调制信号通过这些信号线路被交换。为了处理接口610、620、631及632上的信号，线路卡600包括线路卡电路，例如处理645、线路卡与LSM底板接口电路647、收发器电路643及644。处理器645可包括集成的内存存储器，或者可包括与存储器646的接口。处理器645可控制线路卡与LSM的通信，线路卡电路的动力管理，线路卡初始化、操作、维护及准备。处理器645可以是，例如Motorola MC68360处理器。底板接口电路647通过线路卡架底板400接收及传输信号，多路复用及多路分解在LSM与线路卡收发器643、644之间交换的ATM信元，并可在存储器646中缓冲信元通信量。底板接口电路647可利用，例如Altera FLEX 10K可编程逻辑器件，现场可编程门阵列或者其它处理电路实现。底板接口电路647与收发器电路643、644耦合。收发器643、644利用数字数据调制技术通过用户回路接口632提供数据的调制及解调。

在不同的实现中，收发器643及644实现，例如数字用户线路(DSL)、综合业务数字网(ISDN)、速率自适应的数字用户线路(RADSL)、高位速率数字用户线路(HDSL)、不对称数字用户线路(ADSL)调制，或者其它数字调制技术。线路卡电路643-647可在一个或多个集成电路芯片中实现，可包括离散的电路组件，并且可包括附加的功能。在线路卡600中，每个收发器643及644均具有与接口632的双线耦合，通过接口632传送信号及接收信号均可被发送。在备选实现中，收发器643及644可具有附加的信号耦合，以便提供，例如四线业务的传送及接收，或者可提供供外部混合电路使用的四线收发器耦合，外部混合电路使四线耦合适应二线回路接口。根据特定的收发器类型及线路卡应用，可使用其它收发器-回路信号耦合方案。

参见图4及图6，当线路卡600与线路卡插槽401-412之一耦合时，线路卡的主LSM接口610通过底板信号路径421-432之后与主LSM耦合，线路卡的后备LSM接口620通过后备信号路径441-452之后与后备LSM耦合。此外，线路卡的LSM状态输入接口631与LSM状态信号路径481耦合，线路卡的用户回路接口632与用户回路信号路径耦合。用户回路信号路径提供，例如与电话公司中央局主配线架的连接，从而提供与用户端的网络接入设备的连接。

所描述的线路卡、LSM及底板信号路径之间的耦合使每个线路卡具有与两个LSM的专用连接。例如，当线路卡600被插入线路卡插槽401中时，线路卡的主LSM接口610通过底板信号路径421与主LSM线路卡接口501耦合，线路卡的后备LSM接口620通过底板信号路径441与后备LSM线路卡接口501耦合，线路卡的LSM状态输入接口631通过底板信号路径481与后备LSM的状态输出接口532耦合，线路卡的用户回路接口631与用户回路信号路径耦合。类似地，当线路卡600被插入线路卡插槽402中时，线路卡的主LSM接口610通过底板信号路径422与主LSM线路卡接口502耦合，线路卡的后备LSM接口620通过底板信号路径442与后备LSM线路卡接口502耦合，线路卡的LSM状态输入接口631通过底板信号路径481与后备LSM的状态输出接口532耦合，线路卡的用户回路接口632与用户回路信号路径耦合。插入插槽403-412中的线路卡均类似地与主LSM接口503-512、后备LSM接口503-512、后备LSM状态输出接口532及用户回路连接相连。

线路卡的主LSM接口610包括LSM到线路卡信元传送信号线路611及线路卡到LSM信元传送信号线路612。信号线路611及612通过底板信号路径421-432(图4)与LSM的线路卡接口501-512(图5)上的互补信号线路耦合。通过信号线路611被调制的信号用于接收来自主LSM的ATM信元。通过信号线路612被调制的信号用于向主LSM发送ATM信元。根据时钟信号，例如从LSM接收的12.5兆赫兹(MHz)时钟信号对信号线路611及612上被交换的信号进行调制，可在时钟脉冲的上升边沿宣称或者解宣称(de-assert)信号，并在时钟脉冲的下降边沿对信号采样。

LSM到线路卡信元传送信号线路611包括线路卡接收就绪(LC-RR)信号线路，LSM发送就绪(LSM-SR)信号线路及接收LSM数据(LSM-DATA)信号线路，LC-RR、LSM-SR及LSM-DATA信号分别在上述线路上被调制。线路卡到LSM信元传送信号线路612包括线路卡发送就绪(LC-SR)信号线路，LSM接收就绪(LSM-RR)信号线路及传输线路卡数据(LC-DATA)信号线路，LC-SR、LSM-RR及LC-DATA信号分别在上述线路上被调制。

从LSM传送到线路卡的数据包括线路卡端口识别信息(“端口地址”)。端口地址是与特定线路卡收发器或者用户回路连接相关的固定值。例如，支持两个用户回路的线路卡具有分别与线路卡上的第一及第二用户回路相关的端口地址“P1”及“P2”。特定线路卡上的每个用户回路均具有相对于该线路卡上的其它用户回路的端口地址是唯一的相关端口地址。但是，一个线路卡上的端口地址并不需要相对于另一线路卡上的端口地址是唯一的。在LSM与线路卡之间的数据传送中，线路卡端口地址可由，例如加入ATM信元中的附加数据字节，或者由修改的(非标准的)信元报头中的信息识别。和与收发器动态相关的VPI/VCI不同，端口地址永远不变(即端口地址是静态的)。这样，端口地址的使用通过简化信元路由数据的处理及存储，可简化到达线路卡的信元路由选择。

借助LSM到线路卡信元传送信号线路611上的LC-RR、LSM-SR及LSM-DATA信号的交换，ATM信元从LSM被传送到线路卡。图7A及7B图解说明了LC-RR、LSM-SR及LSM-DATA信号的计时及调制。LC-RR信号从线路卡发送到LSM，指示线路卡端口准备好接收ATM信元传送。图7A是支持两个线路卡端口的线路卡的LC-RR信号计时图。调制LC-RR信号，以便从线路卡周期地向LSM传输帧同步指示符及端口状态信息。通过间隔，例如16个时钟周期宣称LC-RR一个时钟周期，帧同步指示符被发送。在帧同步指示符后的每个时钟周期中，端口信息可从线路卡发送给LSM。通过在对于线路卡上的每个端口唯一的时钟时段内宣称或者解宣称LC-RR信号，端口状态信息被发送。

参见图7A，在示范性的LC-RR计时图700中，当处于低电压状态时，宣称LC-RR信号。在时钟1，通过宣称LC-RR信号，帧同步指示符“F”被发送。在时钟2，解宣称LC-RR信号，指示第一线路卡端口“P1”没有作好接收数据的准备。在时钟3，宣称LC-RR信号，指示第二线路卡端口“P2”准备好接收数据。在端口状态信息与随后的帧同步指示符之间的时钟周期内，即周期4到16内，LC-RR信号保持解宣称状态。在时钟17，再次宣称帧同步指示符，并且之后在时钟18及19跟随更新的端口信息。

支持多于两个用户回路的线路卡通常具有附加端口。例如，支持四个用户回路的线路卡可在四个线路卡端口从LSM接收数据。具有两个以上端口的线路卡将在图7A中图解说明的“P2”指示符周期后传送附加端口状态信息。在一个备选的线路卡实现中，VPI/VCI信息，而不是线路卡端口识别符，可用于识别特定的目的用户回路。

当线路卡准备好接收ATM信元时，可利用LSM-SR及LSM-DATA信号传送该信元。图7B是图解说明从LSM向线路卡传送ATM信元的过程中，LSM-SR及LSM-DATA信号的状态的示范性信号计时图。当LSM准备好向等待线路卡端发送信元时，LSM宣称(低)LSM-SR信号，同时利用LSM-DATA信号在接口611上开始对数据进行调制。例如，在时钟4，LSM宣称LSM-SR信号，并通过调制LSM-DATA信号开始数据信元的连续传送。为发送“1”位值，在一个时钟周期中宣称(高)LSM-DATA信号，为发送“0”位值，在一个时钟周期内解宣称(低)LSM-DATA信号。要发送53字节(424位)ATM信元，调制LSM-DATA信号424个时钟循环周期。在传输该ATM信元后，解宣称LSM-SR信号。当LSM-SR信号被解宣称时，不对LSM-DATA信号采样。

借助线路卡到LSM信元传送信号线路612上的LC-SR、LSM-RR及LC-DATA信号的交换，ATM信元从线路卡传送到LSM。图7C是线路卡到LSM信元传送接口信号计时图。信号计时图750图解说明了在从线路卡到LSM的ATM信元传送过程中交换的LC-SR、LSM-RR及LC-DATA信号的计时及调制。在时钟周期2，线路卡通过宣称(低)LC-SR信号，表示其已作好向LSM传送数据信元的准备。在时钟周期3，通过宣称(低)LSM-RR信号，LSM表示其已作好从线路卡接收数据的准备。注意LSM不必在收到LC-SR信号后立即宣称LSM-RR信号，相反LSM可延迟宣称LSM-RR，直到它作好接收数据传送时为止。在LSM宣称LSM-RR信号之后，线路卡在开始数据传送之前等待两个时钟周期(时钟周期3及时钟周期4)。该两个时钟周期延迟便利了底板信号计时及LSM与线路卡的同步。在备选实现中，根据，例如底板信号传播特性及要求的LSM及线路卡电路响应时间，可减小或者增大该两个时钟周期延迟时段。在该两个时钟周期延迟时段之后，线路卡通过调制LC-DATA信号开始数据的连续传送。例如，图7C通过宣称(高)LC-DATA信号表示在时钟周期5、8、9、11、426、427及428中传送“1”位，通过解宣称LC-DATA信号表示在时钟周期6、7、10及12中传送“0”位。在备选实施例中，一旦信元传送已开始，即可解宣称LSM-SR，例如在图7B的时钟周期5解宣称LSM-SR。

参见图6及8，线路卡的主LSM接口610包括控制链路信号线路613。借助通过线路卡与主LSM之间的控制链路信号线路613发送的数据可控制线路卡操作、管理、维护及准备(OAMP)功能。控制链路信号线路613包括时钟信号线路，数据接收信号线路及数据传送信号线路。线路卡通过在数据传送信号线路上调制信号，以连续方式向LSM发送数据，并在数据接收信号线路上从LSM接收调制的数据。在时钟接收信号线路上接收的64千赫兹(KHz)时钟脉冲的下降边沿上宣称或者解宣称数据接收及数据传送信号线路上交换的信号，并在接收的时钟脉冲的上升边沿上对该信号采样。在控制链路信号线路613上交换的数据的格式遵守开放系统互连(OSI)高级数据链路控制(HDLC)协议。ISO/IEC 3309：1991(E)，“信息技术-系统间电信及信息交换-高级数据链路控制程序-帧结构”，国际标准化组织，第四版，1991-06-01中说明了HDLC协议。线路卡的主LSM接口610还可包括时钟信号线路614。时钟信号线路包括，例如从主LSM接收的12.5MHz时钟信号线路及8KHz电话网络基准计时信号线路。时钟信号线路614上交换的信号可用于对信号线路611及612上的数据传输进行计时。

线路卡包括后备LSM接口620。后备LSM接口620包括与主LSM接口610的信号线路611-614完全相同的信号线路621-624。在主LSM发生故障的情况下，接口620用于与后备LSM通信。线路卡600根据在LSM状态接口631上接收的LSM状态信号确定信号传输及接收的适当接口610或者620。LSM状态信号是，例如双态信号，高电压状态指示线路卡应使用其主LSM接口610，而低电压状态指示线路卡应使用其后备LSM接口620。

在一个示例性实现中，可用包括24个线路卡插槽及两个LSM插槽的线路卡架底板把线路卡与线路架多路复用器互连。每个线路卡插槽可包括FCI/Burndy生产的部件号为HM1W53DPR000H9的电连接件。线路卡插槽接受相应的线路卡配合连接件。每个LSM插槽可包括2个HM1W53DPR000H9连接件及一个HM1W52DPR000H9连接件，并接受具有三个相应的配合连接件的LSM卡。表1中详细描述了用于该示范性实现的线路卡架底板互连。表1中，主LSM插槽包括标记为L325、L425及L525的连接件，后备LSM插槽包括标记为L326、L426及L526的连接件，24个线路插槽分别包括标记为L201-L224的连接件。连接件L325、L425、L326、L426及L201-L224具有，例如部件号为HM1W53DPR000H9并具有120个电触点(“管脚”)的FCI/Burndy连接件。连接件L525及L526是具有60个管脚，部件号为HM1W52DPR000H9的FCI/Burndy连接件。

表1中，字母“L”后的三位数表示线路卡架连接件。连接件管脚可通过底板信号线路与其它连接件管脚电耦合。表1描述了连接件管脚之间的互连。表1中，“连接”栏列出了由其后跟随连字符及逗号分隔的连接件管脚识别符目录的连接件标志识别的一个或多个管脚。与FCI/Burndy标准连接件编号惯例一致，“管脚”由字母“A”、“B”、“C”“D”或“E”之后的两位数识别。“连接”栏中识别的管脚通过底板信号线路与“连接对象”栏中指明的相应管脚耦合。在不同的实现中，可使用其它连接件，每个连接件可包括其它互连，例如电源、信号接地及朝向其它线路卡架组件的信号。

表1

连接	连接对象	功能
			L425-A17，B17，D17，E17，A10，B10，D10，E10，A3，B3，D3，E3；L325-A20，B20，D20，E20，A13，B13，D13，E13，A6，B6，D6，E6	各个线路卡连接件L201-L224的C23	从各个线路卡01-24到主LSM的LC-DATA信号
L425-A18，B18，D18，E18，A11，B11，D11，E11，A4，B4，D4，E4；L325-A21，B21，D21，E21，A14，B14，D14，E14，A7，B7，D7，E7	各个线路卡连接件L201-L224的C24	从主LSM到各个线路卡01-24的LSM-RR信号
			L425-A16，B16，D16，E16，A9，B9，D9，E9，A2，B2，D2，E2；L325-A19，B19，D19，E19，A12 ，B12，D12，E12，A5，B5，D5，E5	各个线路卡连接件L201-L224的C22	从各个线路卡01-24到主LSM的LC-SR信号

L425-A14，B14，D14，E14，A7，B7，D7，E7；L325-A24，B24，D24，E24，A17，B17，D17，E17，A10，B10，D10，E10，A3，B3，D3，E3	各个线路卡连接件L201-L224的C20	从主LSM到各个线路卡01-24的LSM-DATA信号
			L425-A15，B15，D15，E15，A8，B8，D8，E8，A1，B1，D1，E1；L325-A18，B18，D18，E18，A11，B11，D11，E11，A4，B4，D4，E4	各个线路卡连接件L201-L224的C21	从主LSM到各个线路卡01-24的LSM-SR信号
L425-A13，B13，D13，E13，A6，B6，D6，E6；L325-A23，B23，D23，E23，A16，B16，D16，E16，A9，B9，D9，E9，A2，B2，D2，E2	各个线路卡连接件L201-L224的C19	从各个线路卡01-24到主LSM的LC-RR信号
			L425-A12，B12，D12，E12，A5，B5，D5，E5；L325-A22，B22，D22，E22，A15，B15，D15，E15，A8，B8，D8，E8，A1，B1，D1，E1	各个线路卡连接件L201-L224的C18	从主LSM到各个线路卡01-24的12.5MHz时钟信号
L525-A12，B12，D12，E12，A9，B9，D9，E9，A6，B6，D6，E6，A3，B3，D3，E3；L425-A24，B24，D24，E24，A21，B21，D21，E21	各个线路卡连接件L201-L224的E24	从主LSM到各个线路卡01-24的控制链路数据
			L525-A11，B11，D11，E11，A8，B8，D8，E8，A5，B5，D5，E5，A2，B2，D2，E2；L425-A23，B23，D23，E23，A20，B20，D20，E20	各个线路卡连接件L201-L224的E23	从主LSM至各线路卡01-24的控制链路时钟
L525-A10，B10，D10，E10，A7，B7，D7，E7，A4，B4，D4，E4，A1，B1，D1，E1；L425-A22，B22，D22，E22，A19，B19，D19，E19	各个线路卡连接件L201-L224的E22	从各线路卡01-24至主LSM的控制链路数据

L225-B15	线路卡连接件L201-L212的E15	从主LSM至线路卡01-12的8kHz参考时钟信号
			L225-B16	各线路卡L213-L224的E15	从主LSM至线路卡13-24的8kHz参考时钟信号
L426-A17，B17，D17，E17，A10，B10，D10，E10，A3，B3，D3，E3；L326-A20，B20，D20，E20，A13，B13，D13，E13，A6，B6，D6，E6	各线路卡连接件L201-L224的A23	从各线路卡01-24至后备LSM的LC数据
			L426-A18，B18，D18，E18，A11，B11，D11，E11，A4，B4，D4，E4；L326-A21，B21，D21，E21，A14，B14，D14，E14，A7，B7，D7，E7	各线路卡连接件L201-L224的A24	从后备LSM至各线路卡01-24的LSM-RR
L426-A16，B16，D16，E16，A9，B9，D9，E9，A2，B2，D2，E2；L326-A19，B19，D19，E19，A12，B12，D12，E12，A5，B5，D5，E5	各线路卡连接件L201-L224的A22	从各线路卡01-24至后备LSM的LC-SR
			L426-A14，B14，D14，E14，A7，B7，D7，E7；L326-A24，B24，D24，E24，A17，B17，D17，E17，A10，B10，D10，E10，A3，B3，D3，E3	各线路卡连接件L201-L224的A20	从后备LSM至各线路卡01-24的LSM数据
L426-A15，B15，D15，E15，A8，B8，D8，E8，A1，B1，D1，E1；L326-A18，B18，D18，E18，A11，B11，D11，E11，A4，B4，D4，E4	各线路卡连接件L201-L224的A21	从后备LSM至各线路卡01-24的LSM-SR

L426-A13，B13，D13，E13，A6，B6，D6，E6；L326-A23，B23，D23，E23，A16，B16，D16，E16，A9，B9，D9，E9，A2，B2，D2，E2	各个线路卡连接件L201-L224的A19	从各个线路卡01-24到后备LSM的LC-RR
			L426-A12，B12，D12，E12，A5，B5，D5，E5；L326-A22，B22，D22，E22，A15，B15，D15，E15，A8，B8，D8，E8，A1，B1，D1，E1	各个线路卡连接件L201-L224的A18	从后备LSM到各个线路卡01-24的12.5MHz时钟信号
L526-A12，B12，D12，E12，A9，B9，D9，E9，A6，B6，D6，E6，A3，B3，D3，E3；L426-A24，B24，D24，E24，A21，B21，D21，E21	各个线路卡连接件L201-L224的E20	从后备LSM到各个线路卡01-24的连续控制链路
			L526-A11，B11，D11，E11，A8，B8，D8，E8，A5，B5，D5，E5，A2，B2，D2，E2；L426-A23，B23，D23，E23，A20，B20，D20，E20	各个线路卡连接件L201-L224的E19	从后备LSM到各个线路卡01-24的连续控制链路时钟
L526-A10，B10，D10，E10，A7，B7，D7，E7，A4，B4，D4，E4，A1，B1，D1，E1；L426-A22，B22，D22，E22，A19，B19，D19，E19	各个线路卡连接件L201-L224的E18	从各个线路卡01-24到后备LSM的连续控制链路
			L226-B15	线路卡连接件L201-L212的E14	从后备LSM到线路卡01-12的8KHz基准时钟信号
L226-B16	各个线路卡L213-L224的E14	从后备LSM到线路卡13-24的8KHz基准时钟信号
			L225-B13	L226-B13	LSM主状态输出到后备LSM状态输入

L226-B14

L225-B14；各个线路卡L201-L224的E16

LSM后备状态输出到主状态输入及线路卡01-24的状态输入

除了与线路卡交换数据之外，LSM可和主控制架(MCS)上的主线路适配器(MLA)交换数据。参见图5，LSM500具有连接LSM，从而连接线路卡架300(图3)，连接主线路适配器(MLA)的接口530。图9图解说明了通过LSM-MLA连接951-956与MCS900相连的三个线路卡架920、930及940。连接951-956是，例如SONET OC-3c光纤连接。MCS900具有，例如6个主线路适配器(MLA)卡901-906，一个主中继卡913，一个后备中继卡914，一个主主控制处理器(主MCP)915，及一个后备主控制处理器(后备MCP)916。

主控制架900确定ATM信元在中继卡913及914与MLA901-906之间，及在MLA901-906与线路卡架920、930、940上的LSM之间的路线。每个MLA-LSM连接951-956是，例如MLA与LSM之间的光纤SONET OC-3c接口。另外，MCS上的各个中继卡913及914具有，例如一个与ATM网络的T3接口。MCS包括一个主MCP915及一个后备MCP916。主MCP及后备MCP向中继卡913及914，向MLA901-906，向LSM，及向线路卡提供配置及控制信息。在MCP与MLA、中继卡、LSM及线路卡之间交换的控制及配置信息包括OAMP数据，例如VPI/VCI报头转换信息、软件更新、系统测试数据及系统监测数据。

中继卡、MLA及MCP由MCS底板互连。图10表示了MCS底板。底板1000具有6个MLA插槽1001-1006，一个主中继卡插槽1013，一个后备中继卡插槽1014，一个主MCP插槽1015，一个后备MCP插槽1016及中继线接口1017。MLA1001-1006，中继卡插槽1013及1014，及MCP插槽1015及1016分别是MLA、中继卡及MCP与底板信号路径的耦合点。中继线接口1017是外部中继线，例如标准电话T3中继线，或者SONET OC-3c光纤中继线与底板的耦合点。中继线接口1017包括开关电路，例如电磁继电器、晶体管开关电路或者光开关元件，通过状态信号路径1076从后备中继卡接收中继卡状态信号。根据信号路径1076上的状态信号，中继线接口1017使主中继卡或者后备中继卡与外部中继线耦接。MCS底板还可包括连接主要的及后备的网络管理处理器(NMP)的插槽(图中未表示)。NMP可用于使MCS与外部网络管理系统相连，及在LSM、中继卡及MLA之间交换OAMP数据。另外，MCS可包括用于主要的及后备的高质量时钟基准(HQR)信号发生器的插槽。主HQR及后备HQR提供与外部网络时钟基准同步的时钟信号计时。来自主HQR及后备HQR的信号可通过底板信号路径发送到各个LSM、MLA及中继卡。

各个MLA插槽通过信号路径1021-1026之一与主中继卡插槽1013相连，通过信号路径1031-1036之一与后备中继卡插槽1014相连，通过信号路径1041-1046之一与主MCP插槽1015相连，并通过信号路径1051-1056之一与后备MCP插槽1016相连。例如，MLA插槽1001通过信号路径1021与主中继卡插槽1013相连，通过信号路径1031与后备中继卡插槽1014相连，通过信号路径1041与主MCP相连，并通过信号路径1051与后备MCP相连。类似地，MLA插槽1002通过信号路径1022与主中继卡插槽1013相连，通过信号路径1032与后备中继卡插槽1014相连，通过信号路径1042与主MCP相连，并通过信号路径1052与后备MCP相连。信号路径1021-1026及1031-1036中的每一个都包括用于在MLA与中继卡及，例如MLA时钟信号线路的25MHz、19.44MHz及8KHz中继卡之间并行传输ATM信元的20个传导信号线路。信号路径1041-1046及1051-1056的每一个都包括用于在MLA与MCP之间串行传输控制数据的3个传导信号线路。

图11是中继卡的功能图。中继卡1100包括信元传送接口1101-1106，中继线接口1135，主MCP接口1129，后备MCP接口1130，主MCP状态输入接口1131，后备MCP状态输入接口1132，中继卡状态输出接口1133及中继卡状态输入接口1134。中继卡的每个信元传送接口1101-1106都包括用于传送ATM信元的20个传导信号线路。20个信元传送信号线路中的10个线路用于从中继卡向MLA传送ATM信元，剩余的10个线路用于从MLA向中继卡传送ATM信元。每个信元传送接口1101-1106还可包括与计时电路1126相连的3个信号线路。计时电路1126通过信元传送接口1101-1106发送时钟信号，使得能够对数据传输及接收进行恰当计时。

中继卡的主MCP接口1129及后备MCP接口1130分别用于与底板插槽1015中的主MCP及底板插槽1016中的后备MCP交换中继卡操作、管理、维护及准备(OAMP)数据。中继卡处理器1128根据在主MCP状态输入接口1131及后备MCP状态输入接口1132上接收的MCP状态信息，确定适当的MCP接口1129或者1130用于控制信号交换。主MCP状态输入接口1131接收，例如双态信号，其高电压值指示主MCP处于活动状态，而低电压指示主MCP处于不活动状态。类似地，后备MCP状态输入接口1132接收，例如双态信号，其高电压值指示后备MCP处于活动状态，而低电压指示后备MCP处于不活动状态。

中继卡包括，例如处理接口1101-1106上的及接口1129-1135上的信号的电路1122-1128。MLA接口控制电路1122处理接口1101-1106上交换的ATM信元传送信号，并控制中继卡与MLA之间ATM信元的传输。接口控制电路1122可包括暂时存储通过接口1101-1106接收自MLA，或者正发往MLA的信元的ATM信元缓冲器。信元多路复用器/多路分解器电路1123与MLA接口控制电路1122交换ATM信元，并确定控制电路1122与报头转换电路1124之间的ATM信元流。此外，多路复用器/多路分解器电路1123可抽取从中继线接口1125到来的OAMP信元，并把抽取的信元送到处理器1128，并插入从处理器1128指向中继线接口1125的OAMP信元。报头转换电路1124转换来自中继线接口1125或者发往中继线接口1125的ATM信元中的报头信息。报头转换电路1124可访问存储在RAM及ROM存储器1127中的报头转换程序及数据。例如，处理器1128可在存储器1127中存储VPI/VCI报头字段转换信息，供报头转换电路1124使用。报头转换电路1124与中继线接口电路1125交换ATM信元。中继线接口电路1125向ATM网络提供中继线连接。中继线连接是，例如标准的45兆位/秒T3中继线连接。

参见图10及图11，当中继卡1100与主中继卡插槽1013耦接时，信元传送接口1101-1106分别与主中继卡信号路径1021-1026耦接，主MCP接口1129与主MCP信号路径1073耦接，后备MCP接口1130与后备MCP信号路径1071耦接，主MCP状态接口1131与主MCP状态信号路径1078耦接，后备MCP状态接口1132与后备MCP状态信号路径1077耦接，中继线接口1135与中继线信号路径1080耦接。中继卡状态输出接口1133与信号路径1075耦接，状态信号通过信号路径1075被发送给后备中继卡1014，中继卡状态输入接口1134与信号路径1076耦接，通过信号路径1076，从后备中继卡接收状态信号。类似地，当中继卡1100与后备中继卡插槽1014耦接时，中继卡信元传送接口1101-1106与底板信号路径1031-1036耦接，主MCP接口1129与主MCP信号路径1074耦接，后备MCP接口1130与后备MCP信号路径1072耦接，主MCP状态输入接口1131与主MCP状态信号路径1078耦接，后备MCP状态输入接口1132与后备MCP状态信号路径1077耦接，中继卡状态输出接口1133与输出状态信号路径1076耦接，中继卡状态输入接口与主中继卡的状态输出接口在信号路径1075上耦接，中继线接口1035与中继线信号路径1081耦接。

图12是主控制处理器(MCP)的功能图。MCP具有MLA控制接口1201-1206，主中继卡接口1229，后备中继卡接口1230，MCP状态输入接口1231，MCP状态输出接口1232，及中继线状态输入接口1234。MCP与中继卡、MLA、LSM及线路卡交换数据，从而控制中继卡、MLA、LSM及线路卡。例如，MCP可确定MLA、LSM及线路卡上所需的VPI/VCI转换。MCP可通过MLA控制接口1201-1206向MLA发送转换信息，以建立MLA VPI/VCI转换表。MCP还可向MLA发送控制信息，实现随后从MLA向LSM，及从LSM向线路卡的转发，以便在LSM及线路卡上建立VPI/VCI转换表。在备选实现中，MCP可包括与主NMP及与后备NMP的接口1235，并可包括与另一MCP传输数据的MCP-MCP接口1236。

MCP可通过主中继卡接口1229与主中继卡交换OAMP数据，并可通过后备中继卡接口1230与后备中继卡交换OAMP数据。通过接口1201-1206及1229-1230交换的OAMP数据可由存储在存储器1227中的程序及数据确定，或者可从与接口1233耦接的外部网络管理系统到达MCP。参见图8及12，接口1201-1206及1229-1230中的每一个都包括数据传输信号线路，数据接收信号线路及时钟信号线路。MCP在数据传输信号线路上通过数据的连续调制发送数据，并在数据接收信号线路上接收连续调制的数据。通过数据接收及数据传输信号线路交换的数据相对于MCP产生的时钟信号被计时，并通过接口1201-1206及1229-1230被发送。在接口1201-1206及1229-1230的数据接收及数据传输信号线路上交换的信号可在，例如128KHz时钟脉冲的下降边沿上从宣称(asserted)状态转变为解宣称(de-asserted)状态，并在时钟脉冲的上升边沿上被采样。另外，在数据传输及数据接收信号线路上交换的数据信号可遵守OSI HDLC协议。

为了处理接口1201-1206及1229-1236上的信号，中继卡具有，例如MLA接口电路1222，处理器1228及存储器1227。MLA接口电路1220控制MLA接口1201-1206上的信号交换，可包括数据多路复用/多路分解及缓冲功能。处理器1228根据存储器1227中存储的程序及数据控制接口1201-1206及1229-1236上交换的信号。存储器1227中的程序及数据可由通过接口1233从外部网络管理系统到来的控制信号确定。

参见图10及12，当MCP1200与主MCP插槽1015耦接时，MCP的控制接口1201-1206与主MCP信号路径1041-1046耦接，MCP的主中继卡接口1229与主中继卡信号路径1073耦接，MCP的后备中继卡接口1230与后备中继卡信号路径1074耦接，MCP的状态输入接口1231与状态信号路径1077耦接，MCP的状态输出接口1232与状态信号路径1078耦接，MCP的中继线状态接口1234与状态信号路径1076耦接。类似地，当MCP与后备MCP插槽1016耦接时，MCP的控制接口1201-1206与后备信号路径1051-1056耦接，中继卡接口1229及1230分别与中继卡信号路径1071及1072耦接，MCP状态输入接口1031、MCP状态输出接口1032及中继线状态接口1234分别与状态信号路径1078、1077及1076耦接。

中继卡1100及MCP1200通过MCS底板1000与MLA插槽1001-1006中的MLA通信。图13是MLA的功能图。MLA1300具有主中继卡接口1310，后备中继卡接口1315，主MCP接口1320，后备MCP接口1325，中继卡状态输入1340，主MCP状态输入1341，后备MCP状态输入1342及与LSM的接口1330。MLA包括，例如，处理接口1310、1315、1320、1325、1330及1340-1342上的信号的电路1301-1305。

中继卡接口控制电路1301处理通过主中继卡接口1310及后备中继卡接口1315交换的ATM信元传送信号。接口控制电路1301提供，例如ATM信元缓冲及接口1310及1315上ATM信元交换的控制。另外，接口电路1301可抽取或插入将在处理器1305与中继卡之间交换的OAMP信元。接口控制电路还可向报头转换电路1303发送ATM信元，及从报头转换电路1303接收ATM信元。报头转换电路1303完成VPI/VCI报头字段转换及其它ATM信元报头处理功能。报头转换电路1303可根据，例如RAM及ROM存储器1304中存储的程序及转换表确定适当的报头处理。存储器1304可包括处理器1305存储的程序及数据。此外，报头转换电路1303与LSM接口控制电路1302连接。LSM接口控制电路1302可抽取或者插入将在处理器1305与LSM之间交换的OAMP信元。另外，LSM接口控制电路1302管理，例如与LSM的光纤SONET OC-3c接口1330上的ATM信元传送。

参见图10及13，当MLA1300与MLA插槽1001-1006之一耦接时，MLA的主中继卡接口1310与主中继卡信号路径1021-1026之一耦接，MLA的后备中继卡接口1315与后备中继卡信号路径1031-1036之一耦接，MLA的主MCP接口1320与信号路径1041-1046之一耦接，MLA的后备MCP接口1325与信号路径1051-1056之一耦接，MLA的中继卡状态输入接口1340与信号路径1076耦接，MLA的主MCP状态输入接口1341与信号路径1078耦接，MLA的后备MCP状态输入接口1342与信号路径1077耦接。

MLA、中继卡、MCP及MCS底板信号路径之间的所述耦接使每个MLA具有与两个中继卡及与两个MCP的专用连接。例如，当MLA1300插入MLA插槽1001时，MLA的主中继卡接口1310将通过底板信号路径1021与主中继卡的信元传送接口1101耦接，MLA的后备中继卡接口1315将通过底板信号路径1031与后备中继卡的信元传送接口1101耦接，MLA的主MCP接口1320将通过底板信号路径1041与主MCP的控制接口1201耦接，MLA的后备MCP接口1325将通过底板信号路径1051与后备MCP的MLA控制接口1201耦接，MLA的中继卡状态接口1340将通过信号路径1076与后备中继卡的状态输出接口1133耦接，MLA的主MCP状态接口1341将通过信号路径1078与主MCP的状态输出接口1232耦接，MLA的后备MCP状态接口1342将通过信号路径1077与后备MCP的状态输出接口1232耦接。类似地，当MLA插入MLA插槽1002中时，MLA的主中继卡接口1310将通过底板信号路径1022与主中继卡的信元传送接口1102耦接，MLA的后备中继卡接口1315将通过底板信号路径1032与后备中继卡的信元传送接口1102耦接，MLA的主MCP接口1320将通过底板信号路径1042与主MCP的MLA控制接口1202耦接，MLA的后备MCP接口1325将通过底板信号路径1052与后备MCP的控制接口1202耦接，MLA的中继卡状态接口1340将通过底板信号路径1076与后备中继卡的状态输出接口1133耦接，主MCP状态接口1341将通过底板信号路径1078与主MCP的状态输出接口1232耦接，后备MCP状态接口1342将通过底板信号路径1077与后备MCP的状态输出接口1232耦接。类似地，插入MLA插槽1003-1006中的MLA通过底板信号路径与主中继卡及后备中继卡，以及与主MCP及后备MCP耦接。

MLA的主中继卡接口1310包括MLA-中继卡信元传送信号线路1311，中线线卡-MLA信元传送信号线路1312，及计时信号线路1313。信号线路1311、1312及1313通过MCS底板信号路径1021-1026(图10)与中继卡的信元传送接口1101-1106(图11)上的互补信号线路耦接。在信号线路1311上调制的信号用于从MLA向中继卡发送ATM信元。在信号线路1312上调制的信号用于从中继卡接收ATM信元。根据计时信号线路1313上的时钟信号对信号线路1311及1312上交换的信号进行调制。

MLA-中继卡信号线路1311包括MLA发送就绪(MLA-SR)信号线路，中继卡接收就绪(TC-RR)信号线路及8个MLA数据(MLA-DATA)信号线路，MLA-SR、TC-RR及8个MLA-DATA信号分别在上述线路上被调制。中继卡-MLA信号线路1312包括中继卡发送就绪(TC-SR)信号线路，MLA接收就绪(MLA-RR)信号线路及8个中继卡数据(TC-DATA)信号线路，TC-SR、MLA-RR及8个TC-DATA信号分别在上述线路上被调制。计时信号线路1313包括接收19.44MHz及8KHz网络基准计时信号线路及25MHz数据传送计时信号的信号线路。

通过在MLA-中继卡信号线路1311上交换MLA-SR、TC-RR及MLA-DATA信号，ATM信元从MLA被发送到中继卡。图14A图解说明了MLA-SR信号的计时。MLA-SR信号用于指示MLA准备好向中继卡发送ATM信元。在MLA与中继卡之间传送的ATM信元被排列成，例如低“L”、中“M”及高“H”优先级信元传送。MLA-SR信号指示适于传输给中继卡的不同优先级信元。MLA-SR信号借助帧同步指示符之后的脉冲调制信号指示等待信元优先级。帧同步指示符间隔，例如16个时钟周期被周期性地发送。

在示范的MLA-SR信号计时图1400中，间隔16个时钟周期发送帧同步指示符“F”。帧同步指示符之后是指示等待传送给中继卡的不同优先级信元的脉冲调制信号。例如，在时钟周期1，通过宣称(assert)(高)MLA-SR信号，发送帧同步信号。例如，如果只有低优先级信元等待被发送，则MLA-SR信号将在帧同步指示符之后的一个时钟周期(时钟周期2)保持宣称状态，随后MLA-SR将在时钟周期3被解宣称(de-assert)，并保持解宣称状态，直到在时钟周期17发送下一个帧同步指示符为止。例如，如果要指示低优先级及高优先级信元，则如计时图1400中所示，通过在时钟周期17的帧同步指示符之后的时钟周期18及20宣称MLA-SR，在帧同步指示符之后的第一及第三时钟周期内宣称MLA-SR信号。其它的信元优先级指示符可类似确定。

在MLA指示一个ATM信元可传送给中继卡后，中继卡将通过宣称(低)TC-RR信号表示它已准备好接收该信元。随后通过在MLA-DATA信号线路上调制8个MLA-DATA信号(MLA-DATA-1到MLA-DATA-8)，把数据从MLA传送到中继卡。图14B是图解说明在从MLA到中继卡的ATM信元传送的过程中，TC-RR信号及MLA-DATA信号的状态的信号计时图。当中继卡准备好从MLA接收信元时，该中继卡宣称TC-RR信号。在整个信元传送时期内，TC-RR信号保持宣称状态。在中继卡宣称TC-RR信号之后的那两个时钟周期内，接收中继卡不对8个MLA-DATA信号采样，于是8个MLA-DATA值是不确定的。随后通过在时钟信号的上升边沿调制8个MLA-DATA信号中的每一个信号，MLA开始并行传送数据。MLA-DATA信号的这种并行调制造成在每个时钟周期内传送一字节数据。例如，图14B表示了时钟周期6内“01010101”字节值的传送，时钟周期7内“00001111”字节值的传送及时钟周期8内“00110011”字节值的传送。持续调制MLA-DATA信号，直到完成ATM信元的传送为止。例如，传送一个53字节的ATM信元，要持续调制MLA-DATA信号53个时钟周期。

ATM信元也可从中继卡传送给MLA。通过在信元传送信号线路1312上交换MLA-RR、TC-SR及TC-DATA信号，数据从中继卡传送到MLA。图15A图解说明了MLA-RR信号的计时及调制。MLA-RR信号用于指示MLA准备好接收ATM信元。MLA可在，例如单MLA端口地址“P1”接收信元。周期性地宣称(高)MLA-RR信号，以传输帧同步指示符。帧同步指示符其后跟随表示MLA端口是否准备好接收信元传送的信息。间隔，例如16个时钟周期发送帧同步指示符“F”。在帧同步指示符之后，宣称MLA-RR信号，指示MLA准备好接收ATM信元，或者解宣称MLA-RR信号，指示MLA没有准备好接收ATM信元。例如，参见图15A，在时钟周期1，通过宣称MLA-RR信号，一个帧同步指示符被发送。在该帧同步指示符之后，在时钟周期2宣称MLA-RR信号，指示MLA准备好接收信元传送。随后解宣称MLA-RR信号，并使之保持解宣称状态，直到在时钟周期17发送下一帧同步指示符为止。在时钟周期17的帧同步指示符之后，解宣称MLA-RR信号，指示MLA没有准备好接收另一个信元传送。

当一个ATM信元将从中继卡被传送到MLA时，TC-SR信号表示数据传送的开始，8个TC-DATA信号(TC-DATA-1到TC-DATA-8)用于传送该ATM信元。图15B是图解说明在从中继卡到MLA的数据传送过程中，TC-SR信号及TC-DATA信号的计时及调制的信号计时图。在MLA表示它准备好接收ATM信元之后，中继卡可向该MLA发送信元。为了向该MLA发送信元，中继卡宣称TC-SR信号(低)，并通过调制8个TC-DATA信号开始传送该信元。在整个数据传送过程中，TC-SR信号保持宣称状态。例如，图15B表示了中继卡在时钟周期4宣称TC-SR信号，同时开始传送数据。在每个时钟周期内，传送一个全字节数据。例如，图15B表示了时钟周期4内数据值“10110100”的传送，时钟周期5内数据值“10011101”的传送及时钟周期6内数据值“01010101”的传送。持续调制TC-DATA信号，直到该ATM信元传送完成。例如，传送一个53字节的ATM信元，要持续调制TC-DATA信号总共53个时钟周期。

除了与中继卡交换ATM信元外，MLA可和MCP交换OAMP数据。参见图8及13，MLA包括主MCP接口1320及后备MCP接口1325。主MCP接口1320包括向MCP发送数据的1个数据传输信号线路1321及从MCP接收数据及时钟信号的2个信号线路1322。MLA地数据传输信号线路上通过对信号进行调制，以连续方式向MCP发送数据，在数据接收信号线路上从MCP接收类似调制的数据。以MCP通过时钟信号线路发送给MLA的时钟脉冲为基准，对在数据接收及数据传输信号线路上交换的数据计时。在数据接收及数据传输信号线路上交换的信号可在，例如128KHz时钟脉冲的下降边沿上从宣称(asserted)状态转变为解宣称(de-asserted)状态，并在时钟脉冲的上升边沿上被采样。另外，在数据传输及数据接收信号线路上交换的数据信号可以符合OSI HDLC协议。

在一个示范性实现中，MLA、中继卡及MCP可由包括12个MLA插槽，2个MCP插槽及2个中继卡插槽的主控制架底板互连。每个MLA插槽可包括FCI/Burndy生产的部件号为HM1W53DPR000H9的电连接件。MLA插槽接受相应的MLA配合连接件。每个中继卡插槽可包括3个HM1W53DPR000H9连接件及1个HM1W52DPR000H9连接件，并接受具有相应配合连接件的中继卡。每个MCP插槽可包括2个HM1W53DPR000H9连接件，并接受具有相应配合连接件的MCP。该示范性实现的主控制架底板互连详细表示于表2中。表2中，后备中继卡插槽包括标记为J208、J307、J407及J507的连接件，主中继卡插槽包括标记为J208、J308、J408及L508的连接件，12个MLA插槽分别包括标记为J209-J220的连接件，后备MCP插槽包括标记为J205及J305的连接件，主MCP插槽包括标记为J206及J306的连接件。

表2中，字母“J”后的三位数表示主控制架连接件。连接件管脚可通过底板信号线路与其它连接件管脚电耦合。表2描述了连接件管脚之间的互连。表2中，“连接”栏列出了由其后跟随连字符及逗号分隔的连接件管脚识别符目录的连接件标志识别的一个或多个管脚。与FCI/Burndy标准连接件编号惯例一致，“管脚”由字母“A”、“B”、“C”“D”或“E”之后的两位数识别。“连接”栏中识别的管脚通过底板信号线路与“连接对象”栏中指明的相应管脚耦接。在不同的实现中，可使用其它连接件，每个连接件可包括其它互连，例如电源、信号接地及去往其它线路卡架组件的信号。

表2

连接	连接对象	功能
			J205-A24，A21，A18，B24，B21，B18，D24，D21，D18，E24，E21，E18	各个连接件J209-J220的管脚B1	分别从各个MLA01-12到后备MCP的控制链路数据
J305-A2；J205-A23，A20；J305-B2；J205-B23，B20；J305-D2；J205-D23，D20；J305-E2；J205-E23，E20	各个连接件J209-J220的管脚A2	从后备MCP分别到各个MLA01-12的控制链路时钟
			J305-A1；J205-A22，A19；J305-B1；J205-B22，B19；J305-D1；J205-D22，D19；J305-E1；J205-E22，E19	各个连接件J209-J220的管脚A1	从后备MCP分别到各个MLA01-12的控制链路数据
J206-A24，A21，A18，B24，B21，B18，D24，D21，D18，E24，E21，E18	各个连接件J209-J220的管脚B3	分别从各个MLA01-12到主MCP的控制链路数据

J306-A2；J206-A23，A20；J306-B2；J206-B23，B20；J306-D2；J206-D23，D20；J306-E2；J206-E23，E20	各个连接件J209-J220的管脚A4	从主MCP分别到各个MLA01-12的控制链路时钟
			J306-A1；J206-A22，A19；J306-B1；J206-B22，B19；J306-D1；J206-D22，D19；J306-E1；J206-E22，E19	各个连接件J209-J220的管脚A3	从主MCP分别到各个MLA01-12的控制链路数据
J305-A7，A8，A9，A10	J306-B7，B8，B9，B10	从后备MCP到主MCP，协商活动状态的状态协商信号
			J305-B7，B8，B9，B10	J306-A7，A8，A9，A10	从主MCP到后备MCP的状态协商信号
J205-E8	J209-J220的E6；J206-E13；J207-D7；J208-D7	从后备MCP到全部MLA，到主MCP，到主中继卡及后备中继卡的活动/不活动状态信号
			J206-E8	J209-J220的E7；J205-E13；J207-D8；J208-D8	从主MCP到全部MLA，到后备MCP及到主中继卡及后备中继卡的活动/不活动状态信号
J306-A5	J207-E9	从主MCP到后备中继卡的控制链路数据
			J306-B5	J208-E9	从主MCP到主中继卡的控制链路数据

J306-A6	J207-E10	从主MCP到后备中继卡的控制链路时钟
			J306-B6	J208-E10	从主MCP到主中继卡的控制链路时钟
J306-A3	J207-E11	从保护中继卡到主MCP的控制链路数据
			J306-B3	J208-E11	从主中继卡到主MCP的控制链路数据
J307-B5，A5，B15，A15；J407-B1，A1，B11，A11，B21，A21；J507-B7，A7	各个连接件J209-J220的E22	从各个MLA01-12到后备中继卡的MLA-DATA-1
			J307-B4，A4，B14，A14，B24，A24；J407-B10，A10，B20，A20；J507-B6，A6	各个连接件J209-J220的E21	从各个MLA01-12到后备中继卡的MLA-DATA-2
J307-B3，A3，B13，A13，B23，A23；J407-B9，A9，B19，A19；J507-B5，A5	各个连接件J209-J220的E20	从各个MLA 01-12到后备中继卡的MLA-DATA-3
			J307-B2，A2，B12，A12，B22，A22；J407-B8，A8，B18，A18；J507-B4，A4	各个连接件J209-J220的E19	从各个MLA 01-12到后备中继卡的MLA-DATA-4
J307-B1，A1，B11，A11，B21，A21；J407-B7，A7，B17，A17；J507-B3，A3	各个连接件J209-J220的E18	从各个MLA01-12到后备中继卡的MLA-DATA-5
			J207-B24，A24；J307-B10，A10，B20，A20；J407-B6，A6，B16，A16；J507-B2，A2	各个连接件J209-J220的E17	从各个MLA01-12到后备中继卡的MLA-DATA-6

J207-B23，A23；J307-B9，A9，B19，A19；J407-B5，A5，B15，A15；J507-B1，A1	各个连接件J209-J220的E16	从各个MLA01-12到后备中继卡的MLA-DATA-7
			J207-B22，A22；J307-B8，A8，B18，A18；J407-B4，A4，B14，A14，B24，A24	各个连接件J209-J220的E15	从各个MLA01-12到后备中继卡的MLA-DATA-8
J307-B6，A6，B16，A16；J407-B2，A2，B12，A12，B22，A22；J507-B8，A8	各个连接件J209-J220的管脚E23	从后备中继卡到各个MLA01-12的TC-RR信号
			J307-B7，A7，B17，A17；J407-B3，A3，B13，A13，B23，A23；J507-B9，A9	各个连接件J209-J220的E24	从各个MLA01-12到后备中继卡的MLA-SR信号
J307-E5，D5，E15，D15；J407-E1，D1，E11，D11，E21，D21；J507-E7，D7	各个连接件J209-J220的B22	从后备中继卡到各个MLA01-12的TC-DATA-1
			J307-E4，D4，E14，D14，E24，D24；J407-E10，D10，E20，D20；J507-E6，D6	各个连接件J209-J220的B21	从后备中继卡到各个MLA01-12的TC-DATA-2
J307-E3，D3，E13，D13，E23，D23；J407-E9，D9，E19，D19；J507-E5，D5	各个连接件J209-J220的B20	从后备中继卡到各个MLA01-12的TC-DATA-3
			J307-E2，D2，E12，D12，E22，D22；J407-E8，D8，E18，D18；J507-E4，D4	各个连接件J209-J220的B19	从后备中继卡到各个MLA01-12的TC-DATA-4

J307-E1，D1，E11，D11，E21，D21；J407-E7，D7，E17，D17；J507-E3，D3	各个连接件J209-J220的B18	从后备中继卡到各个MLA01-12的TC-DATA-5
			J207-E24，D24；J307-E10，D10，E20，D20；J407-E6，D6，E16，D16；J507-E2，D2	各个连接件J209-J220的B17	从后备中继卡到各个MLA01-12的TC-DATA-6
J207-E23，D23；J307-E9，D9，E19，D19；J407-E5，D5，E15，D15；J507-E1，D1	各个连接件J209-J220的B16	从后备中继卡到各个MLA01-12的TC-DATA-7
			J207-E22，D22；J307-E8，D8，E18，D18；J407-E4，D4，E14，D14，E24，D24	各个连接件J209-J220的B15	从后备中继卡到各个MLA01-12的TC-DATA-8
J307-E6，D6，E16，D16；J407-E2，D2，E12，D12，E22，D22；J507-E8，D8	各个连接件J209-J220的B23	从后备中继卡到各个MLA01-12的TC-SR信号
			J307-E7，D7，E17，D17；J407-E3，D3，E13，D13，E23，D23；J507-E9，D9	各个连接件J209-J220的B24	从各个MLA01-12到后备中继卡的MLA-RR信号
J308-B5，A5，B15，A15 ；J408-B1，A1，B11，A11，B21，A21；J508-B7，A7	各个连接件J209-J220的D22	从各个MLA01-12到主中继卡的MLA-DATA-1
			J308-B4，A4，B14，A14，B24，A24；J408-B10，A10，B20，A20；J508-B6，A6	各个连接件J209-J220的D21	从各个MLA01-12到主中继卡的MLA-DATA-2

J308-B3，A3，B13，A13，B23，A23；J408-B9，A9，B19，A19；J508-B5，A5	各个连接件J209-J220的D20	从各个MLA01-12到主中继卡的MLA-DATA-3
			J308-B2，A2，B12，A12，B22，A22；J408-B8，A8，B18，A18；J508-B4，A4	各个连接件J209-J220的D19	从各个MLA01-12到主中继卡的MLA-DATA-4
J308-B1，A1，B11，A11，B21，A21；J408-B7，A7，B17，A17；J508-B3，A3	各个连接件J209-J220的D18	从各个MLA01-12到主中继卡的MLA-DATA-5
			J208-B24，A24；J308-B10，A10，B20，A20；J408-B6，A6，B16，A16；J508-B2，A2	各个连接件J209-J220的D17	从各个MLA01-12到主中继卡的MLA-DATA-6
J208-B23，A23；J308-B9，A9，B19，A19；J408-B5，A5，B15，A15；J508-B1，A1	各个连接件J209-J220的D16	从各个MLA01-12到主中继卡的MLA-DATA-7
			J208-B22，A22；J308-B8，A8，B18，A18；J408-B4，A4，B14，A14，B24，A24	各个连接件J209-J220的D15	从各个MLA01-12到主中继卡的MLA-DATA-8
J308-B6，A6，B16，A16；J408-B2，A2，B12，A12，B22，A22；J508-B8，A8	各个连接件J209-J220的管脚D23	从主中继卡到各个MLA01-12的TC-RR信号
			J308-B7，A7，B17，A17；J408-B3，A3，B13，A13，B23，A23；J508-B9，A9	各个连接件J209-J220的D24	从各个MLA01-12到主中继卡的MLA-SR信号

J308-E5，D5，E15，D15；J408-E1，D1，E11，D11，E21，D21；J508-E7，D7	各个连接件J209-J220的A22	从主中继卡到各个MLA01-12的TC-DATA-1
			J308-E4，D4，E14，D14，E24，D24；J408-E10，D10，E20，D20；J508-E6，D6	各个连接件J209-J220的A21	从主中继卡到各个MLA01-12的TC-DATA-2
J308-E3，D3，E13，D13，E23，D23；J408-E9，D9，E19，D19；J508-E5，D5	各个连接件J209-J220的A20	从主中继卡到各个MLA01-12的TC-DATA-3
			J308-E2，D2，E12，D12，E22，D22；J408-E8，D8，E18，D18；J508-E4，D4	各个连接件J209-J220的A19	从主中继卡到各个MLA01-12的TC-DATA-4
J308-E1，D1，E11，D11，E21，D21；J408-E7，D7，E17，D17；J508-E3，D3	各个连接件J209-J220的A18	从主中继卡到各个MLA01-12的TC-DATA-5
			J208-E24，D24；J308-E10，D10，E20，D20；J408-E6，D6，E16，D16；J508-E2，D2	各个连接件J209-J220的A17	从主中继卡到各个MLA01-12的TC-DATA-6
J208-E23，D23；J308-E9，D9，E19，D19；J408-E5，D5，E15，D15；J508-E1，D1	各个连接件J209-J220的A16	从主中继卡到各个MLA01-12的TC-DATA-7
			J208-E22，D22；J308-E8，D8，E18，D18；J408-E4，D4，E14，D14，E24，D24	各个连接件J209-J220的A15	从主中继卡到各个MLA01-12的TC-DATA-8

J308-E6，D6，E16，D16；J408-E2，D2，E12，D12，E22，D22；J508-E8，D8	各个连接件J209-J220的A23	从主中继卡到各个MLA01-12的TC-SR信号
			J308-E7，D7，E17，D17；J408-E3，D3，E13，D13，E23，D23；J508-E9，D9	各个连接件J209-J220的A24	从各个MLA01-12到主中继卡的MLA-RR信号
J207-A12，A11，A10，A9，A8，A7，A6，A5，A4，A3，A2，A1	各个MLA J209-J220的D12	从后备中继卡到各个MLA01-12的25MHz时钟信号
			J208-A12，A11，A10，A9，A8，A7，A6，A5，A4，A3，A2，A1	各个MLA J209-J220的E13	从主中继卡到各个MLA01-12的25MHz时钟信号
J207-B12，B11，B10，B9，B8，B7，B6，B5，B4，B3，B2，B1	各个MLA J209-J220的D10	从后备中继卡到各个MLA01-12的19.44MHz基准信号
			J208-B12，B11，B10，B9，B8，B7，B6，B5，B4，B3，B2，B1	各个MLA J209-J220的E11	从主中继卡到各个MLA01-12的19.44MHz基准信号
J207-D9	各个MLA J209-J220的E9	从后备中继卡到MLA01-12的8KHz基准信号
			J208-D9	各个MLA J209-J220的E8	从主中继卡到MLA01-12的8KHz基准信号
J208-D6	J207-D6	主中继卡状态输出-后备中继卡状态输入
			D207-D4	J208-D4；J205-E5；J206-E5；各个MLAJ209-J220的A5	后备中继卡状态输出-主中继卡状态输入、后备MCP中继线状态输入、主MCP中继线状态输入及MLA01-12的中继线状态输入

线路卡架及主控制架的上述说明是例证性的。在备选实现中，线路卡架可被构造成容纳最多达X个线路卡，其中X可等于、大于或者小于这里说明的线路卡插槽的数目。具有更多或者更少线路卡插槽的线路卡架将相应地增大或者减少主LSM与线路卡插槽之间，及后备LSM与线路卡插槽之间的LSM信号路径的数目。类似地，对应于线路卡架中线路卡插槽数目的增大或者减少，LSM可包括更多或者更少的线路卡接口。类似地，线路卡架可被构造成容纳最多达Y个LSM。

线路卡可被实现为支持一个或多个用户回路。例如，线路卡可支持2、4或者8个用户回路。支持较多或者较少用户回路的线路卡可相应地增大或者减少线路卡支持的端口地址的数目，相应地可实现增大或者减少可被指示的端口的数目的LC-RR信号。

主控制架可被构造成容纳最多达X个MLA，其中X可等于、大于或者小于这里说明的MLA插槽的数目。具有更多或者更少MLA插槽的MCS将相应地增大或者减少使MLA插槽与中继卡连接，及使MLA插槽与MCP连接的MCP底板信号路径的数目。在MLA插槽数目增大或者减少的MCS中使用的中继卡将具有数目相应增大或者减少的信元传送接口。在MLA插槽数目增大或者减少的MCS中使用的MCP将具有数目相应增大或者减少的MLA控制接口。例如，MCS可具有12个MLA插槽，接受具有12个信元传送接口的中继卡，并接收具有12个MLA控制接口的MCP。类似地，主控制架可具有最多Y个中继卡，及最多Z个主控制处理器，其中Y及Z可在实现值之间变化。

除了本说明书中描述的那些接口及功能之外，线路卡、线路卡架、LSM、MLA、MCP、中继卡及MCS可具有其它接口及功能。例如，线路卡、线路卡架、LSM、MLA、MCP、中继卡及MCS可具有附加的电源、信号接地及数据传送接口。

可使信号的宣称及解宣称状态不同于这里描述的状态。例如，在备选实现中，被宣称(高)的信号(即具有高电压宣称状态的信号)可具有低电压宣称状态。同样，在备选实现中，被宣称(低)的信号(即具有低电压宣称状态的信号)可具有高电压宣称状态。另外，在备选实现中，例证说明的在时钟脉冲上升边沿被宣称或者被解宣称的信号可在，例如时钟脉冲的下降边沿被宣称或者解宣称。

线路卡、LSM、MLA、中继卡及MCP的接口中的时钟频率可不同于这里描述的时钟频率。例如，MCS可包括具有允许在MCS及MLA之间以256Kbit/s的速率传送数据的256KHz时钟频率的MLA控制接口，中继卡可包括具有允许在中继卡与MLA之间以50兆字节/秒的速率传送数据的50MHz时钟频率的信元传送接口。可根据，例如要求的数据传送速率，信号传播限制及线路响应时间变化时钟频率。

在不同的实现中，可采用ITU-标准53字节ATM信元，或者非标准ATM信元，或者既采用ITU-标准ATM信元，又采用非标准ATM信元。例如，通过向标准的53字节信元加入附加的奇偶校验字节，可形成非标准的54字节信号。该附加的奇偶校验字节可提供前面的53字节ITU-标准ATM信元的奇偶校验检查。这种54字节信元可在，例如中继卡与MLA之间，MLA与LSM之间及LSM与各个线路卡之间发送，而ITU-标准53字节ATM信元可在中继卡与ATM网络之间，及线路卡与用户端的网络接入设备之间发送。另外，ATM信元可包括非标准报头字段。例如，用于ITU-标准ATM信元中的报头错误控制信息的ATM信元第5字节可用于在LSM与线路卡之间传输的信元中的线路卡端口识别信息。

本发明的其它具体体现均在下述权利要求的范围内。

Claims (38)

1.在数据链路与底板之间传输数据信元的装置，包括：

通过数据链路传输及接收数据信元的收发器电路；

主底板接口，主底板接口被配置成提供与底板的物理互连，主底板接口包括至少一个信元信号端子及至少一个操作数据信号端子，每个操作数据信号端子与信元信号端子分隔开，操作数据信号端子及信元信号端子被配置成与底板上的配合连接件相连；及

底板互连电路，底板互连电路使收发器电路与主底板接口互相耦接，以便进行数据信元传输，该互连电路能够从收发器电路接收数据信元，并通过信元信号端子传送这些数据信元，能够从信元信号端子接收数据信元，并把这些数据信元提供给收发器电路，以便通过第一数据链路传输，并能够通过操作数据信号端子传输及接收操作数据。

2.按照权利要求1所述的装置，其特征在于，还包括能够改变在底板互连电路与收发器电路之间交换的信元中的报头字段数据的数据信元报头转换电路，并且其中数据信元报头转换电路改变数据信元报头由通过操作数据信号端子接收的操作数据决定。

3.按照权利要求1所述的装置，其特征在于，还包括操作上与底板互连电路耦接，利用高级数据链路控制(HDLC)协议，通过操作数据信号端子传输及接收操作、管理、维护及准备(OAMP)数据的操作处理器。

4.按照权利要求1所述的装置，其特征在于，还包括操作上与底板互连电路及与收发器电路耦接的处理器，该处理器被配置成通过操作数据信号端子接收可变长度数据传输，把可变长度数据转化为固定长度信元，并把固定长度信元提供给收发器电路，以便通过数据链路传输。

5.按照权利要求1所述的装置，其特征在于，该装置可在一张卡实现，该卡被配置成可插入具有对应于独立的端子连接件的底板配合连接件的底板中。

6.按照权利要求1所述的装置，其特征在于，还包括与收发器电路耦接，并被设置成与同步光学网络(SONET)数据链路耦接的光纤数据链路接口。

7.按照权利要求1所述的装置，其特征在于，还包括与收发器电路耦接，并被配置成与高位速率数字用户线路(HDSL)数据链路耦接的第一数据链路接口。

8.按照权利要求1所述的装置，其特征在于，还包括与收发器电路耦接，并被配置成与双线(wire-pair)数据链路耦接的第一数据链路接口。

9.按照权利要求1所述的装置，其特征在于，

信元信号端子包括接收信元的独立端子及传输信元的独立端子，

接收信元的端子包括第一及第二控制端子及至少一个输入信元数据端子，

底板互连电路在第一控制端子上宣称一个信号，以表示该装置准备好接收信元，在第二控制端子上接受表示信元正被发送给该装置的信号，并在输入信元数据端子上接收该信元的数据位。

10.按照权利要求9所述的装置，包括单个输入信元数据端子，其中通过该单个输入信元数据端子串行接收信元的每个数据位。

11.按照权利要求9所述的装置，包括8个输入信元数据端子，其中通过这8个输入信元数据端子并行接收信元的数据位。

12.按照权利要求1所述的装置，其特征在于：

信元信号端子包括接收信元的独立端子及传输信元的独立端子，

传输信元的端子包括第一及第二控制端子及至少一个输出信元数据端子，

底板互连电路在第一控制端子上宣称一个信号，表示该装置准备好传输信元，在第二控制端子上接受指示该装置可以开始传送该信元的信号，并在输出信元数据端子上传输该信元的数据位。

13.按照权利要求12所述的装置，包括单个输出信元数据端子，其中通过该单个输出信元数据端子串行传送信元的每个数据位。

14.按照权利要求12所述的装置，包括8个输出信元数据端子，其中通过这8个输出信元数据端子并行传送信元的数据位。

15.按照权利要求12所述的装置，其特征在于指示该装置准备好传送信元的信号包括信元优先级指示符。

16.按照权利要求1所述的装置，还包括：

第二数据链路；及

能够通过第二数据链路传输并接收数据信元，并且操作上与底板互连电路耦接，以便向底板互连电路提供数据信元及从底板互连电路接收数据信元的第二收发器电路。

17.按照权利要求16所述的装置，其特征在于：

第一收发器具有第一端口地址，

第二收发器具有第二端口地址，

第一及第二端口地址不同，

信元报头数据包括端口地址识别符，及

底板互连电路可从信元信号端子接收数据信元，并把包括第一端口地址的数据信元提供给第一收发器，而不是第二收发器，及把包括第二端口地址的数据信元提供给第二收发器，而不是第一收发器。

18.按照权利要求17所述的装置，其特征在于每个信元包含一个5字节报头字段及一个48字节有效负载字段，报头字段的第5字节包括一个端口地址识别符。

19.按照权利要求1所述的装置，还包括：

后备底板接口，该后备底板接口提供与底板的物理互连，后备底板接口包括至少一个信元信号端子及至少一个操作数据信号端子，每个操作数据信号端子与各个信元信号端子分离，操作数据信号端子及信元信号端子被配置成与底板上的配合连接件相连；

状态端子连接件，该状态端子连接件从底板上的相应连接件接收状态信号，并在操作上使该状态信号与底板互连电路耦接，

其中底板互连电路被配置成在状态信号的第一状态期间，通过主底板接口，而不是后备底板接口传输及接收数据信元，在状态信号的第二状态期间通过后备底板接口，而不是主底板接口传输及接收数据信元。

20.按照权利要求19所述的装置，其特征在于：

底板互连电路被配置成在状态信号的第一状态期间通过主底板接口，而不是后备底板接口传输及接收操作数据，在状态信号的第二状态期间通过后备底板接口，而不是主底板接口传输及接收操作数据。

21.按照权利要求19所述的装置，还包括从底板上的相应连接件接收第二状态信号的第二状态端子连接件，其中

底板互连电路被配置成在第二状态信号的第一状态期间，通过主底板接口，而不是通过后备底板接口传输及接收操作数据，在第二状态信号的第二状态期间，通过后备底板接口，而不是通过主底板接口传输及接收操作数据。

22.在数据链路与底板之间传输数据信元的装置，包括：

通过数据链路传输及接收数据信元的收发器电路；

主底板接口及后备底板接口，均被配置成提供与底板的物理连接，主底板接口及后备底板接口均包括至少一个信元信号端子及至少一个操作数据信号端子，每个操作数据信号端子与信元信号端子分隔开，操作数据信号端子及信元信号端子被配置成与底板上的配合连接件连接；

底板互连电路，底板互连电路在操作上使收发器电路与主底板接口及与后备底板接口耦接，该互连电路能够从收发器电路接收数据信元，并通过主底板接口及后备底板接口的信元信号端子传送这些数据信元，能够从主底板接口及后备底板接口的信元信号端子接收数据信元，并把这些数据信元提供给收发器电路，以便通过第一数据链路传输，并能够通过操作数据信号端子传输及接收操作数据；

状态端子连接件，该状态端子连接件被配置从底板上的相应连接件接收状态信号，并在操作上使该状态信号与底板互连电路耦接，

其中底板互连电路被配置成在状态信号的第一状态期间，通过主底板接口，而不是通过后备底板接口传输及接收数据信元，在状态信号的第二状态期间通过后备底板接口，而不是通过主底板接口传输及接收数据信元。

23.按照权利要求22所述的装置，其特征在于：

信元信号端子包括接收信元的独立端子及传输信元的独立端子，

接收信元的端子包括第一和第二控制端子以及至少一个输入信元数据端子，

底板互连电路在第一控制端子上宣称一个信号，表示该装置准备好接收信元，在第二控制端子上接受指示信元正被发送给该装置的信号，并在输入信元数据端子上接收该信元的数据位，

传输信元的端子包括第三和第四控制端子以及至少一个输出信元数据端子，

底板互连电路在第三控制端子上宣称一个信号，表示该装置准备好传输信元，在第四控制端子上接受指示该装置可以开始传送该信元的信号，并在输出信元数据端子上传输该信元的数据位。

24.在用于在数据链路与底板之间传输数据信元的装置中，通过底板信号线路发送数据信元的方法，包括：

在第一底板信号线路上宣称一个信号，该信号指示将经过底板传输的信元的优先级；

在第二底板信号线路上接收该装置可开始传输该数据信元的信号；

并在接收指示该装置可开始传输该数据信元的信号之后，在第三底板线路上传输该数据信元的位。

25.在用于在数据链路与底板之间传输数据信元的装置中，接收数据信元的方法，包括：

在第一底板信号线路上宣称一个信号，该信号识别准备好接收数据信元的可寻址装置端口；

在第二信号线路上接收指示数据信元正被传送给该装置的信号；

并在第三信号线路上接收正被传送给该装置的数据信元的位。

26.一种用于在数据链路与底板之间传输数据信元的装置，包括：

通过数据链路传输及接收数据信元的收发器电路；

多个底板接口，每个底板接口包括至少一个信元信号端子，每个底板接口与一个底板互连电路耦接，每个底板互连电路通过与其相关的底板接口的信元信号端子传输及接收信元；

使收发器电路与每个底板互连电路耦接的多路分解电路，多路分解电路从收发器电路接收数据信元，选择与该数据信元相关的底板互连电路，并把该数据信元提供给选择的底板互连电路，以便通过相关底板接口的信元信号端子传输；及

使所述多个底板互连电路与收发器电路耦接的多路复用电路，该多路复用电路从每个底板互连电路接收数据信元，并把接收的数据信元提供给收发器电路。

27.按照权利要求26所述的装置，其特征在于底板互连电路可通过多个底板接口独立地接收或者传输数据信元。

28.按照权利要求26所述的装置，其特征在于多路分解电路可根据数据信元的报头字段中的数据选择底板接口。

29.按照权利要求26所述的装置，还包括可改变在所述多个底板接口与所述收发器电路之间发送的信元中的报头数据的报头转换电路。

30.按照权利要求26所述的装置，其特征在于：

所述多个底板接口中的每一个都包括接收信元的独立端子及传输信元的独立端子，

传输信元的端子包括第一及第二控制端子及至少一个输出信元数据端子，

一个底板接口的底板互连电路，该底板互连电路在第一控制端子上接受表示一个信元可通过该接口被发送的信号，在第二控制端子上宣称表示一个信元正被传输的信号，并在输出信元数据端子上传输该信元的数据位。

31.按照权利要求30所述的装置，其特征在于每个底板接口包括单个输出信元数据端子，其中可通过该单个输出信元数据端子串行传输信元的每个数据位。

32.按照权利要求30所述的装置，其特征在于每个底板接口包括8个输出信元数据端子，其中可通过这8个输出信元数据端子并行发送信元的数据位。

33.按照权利要求26所述的装置，其特征在于：

所述多个底板接口中的每一个都包括接收信元的独立端子及传输信元的独立端子，

接收信元的端子可包括第一及第二控制端子及至少一个输入信元数据端子，

一个底板接口的底板互连电路，该底板互连电路在第一控制端子上接受指示一个信元已准备好被发送给该装置的信号，在第二控制端子上宣称表示该装置准备好接收该信元的信号，并在输入信元数据端子上接收该信元的数据位。

34.按照权利要求33所述的装置，其特征在于每个底板接口包括单个输入信元数据端子，其中通过该单个输入信元数据端子串行接收信元的每个数据位。

35.按照权利要求33所述的装置，其特征在于每个底板接口可包括8个输入信元数据端子，其中通过所述8个输入信元数据端子并行接收信元的数据位。

36.按照权利要求33所述的装置，还包括：

可使来自底板的状态信号与所述多个底板互连电路的每一个耦接的状态端子连接件，

其中所述多个底板互连电路可在该状态信号的第一状态期间，而不是在该状态信号的第二状态期间，传输及接收数据信元。

37.在用于在数据链路与多个底板信元接口之间传输数据信元的装置中，传输数据信元的方法，包括：

通过数据链路接口接收数据信元；

检查接收的数据信元中的报头信息；

选择所述多个底板信元接口中的一个接口；

在选定接口的第一信号线路上接收指示可在该接口上传输数据信元的信号；

在选定接口的第二信号线路上传输指示数据信元的传送正在进行的信号；

并在选定接口的第三信号线路上传输该数据信元的位。

38.按照权利要求37所述的方法，其特征在于选择包括根据数据信元报头中的端口地址进行选择。

Images