CN1241029A - 动态随机存取存储器的电容的制造方法 - Google Patents
动态随机存取存储器的电容的制造方法 Download PDFInfo
- Publication number
- CN1241029A CN1241029A CN98118552A CN98118552A CN1241029A CN 1241029 A CN1241029 A CN 1241029A CN 98118552 A CN98118552 A CN 98118552A CN 98118552 A CN98118552 A CN 98118552A CN 1241029 A CN1241029 A CN 1241029A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal layer
- dielectric layer
- metal
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000003990 capacitor Substances 0.000 title abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims abstract description 58
- 239000002184 metal Substances 0.000 claims abstract description 58
- 230000004888 barrier function Effects 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 229920005591 polysilicon Polymers 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000012212 insulator Substances 0.000 claims description 14
- 239000008187 granular material Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 9
- 229910052721 tungsten Inorganic materials 0.000 claims description 9
- 239000010937 tungsten Substances 0.000 claims description 9
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical group [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 abstract description 2
- 239000002245 particle Substances 0.000 abstract 1
- 239000013078 crystal Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000027455 binding Effects 0.000 description 1
- 238000009739 binding Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000010406 interfacial reaction Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
一种制造MIM结构的电容器的方法包括在基底上形成第一介电层;在介电层上形成接触开口;形成第一金属层覆盖于第一介电层上与接触开口之中;在此金属层上依次形成阻挡层、第二介电层、不连续的半球形颗粒的多晶硅层;蚀刻第二介电层;去除多晶硅层;蚀刻阻挡层与第一金属层;去除第二介电层;对已限定的阻挡层与第一金属层构图与蚀刻;形成第三介电层覆盖阻挡层、第一金属层与第一介电层;在第三介电层上形成第二金属层。
Description
本发明涉及半导体存储器，特别是动态随机存取存储器(dynamic randomaccess memory；以下简称DRAM)的电容(capacitor)的制造方法。
DRAM近来的发展趋势是增加DRAM集成电路的密度(density)。然而，随着高密度DRAM的发展，使用在DRAM单元中的电容的可用面积也随之降低。近来，增加单元电容量的方式是朝向发展三维空间结构的电容；这类电容，包括双层堆叠型(double-stacked)、鱼鳍结构型(fin-structured)、圆柱状(cylindrical)、伸展式堆叠型(spread-stacked)与盒状结构型(box structured)的电容。此外，在使用一晶硅存储节点(polysilicon storage node)时，藉助于在此多晶硅层之上形成半球形颗粒的多晶硅层(hemispherical grain polysilicon；以下简称HSG)，也可以增加电容量。
虽然结构为金属层/绝缘层/金属层(metal-insulator-metal；以下简称MIM)的电容具有低界面间反应(interfacial reaction)、高电容量与低接触电阻(contact resistance)等优点，但是，传统的形成皇冠型(crown)电容、圆柱状电容或鱼鳍结构型电容的方法，无法直接应用于MIM电容的制造。因此，发展三维空间结构的MIM电容的制造方法，是一项重要的制作工艺。
有鉴于此，本发明的主要目的在于提供一种优选的DRAM的制造方法。本发明藉由HSG形成一皇冠型的MIM电容结构。
根据本发明的一优选实施例，揭露一种用来制造在基底(substrate)上的金属层/绝缘层/金属层结构的电容器的方法。本制造方法包括下列步骤：在该基底上形成一第一介电层(dielectric layer)；对此第一介电层进行构图(patterning)与蚀刻，以形成一接触开口(contact opening)；在该第一介电层之上与该接触开口之中形成一第一金属层；在该第一金属层上形成一阻挡层(barrier layer)；在该阻碍层上形成一第二介电层；在该第二介电层上形成不连续的一半球形颗粒的多晶硅层；以该半球形颗粒的多晶硅层做为掩模(mask)，蚀刻该第二介电层；去除该半球形颗粒的多晶硅层；以限定后的该第二介电层做为掩模，蚀刻该阻挡层与该第一金属层；去除限定后的该第二介电层；再对已限定的该阻挡层与该第一金属层进行构图与蚀刻；在该阻挡层、该第一金属层与该第一介电层之上形成一第三介电层；以及在该第三介电层上形成一第二金属层。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举一优选实施例，并配合附图作详细说明。附图中：
图1～4绘示根据本发明的一种DRAM电容的制造流程剖面图。
本发明将依照附图，作详细说明。本发明提供一种DRAM电容的制造方法，其利用MIM结构形成电容，此电容藉由不连续的HSG形成一皇冠结构；因此，本发明的电容具有很大的单元电容量。
请参照图1，提供一半导体基底100，该基底例如包括一半导体晶圆(wafer)，在晶圆中形成有源元件(active device)与无源(passive)元件，以及在晶圆表面上形成多层薄膜；而基底这个名词意指包括形成于晶圆中的元件与在晶圆表面上的多层薄膜。在本发明的优选实施例中，是使用一具有<100>晶向(crystallographic orientation)的单晶(single crystal)P型(P-type)基底。然后，利用传统方法形成一厚场氧化层102(field oxide)，其厚度大约为3000～8000埃，以实现隔离(isolation)的目的。这些隔离方法是熟知的，在此无须赘述。
首先，在半导体基底100上形成一栅极104，作为DRAM单元的存取晶体管(access transistor)的栅极。栅极104包括一栅极氧化层与一栅极电极，此栅极氧化层的形成方式，是利用氧气环境的高温炉管氧化法步骤。在本发明的优选实施例中，栅极氧化层的厚度大约是40～100埃；接着，以多晶硅薄膜形成一栅极电极。本领域的技术人员可以理解，可利用低压化学气相沉积法(LPCVD)，以硅甲烷(silane)与磷化氢(phosphine)形成多晶硅层；此多晶硅层的厚度大约在1000～5000埃之间。再利用现有的离子植入法(ionimplantation)，在栅极104旁形成一源极区106(source region)与一漏极区108(drain region)，在此不再多述。
仍请参照图1，利用化学气相沉积法(CVD)，在半导体基底100上沉积一厚度约3000～10000埃的第一介电层109。其中，第一介电层109优选的形成方式包括：第一，先形成一硅酸四乙酯(tetra-ethyl-ortho-silicate；以下简称TEOS)氧化层，厚度约为1000～2000埃；第二，沉积一厚底约2000～6000埃的硼磷硅玻璃(BPSG)；第三，再沉积一厚度约2000～8000埃的TEOS氧化层。接着，以化学机械研磨法(chemical mechanical polishing；CMP)，研磨第一介电层109，以达到全面(global)平坦性。然后，使用传统光刻(photolithography)与蚀刻步骤，限定一节点(node)的接触开口110，直至此节点的接触开口110与基底100连结。
请参照图2，将一导电物质112沉积至接触开口110与第一介电层109之上。在本发明的优选实施例中，是以现有CVD技术，使接触开口110中填满金属钨；而从金属钨层112上表面至第一介电层109为止的厚度，大约是2000～8000埃。接着，利用现有的物理气相沉积法(physical vapordeposition；PVD)，在金属钨层112的表面，沉积一阻挡层114，最好为一氮化钛层；此氮化钛层11的厚度，大约是500～2000埃。然后，再利用现有的CVD技术，在氮化钛层114上，沉积一第二介电层116，最好为二氧化硅层；此第二介电层116的厚度，大约是1000～4000埃。在二氧化硅层116之上，形成不连续的一半球形颗粒的多晶硅(HSG)层118，此HSG层118是以现有的CVD技术沉积的；而HSG之间的距离，最好是大约500～3000埃。此HSG层118用作后续蚀刻反应的掩模层。
以HSG层118做为掩模，对第二介电层116进行蚀刻；而利用氧化物反应离子蚀刻法(oxide reactive ionetching；以下简称ORIE)，是优选的方式。接着，以多晶硅反应离子蚀刻法，去除存余的HSG层118，再利用蚀刻后所存余的第二氧化硅层116做为掩模，以蚀刻氮化钛层114与金属钨层112。然后，再去除存余的第二氧化硅层116；其中优选的方法，也是以ORIE技术进行，如图3所示。
接下来，以传统的光刻与腐蚀技术，将前述蚀刻后所存余的金属钨层112与氮化钛层114，进行构图和蚀刻，形成如图4所示的皇冠结构120，其由接触开口110之上向外延伸。至于金属钨层112中，非直接在接触开口110之上的部分与皇冠结构120的外侧部分，都已被移除。最后，依次先沉积一高介电常数(high dielectric constant)的薄膜，如五氧化二钽为一优选的材料；再沉积一第二金属层，如氮化钛或钨。
虽然本发明已结合一优选实施例揭露如上，但是其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作出各种更动与润饰，因此本发明的保护范围应当由后附的权利要求界定。
Claims (12)
1.一种金属层/绝缘层/金属层结构的电容的制造方法，包括下列步骤：
在一基底上形成一第一介电层；
构图与蚀刻该第一介电层，以形成一接触开口；
在该第一介电层之上与该接触开口之中形成一第一金属层；
在该第一金属层上形成一阻挡层；
在该阻挡层上形成一第二介电层；
在该第二介电层上形成不连续的一半球形颗粒的多晶硅层；
以该半球形颗粒的多晶硅层做为掩模，蚀刻该第二介电层；
去除该半球形颗粒的多晶硅层；
以限定后的该第二介电层做为掩模，蚀刻该阻挡层与该第一金属层；
去除限定后的该第二介电层；
构图与蚀刻已限定的该阻挡层与该第一金属层；
在该阻挡层、该第一金属层与该第一介电层之上形成一第三介电层；以及
在该第三介电层上形成一第二金属层。
2.如权利要求1所述的金属层/绝缘层/金属层结构的电容的制造方法，其中形成该第一介电层的方法，包括由下而上依次形成一第一TEOS氧化层、一硼磷硅玻璃层与一第二TEOS氧化层。
3.如权利要求1所述的金属层/绝缘层/金属层结构的电容的制造方法，其中该第二介电层的材料为氧化硅。
4.如权利要求1所述的金属层/绝缘层/金属层结构的电容的制造方法，其中该第三介电层为一高介电常数的薄膜。
5.如权利要求1所述的金属层/绝缘层/金属层结构的电容的制造方法，其中该阻挡层的材料为氮化钛。
6.如权利要求1所述的金属层/绝缘层/金属层结构的电容的制造方法，其中该第一金属层的材料为金属钨。
7.一种金属层/绝缘层/金属层结构的电容的一下电极存储节点的制造方法，包括下列步骤：
在一基底上形成一第一介电层；
构图与蚀刻该第一介电层，以形成一接触开口；
在该第一介电层之上与该接触开口之中形成一第一金属层；
在该第一金属层上形成一阻挡层；
在该阻挡层上形成一第二介电层；
在该第二介电层上形成不连续的一半球形颗粒的多晶硅层；
以该半球形颗粒的多晶硅层做为掩模，蚀刻该第二介电层；
去除该半球形颗粒的多晶硅层；
以限定后的该第二介电层做为掩模，蚀刻该阻挡层与该第一金属层；
去除限定后的第二介电层；以及
构图与蚀刻已限定的该阻挡层与该第一金属层。
8.如权利要求7所述的金属层/绝缘层/金属层结构的电容的一下电极存储节点的制造方法，其中形成该第一介电层的方法，包括由下而上依次形成一第一TEOS氧化层、一硼磷硅玻璃层与一第二TEOS氧化层。
9.如权利要求7所述的金属层/绝缘层/金属层结构的电容的一下电极存储节点的制造方法，其中该第二介电层的材料为氧化硅。
10.如权利要求7所述的金属层/绝缘层/金属层结构的电容的一下电极存储节点的制造方法，其中该第三介电层为一高介电常数的薄膜。
11.如权利要求7所述的金属层/绝缘层/金属层结构的电容的一下电极存储节点的制造方法，其中该阻挡层的材料为氮化钛。
12.如权利要求7所述的金属层/绝缘层/金属层结构的电容的一下电极存储节点的制造方法，其中该第一金属层的材料为金属钨。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/108,901 US6074913A (en) | 1998-07-01 | 1998-07-01 | Method for forming a DRAM capacitor |
| CN98118552A CN1110853C (zh) | 1998-07-01 | 1998-09-01 | 动态随机存取存储器的电容的制造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US108901 | 1979-12-31 | ||
| US09/108,901 US6074913A (en) | 1998-07-01 | 1998-07-01 | Method for forming a DRAM capacitor |
| CN98118552A CN1110853C (zh) | 1998-07-01 | 1998-09-01 | 动态随机存取存储器的电容的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1241029A true CN1241029A (zh) | 2000-01-12 |
| CN1110853C CN1110853C (zh) | 2003-06-04 |
Family
ID=25744740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN98118552A Expired - Lifetime CN1110853C (zh) | 1998-07-01 | 1998-09-01 | 动态随机存取存储器的电容的制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6074913A (zh) |
| CN (1) | CN1110853C (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100390991C (zh) * | 2005-03-07 | 2008-05-28 | 台湾积体电路制造股份有限公司 | 金字塔形的电容结构及其制造方法 |
| CN101138072B (zh) * | 2005-01-18 | 2010-09-01 | 德州仪器公司 | 具有沟道内铜漂移阻挡层的单掩膜mim电容器和电阻器 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW429607B (en) * | 1999-04-13 | 2001-04-11 | United Microelectronics Corp | Structure of dynamic random access memory capacitor and its fabricating method |
| US6236080B1 (en) * | 1999-07-22 | 2001-05-22 | Worldwide Semiconductor Manufacturing Corp. | Method of manufacturing a capacitor for high density DRAMs |
| US6271084B1 (en) | 2001-01-16 | 2001-08-07 | Taiwan Semiconductor Manufacturing Company | Method of fabricating a metal-insulator-metal (MIM), capacitor structure using a damascene process |
| US6451650B1 (en) | 2001-04-20 | 2002-09-17 | Taiwan Semiconductor Manufacturing Company | Low thermal budget method for forming MIM capacitor |
| US20080057660A1 (en) * | 2006-08-29 | 2008-03-06 | Kuo-Chi Tu | Step-gate for a semiconductor device |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2504606B2 (ja) * | 1990-05-18 | 1996-06-05 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
| US5406447A (en) * | 1992-01-06 | 1995-04-11 | Nec Corporation | Capacitor used in an integrated circuit and comprising opposing electrodes having barrier metal films in contact with a dielectric film |
| US5208726A (en) * | 1992-04-03 | 1993-05-04 | Teledyne Monolithic Microwave | Metal-insulator-metal (MIM) capacitor-around-via structure for a monolithic microwave integrated circuit (MMIC) and method of manufacturing same |
| US5268315A (en) * | 1992-09-04 | 1993-12-07 | Tektronix, Inc. | Implant-free heterojunction bioplar transistor integrated circuit process |
| US5351163A (en) * | 1992-12-30 | 1994-09-27 | Westinghouse Electric Corporation | High Q monolithic MIM capacitor |
| US5427974A (en) * | 1994-03-18 | 1995-06-27 | United Microelectronics Corporation | Method for forming a capacitor in a DRAM cell using a rough overlayer of tungsten |
| KR0165496B1 (ko) * | 1995-03-22 | 1998-12-15 | 윤종용 | 고집적 반도체장치의 캐패시터 제조방법 |
| US5604157A (en) * | 1995-05-25 | 1997-02-18 | Industrial Technology Research Institute | Reduced notching of polycide gates using silicon anti reflection layer |
| US5650351A (en) * | 1996-01-11 | 1997-07-22 | Vanguard International Semiconductor Company | Method to form a capacitor having multiple pillars for advanced DRAMS |
| TW399322B (en) * | 1997-08-22 | 2000-07-21 | Tsmc Acer Semiconductor Mfg Co | The process and the structure of DRAM of mushroom shaped capacitor |
| US5960280A (en) * | 1997-09-03 | 1999-09-28 | United Microelectronics Corp. | Method of fabricating a fin/cavity capacitor structure for DRAM cell |
-
1998
- 1998-07-01 US US09/108,901 patent/US6074913A/en not_active Expired - Lifetime
- 1998-09-01 CN CN98118552A patent/CN1110853C/zh not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101138072B (zh) * | 2005-01-18 | 2010-09-01 | 德州仪器公司 | 具有沟道内铜漂移阻挡层的单掩膜mim电容器和电阻器 |
| CN100390991C (zh) * | 2005-03-07 | 2008-05-28 | 台湾积体电路制造股份有限公司 | 金字塔形的电容结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1110853C (zh) | 2003-06-04 |
| US6074913A (en) | 2000-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5907782A (en) | Method of forming a multiple fin-pillar capacitor for a high density dram cell | |
| US5895250A (en) | Method of forming semicrown-shaped stacked capacitors for dynamic random access memory | |
| US5801413A (en) | Container-shaped bottom electrode for integrated circuit capacitor with partially rugged surface | |
| US6114201A (en) | Method of manufacturing a multiple fin-shaped capacitor for high density DRAMs | |
| JP4282101B2 (ja) | 自己整合式多クラウン記憶コンデンサ及びその製造方法 | |
| US6159793A (en) | Structure and fabricating method of stacked capacitor | |
| US6312986B1 (en) | Concentric container fin capacitor and method | |
| US5940713A (en) | Method for constructing multiple container capacitor | |
| US6174770B1 (en) | Method for forming a crown capacitor having HSG for DRAM memory | |
| US20040228068A1 (en) | Capacitor and memory structure and method | |
| US6291850B1 (en) | Structure of cylindrical capacitor electrode with layer of hemispherical grain silicon | |
| US6150213A (en) | Method of forming a cob dram by using self-aligned node and bit line contact plug | |
| JP2741672B2 (ja) | スタック形ｄｒａｍセルのキャパシタ製造方法 | |
| US5933742A (en) | Multi-crown capacitor for high density DRAMS | |
| CN1110853C (zh) | 动态随机存取存储器的电容的制造方法 | |
| US5937294A (en) | Method for making a container capacitor with increased surface area | |
| US5759895A (en) | Method of fabricating a capacitor storage node having a rugged-fin surface | |
| US6117790A (en) | Method for fabricating a capacitor for a semiconductor memory configuration | |
| US6143605A (en) | Method for making a DRAM capacitor using a double layer of insitu doped polysilicon and undoped amorphous polysilicon with HSG polysilicon | |
| US6451650B1 (en) | Low thermal budget method for forming MIM capacitor | |
| US6011286A (en) | Double stair-like capacitor structure for a DRAM cell | |
| US6391712B2 (en) | Method of forming a storage node of a capacitor that prevents HSG(Hemi-Spherical Grain) bridging | |
| US6057205A (en) | Method to form a ragged poly-Si structure for high density DRAM cells | |
| US6100135A (en) | Method of forming a crown-fin shaped capacitor for a high density DRAM cell | |
| US6444538B2 (en) | Method for manufacturing a semiconductor memory device using hemispherical grain silicon |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| C53 | Correction of patent of invention or patent application | ||
| CB02 | Change of applicant information |
Applicant after: Taiwan Semiconductor Manufacturing Co.,Ltd. Applicant before: Worldwide Semiconductor Manufacturing Corp. |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: APPLICANT; FROM: SHIDA INTEGRATED CIRCUIT CO., LTD. TO: TAIWAN SEMICONDUCTOR MFG |
|
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20030604 |