CN1236446C - 数据再现设备和方法 - Google Patents

Abstract

本发明减少快速再现或其它特定类型再现所需的吞吐量，也改善在快速再现时的数据访问速度。系统控制器(19)控制使得由光拾取器(2)再现的MPEG数据的地址信息可用于在扇区检测电路(4)产生第一再现控制信息，可以在流检测电路(9)中产生对应于包含在由第一再现控制信号预定为要再现的信号并在纠错电路(7)中经过纠错的MPEG数据中的图像的开始位置的第二再现控制信息，借助第二再现控制信息可输出全部MPEG数据中的一些MPEG数据，以便实现快速再现。

Description

数据再现设备和方法

技术领域

本发明涉及数据再现设备和方法，它适用于按时间顺序正向或反向快速地再现储存在盘形记录介质(例如：光盘或磁-光盘)上的图像数据或声音数据。

背景技术

再现用图像压缩方法按照某种预定标准、例如MPEG(运动图像专家组)压缩的、存储在光盘或其它记录介质中的数据(此后称为MPEG数据)动态图像或声音数据的光盘设备之一如图1所示。

在这个光盘设备100中，存储在光盘101中的MPEG数据是通过照射激光光束在光盘101上并通过用光拾取器102拾取反射光束而被再现的。这时，用光拾取器102检测出的MPEG数据被输入到解调器电路103解调。由解调器电路103解调的MPEG数据通过扇区检测部分104和存储器控制器105被提供给环形缓冲存储器106，然后，被校正和译码后输出。

这里，扇区检测电路104检测来自在解调器电路103解调的MPEG数据的扇区地址编号(分配给光盘101扇区的地址)，并输出相同的数据到存储器控制器105。这里，如果扇区检测电路不能够检测扇区地址编号或者如果可能被检测的扇区地址编号不是连续的，那么，扇区检测电路输出一个扇区地址编号的不正常信号到轨道跳转控制电路107。

纠错电路108读出由解调器电路103通过扇区检测电路104提供的MPEG数据，并存储在环形缓冲存储器106中检测差错，并且使用加到MPEG数据的奇偶校验位(奇偶信息)校正差错。当这一纠错电路108不能够校正数据差错正好为取得的校正结果时，同一电路输出一个差错发生信号到轨道跳转控制电路。在检错部分109处进行检错以后，校正的MPEG数据被提供给环形缓冲存储器106，按照存储器控制器105的控制被存储在那里。

存储器控制器105控制预先被存储在环形缓冲存储器106中的数据。存储器控制器105读出来自扇区检测电路104的输出端的光盘101的每一个扇区的扇区地址编号，并且指定写入地址(写指针WP)，根据扇区地址编号，写入地址使得来自扇区检测电路104的数据被存储在环形缓冲存储器106中(被写入在环形缓冲存储器106中)。另外，存储器控制器105确定来自扇区检测电路104的存储在环形缓冲存储器106中的数据量是否超出ECC(纠错码)块，并且指定从环形缓冲存储器105读出MPEG数据的地址，并且写入相同数据在纠错电路108中，以及存储校正的MPEG数据在环形缓冲存储器106(ECC结尾指针EP)中的地址。

按照来自在后面级提供的视频译码器111和音频译码器112的代码请求信号，存储器控制器105指定用于读出写在环形缓冲存储器106中的MPEG数据的读出地址(输出指针RP)。并且，这些请求信号使得数据从环形缓冲存储器106读出。

被再现和输出的MPEG数据，从环形缓冲存储器106，被提供给信号分离器110。按照包含在分组首标中的信息，信号分离器110分开视频数据和音频数据。通过视频缓冲器113，分开的视频数据被提供给视频译码器111。通过音频缓冲器114，音频数据被提供给音频译码器112。视频译码器111按照MPEG 2标准译码。译码的视频数据和音频数据经受D/A转换过程，通过输出端115和116被输出。

在现有的光盘设备100中，写在环形缓冲存储器106中的MPEG数据被进行纠错，然后，作为对来自视频译码器111的代码请求信号回应，被提供给视频缓冲器113。这里，当简单的图像相关的数据处理继续并且从视频缓冲器113传送到视频译码器111的数据量减少时，从环形缓冲存储器106传送到视频缓冲器113的数据量也减少。在这样的情况中，存储在环形缓冲存储器106中的数据量增加，并且可能有数据溢出。结果，借助于由存储器控制器105控制的写指针WP和再现指针RP，轨道跳转控制电路107计算(检测)当前存储在环形缓冲存储器106中的数据量，并且，当数据量已经超出预先设定的标准值时，该电路确定环形缓冲存储器106可能溢出并输出一个轨道跳转命令到伺服电路117。

在检测来自扇区检测电路104的扇区地址编号的不正常信号或者来自纠错电路108的差错发生信号时，由通过存储器控制器105控制的ECC结尾指针EP和输出指针RP，轨道跳转控制电路107计算能够被输出的和余留在环形缓冲存储器106中的数据量，并且，也计算当光盘101从现在位置旋转一周(当光盘等待一周)时需要确保数据从环形缓冲存储器106中读出和写入视频缓冲存储器的数据量。当在环形缓冲存储器106中剩余的数据的量是重要的时，即使从环形缓冲存储器106以最大的传输速率读出MPEG数据，也不会有下溢发生在环形缓冲存储器106中。因此，轨道跳转控制电路107确定：通过用光拾取器102再次再现在差错位置处的数据，从差错恢复是可能的，并且，输出一条轨道跳转命令到伺服电路117。

当轨道跳转控制电路输出一条轨道跳转命令时，伺服电路117使得光拾取器在再现位置处跳转轨道。换言之，当从光盘101的外部的轨道向着里边的轨道存储MPEG数据时，伺服电路使得光拾取器102从现在的轨道跳转到在外部上的邻接的轨道，并且在此期间，当通过旋转另一周光拾取器12的再现位置返回到前面的位置时，换句话说，当由扇区检测电路104获得的扇区地址编号返回到轨道跳转发生时的扇区地址编号时，禁止MPEG数据到环形缓冲存储器106的新的写入，并且，已经被存储在环形缓冲存储器106中的MPEG数据被传送作为视频缓冲器113的需求。

在轨道跳转以后，如果由扇区检测电路104获得的扇区地址编号与在轨道跳转时的扇区地址编号相符合，而且，存储在环形缓冲存储器106中的数据量仍然超过设置的标准值，换言之，当有可能环形缓冲存储器溢出时，那么，MPEG数据到环形缓冲存储器106的写入是不能恢复的，并且，试做另一个轨道跳转。

系统控制器118控制这些部分，并且预先指定将被写入在环形缓冲存储器106的数据作为扇区地址编号在扇区检测部分104中再现。例如，系统控制器118指定写入-开始-指定地址(SSA)和写入-结束-地址(ESA)。并且，当存储在光盘101上的MPEG数据被再现时，系统控制器用写入-开始-指定地址(SSA)提供给轨道跳转控制电路107，输出轨道跳转命令到伺服电路107。这用在伺服电路117驱动光拾取器102的场合，使得它可能跳转到按照写入-开始-指定地址(SSA)的轨道的位置。扇区检测部分104从由解调器电路解调的MPEG数据检测扇区地址编号，并且输出相同的数据到存储器控制器105。存储器控制器105为光盘101的每一扇区读出扇区地址编号，并且为每一扇区比较写入-开始-指定地址SSA和写入-结束-地址ESA，确定它们是相符合或不相符合。

例如，通过ECC块，分配给再现MPEG数据的光盘设备100写入MPEG数据在环形缓冲存储器106中。换言之，由包含其扇区地址编号与写入-开始-指定地址SSA相符合的扇区的MPEG数据的ECC块开始、和由包含其扇区地址编号与写入-结束-地址ESA相符合的扇区的MPEG数据的ECC块结束的MPEG数据，被输入到环形缓冲存储器106中。

并且，扇区检测部分104产生扇区开始信息、扇区结束信息、和输出指定信息作为每一个扇区的扇区信息，并且，把这些信息与MPEG数据一起写入环形缓冲存储器106的指定区域中。用1-位(1-bit)数据表示扇区开始信息、扇区结束信息、和输出指定信息。当用扇区检测部分104检测的扇区地址与写入-开始-指定地址SSA相符合时，扇区开始信息用“1”表示，而当用扇区检测部分104检测的扇区地址与写入-结束-地址ESA相符合时，扇区结束信息用“1”表示，当用扇区检测部分104检测的扇区地址是在写入-开始-指定地址SSA和写入-结束-地址ESA之间时，输出指定信息用“1”表示。

在为每一个扇区读出数据以前、在数据从环形缓冲存储器106被输出到信号分离器110时、在纠错和检错被完成以后，扇区信息从环形缓冲存储器106读出，被写入到存储器控制器105。按照包含在输出-指定-扇区信息中的位，系统控制器118被用于判断在后面级是否有MPEG数据应该从环形缓冲存储器106输出到译码器111和112，并且决定是否有数据选通脉冲信号应该与由环形缓冲存储器106输出的数据一起被输出。数据选通脉冲信号是分配来控制译码器111和112的操作的信号。当它们有效时，译码器111和112接收来自环形缓冲存储器106的MPEG数据，而当它们无效时，译码器不接收来自环形缓冲存储器106的MPEG数据。

例如，如在图2中所示，当ECC块(N)的扇区(2)-(D)被指定为输出时，ECC块(N)的扇区(0)-(F)被输入到由纠错跟随的环形缓冲存储器106中。然后，当ECC块(M)的扇区(4)-(C)被指定为输出时，ECC块(M)的扇区(0)-(F)被存储在由纠错跟随的环形缓冲存储器106中。在纠错以后，如在图3中所示，仅具有输出-指定-扇区的MPEG数据将有有效的(1)数据选通脉冲信号(STB)。例如，当时钟(CLK)表示为“1”时的数据选通脉冲信号(STB)是“1”的时候，译码器111和112接收MPEG数据(DATA)。这里，在图3中所示的星号“*”表示数据是有效的。按照这一方法，在现有的光盘设备100中，扇区信息被用于控制环形缓冲存储器106的输出并且MPEG数据被再现，不确保系统控制器指定每一个扇区的输出。

当现有的光盘设备100被用作按正向或按反向快速再现并且视频译码器111被用作仅译码符合快速再现的MPEG标准的I图像时，从存储在光盘101里的MPEG数据中间，系统控制器118有时不能识别I图像被安排的位置。在这样的情况中，系统控制器118设置写入-开始-指定地址SSA在一个适当的值，和设置写入-结束-地址ESA在足够大的值，与写入-开始-指定地址SSA的设置值相比较。然后，系统控制器118开始再现，输出已经承受扇区检测的MPEG数据，对视频数译码器111进行缓冲和纠错，并按照单个的I图像将因此而被再现的方法控制视频译码器111。然后，系统控制器118使得光拾取器102跳转到由需要的轨道号分开的轨道的位置，为快速再现而再现随后的I图像。

光盘设备100执行如在图4中所示的这样的处理，例如，仅当为在正向快速再现而再现存储在光盘101的扇区(3)-(4)上的I图像时。

在第一位置中，光盘设备100的系统控制器118设置写入-开始-指定地址SSA的值在扇区(2)和设置写入-结束-地址ESA的值在扇区(99)。而系统控制器在正向上从扇区(0)开始再现，如在图4中所示。

然后，如在图4B中所示，在检测扇区(2)时，扇区检测部分104开始写入存储在扇区(2)上的MPEG数据，并此后通过存储器控制器105在环形缓冲存储器106中。

然后，在确定这个足够填满一个ECC块的数据已经被输入环形缓冲存储器106中时，如在图4C中所示，存储器控制器105输出存储在扇区(2)中的MPEG数据，并此后从环形缓冲存储器106到纠错电路108开始纠错。

然后，在纠错和检错的过程完成时，存储器控制器再次将已经被写入在环形缓冲存储器中的MPEG数据，输出到信号分离器，通过视频缓冲器113和视频译码器111(图4D，BUFF_RD)对它们进行译码。响应于此，视频译码器111对输入的MPEG数据(图4E，VIDEO_DEC)译码，并且从输出终端115输出相同的内容以显示一个新的I图像(I-pic(新的))在外接的显示器上(图4F，显示)。并且，作为对译码完成的回应，使得光拾取器轨道跳转(图4A，jump)。

因此，当现有的光盘设备100，通过仅使用I图像而不领会I图像的安排，开始快速再现时，写入-开始-指定地址SSA被设置在一个合适的值，并且，然后，再现开始。因此，即使当I图像被安排在扇区(3)-(4)时，额外的扇区(6)、(7)等等已经被再现。由此，在现有的光盘设备100中，消耗时间直到下一I图像的再现长于再现额外的MPEG数据所需要的时间。现有的光盘设备100包括一个I图像再现的较长的时间间隔的问题，进而抑制平滑快速的再现。

与此相比，如在日本专利申请公开号1996-79687中描述的那样，有一个通过分析校正的MPEG数据能够检测扇区位置的光盘设备，扇区包括在I图像的结尾处的MPEG数据。光盘设备100和在日本专利申请公开号1996-79687中描述的光盘设备是不同的，其中，ECC电路(纠错电路108和检错电路109)和流检测电路是在环形缓冲存储器106的前面被连接。顺便说一下，在下面的说明中，与光盘设备100相似的部分被使用相同的名字标识。

在包括I图像的扇区的MPEG数据上具有完整的纠错处理和存储相同的内容在环形缓冲存储器106中的这一光盘设备100，使得光拾取器102跳转到由轨道的指定编号分开的轨道。因此，这种光盘设备100能够减少为存储跟随的I图像的MPEG数据需要的时间，与光盘设备100从环形缓冲存储器106读出MPEG数据并且写入相同的内容到译码器直到在译码器一侧再现I图像时所经过的时间相比。

在这一光盘设备100中，在I图像的MPEG数据被存储在光盘101的扇区(3)-(4)的情况时，下面的步骤被执行。

根据图5，在第一系统控制器118处设置写入-开始-指定地址SSA在扇区(2)上和设置写入-结束-地址ESA在扇区(99)上，并且，系统控制器118在正向从扇区(0)(PB_DATA)开始再现，如在图5A中所示。

然后，在检测来自通过光拾取器102再现的和通过译码电路103输入的MPEG数据的扇区的MPEG数据时，扇区检测部分104写入包含在扇区(2)中的MPEG数据，并此后在时间t₂并向前在存储器中，为了在纠错电路118里提供的纠错(图5B，ECC_RAM_WR)。

然后，当存储器控制器105确定足够填满一个ECC块的MPEG数据已经被存储在存储器中用于纠错时，系统控制器118控制包含在扇区(2)中的MPEG数据，并且，此后，存储在存储器中，在时间t₃时用作纠错，以致于为纠错和检错而可以处理它们(图5C，ECC)。

然后，在包含在扇区(2)中的MPEG数据的处理完成并且此后用作纠错和检错时，已经为纠错而被处理的数据被存储在存储器中，为了在纠错电路118里提供的纠错，并且，从时间t₄向前、从存储器、为了纠错，数据被输出到流检测电路，流检测电路在图中没有被表示(图5D，ECC_RAM_RD)。

然后，通过引用存储在增加到各种图像的图像首标中的信息，流检测电路检测I图像的MPEG数据的结尾(图5E，STREAM_DET)。

然后，按照表示由流检测电路检测的I图像的结尾的信息，存储器控制器105写入包含I图像的MPEG数据的从开始到结束的MPEG数据的扇区(2)-(4)到环形缓冲存储器106(图5F，BUFF_WR)。

然后，存储器控制器105写入包含在扇区(2)中的MPEG数据，并且，此后在环形缓冲存储器106中，输出包含在扇区(2)中的MPEG数据，并且，此后从t₅向前在信号分离器106中(图5G，BUFF_RD)，并且，视频译码器111开始从时间t₆向前为I图像的MPEG数据译码(图5H，VIDEO_DEC)。以及当视频译码器111完成译码时，它通过输出终端115输出在外部的显示器上，显示译码的I图像(图5I，显示)。

在图5表示的处理中，当流检测电路检测在MPEG数据中的I图像的结尾时，为了纠错和检错MPEG数据已经被处理过，系统控制器118使得光拾取器102跳转到另外的轨道，这是为了再现随后的I图像。

因此，在执行这样的处理的现有的光盘设备中，与在执行图4中所示的处理的情况相比较，开始轨道跳转的时间被减少用视频译码器111对包含在I图像里的MPEG数据译码所需要的时间。

然而，在执行图5所示的处理的光盘设备中，纠错存储器和环形缓冲存储器106是分开的，需要传送来自封装在纠错电路108中的纠错的存储器的MPEG数据到环形缓冲存储器106时间。换言之，在执行图5所示的处理的光盘设备100中，在完成纠错的处理并再次存储MPEG数据持续直到I图像的结尾从流检测电路进入环形缓冲存储器106以后，用流校正电路检测I图像的结尾是必要的。因此，即使执行图5所示的处理，直到下一I图像的再现需要的时间变得较长，这意味着I图像再现的较长的时间间隔，而且不能够获得平滑快速的再现。

此外，在执行图5所示的处理的光盘设备100中，环形缓冲存储器106和用作纠错的存储器是分开的，并且纠错存储器必须被封装在纠错电路108中。这些需求导致整个装置的尺寸较大。

发明内容

因此，本发明的一个目的是要提供一种数据再现的设备和方法，这种设备和方法减少快速再现和其它特定再现的吞吐量，并且能够在快速再现时改善数据访问的速度。

在一个方面，本发明提供一种数据再现设备，包括：再现装置，用于从记录介质再现通过扇区加入了地址信息的、符合MPEG标准的MPEG数据；扇区检测装置，利用加入由所述再现装置再现的MPEG数据的地址信息，产生第一扇区信息，来表明这是否就将为再生信号的MPEG数据；存储装置，用于存储MPEG数据；纠错装置，纠正在所述再现装置再现的、存储在所述存储装置内的MPEG数据中被所述第一扇区信息指定为再生信号的MPEG数据中的差错，并把校正的MPEG数据存储在所说的存储装置中；流检测装置，根据每一个图像的开始时刻产生表示由所说纠错装置纠正的MPEG数据中的将是再生信号的MPEG数据的第二扇区信息；译码装置，用于译码由所说的纠错装置纠正的、存储在所说的存储装置内的MPEG数据，并且将其作为再生信号输出；和控制装置，把存储在所说存储装置内的MPEG数据中的一部分MPEG数据输出给译码装置，由此借助由所说流检测装置产生的第二扇区信息控制快速再现。

在按照本发明的数据再现设备中，当控制装置控制使得：在进行纠错以前，通过使用MPEG数据，由第一扇区信息产生装置产生第一扇区信息，使得通过使用将由第一扇区信息指定的再生信号的MPEG数据，由第二扇区信息产生装置产生第二扇区信息，并且使得：将是由第二扇区信息指定的再生信号的MPEG数据将为再现而译码时，用于再现MPEG数据的较少的数据量，能够减少为快速再现和其它特定类型再现所需要的吞吐量，MPEG数据不必按照第一扇区信息和第二扇区信息被再现，并且也能够改善在快速再现时的数据访问的速度。

从另一方面看，本发明提供一种数据再现方法，包括下列步骤：从记录介质再现通过扇区加入了地址信息的、符合MPEG标准的MPEG数据；利用被再现的MPEG数据的地址信息产生第一扇区信息来表明这些MPEG数据是否将是再生信号；校正被所述第一扇区信息指定为再生信号的MPEG数据中的差错；根据每一个图像的开始时刻产生指定被校正的MPEG数据中的将是再生信号的MPEG数据的第二扇区信息；借助所说第二扇区信息译码被校正的MPEG数据中的一部分MPEG数据，以便实现快速再现。按照根据本发明的数据再现的方法，在进行纠错以前，MPEG数据被用于产生第一扇区信息时，由第一扇区信息指定的预定是再生信号的MPEG数据被用于产生第二扇区信息，并且，由第二扇区信息指定的预定是再生信号的MPEG数据被译码，以再现，用于再现MPEG数据的较少的数据量能够减少为快速再现和其它特定类型再现所需要的吞吐量，MPEG数据不必按照第一扇区信息和第二扇区信息被再现，并且也改善在快速再现时的数据访问的速度。

附图说明

图1是表示现有光盘设备的结构的框图。

图2是说明用现有光盘设备再现数据的过程的图。

图3是说明用现有光盘设备再现数据的处理时间的图。

图4A到4F是说明用现有光盘设备快速再现过程的图。

图5A到5I是说明另一个用现有光盘设备快速再现过程的图。

图6是表示本发明的光盘再现设备的结构的框图。

图7是表示存储在一个光盘中的数据格式的图。

图8是表示存储在一个光盘中的数据格式的图。

图9是表示存储在一个光盘中的数据格式的图。

图10是表示存储在一个光盘中的数据格式的图。

图11是说明本发明的配备在光盘再现设备中的环形缓冲存储器的结构的图。

图12是说明本发明的配备在光盘再现设备中的环形缓冲存储器的数据结构的图。

图13是说明本发明的配备在光盘再现设备中的环形缓冲存储器的每一个指针的图。

图14是说明本发明的配备在光盘再现设备中的环形缓冲存储器的每一个指针的图。

图15是说明本发明的配备在光盘再现设备中的环形缓冲存储器的每一个指针的图。

图16是说明用本发明的配备在光盘再现设备中的扇区检测电路和流检测电路产生第一扇区信息和第二扇区信息的图。

图17A到17F是说明用本发明的光盘再现设备快速再现的过程的图。

具体实施方式

参考这些附图，按照本发明的优选的实施例将被详细解释。

本发明涉及如图6所示配置的一种光盘再现设备。

图6所示的光盘再现设备配备有一个光盘，按照MPEG(运动图像专家组)标准，存储视频信号和音频信号在该光盘上。按照MPEG方法的数据是表示动态的影像和声音的数据，这些数据是用遵守MPEG(运动图像专家组)标准的图像压缩方法压缩而成，并且存储在光盘或其它记录介质上。

如在图7中所示，存储在光盘1上的数据的扇区由包括12行×172字节的数据组成。一个扇区由指定其物理地址的4个字节的ID开始，物理地址后面跟随用于这个ID的2个字节的奇偶校验(IED)。而5个字节的保留数据(RSV)后面跟随2048个字节的主数据。一个扇区用4个字节的检错代码(EDC)结束。而且，如在图8中所示，16个扇区的数据(每一个扇区由(12行×172字节)组成)一起组合成(192行×172字节)的二维排列，构成ECC(纠错码)块。对该(192行×172字节)数据，10个字节的内部代码奇偶校验PI((182，172，11)Reed Solomon代码)被加入在行的方向，而16列的外部代码奇偶校验P0((208，192，17)Reed Solomon代码)被加入在列的方向。

编码为纠错码的数据可以按这样的方法被交织：对每一个数据扇区，16行的奇偶校验P0可以被安置在一行上。增加一组模式同步(sink)的交织数据是EFM(8-14调制，eight-fourteen modulation)加调制的，以存储在光盘1上。因此，存储在光盘1上的数据的物理结构如图9所示。当存储在光盘上的数据是EFM调制时，1456位对应于91个字节。在图9中，SY0，SY1，SY2，……表示同步模式。

现在，将解释存储在光盘上的MPEG数据。

每一个按照MPEG方法存储在光盘上的数据的序列由一个序列首标(SH)和GOP(图像组)数据组成，如在图10中所示。在序列首标的顶部，一个序列首标代码被加入。并且，在序列的结尾，一个序列结尾代码(SEC)(此后称为“序列结尾代码(SeqEnd)”)被加入。

GOP数据至少包括一个帧内部编码图像或者帧内图像(此后称为“I图像”)，一个帧间前向预测编码图像或者预测图像(此后称为“P图像”)，和双向预测编码图像或者双向预测图像(此后称为“B图像”)，并且15个图像被安排在那里。这些GOP数据由一个组开始代码(此后称为“组开始代码或者GopHdr”)引导。并且，每一个图像数据由一个图像开始代码和一个表示相关图像类型的图像代码类型引导。

图6中所示的光盘再现设备包括一个光拾取器2，光拾取器2读出存储在光盘1中的记录的信号。这个光拾取器2有一个物镜和光系统的其它的物品以及光电探测器，并且，通过检测与记录的信号相应的光的变化，读出存储在光盘1中的记录的信号。光拾取器2输出它已经读到解调电路3的记录的信号。

为了解调，解调电路3处理来自光拾取器2的记录的信号。尤其是，借助一个指定的转换表来产生数据，解调电路3转换由8位构成的每一个记录的信号到16位数据模式。这一过程被称为“EFM(8-14调制)加(Plus)”。然后数据被输出到扇区检测电路4。

扇区检测电路4产生第一扇区信息在解调电路3中解调的数据上。为了产生第一扇区信息，扇区检测电路4检测在数据中的同步模式SY0，SY1，SY2，……，并检测扇区地址编号，扇区地址编号对应于分配给光盘1的不同扇区的地址。扇区检测电路4产生表示每一个扇区的开始地址的开始扇区信息、表示每一个扇区的结束地址的结束扇区信息、和表示将被再现为第一扇区信息的扇区的输出指定扇区信息。扇区检测电路4输出来自解调器电路3的数据和第一扇区信息到存储器控制器5。第一扇区信息用1位数据表示，并且被存储在环形缓冲存储器6的指定的区域中。

当未能检测扇区地址编号，即使检测到相同的编号，如果地址编号不是连续的时，扇区检测电路4输出扇区地址编号的不正常信号到系统控制器9。

一输入来自扇区检测电路4的数据和第一扇区信息，存储器控制器5就响应来自系统控制器19的控制信号进行操作，并且管理在后面级将在被输入到环形缓冲存储器6的数据。

存储器控制器5读出输入的数据的地址，并且指定写入地址(写指针WP)，写入地址使得环形缓冲存储器6响应该读出的地址存储该数据。

并且，这一存储器控制器确定存储在环形缓冲存储器6的数据的量是否超出ECC块或者不超出，并且指定从环形缓冲存储器6读出数据的地址，传送相同的内容到纠错电路7和存储校正的数据在环形缓冲存储器6中的地址(ECC结束指针EP)。

按照在后面级的来自视频译码器12和音频译码器15的代码请求信号，存储器控制器5指定读出存储在环形缓冲存储器6(输出指针RP)中的数据的地址。这时，根据来自对应于在每一个扇区上的已经在扇区检测电路4和流检测电路9产生的第一扇区信息和第二扇区信息的系统控制器19的控制信号，存储器控制器5产生数据选通信号，并且输出存储在环形缓冲存储器6中的数据。

环形缓冲存储器具有环形地址结构，它能够在从开始地址前进到结束地址以后回到开始地址，并且由存储器控制器5控制数据在那里的输入输出。这一环形缓冲存储器存储来自存储器控制器5的数据和第一扇区信息、为纠错和检测而已经被处理过的数据、和下面描述的第二扇区信息。在存储器控制器5的控制下，这一环形缓冲存储器6通过数据总线21输出数据到纠错电路7，并且通过数据总线21输出为纠错而已经被处理过的数据到信号分离器10。这一环形缓冲存储器6的特定结构还将在后面说明。

纠错电路7通过来自环形缓冲存储器6的ECC块读出数据以检测差错，并且使用加到数据(奇偶校验数据)的奇偶校验位校正差错。这时，为了差错的校正，纠错电路7处理PI系列和P0系列。在校正数据的差错失败的情况时，纠错电路7，通过环形缓冲存储器6和存储器控制器5，输出差错发生信号到系统控制器19。纠错电路7通过数据总线21输出校正的数据到环形缓冲存储器6。

检错电路8，通过使用为纠错而被处理过的并且被存储在环形缓冲存储器6的数据进行检错，和执行为了确定差错是否存在的检错代码(EDC)的奇偶校验操作。检错电路8输出检错的结果到流检测电路9。

流检测电路9产生表明每一个扇区包含差错或者不包含差错的校正结果标志，和表明I图像数据是否包含如同第二扇区信息的IP(I图像)输出扇区信息。

在产生IP输出扇区信息时，流检测电路9执行这些步骤：检测表明来自视频数据的GOP数据的开始位置的组开始代码GopHdr、检测序列结束SeEnd、和检测图像开始代码PicHdr。

首先，流检测电路执行检测加到I图像的图像开始代码GopHdr的步骤。然后，在检测加到I图像、P图像、或B图像的图像开始代码GopHdr时，流检测电路9确定：从包含加到I图像的图像开始代码PicHdr的扇区延伸到包含加到I图像、P图像、或B图像的图像开始代码PicHdr的扇区的区域包括I图像的数据。然后，一旦检测到组开始代码GopHdr或序列结束SeEnd，流检测电路9确定：从包含加到I图像的图像开始代码PicHdr的扇区延伸到包含组开始代码GopHdr或序列结束SeEnd的扇区的区域包括I图像的数据。流检测电路把被确定包含I图像的数据的扇区的IP输出扇区信息的位设置为“1”，而把被确定是无效的I图像数据的扇区的IP输出扇区信息的位设置为“0”。

然后，当确定按照来自检错电路8的检错结果已经输入数据的扇区包含差错时，流检测电路9把校正结果标志的位设置为“1”，而当确定已经进行这样的输入的扇区不包含差错时，流检测电路9把校正结果标志位设置为“0”。

接着，每当检错电路8完成扇区的检错时，这一流检测电路9检测加到I图像的图像开始代码GopHdr，并且产生IP输出结束检测信号，在这些扇区上，加到I图像、P图像、或B图像的图像开始代码GopHdr已经被检测，或者，在这些扇区上，组开始代码GopHdr或序列结束SeEnd已经被检测。

这一流检测电路输出由如上面所述的那样产生的校正结果标志和IP输出扇区信息和IP输出结束检测信号组成的第二扇区信息到系统控制19。第二扇区信息用1位数据表示，并且，与在环形缓冲存储器6的指定区域中的第一扇区信息一起被写入。

信号分离器10与数据总线21连接，并且，通过总线21从环形缓冲存储器6输入数据。通过参考包含在每一压缩的数据里的首标信息中的表示相关的数据是视频数据还是音频数据的信息，这一信号分离器10分开视频数据和音频数据，输出视频数据到视频缓冲器11和输出音频数据到音频缓冲器12。

视频缓冲器11临时存储由信号分离器10提供的视频数据，并且以指定的时序输出视频数据到视频译码器12。

视频译码器12接收由视频缓冲器11提供的视频数据的输入，并且对用按照MPEG标准方法压缩的数据进行译码。视频译码器12由逆VLC(可变长度编码)电路、逆DCT(离散余弦转换)电路、逆量化电路、MC(运动补偿)电路、等等组成。

逆VLC电路执行输入的视频数据的逆VLC处理，而当输入的数据的逆VLC处理完成时，输出数据到逆量化电路。同时，逆VLC电路输出一个代码请求信号，该信号指定一条从视频缓冲器11输出视频数据到视频译码器12的命令，为视频缓冲器11获得新的视频数据。并且，逆VLC电路输出一个量化步长或运动向量到逆量化电路或MC电路。

逆量化电路为逆量化而处理输入的视频数据，这是按照由逆VLC电路提供的量化步长进行的，并且输出处理的数据到逆DCT电路。而逆DCT电路为逆DCT处理输入的数据，并且输出处理的数据到附加电路。如果为I图像数据，从逆DCT电路提供到附加电路的数据，通过附加电路被输出到帧存储器，被存储在那里。

在从逆DCT电路提供到附加电路的数据是通过I图像预测的P图像的情况中，视频译码器12读出已经被译码的来自帧存储器的I图像的数据，并且，提供一个对应于由逆VLC电路提供的运动向量到借助于运动补偿电路的从帧存储器提供的数据的运动补偿，加上从逆DCT电路输出的数据和经受运动补偿的数据，以产生P图像数据并且存储同样的内容在帧存储器中。

另外，在相关的数据是从逆DCT电路输入的B图像数据的情况中，视频译码器12读出已经为I图像和P图像译码的数据，借助于MC电路对数据提供一个运动补偿，加上由逆DCT电路提供的数据和经受运动补偿的数据，以产生B图像数据，并且存储该数据在帧存储器中。

此外，视频译码器12用D/A转换器从数字数据到模拟数据转换译码的视频数据，并且产生一个视频信号，并通过输出终端13输出该视频信号到外部。

音频缓冲器14临时存储由信号分离器10提供的音频数据，并且以指定的时序输出音频数据到音频译码器。

音频译码器15对由指定的编码系统编码的音频数据进行译码，D/A转换数据，并且产生一个音频信号，并通过输出终端16输出音频信号到外部。

轨道跳转控制电路17产生为了按照由系统控制器19提供的控制信号而在光盘1上形成的道上移动光拾取器2的轨道跳转信号，并且输出相同的内容到伺服电路18。

伺服电路18产生驱动器信号，驱动器信号用于按照由轨道跳转控制电路17提供的轨道跳转信号驱动光拾取器2，并且，提供驱动信号到螺纹马达，该马达驱动光拾取器2使得光拾取器2跳转到另外的道。

现在，将说明配备在光盘再现设备上的环形缓冲存储器6的操作。

如图11中所示，环形缓冲存储器6具有在到达结尾地址以后自动返回到顶端地址的地址结构。换言之，如图11中所示，当地址(X)(X是地址编号)被设置在地址编号(0)到地址编号(11)之间时，从地址(0)开始的地址编号前进到地址(1)、地址(2)、……并到达地址(11)。然后，地址编号返回到地址(0)，并且再次前进到地址(1)、地址(2)、……。按照FIFO原理以特定的期间，构成这样的环形缓冲存储器6。

如在图12中所示，WP代表写指针并显示写入结束位置的地址，并显示在ECC之前的数据被写入的地址。EP代表ECC结束指针，并且，这一ECC结束指针表示在纠错处理完成以后输出可用数据的最后地址。RP代表读指针，并且这一读指针RP表示已经被读出(数据已经被输出)的数据的地址。换言之，在读指针RP和ECC结束指针EP之间写入的数据是可用于从环形缓冲存储器6到译码器12和15输出的数据，在ECC结束指针EP和写指针WP之间的地址处写入的数据是其差错未被校正的数据，并且，在写指针WP和读指针RP之间的地址构成一个可用于由存储器控制器5存储的区域。

在由图11所示的情况中，因为写指针WP被定位在地址(11)，所以数据被写入到地址(11)。并且，ECC结束指针EP被定位在地址(9)，这意味着为纠错的数据被处理直到地址(9)。当读指针RP被定位在地址(2)时，数据被写入到地址(2)。因此，纠错过程被完成，并且读出可用的数据被定位在地址(3)-(9)，已经被读出并且已经变成无用的数据被定位在地址(0)-(2)，而新写入的数据被定位在地址(10)和(11)。

以特定的期间，在环形缓冲存储器6中，变化的指针如在图13-15中所示移动。

假定在纠错以前的数据被写入到写指针WP。并且，为了在纠错电路7处的纠错，这些在纠错以前的数据被处理，以送到环形缓冲存储器6，而且，延伸到差错指针EP的空格(SPACE)代表为纠错而已经被处理过的数据，并且可用于输出。而直到读指针RP的数据已经被读出。

如在图13中所示，在第一位置中解码的数据被写入环形缓冲存储器6中。当数据被完全写入时，写指针WP被ECC块向前推，并且，数据被传送到纠错电路7，用于PI系列、P0系列和PI系列的纠错。当纠错处理被完成时，纠错的一个步骤被执行，为纠错处理的数据被传送到环形缓冲存储器6，并且，当块的数据被完全传送时，差错指针EP被一个块推向前。

如在图14中所示，为纠错处理的数据变成输出可用的数据。当输出请求信号被接收时，从环形缓冲存储器6读出数据，并且读指针RP被推向前。这时，用读指针RP和差错指针EP判断有没有输出可用的数据的问题。换言之，在差错指针EP和读指针RP之间的关系被判断出来。如果在差错指针EP和读指针RP之间的关系是EP＞RP，那么就有输出可用数据，并因此在后面级输出数据，并且读指针RP被推向前。如果EP＝RP，那么，没有输出可用数据，并且没有数据被输出。

在后面级没有来自任何电路的数据输出请求的情况中，写指针WP向前，而读指针RP停留不动。因此，写指针WP追上读指针RP。当写指针WP追上读指针RP并且WP＝RP时，写入动作被暂时停止。而当需要轨道跳转时，必要的步骤被执行，以确保轨道跳转发生。(溢出控制)。如果之后读指针RP向前并且可用于输入的区域已经展示出来，那么，它就能够写入解调数据。

如上面所述，在该光盘设备中，存储器控制器5控制环形缓冲存储器6使得读指针RP将追不上ECC结束指针EP，该ECG结束指针EP将追不上写指针WP，并且，当写指针WP追上读指针RP时，数据写入将被暂停。

现在，当如上面所述配置的光盘再现设备被用于再现存储在光盘1上的数据时的系统控制器19的操作将被说明。

系统控制器19预先指定在扇区检测部分4中的扇区地址编号，该扇区地址编号将被写入环形缓冲器6中，作如上所述的操作。例如，系统控制器指定写入-开始-指定地址(SSA)和写入-结束-地址(ESA)，而写入-开始-指定地址(SSA)表明数据写入开始于环形缓冲存储器6中的扇区地址编号，并且，写入-结束-地址(ESA)表明写入的数据结束于环形缓冲存储器6中的扇区地址编号。当存储在光盘1中的数据被再现时，系统控制器19提供写入-开始-指定地址SSA到轨道跳转控制电路17，使得伺服电路18将输出一个轨道跳转命令。并且，这就导致系统控制器19控制伺服电路18以驱动光拾取器2跳转到跟随在写入-开始-指定地址SSA后面的道的位置。

扇区检测电路4检测来自通过解调器电路3解调的数据的扇区地址编号，并且输出该检测的扇区地址编号和写入-开始-指定地址SSA到存储器控制器5。存储器控制器5从扇区检测电路4的输出读出光盘1的每一个扇区的地址，为每一个扇区地址编号比较写入-开始-指定地址SSA和写入-结束-地址ESA，确定它们是否相符合，并且，通过ECC块，与写入-开始-指定地址SSA和写入-结束-地址ESA一起，把数据写入在环形缓冲存储器6中。扇区检测电路4产生第一扇区信息并通过存储器控制器5输出相同内容到系统控制器19。

然后，系统控制器19控制存储器控制器5以处理写入到环形缓冲存储器6的数据，用于纠错和检错，并从流检测电路9输入第二扇区信息。

系统控制器19控制存储器控制器5写入由扇区检测电路4产生的第一扇区信息和由流检测电路9产生的第二扇区信息在环形缓冲存储器6中的指定的区域。结果，系统控制器19指定存储在指定区域中的位0作为开始扇区信息、位1作为结束扇区信息、位2作为输出-指定-扇区信息、位3作为校正结果标志、而位4作为I P输出扇区信息。

然后，系统控制器19控制存储器控制器5控制被环形缓冲存储器8输出到信号多路复用器10的数据，这是以第一扇区信息和第二扇区信息为依据的。结果，通过信号分离器10、视频缓冲器11和视频译码器12，视频数据被再现，而通过信号分离器10、音频缓冲器14和音频译码器15，音频数据被再现。

在光盘再现设备中，当视频数据被译码时，按照由视频译码器12产生的代码请求信号，从环形缓冲存储器6输出数据到视频缓冲器11。例如，当与简单图像相关的连续的数据处理导致在视频缓冲器12处的较短的译码时间和从视频缓冲器11到视频缓冲器12的减少的数据传输量时，从环形缓冲存储器6到视频缓冲器11的视频传输的速率也降低。结果，当来自存储器控制器5的写入速度大于到信号分离器10的数据传输速度时，存储在环形缓冲存储器6中的数据量增长比较快，而溢出可能发生在环形缓冲存储器6中。因此，当数据量已超过预先设置的需要的标准值时，作为对按照由存储器控制器5控制的写指针WP和再现指针RP的表明现在存储在环形缓冲存储器6中的数据量的由系统控制器19提供的控制信号的回应，轨道跳转控制电路17判断出环形缓冲存储器6可能溢出并输出一个轨道跳转信号到伺服电路18。

在输入一个由扇区检测电路4提供的扇区地址不正常信号和一个由纠错电路7提供的差错发生信号时，系统控制器19计算来自ECC结束指针EP和输出指针RP的余留在环形缓冲存储器6中的输出可用数据的量，并且也计算当光盘1从光拾取器2现在正在扫描的道的位置转动一圈(转一圈等待的时间)时要确保从环形缓冲存储器6读出到视频缓冲器11所必需的数据量。当在环形缓冲存储器中余留的数据量大时，即使以最大的传输速率从环形缓冲存储器6读出数据，不会有下溢发生在环形缓冲存储器6中。由于这一理由，系统控制器19判定，通过再一次再现在差错已发生的位置处的数据，差错能够恢复，并且控制轨道跳转控制电路17输出轨道跳转信号到伺服电路18。

于是，当轨道跳转控制电路输出一个轨道跳转信号到伺服电路18时，伺服电路18控制光拾取器2跳转到另一个道，这是为了改变通过光拾取器2的再现的道的位置。换言之，例如，当从光盘1的里面的道向着外面的道存储数据时，伺服电路18控制光拾取器2从当前的道的位置跳转到里面邻接的道。并且，在这一光盘再现设备中，当通过光拾取器2的再现的道的位置转动另一圈返回到它的原来的位置时，换句话说，直到通过扇区检测电路4获得的扇区地址编号变成在轨道跳转时的扇区地址编号时，在环形缓冲存储器中的新数据的写入才被禁止，并且，当需要时，已经存储在环形缓冲存储器中的数据在视频缓冲器11中被输出。

在轨道跳转以后，当存储在环形缓冲存储器6中的数据量超出预定的标准值时，即使从扇区检测电路获得的扇区地址编号与在轨道跳转时的扇区地址编号相符合，轨道跳转控制电路17也不会恢复写入的数据到环形缓冲存储器6并执行另外的轨道跳转。

这里，环形缓冲存储器6具有存储足够填满至少光盘1的一个道(一圈)的数据的容量。因此，如果光盘1是CLV(恒定线速度)盘，那么，在最外边的道上旋转周期是最大的，于是，环形缓冲存储器6至少在最外边道具有一道(一圈)的存储容量，换言之，具有(在最外边道处的旋转周期)×(从纠错电路7到环形缓冲存储器6的数据传输速率)的存储容量。

在这一光盘再现设备中，从环形缓冲存储器6到视频缓冲器11的最大传输速率被设置成等于从纠错电路7到环形缓冲存储器6的数据传输速率的值，或者小于从纠错电路7到环形缓冲存储器6的数据传输速率的值。这样的设置能够使得光盘再现设备自由输出来自视频缓冲器11的需要数据传输的伺服电路18的代码请求信号到环形缓冲存储器6，而与轨道跳转的时间无关。

现在，将说明仅通过输出的I图像而不是存储在光盘1中的数据，在光盘再现设备中快速再现的实施例。

对于这一光盘再现设备基于仅使用存储在光盘1上的I图像的视频数据的再现，在第一位置中，扇区检测电路4和流检测电路9产生第一扇区信息和第二扇区信息。

响应仅使用来自外部的I图像的视频数据快速再现命令的外部的输入，系统控制器19控制轨道跳转控制电路17用光拾取器2再现存储在光盘1上的视频数据。这时，系统控制器19指定写入-开始-指定地址(SSA)和写入-结束-地址(ESA)，输出控制信号到轨道跳转控制电路17，轨道跳转控制电路17使得光拾取器2跳转到另一道。伺服电路18驱动光拾取器2跳转到按照写入-开始-指定地址SSA的道位置。光拾取器2检测存储在光盘1中的数据，解调器电路3解调该数据，并且，解调的数据被输入到扇区检测电路4。

扇区检测电路4检测扇区地址编号，扇区地址编号来自由解调器电路3解调的数据，把检测的扇区地址编号与写入-开始-指定地址SSA和写入-结束-地址ESA相比较，并且输出数据到存储器控制器5。换言之，扇区检测电路4为光盘1的每一个扇区从解调器电路3的输出读出地址，把每一个扇区地址编号与写入-开始-指定地址SSA和写入-结束-地址ESA相比较，确定它们是否相符合。扇区检测电路4输出与写入-开始-指定地址SSA相符合的地址编号的数据，并且，此后到达存储器控制器5，并在检测到与写入-结束-地址ESA相符合的扇区地址编号的时候停止输出数据。存储器控制器5通过ECC块，写入由扇区检测电路4提供的数据在环形缓冲存储器6中。并且写入第一扇区信息在环形缓冲存储器6的指定区域中。

扇区检测电路4把每一个扇区的扇区地址编号与写入-开始-指定地址SSA相比较，并且产生第一扇区信息，这是通过这样的方法实现的：当扇区地址编号和写入-开始-指定地址SSA相符合时，设置相关扇区的开始扇区信息的位为“1”，并且，设置位于在写入-开始-指定地址SSA和写入-结束-地址ESA之间的扇区地址编号的扇区的输出-指定-扇区信息的位为“1”。

然后，系统控制器19控制存储器控制器5自环形缓冲存储器6输出包括其输出-指定-扇区信息的位是“1”的扇区的ECC块到纠错电路7。为了纠错，从环形缓冲存储器6输出的数据，在纠错电路7处被处理，为了检错，在检错电路8处被再次处理，然后存储在环形缓冲存储器6中。

然后，系统控制器控制存储器控制器5输出来自环形缓冲存储器6的为了纠错和检错已经被处理过的数据和第一扇区信息到流检测电路9。流检测电路9为来自环形缓冲存储器6的每一个扇区确定这些数据是否包含1图像，在包含I图像数据的情况中，流检测电路9设置相关扇区的IP输出扇区信息的位为“1”。此外，流检测电路9输出IP结束检测信号到系统控制器19。在产生第二扇区信息时，流检测电路9输出相同的内容到系统控制器。系统控制器19控制存储器控制器5实现环形缓冲存储器6存储由流检测电路9提供的第二扇区信息。

为了把存储在环形缓冲存储器6中的数据输出到信号分离器再现，在读出数据以前，系统控制器19预先读出来自环形缓冲存储器8的第一和第二扇区信息，控制存储器控制器5，使得只有为输出-指定-扇区信息和IP输出扇区信息的逻辑倍乘的位是“1”的扇区数据将被输出到视频译码器，用于视频数据和音频数据的快速再现。

然后，通过参考图16将解释使用扇区检测电路4和流检测电路9产生第一和第二扇区信息的过程。

当在扇区(0)和扇区(F)之间的数据被存储在环形缓冲存储器6中时，图16表示输出扇区(5)和扇区(9)之间的数据的扇区检测电路4和流检测电路9的功能。在这种情况中，系统控制器19设置写入-开始-指定地址SSA在扇区(0)和写入-结束-地址ESA在扇区(99)，并且控制轨道跳转控制电路17和存储器控制器5让环形缓冲存储器6存储这样的设置(BFF_WR)。

这时，扇区检测电路4确定：当它已经检测扇区(0)时，扇区地址编号和写入-开始-指定地址SSA已经相符合，并且设置扇区(0)的开始扇区信息位为“1”，并且，设置扇区(0)和此后的扇区的输出-指定-扇区信息位为“1”。于是，扇区检测电路4产生第一扇区信息，第一扇区分组括：开始扇区信息、结束地址信息、和输出-指定-扇区信息。

响应输出-指定-扇区信息的位是“1”的数据输入，并且，一旦检测到扇区(5)处的I图像检测组开始代码GopHdr和图像开始代码PicHdr，流检测电路9设置扇区(5)及其以后的扇区的IP输出扇区信息的位为“1”。并且，一旦检测位于扇区(8)处的B图像的图像开始代码PicHdr，流检测电路9设置扇区(9)和此后的扇区的I P输出扇区信息位为“0”。而且，响应检错电路8处的检错结果，流检测电路9设置校正结果标志为“0”。于是，流检测电路9产生第二扇区信息，第二扇区分组括：其整个扇区的位都为“1”的校正结果标志、和其扇区(5)到(8)的位都为“1”的IP输出扇区信息。流检测电路9输出产生的第二扇区信息到系统控制器19。系统控制器19控制存储器控制器5，使得输入的第二扇区信息将被存储在环形缓冲存储器6中。

当系统控制器19输出存储在环形缓冲存储器6中的数据到视频译码器12以再现数据，同时第一扇区信息和第二扇区信息仍然存储在环形缓冲存储器6中时，系统控制器读出第一和第二扇区信息，并且控制存储器控制器5，使得输出-指定-扇区信息和IP输出扇区信息的逻辑倍乘的扇区的数据将从环形缓冲存储器6被输出到视频译码器12(BUFF_RD)。

现在将解释通过用光盘再现设备译码I图像，以正向快速再现的实施例。

在图17里，在第一位置中，通过设置写入-开始-指定地址SSA在(2)和写入-结束-地址ESA在(99)(图17A，PB_DATA)，系统控制器12控制存储器控制器开始再现。

然后，系统控制器控制存储器控制器，使得扇区检测部分4将在环形缓冲存储器6中检测扇区(2)和开始写入数据和第一扇区信息(图17B，BUFF_WR)。这里，从时间t₂开始，在环形缓冲存储器6中，系统控制器19控制存储器控制器5顺序写入数据在扇区2和此后的扇区中。

然后，当足够填满一个ECC块的数据已经被写入在环形缓冲存储器中时，系统控制器19控制存储器控制器开始校正差错、检测差错和产生第二扇区信息(图17B，ECC+(STREAM_DET))。于是，纠错电路7为了纠错处理由存储器控制器提供的数据，纠错电路8为了纠错而处理相同的数据，并且存储器控制器5输入校正的数据和检错的结果到流检测电路。

而且，在时间t₆处，流检测电路9产生扇(2)到(4)上的第二扇区信息，并且输出IP输出结束检测信号到系统控制器19(！IP_END_DET)。响应由流检测电路提供的IP输出结束检测信号的回应，系统控制器19控制存储器控制器5停止在环形缓冲存储器6中存储数据的处理，并且控制存储器控制器5停止纠错的处理(WR_STOP，ECC_STOP)。另外，系统控制器19控制存储器控制器5写入由流检测电路9产生的第二扇区信息到环形缓冲存储器6。

然后，系统控制器19从时间t₄开始向前输出扇区的数据，它包含按照第一扇区信息和第二扇区信息的在扇区(2)到(4)上的I图像数据(图17D，BUFF_RD)。并且，视频译码器从时间t₅开始向前接收扇区(3)到(4)的数据，它包含在扇区(3)及其以后的数据中的I图像数据，对它们进行译码(图17E，VIDEO_DEC)，并且使得外部的显示设备显示新的I图像(图17F，DISPLAY)。

在光盘设备执行这样的功能中，即使扇区检测电路4不能够检测具有与写入-结束-地址ESA相符合的扇区地址编号的扇区，当流检测电路9已经输入IP输出结束检测信号时，它能够确认输出-指定-扇区的吸收的结束和根据第一和第二扇区信息控制从环形缓冲存储器输出将被再现的数据。

换言之，在这一光盘再现设备中，当进行仅再现I图像的快速再现时，由包含一个图像开始代码的扇区开始的、和由其中后面的图像开始代码PicHdr、组开始代码GopHdr或序列结束SeqEnd已经被检测过的另一扇区的结束的扇区，被译码为包含I图像数据的扇区。并且，响应每当纠错电路8完成检测差错时给出的IP输出结束检测信号，系统控制器19进行再现后面的I图像数据。由于这一理由，它能够阻止不是I图像的图像数据的再现。因此，仅当为快速再现而再现I图像时，光盘再现设备方法能够缩短再现I图像的时间间隔并且实现平滑快速的再现。

按照这一光盘再现设备，它能够直接存储纠错处理的数据到环形缓冲存储器，并且，响应按照第一和第二扇区信息的IP输出扇区检测信号，输出存储在环形缓冲存储器6中的校正过的数据到信号分离器10。由此，与纠错存储器和环形缓冲存储器6被分开放置的光盘再现设备相比较，它能够缩短再现I图像的时间间隔。并且，与纠错存储器和环形缓冲存储器6被分开放置的光盘再现设备相比较，这一光盘再现设备能够简化设备的配置，并且避免了设备的较大尺寸。

在这一光盘再现设备中，响应每一个ECC块的纠错处理和检错处理完成，不仅是向前推环形缓冲存储器6的差错指针EP的情况，而且，仅当按照正向快速再现I图像时，仅当已经检测IP输出结束检测信号而不用检错电路8检测任何差错时，它能够向前推差错指针EP。

在这一类型的光盘再现设备中，其中，差错指针EP不向前进，直到IP输出结束检测信号被检测时，当在被吸收在环形缓冲存储器6中的I图像数据内检测差错时，在被吸收的I图像的吸收开始时占据的位置处，差错指针EP保持不动，读指针RP追不上它，而且，包含差错的I图像的数据输出到译码器。在这一光盘再现设备中，当在纠错以后检测差错时，它能够按照保留在环形缓冲存储器6中的输出可用数据的数量重试再现。这时，能够往回推写指针WP到由差错指针EP指示的地方。

在上面给出的光盘再现设备的说明中，在快速再现时仅对一个单独的I图像译码的实施例被描述。但是，由一个I图像和一个P图像组成的两个图像能够为快速再现而再现。这样一种光盘再现设备的流检测电路9，把由P图像的图像开始代码Pi cHdr的检测跟随的I图像的图像开始代码PicHdr的检测开始，由跟随的I图像、P图像或B图像的图像开始代码PicHdr的检测结束期间的IP输出扇区信息的位设置为“1”。而流检测电路9，设置由I图像的图像开始代码PicHdr的检测开始和由组的开始代码GopHdr或者序列结束代码SeqEnd的检测结束的期间的IP输出扇区信息的位为“1”。实施例的另一种可能的方式是流检测电路9指定由I图像的图像开始代码PicHdr的检测开始和由上面提到的两种情况中首先出现的任何一种的检测的结束的扇区作为输出-指定-扇区，并且设置第二扇区信息的IP输出扇区的位为“1”。

为了快速再现，光盘再现设备也能够对由I图像和P图像组成的三个图像进行译码和再现。这样的光盘再现设备的流检测电路9，把由两个连续的P图像的图像开始代码PicHdr的检测跟随的I图像的图像开始代码PicHdr的检测开始，由I图像、P图像或B图像的图像开始代码PicHdr的检测结束期间的IP输出扇区信息的位设置为“1”。而流检测电路9，设置由I图像的图像开始代码PicHdr的检测开始和由组的开始代码GopHdr或者序列结束代码SeqEnd的检测结束的期间的IP输出扇区信息的位为“1”。流检测电路9也可以指定由I图像的图像开始代码PicHdr的检测开始和由上面提到的两种情况中首先出现的任何一种的检测的结束的扇区作为输出-指定-扇区，并且设置第二扇区信息的IP输出扇区的位为“1”。

在这样的光盘再现设备中，系统控制器9能够选择再现方式的规范：仅使用I图像的再现方式、使用由I图像和P图像组成的三个图像的再现方式、和输出由I图像和P图像和声音组成的三个图像的方式，以及控制存储器控制器5。这一系统控制器19按照为快速再现所需要的再现时间(再现速度)，能够在仅使用I图像的快速再现的方式和使用由I图像和P图像组成的三个图像的快速再现的方式之间切换。并且，当例如进行仅以多图像显示格式显示存储在光盘1中的图像标题的第一个I图像的标题扫描时，系统控制器19选择仅使用I图像的快速再现的方式。

Claims (17)

1.一种数据再现设备，包括：

再现装置，用于从记录介质再现通过扇区加入了地址信息的、符合MPEG标准的MPEG数据；

扇区检测装置，利用加入由所述再现装置再现的MPEG数据的地址信息，产生第一扇区信息，来表明这是否就将作为再生信号的MPEG数据；

存储装置，用于存储MPEG数据；

纠错装置，纠正在所述再现装置再现的、存储在所述存储装置内的MPEG数据中被所述第一扇区信息指定为再生信号的MPEG数据中的差错，并把校正的MPEG数据存储在所说的存储装置中；

流检测装置，根据每一个图像的开始时刻产生表示由所说纠错装置纠正的MPEG数据中的将是再生信号的MPEG数据的第二扇区信息；

译码装置，用于译码由所说的纠错装置纠正的、存储在所说的存储装置内的MPEG数据，并且将其作为再生信号输出；和

控制装置，把存储在所说存储装置内的MPEG数据中的一部分MPEG数据输出给译码装置，由此借助由所说流检测装置产生的第二扇区信息控制快速再现。

2.按照权利要求1的数据再现设备，其中所说的存储装置是环形缓冲器，存储了至少足够填充一个轨道的由所述再现装置从所述记录介质再现的MPEG数据或至少填充一个轨道的被纠错装置进行了纠错的MPEG数据。

3.按照权利要求1的数据再现设备，其中所说控制装置根据由所说流检测装置产生的第二扇区信息控制所说环形缓冲器的数据输出指针。

4.按照权利要求1的数据再现设备，其中：

由所说扇区检测装置产生的所说第一扇区信息和按照扇区排列的MPEG数据相关并存储在所说存储装置中，所说纠错装置校正存储在所说存储装置中的、与第一扇区信息相关的MPEG数据的错误，

由所说流检测装置产生的所说第二扇区信息和按照扇区排列的MPEG数据相关并存储在所说存储装置中，所说控制装置以使与第二扇区信息相关的、存储在所说存储装置中的MPEG数据可以被再现的方式进行控制。

5.按照权利要求1的数据再现设备，其中还包括：

存储控制装置，用于控制存储在所说存储装置中的MPEG数据的输入和输出。

6.按照权利要求1的数据再现设备，其中所说扇区检测装置根据加入到由所说再现装置再现的MPEG数据的每一个扇区的扇区地址信息，产生表示作为再生信号输出的MPEG数据的信息，作为第一扇区信息。

7.按照权利要求1的数据再现设备，其中所说记录介质是通过光的照射再现数据的光盘存储器，所说再现装置包括光拾取器。

8.按照权利要求1的数据再现设备，其中，图像信号被记录在所说的记录介质中。

9.按照权利要求1的数据再现设备，其中：

所说流检测装置根据表示所说纠错装置校正的结果的校正结果信息和表示MPEG数据的类型的数据类型信息，产生由所说再现装置再现的信息作为第二扇区信息，

所说控制装置根据所说流检测装置产生的第二扇区信息，控制从所说存储装置输出到所说译码装置的MPEG数据。

10.一种数据再现方法，包括下列步骤：

从记录介质再现通过扇区加入了地址信息的、符合MPEG标准的MPEG数据；

利用被再现的MPEG数据的地址信息产生第一扇区信息来表明这些MPEG数据是否将是再生信号；

校正被所述第一扇区信息指定为再生信号的MPEG数据中的差错；

根据每一个图像的开始时刻产生指定被校正的MPEG数据中的将是再生信号的MPEG数据的第二扇区信息；

借助所说第二扇区信息译码被校正的MPEG数据中的一部分MPEG数据，以便实现快速再现。

11.按照权利要求10的数据再现方法，其中至少足够填充一个轨道的再现数据或者至少足够填充一个轨道被进行了纠错处理的数据被存储在环形缓冲器中。

12.按照权利要求11的数据再现方法，其中按照所说第二扇区信息控制所说环形缓冲器的数据输出指针。

13.按照权利要求10的数据再现方法，其中：

使所说第一扇区信息通过扇区与MPEG数据相关，并且将其存储：

校正与所说第一扇区信息相关的MPEG数据；

使所说第二扇区信息通过扇区与MPEG数据相关，并将其存储；

译码与所说第二扇区信息相关的MPEG数据，以实现快速再现。

14.按照权利要求10的数据再现方法，其中，根据加到再现的MPEG数据的每一个扇区的扇区地址信息，产生表示将要被作为再生信号输出的MPEG数据的信息作为第一扇区信息。

15.按照权利要求10的数据再现方法，其中，所说记录介质是光盘存储器，它用光拾取器通过光的照射进行再现。

16.按照权利要求10的数据再现方法，其中，图像信号被记录在所说记录介质上。

17.按照权利要求10的数据再现方法，其中，

表示校正结果的校正结果信息和表示数据类型的数据类型信息被作为第二扇区信息产生；

利用所产生的第二扇区信息进行译码。

Images