CN1233020A - 多路超高速缓冲存储器装置和方法 - Google Patents

多路超高速缓冲存储器装置和方法 Download PDF

Info

Publication number
CN1233020A
CN1233020A CN99105201A CN99105201A CN1233020A CN 1233020 A CN1233020 A CN 1233020A CN 99105201 A CN99105201 A CN 99105201A CN 99105201 A CN99105201 A CN 99105201A CN 1233020 A CN1233020 A CN 1233020A
Authority
CN
China
Prior art keywords
cache
attribute
access attribute
way cache
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99105201A
Other languages
English (en)
Other versions
CN1178138C (zh
Inventor
威廉·C.·莫耶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of CN1233020A publication Critical patent/CN1233020A/zh
Application granted granted Critical
Publication of CN1178138C publication Critical patent/CN1178138C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
    • G06F12/0846—Cache with multiple tag or data arrays being simultaneously accessible
    • G06F12/0848—Partitioned cache, e.g. separate instruction and operand caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0864—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using pseudo-associative means, e.g. set-associative or hashing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

具有多路超高速缓冲存储器的装置,该装置包括一个第一用户可控制项,该控制项具有相应于多路超高速缓冲存储器的第一路的预定第一属性;一个第二用户可控制项,该控制项具有相应于多路超高速缓冲存储器的第二路的预定第二属性;第一比较电路和第二比较电路,用于把访问属性与预定第一或第二属性相比较,以提供第一或第二比较结果;第一路控制电路和第二路控制电路,用于根据第一或第二比较结果选择性地激活多路超高速缓冲存储器的第一或第二路。

Description

多路超高速缓冲存储器装置和方法
本发明一般涉及处理器和存储器，尤其涉及多路超高速缓冲存储器。
由于便携和手提工具的普遍应用，在微处理器和微控制器的设计中低电耗已变得十分重要。一个典型的嵌入式控制系统一般包括一个中央处理器(CPU)和多个不同类型的存储器和外围设备。不同类型的存储器对于具有微处理器的集成电路来讲可能是外置的，并且/或者在同一个集成电路中，并且不同类型的存储器可能包括超高速缓冲存储器，ROM(只读存储器)，和多个SRAM(静态随机访问存储器)设备。
要访问一个大的外部主存储器需要花费大量的能量和时间。因此，可在集成电路中使用一种更小，更快，更有效的存储器，有时指超高速缓冲存储器，以减少对主存储器的访问次数。为了使集成电路尽量的小，集成电路板上只包括所需要的存储器。
超高速缓冲存储标记(Cache TAG)普遍被用于提高超高速缓冲存储器的性能。超高速缓冲存储器TAG接收一个由微处理器提供的TAG地址，并判定所需要的指令和/或数据是否在超高速缓冲存储器中。如果所需要的指令不在超高速缓冲存储器中，则微处理器必须从主存储器中检索所需指令。当指令被写进超高速缓冲存储器中时，则把指令地址的高位存储在一个TAG矩阵中。超高速缓冲存储器TAG有一个比较器，用于把处理器生成地址与TAG地址相比较。如果TAG地址与处理器生成地址相同，则超高速缓冲存储器“命中”，并且超高速缓冲存储器TAG提供一匹配信号，表明所需要的数据在超高速缓冲存储器中。如果处理器生成地址与TAG地址不相同，则超高速缓冲存储器“未命中”，相应的匹配信号表明所需要的数据不在超高速缓冲存储器中。另外，可设置一个有效位作为TAG地址的一部分，用于在超高速缓冲存储器的比较循环中判定存储TAG地址的有效命中。
根据现有的超高速缓冲存储器技术，在许多应用中，访问请求的冲突降低了超高速缓冲存储器的效率，其中访问请求的冲突造成多次对于超高速缓冲存储器的访问失败，且需要访问外部存储器。另外，在低电耗应用中，费用被附加到用于处理资源的有效电力管理上。因此，需要超高速缓冲存储器在提供低电耗的同时提供更高的处理效率，例如更高的超高速缓冲存储器命中率。
相应地，需要一种改进的超高速缓冲存储器装置和方法。
由于附加的权利要求书中特别提及了本发明，因此下面将参照附图来详细描述本发明的其他一些特性。
图1示出了一个数据处理系统的实施例的方框图。
图2示出了一个图1中的超高速缓冲存储器的一部分的实施例的方框图。
图3示出了一个详细说明图2中超高速缓冲存储器的具体实施例的方框图。
图4示出了表示一个用于图2的超高速缓冲存储器的寄存器的特定实施例的图表。
图5示出了一个使用图4中寄存器的图2中的超高速缓冲存储器的访问操作的流程图。
最佳实施例的详细说明：
一般地，本发明涉及使用多路超高速缓存的多路超高速缓冲存储器装置和方法。根据本发明的第一个方面，装置为具有多路超高速缓冲存储器的装置。装置包括一个第一用户可控制单元，其中的第一可控制单元具有一个相应于多路超高速缓冲存储器中第一路的预定第一属性；一个第二用户可控制单元，其中的第二可控制单元具有一个相应于多路超高速缓冲存储器中第二路的预定第二属性；一个用于把访问属性传送给多路超高速缓冲存储器的导线；第一比较电路，用于把访问属性与预定第一属性相比较，以提供第一比较结果；第二比较电路，用于把访问属性与预定第二属性相比较，以提供第二比较结果；第一路控制电路，用于根据第一比较结果选择性地激活多路超高速缓冲存储器的第一路；和第二路控制电路，用于根据第二比较结果选择性地激活多路超高速缓冲存储器的第二路。
根据本发明的另一方面，装置为一个集成电路。该集成电路包括一个具有第一路和第二路的超高速缓冲存储器；一个第一存储单元，用于存储一个用于超高速缓冲存储器中第一路的第一存储属性；一个第二存储单元，用于存储一个用于超高速缓冲存储器中第二路的第二存储属性；一个用于传送访问属性的导线；和控制电路。控制电路把访问属性与第一存储属性相比较，以提供一个第一比较结果，并根据第一比较结果选择性地激活超高速缓冲存储器的第一路。控制电路还把访问属性与第二存储属性相比较，以提供一个第二比较结果，并根据第二比较结果选择性地激活超高速缓冲存储器的第二路。
根据本发明的另一方面，描述了一种用于操作具有多路超高速缓冲存储器的数据处理系统的方法。该方法包括如下步骤：初始化一个访问操作；访问多路超高速缓冲存储器以响应访问操作；把提供的访问属性提供给多路超高速缓冲存储器，作为访问操作的一部分；把提供的访问属性与相应于多路超高速缓冲存储器中第一路的第一存储访问属性相比较；把提供的访问属性与相应于多路超高速缓冲存储器中第二路的第二存储访问属性相比较；根据提供的访问属性是否与第一存储属性相匹配，进而选择性地激活多路超高速缓冲存储器的第一路；并根据提供的访问属性是否与第二存储属性相匹配，进而选择性地激活多路超高速缓冲存储器的第二路。
应当指出的是，这里所用到的具体术语和表达，在详细描述中所描述的具体的结构细节和操作细节，以及附图均只是为了说明之便，并不会限制附加的权利要求书中所描述的发明的范围。
参看图1，图示了处理系统10的一个实施例。处理系统10包括一个处理器12，和一个外部存储器14。处理器12包括一个中央处理器16，一个超高速缓冲存储器18，一个总线接口22，和其他模块20。处理器12还包括总线24和总线26。总线24把CPU16，超高速缓冲存储器18，总线接口22，和其他模块20互连在一起。总线26把总线接口22与存储器14耦合在一起。虽然描述了一个数据处理系统的特定实施例，但是可实现用于这种处理系统的不同的配置和其他实施例。例如，虽然图示中超高速缓冲存储器18作为微处理器12的一部分，但是超高速缓冲存储器18可位于处理器12的外部，例如位于外部存储器14中。
参看图2，图示了超高速缓冲存储器18的一部分的一个特殊的实施例。超高速缓冲存储器18的这一部分包括一个寄存器40，用于多路42-48的标记存储器矩阵，用于多路50-56的数据存储器矩阵，和超高速缓冲存储器控制电路58。超高速缓冲存储器控制电路58包括寄存器80，比较器60，和访问控制逻辑82。寄存器40接收总线24的地址部分，并且寄存器40具有一个标记值部分64，索引部分66，和一个字选择部分68。标记值部分64包括提供给多路标记矩阵42-48的标记值数据。来自索引部分66的数据被提供给多路标记矩阵42-48和多路数据矩阵50-56。来自字处理部分68的数据被提供给多路数据矩阵50-56。多路数据矩阵被耦合到总线24的双向数据部分。
每个标记矩阵，例如标记矩阵(路0)42，根据标记值64和位于索引值66所指向位置处的数据之间的比较结果，给相应的数据矩阵提供一命中信号，例如给数据矩阵(路0)50。超高速缓冲存储器控制电路系统58从总线24处接收访问属性87，地址和控制数据。在另一个实施例中，可在本地生成访问属性87，例如在多路超高速缓冲存储器内部生成。比较器60用于把访问属性87与来自寄存器80的存储属性值相比较，以生成一比较结果61，所生成的比较结果又由访问控制逻辑82处理，以为多路超高速缓冲存储器中的各路生成读允许信号86和写允许信号84。虽然只图示了一个比较器60，但是比较器60为多路超高速缓冲存储器的各路都提供了多个专门的比较器。在一个特定的实施例中，访问属性包括用于访问信息的数据类类型，例如存储在存储器中的信息的指令类型或数据类型。该实施例中的寄存器80包括控制位，用于相应地激活或禁止每个数据类类型。另外，寄存器80还可能包括其他的控制位，用于为多路超高速缓冲存储器的各路选择不同的激活或禁止功能。一个上述其他控制位的例子是用于根据每路的情况选择性地激活超高速缓冲存储器的刷新的控制位。另外，超高速缓冲存储器控制电路通过相应的通信通道62和70同标记矩阵42和数据矩阵50-56进行通信。
高速缓冲存储器控制电路58响应接收自数据总线24的数据。例如，可能从总线24处接收一用户可编程控制字并把它存储在寄存器80中，其中用户可编程控制字包括对于多个高速缓冲存储器路的用户选择属性控制位。通过这种方式，寄存器80可根据特殊应用或用户需求来灵活且动态地分配多路超高速缓冲存储器资源。
参看图3，图示了第一标记矩阵路的一部分和相应的第一数据矩阵路的一部分的一个特定实施例，其中第一标记矩阵路例如为标记矩阵(路0)42，其中第一标记矩阵路例如为数据矩阵(路0)50。上述部分包括具有标记部分64，索引部分66，和字选择部分68的寄存器40。比较器65把标记部分64和通过索引部分66接收自标记矩阵(路0)42的数据进行比较，以提供一个命中信号72。数据矩阵(路0)50包括多个数据块，并且数据矩阵由索引值66和字选择值68进行编址。编址数据项通过数据总线从数据矩阵(路0)50输出，其中数据总线为总线24的一部分。
另外要描述的是路控制电路92，其中路控制电路从它的输入处接收读允许信号86和写允许信号84，并在它的输出处输出控制信号94。控制信号94包括用于标记矩阵(路0)42和数据矩阵(路0)50的读和写控制信号，还包括用于多个功能的其它相关控制信号，其中各功能根据每一路的情况执行或不执行。
参看图4，图示了超高速缓冲存储器控制电路58内部的寄存器80的一个特殊实施例。在该实施例中，寄存器80包括多个数据域，每个数据域包括多个数据位。寄存器80包括一个超高速缓冲存储器刷新域102，一个数据超高速缓冲存储器允许域104，和一个指令超高速缓冲存储器允许域106。每个域102-106可包括一个或多个控制位。域102中的每个超高速缓冲存储器控制位都与一个不同的超高速缓冲存储器路相关。对于每个超高速缓冲存储器路，域102中的一个特定的超高速缓冲存储器控制位将判定是否刷新或清除特定的超高速缓冲存储器路。当刷新特定超高速缓冲存储器路时，则这一路的数据矩阵内的所有数据都将无效。
对于每个超高速缓冲存储器路，域104中的一个特定的超高速缓冲存储器控制位将判定特定超高速缓冲存储器路是否可被用于访问具有数据类类型的数据。同样地，域106中的一个特定的超高速缓冲存储器控制位将判定特定超高速缓冲存储器路是否可被用于访问具有指令类类型的数据。虽然只描述了一些数据和指令类型的类类型，但是上述各路的方法和结构也适用于多种数据类。例如，其他控制域也可能用于其他数据类类型定义，例如用户类类型，超级用户类类型，栈数据类类型，和非栈数据类类型。
参看图5，图示了用于操作数据处理系统10的一种特定的方法，其中数据处理系统具有多路超高速缓冲存储器。该方法包括第一步骤，即步骤202，用于初始化一个访问例如存储器访问等，在该步骤中把地址和属性信息提供给多路超高速缓冲存储器。在步骤204中，提供的属性信息与多路超高速缓冲存储器的各路的存储属性控制位相比较。这些存储属性控制位可能是存储在上述寄存器80中的控制位。在步骤206中，根据上述比较结果，给多路超高速缓冲存储器的各路提供允许信号，例如读允许信号和写允许信号。在步骤208中，根据允许信号，激活所选中的超高速缓冲存储器路，而未被选中的路仍保持禁止。
当访问超高速缓冲存储器时，在步骤210中如果有超高速缓冲存储命中，则在步骤212中继续执行只有被选中的超高速缓冲存储器路参加的超高速缓冲存储器访问。另外，一个置换功能用于判定在下面的置换操作中将被置换的超高速缓冲存储器入口。该置换只受所选择的超高速缓冲存储器路的影响。在超高速缓冲存储器未被命中的情况下，在步骤214中，只有被选中的超高速缓冲存储器路参加置换操作。作为一个特例，只有被选中的超高速缓冲存储器路参加了置换操作，其中置换操作根据相应的访问操作用来自外部存储器的数据块来置换现存的数据块。然后在步骤216中访问操作完成。
上述多路超高速缓冲存储器装置和方法具有许多优点。例如，在某一处理应用中，通过给该应用中常用到的数据类类型提供以更高的分配来提高超高速缓冲存储器的效率。例如，在某一应用中，如果由于处理而要访问大量的指令类型数据，则可从更高的超高速缓冲存储器使用频率上受益。通过根据多路的情况来选择性地分配超高速缓冲存储器资源，可取得最佳超高速缓冲存储器分配。另外，由于对于特定的数据类类型单独的超高速缓冲存储器路可被取消选择，因此可省电，这是由于未被选择的超高速缓冲存储器路没有使用相关的耗电电路。这种节约电耗的方法在许多低电耗应用中尤其有用，例如在低功率手提设备中。
因此，至此描述了一种实施例，其中该实施例至少包括一个用于操作数据处理系统的改进后的多路超高速缓冲存储器装置和方法的最佳实施例。对于熟练的技术人员来讲，所述方面可在多个方面予以改进，并且可假设除了上述最佳实施例外还有其他实施例。相应地，上述实施例是示例性的且不仅限于此，且在最大范围内合法，附加的权利要求书的目的在于涵盖本发明领域和精神内的所有的改进和其他的实施例。本发明的保护范围由下述权利要求书或其他相应文件的最广允许解释决定，而不是由上述详细描述决定。

Claims (10)

1．一种用于操作具有多路超高速缓冲存储器的数据处理系统的方法，该方法具有以下步骤：
初始化一访问操作；
响应访问操作访问多路超高速缓冲存储器；
提供给多路超高速缓冲存储器一个提供的访问属性作为访问操作的一部分；
把提供的访问属性与相应于多路超高速缓冲存储器的第一路的第一存储访问属性相比较；
把提供的访问属性与相应于多路超高速缓冲存储器的第二路的第二存储访问属性相比较；
根据提供的访问属性是否与第一存储访问属性匹配，选择性地激活多路超高速缓冲存储器的第一路；
根据提供的访问属性是否与第二存储访问属性匹配，选择性地激活多路超高速缓冲存储器的第二路；
2．如权利要求1所述的方法，其中提供的访问属性，第一存储访问属性，和第二存储访问属性均为超级用户/用户属性。
3．如权利要求1所述的方法，其特征在于还包括如下步骤：
在访问操作中判定是否发生了超高速缓冲存储器访问未命中的情况；和
如果发生了超高速缓冲存储器访问未命中的情况，则执行置换操作，其中在置换操作中只使用已在访问操作中选择性地激活了的多路超高速缓冲存储器中的路。
4．如权利要求1所述的方法，其中选择性地激活多路超高速缓冲存储器中的第一路的所述步骤包括：
选择性地把第一读允许信号提供给多路超高速缓冲存储器的第一路；和
选择性地把第一写允许信号提供给多路超高速缓冲存储器的第一路。
5．如权利要求1所述的方法，其特征在于还包括如下步骤：
把第二个提供的访问属性提供给多路超高速缓冲存储器，作为访问操作的一部分；
把第二个提供的访问属性与相应于多路超高速缓冲存储器的第一路的第三存储访问属性相比较；
把第二个提供的访问属性与相应于多路超高速缓冲存储器的第二路的第四存储访问属性相比较；
根据提供的访问属性是否与第一存储访问属性匹配及第二个提供的访问属性是否与第三存储访问属性匹配，选择性地激活多路超高速缓冲存储器的第一路；
根据提供的访问属性是否与第二存储访问属性匹配及第二个提供的访问属性是否与第四存储访问属性匹配，选择性地激活多路超高速缓冲存储器的第二路。
6．一个集成电路，其特征在于：
一个具有第一路和第二路的超高速缓冲存储器；
一个第一存储项，用于存储有关超高速缓冲存储器的第一路的第一存储属性；
一个第二存储项，用于存储有关超高速缓冲存储器的第二路的第二存储属性；
一个用于传送访问属性的导线；和
控制电路，其中控制电路把访问属性与第一存储属性相比较以提供一个第一比较结果，并根据第一比较结果选择性地激活超高速缓冲存储器的第一路，并且控制电路把访问属性与第二存储属性相比较以提供一个第二比较结果，并根据第二比较结果选择性地激活超高速缓冲存储器的第二路。
7．如权利要求6所述的集成电路，其中所述第一存储项包括第一用户可编程寄存器位，且所述第二存储项包括第二用户可编程寄存器位。
8．如权利要求6所述的集成电路，其中超高速缓冲存储器的第一路包括：
一个第一标记部分；和
一个第一数据部分；
并且其中超高速缓冲存储器的第二路包括：
一个第二标记部分；和
一个第二数据部分。
9．如权利要求6所述的集成电路，其中访问属性，第一存储属性和第二存储属性均为指令/数据属性。
10．一个具有多路超高速缓冲存储器的装置，其特征在于：
一个第一用户可控制项，其中第一用户可控制项具有相应于多路超高速缓冲存储器的第一路的预定第一属性；
一个第二用户可控制项，其中第二用户可控制项具有相应于多路超高速缓冲存储器的第二路的预定第二属性；
一个用于把访问属性传送给多路超高速缓冲存储器的导线；
第一比较电路，用于把访问属性与预定第一属性相比较，以提供第一比较结果；
第二比较电路，用于把访问属性与预定第二属性相比较，以提供第二比较结果；
第一路控制电路，用于根据第一比较结果选择性地激活多路超高速缓冲存储器的第一路；
第二路控制电路，用于根据第二比较结果选择性地激活多路超高速缓冲存储器的第二路。
CNB991052013A 1998-04-20 1999-04-20 多路超高速缓冲存储器装置和方法 Expired - Fee Related CN1178138C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US062,571 1998-04-20
US062571 1998-04-20
US09/062,571 US6185657B1 (en) 1998-04-20 1998-04-20 Multi-way cache apparatus and method

Publications (2)

Publication Number Publication Date
CN1233020A true CN1233020A (zh) 1999-10-27
CN1178138C CN1178138C (zh) 2004-12-01

Family

ID=22043355

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991052013A Expired - Fee Related CN1178138C (zh) 1998-04-20 1999-04-20 多路超高速缓冲存储器装置和方法

Country Status (7)

Country Link
US (1) US6185657B1 (zh)
EP (1) EP0952524B1 (zh)
JP (1) JP2000029789A (zh)
KR (1) KR100620258B1 (zh)
CN (1) CN1178138C (zh)
DE (1) DE69933328T2 (zh)
TW (1) TW440764B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1312589C (zh) * 2002-04-18 2007-04-25 英特尔公司 存储信息的方法和系统
CN100407172C (zh) * 2003-07-25 2008-07-30 飞思卡尔半导体公司 选择替换用高速缓冲存储器路的方法与装置
CN100451994C (zh) * 2003-04-25 2009-01-14 智慧第一公司 维持高速缓存协调性的微处理器、装置与方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6560677B1 (en) * 1999-05-04 2003-05-06 International Business Machines Corporation Methods, cache memories, systems and computer program products for storing transient, normal, and locked entries in an associative cache memory
US6405287B1 (en) * 1999-11-17 2002-06-11 Hewlett-Packard Company Cache line replacement using cache status to bias way selection
DE69937611T2 (de) * 1999-12-06 2008-10-23 Texas Instruments Inc., Dallas Intelligenter Puffer-Speicher
EP1111511B1 (en) * 1999-12-06 2017-09-27 Texas Instruments France Cache with multiple fill modes
US6658532B1 (en) * 1999-12-15 2003-12-02 Intel Corporation Cache flushing
JP2001222491A (ja) * 2000-02-09 2001-08-17 Nec Corp 情報提供システム、情報提供方法およびクライアント
US6446168B1 (en) * 2000-03-22 2002-09-03 Sun Microsystems, Inc. Method and apparatus for dynamically switching a cache between direct-mapped and 4-way set associativity
US7386671B2 (en) * 2000-06-09 2008-06-10 Texas Instruments Incorporated Smart cache
US6748492B1 (en) * 2000-08-07 2004-06-08 Broadcom Corporation Deterministic setting of replacement policy in a cache through way selection
US6848024B1 (en) * 2000-08-07 2005-01-25 Broadcom Corporation Programmably disabling one or more cache entries
US6732234B1 (en) 2000-08-07 2004-05-04 Broadcom Corporation Direct access mode for a cache
US6681295B1 (en) * 2000-08-31 2004-01-20 Hewlett-Packard Development Company, L.P. Fast lane prefetching
US6748495B2 (en) 2001-05-15 2004-06-08 Broadcom Corporation Random generator
US7266587B2 (en) * 2002-05-15 2007-09-04 Broadcom Corporation System having interfaces, switch, and memory bridge for CC-NUMA operation
US7069388B1 (en) * 2003-07-10 2006-06-27 Analog Devices, Inc. Cache memory data replacement strategy
KR20060119085A (ko) * 2005-05-18 2006-11-24 삼성전자주식회사 텍스쳐 캐쉬 메모리 장치 및 이를 이용한 삼차원 그래픽가속기 및 방법
US7496771B2 (en) * 2005-11-15 2009-02-24 Mips Technologies, Inc. Processor accessing a scratch pad on-demand to reduce power consumption
US7562191B2 (en) * 2005-11-15 2009-07-14 Mips Technologies, Inc. Microprocessor having a power-saving instruction cache way predictor and instruction replacement scheme
US7873820B2 (en) * 2005-11-15 2011-01-18 Mips Technologies, Inc. Processor utilizing a loop buffer to reduce power consumption
US7376807B2 (en) * 2006-02-23 2008-05-20 Freescale Semiconductor, Inc. Data processing system having address translation bypass and method therefor
US7401201B2 (en) * 2006-04-28 2008-07-15 Freescale Semiconductor, Inc. Processor and method for altering address translation
JP4635063B2 (ja) * 2008-03-11 2011-02-16 株式会社東芝 キャッシュメモリ制御回路及びプロセッサ
US8667226B2 (en) 2008-03-24 2014-03-04 Freescale Semiconductor, Inc. Selective interconnect transaction control for cache coherency maintenance
CN102662868B (zh) * 2012-05-02 2015-08-19 中国科学院计算技术研究所 用于处理器的动态组相联高速缓存装置及其访问方法
JP6477352B2 (ja) * 2015-08-17 2019-03-06 富士通株式会社 演算処理装置、演算処理装置の制御方法および演算処理装置の制御プログラム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5553262B1 (en) 1988-01-21 1999-07-06 Mitsubishi Electric Corp Memory apparatus and method capable of setting attribute of information to be cached
US5091851A (en) 1989-07-19 1992-02-25 Hewlett-Packard Company Fast multiple-word accesses from a multi-way set-associative cache memory
US5509135A (en) 1992-09-25 1996-04-16 Digital Equipment Corporation Multi-index multi-way set-associative cache
US5682515A (en) 1993-01-25 1997-10-28 Benchmarq Microelectronics, Inc. Low power set associative cache memory with status inhibit of cache data output
US5410669A (en) 1993-04-05 1995-04-25 Motorola, Inc. Data processor having a cache memory capable of being used as a linear ram bank
US5870616A (en) 1996-10-04 1999-02-09 International Business Machines Corporation System and method for reducing power consumption in an electronic circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1312589C (zh) * 2002-04-18 2007-04-25 英特尔公司 存储信息的方法和系统
CN100451994C (zh) * 2003-04-25 2009-01-14 智慧第一公司 维持高速缓存协调性的微处理器、装置与方法
CN100407172C (zh) * 2003-07-25 2008-07-30 飞思卡尔半导体公司 选择替换用高速缓冲存储器路的方法与装置

Also Published As

Publication number Publication date
DE69933328T2 (de) 2007-01-11
EP0952524A1 (en) 1999-10-27
TW440764B (en) 2001-06-16
CN1178138C (zh) 2004-12-01
EP0952524B1 (en) 2006-09-27
DE69933328D1 (de) 2006-11-09
JP2000029789A (ja) 2000-01-28
US6185657B1 (en) 2001-02-06
KR100620258B1 (ko) 2006-09-07
KR19990083209A (ko) 1999-11-25

Similar Documents

Publication Publication Date Title
CN1178138C (zh) 多路超高速缓冲存储器装置和方法
US7418553B2 (en) Method and apparatus of controlling electric power for translation lookaside buffer
US7454639B2 (en) Various apparatuses and methods for reduced power states in system memory
US5632038A (en) Secondary cache system for portable computer
RU2438165C2 (ru) Устройство и способы для уменьшения вытеснений в многоуровневой иерархии кэша
CN100573474C (zh) 提供功率优化的高速缓冲存储器组选择的方法和系统
US6807607B1 (en) Cache memory management system and method
JPH1055307A (ja) コンピュータ・システム
CN100424659C (zh) 用基于物理地址的安全配置确定对象安全的方法及装置
CN100593159C (zh) 降低高速缓存的功耗
US5893147A (en) Method and apparatus for distinguishing system memory data from alternative memory data in a shared cache memory
CN101004715B (zh) 地址转换器和地址转换方法
CN101441551B (zh) 计算机、外存储器以及处理外存储器中数据信息的方法
US5895496A (en) System for an method of efficiently controlling memory accesses in a multiprocessor computer system
US6687821B1 (en) System for dynamically configuring system logic device coupled to the microprocessor to optimize application performance by reading from selection table located in non-volatile memory
EP1103898A2 (en) Microprocessor and memory
WO2004061675A1 (en) Selectively changeable line width memory
US8341334B2 (en) Flash memory apparatus and method for operating the same and data storage system
USRE38514E1 (en) System for and method of efficiently controlling memory accesses in a multiprocessor computer system
US11693782B2 (en) Cache management method using object-oriented manner and associated microcontroller
US5812871A (en) Data processing system and a method of optimizing an operation of the data processing system
KR0158487B1 (ko) 반도체 메모리 캐쉬메모리 제어장치 및 그 방법
US6243798B1 (en) Computer system for allowing a two word jump instruction to be executed in the same number of cycles as a single word jump instruction
US20060026352A1 (en) Second-cache driving/controlling circuit, second cache, RAM, and second-cache driving/controlling method
US6604173B1 (en) System for controlling access to external cache memories of differing size

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041201