CN1225791C - 半导体构装与其制造方法 - Google Patents

半导体构装与其制造方法 Download PDF

Info

Publication number
CN1225791C
CN1225791C CNB021046115A CN02104611A CN1225791C CN 1225791 C CN1225791 C CN 1225791C CN B021046115 A CNB021046115 A CN B021046115A CN 02104611 A CN02104611 A CN 02104611A CN 1225791 C CN1225791 C CN 1225791C
Authority
CN
China
Prior art keywords
wafer
support plate
insulating barrier
tin ball
several
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB021046115A
Other languages
English (en)
Other versions
CN1437255A (zh
Inventor
蔡振荣
李睿中
林志文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to CNB021046115A priority Critical patent/CN1225791C/zh
Publication of CN1437255A publication Critical patent/CN1437255A/zh
Application granted granted Critical
Publication of CN1225791C publication Critical patent/CN1225791C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

本发明主要的目的在于提供一种半导体构装元件，包括具有一凹槽或沟槽于一载板上。至少一具有背面及包括第一焊垫的主动面的晶片，此晶片固定于凹槽中，并暴露出其主动面。一第一绝缘层位于载板与主动面上，它包括第一导电通孔穿透其中，并连接第一焊垫。一多层结构位于第一绝缘层上，它包含布局导线、第二导电通孔于其中，及至少一第二绝缘层于其上，并暴露出锡球焊垫于多层结构上。其中布局导线、第二导电通孔及锡球焊垫与第一导电通孔有电性上的连接。锡球则是固定于锡球焊垫上。这样的架构整合一般覆晶构装工艺中的重新分布与接脚间距扩散(fan-out)步骤，简化了覆晶球栅阵列现有工艺方法。

Description

半导体构装与其制造方法
(1)技术领域
本发明有关一种半导体构装与其制造方法，特别是有关于一种覆晶球栅阵列型式结构与其制造方法。
(2)背景技术
在构装工艺、尤其是高脚数集成电路或是小面积低脚数集成电路的覆晶球栅阵列构装工艺中，必须将晶片上的输出/入端焊垫，通过重新分布过程(redistribution process)将其重新排列成阵列形式(array)，然后再形成UBM(Under Bumping Metallization)金属层与锡铅凸块(solder bumper)。由于一般印刷电路板(Print Circuit Board，PCB)在工艺布局上无法配合高密度输出/入接脚的集成电路，因此需先将覆晶晶片先接合于高密度的基板(Build-Upsubstrate)，再通过高密度基板将晶片输出/入接脚转换扩散(fan-out)成面积与间距较大的分布。
由于覆晶晶片上锡铅凸块体积较小，与高密度基板的热膨胀系数差距过大，因此在制作时需以环氧底胶(underfill)填充晶片、基板与凸块间，以增加可靠度，然而此工艺相当耗时，且增加成本。
(3)发明内容
本发明主要目的是提供一种半导体构装与其制造方法，而不需额外高成本的高密度基板展开接脚与相关工艺步骤。
本发明的另一目的在于提供一种新型覆晶球栅阵列型式结构与其制作方法，以简化一般传统上覆晶球栅阵列型式制作时所需的焊点重新分布与凸块制作，而将其整合至高密度基板的接脚间距扩散步骤中。
本发明的又一目的在于提供一种可靠度提高的新型构装结构与其制造方法，以有效避免将晶片与电路板直接接合，可达到最小厚度的构装与散热性的需求。
根据以上所述的目的，本发明提供一种半导体构装元件，包括：一具有一电路布局的非导体载板，该载板具有一凹槽(cavity)或沟槽(slot)于该载板上；至少一具有背面(back surface)及包括第一焊垫(bondingpads)的主动面(activesurface)的晶片，此晶片固定于凹槽中，并暴露出其主动面；一第一绝缘层于载板与主动面上，它包括第一导电通孔穿透其中，并连接第一焊垫；一多层结构于第一绝缘层上，它包含布局导线、第二导电通孔于其中，及至少一第二绝缘层于其上，并暴露出锡球焊垫(ball pad)于多层结构上；其中布局导线、第二导电通孔及锡球焊垫与第一导电通孔有电性上的连接；锡球(solder ball)则是固定于锡球焊垫上。
这样的架构整合一般覆晶构装工艺中的重新分布与接脚间距扩散(fan-out)步骤，从而简化了覆晶球栅阵列现有工艺步骤。
为进一步说明本发明的目的、结构特点和效果，以下将结合附图对本发明进行详细的描述。
(4)附图说明
图1为一流程示意图，用以说明本发明的制造流程。
图2为一正面示意图用以说明本发明的晶片与载板相关位置。
图3是说明本发明以图2中2A-2A剖线的晶片封装的若干剖面示意图。
图4是说明本发明以图2中2A-2A剖线的晶片封装的另一剖面示意图。
图5是本发明以图2中2A-2A剖线的晶片封装的又一剖面示意图。
图6是本发明以图2中2A-2A剖线的晶片封装的又一剖面示意图。
图7是本发明以图2中3A-3A剖线的晶片封装的剖面示意图。
(5)具体实施方式
当本发明以如下的实施例详细描述的时，熟悉此领域的技术人员应有认识到本发明在不脱离所提出的专利范围的情况下允许若干的修正与替换。所运用来揭示的结构或方法并不仅局限于特定的封装元件，还包括其他同等的半导体封装元件，而图示亦是用来加以说明较佳实施例，而非加以限制本发明范围。
本发明的半导体封装元件的不同部分并没有依照尺寸绘图。某些尺度与其他相关尺度相比已经被夸张，以提供更清楚的描述和本发明的理解。另外，虽然在这些实施例是以具有宽度与深度在不同阶段的二维中显示，应该很清楚地了解到所显示的区域只是封装元件的一部份，其中可能包含许多在三维空间中排列的元件。相对地，在制造实际的元件时，图示的区域具有三维的长度，宽度与高度。
本发明主要的目的在于提供一种半导体构装元件，包括具有一凹槽(cavity)或沟槽(slot)于一载板上。至少一具有背面(back surface)及包括第一焊垫(bondingpads)的主动面(active surface)的晶片，此晶片固定于凹槽中，并暴露出其主动面。一第一绝缘层于载板与主动面上，它包括第一导电通孔穿透其中，并连接第一焊垫。一多层结构于第一绝缘层上，它包含布局导线、第二导电通孔于其中，及至少一第二绝缘层于其上，并暴露出锡球焊垫(ball pad)于多层结构上。其中布局导线、第二导电通孔及锡球焊垫与第一导电通孔有电性上的连接。锡球(solder ball)则是固定于锡球焊垫上。这样的架构整合一般覆晶构装工艺中的重新分布与接脚间距扩散(fan-out)步骤，从而简化了覆晶球栅阵列现有工艺步骤。
图1为一流程示意图，用以说明本发明的制造流程。本发明的一较佳实施例为覆晶球栅阵列构装的制造方法。首先，研磨晶片至一所需的厚度后，将晶片上的晶片切割下来(步骤50)。提供一具有若干凹槽或沟槽的载板，将切割后的晶片置入载板的沟槽中(步骤51)，其中晶片的主动面朝上，背面与侧壁以一粘着剂固定于沟槽中。而载板的材料可以是硅晶片(silicon)、陶瓷(ceramic)、玻璃(glass)或是有机材料基板(organic substrate，e.g.BT)等。接着，在晶片的主动面与载板表面涂覆一绝缘材料(步骤52)，并暴露出晶片主动面周边上的焊垫。绝缘材料的涂覆可利用类似半导体薄膜制作工艺来完成，其主要目的是保护与平坦化晶片与载板表面。其次，于绝缘层中制作第一导电通孔(步骤53)，这些第一导电通孔与晶片的焊垫位置一致。
之后，于绝缘层上制作多层电路与第二导电通孔的布局(步骤54)，其中的多层电路可使第一导电通孔与第二导电通孔有电性上的连接。接着重新分布焊垫(步骤55)，这些重新分布的焊垫与第二导电通孔的位置一致，排列至载板表面形成间距较大的阵列形式。此一步骤可利用一般工艺中的重新分布与UBM步骤来完成；即利用已预布电路线路与导电通孔的单/多层板，其中导电通孔即与晶片主动面上的焊垫相连接；将此单/多层板与覆盖绝缘材料的晶片主动面相粘接，最后再于多层板上覆盖一层绝缘层，并暴露出导电通孔的焊垫。接着，切割构装后的晶片与载板，将锡球植入预定的位置(即第二导电通孔与重新分布焊垫的位置)，回焊(reflow)后切割构装后的晶片与载板，即完成构装程序(步骤56)。锡球植入的步骤可利用一般BGA植球的设备即可完成。另外，亦可视需要先将晶片与载板研磨至所需的薄形构装厚度。
图2为一正面示意图，用于说明本发明的晶片与载板相关位置。如图2所示，载板11上有许多的凹槽10(cavity)或是沟槽(slot)，每一个凹槽10的大小足以容纳一个晶片。利用粘着剂将晶片的背面固定于凹槽底部，而晶片的侧壁亦利用粘着剂固定于凹槽的侧壁。
图3至图5说明本发明以图2中2A-2A剖线的晶片封装的若干剖面示意图。如图3所示为锡球分布于晶片周边载板的位置上。将晶片20放置于载板11中，并以粘着剂19固定后，于晶片的主动面30与载板表面先形成一绝缘层14，并暴露出主动面30上的晶片焊垫21。在绝缘层14上形成一具有线路布局23与导电通孔22的多层板15后，再于多层板15上覆盖一绝缘层16，只暴露出导电通孔的焊垫18(UBM)，则锡球17固定于导电通孔的焊垫18上，且可分布于载板11与晶片20上。这样可将晶片的焊垫重新分布(redistribution)、凸块制作(bumping)及接脚间距扩散(fan-out)步骤在此工艺过程中完成。本发明的优点之一在于可避免一般直接将晶片与电路板接合(flip chip on board or direct chip attach)所面临的可靠度问题，并可达到最小厚度的构装及散热性的需求。
图4与图3相似，其中的载板13厚度与晶片20大致相等，即晶片20的背面31暴露出来，而以晶片侧壁与载板13固定粘着。
参照图5所示，其中除了晶片20的背面31在载板13的凹槽内，载板13利用一般有机材料制成，使得载板13亦可具有预布线路26与锡球焊垫24(暴露于绝缘层25之上)，而晶片20的主动面30得通过多层板15的线路23、绝缘层中的导电通孔22与载板13的预布线路26与锡球焊垫24相连。锡球17则固定于载板13的焊垫24上。
图6亦为本发明以图2中2A-2A剖线的晶片封装的剖面示意图。其中除了晶片20的厚度与载板13的厚度大致相等，载板13利用一般有机材料制成，使得载板13亦可具有预布线路26与锡球焊垫24，而晶片20的主动面30通过多层板15的线路23与载板13的焊垫24相连。锡球17则固定于晶片20的背面31的四周载板13的焊垫24上。
图7是本发明以图2中3A-3A剖线的晶片封装的剖面示意图。在本实施例中，载板11的厚度与晶片20大致相等，两个晶片20以侧壁固定于载板11的侧壁，并暴露出各自的背面31。本实施例的优点之一在于，两晶片20之间可通过多层板15的预布线路而有电性上的连接。要特别说明的是，本实施例中的载板11亦可利用有机材料制作并预布线路，则锡球17可分布于晶片20的背面31相同侧的载板11表面上。
当然，本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，而并非用作为对本发明的限定，只要在本发明的实质精神范围内，对以上所述实施例的变化、变型都将落在本发明权利要求书的范围内。

Claims (7)

1.一种半导体构装元件，其特征在于，包括：
一具有一电路布局的非导体载板，该载板具有至少一凹槽于该载板上；
至少一晶片，该晶片具有一背面及包括数个第一焊垫的一主动面，该晶片固定于该凹槽中，并暴露出该主动面；
一第一绝缘层于该载板与该主动面上，该第一绝缘层包括数个第一导电通孔穿透该第一绝缘层并连接该第一焊垫；
一多层结构位于该第一绝缘层上，该多层结构包含数条布局导线、数个第二导电通孔于其中，及至少一第二绝缘层于其上，并暴露出数个锡球焊垫于该多层结构上，其中该布局导线、该第二导电通孔及该锡球焊垫与该第一导电通孔有电性上的连接；及
数个锡球固定于该锡球焊垫上。
2.如权利要求1所述的半导体构装元件，其特征在于，所述载板的材料选自于硅晶片基板、陶瓷基板、玻璃基板、有机材料基板或其组合物之一。
3.如权利要求1所述的半导体构装元件，其特征在于，所述锡球焊垫可位于以下位置之一：该晶片上方、该晶片上方的周围或其组合。
4.一种半导体构装元件，其特征在于，包括：
一具有一电路布局的非导体载板，该载板具有至少一穿透该载板的沟槽；
至少一晶片固定于该沟槽中，并暴露出该晶片的一背面及一主动面，该主动面包括数个第一焊垫；
一第一绝缘层于该载板与该主动面上，该第一绝缘层包括数个第一导电通孔穿透该第一绝缘层并连接该第一焊垫；
一多层结构于该第一绝缘层上，该多层结构包含数条布局导线、数个第二导电通孔于其中，及至少一第二绝缘层于其上，并暴露出数个锡球焊垫于该多层结构上，其中，该布局导线、该第二导电通孔及该锡球焊垫与该第一导电通孔有电性上的连接；及
数个锡球固定于该锡球焊垫上。
5.如权利要求4所述的半导体构装元件，其特征在于，所述载板的材料选自于硅晶片基板、陶瓷基板、玻璃基板、有机材料基板或其组合物之一。
6.如权利要求4所述的半导体构装元件，其特征在于，所述锡球焊垫可位于以下位置之一：该晶片上方、该晶片上方的周围或其组合。
7.一种半导体构装元件，其特征在于，包括：
一具有一预布线路的非导体载板，该载板具有一第一表面及一第二表面，该第一表面包含数个锡球焊垫，该第二表面包含至少一凹槽于该载板上；
至少一晶片具有一背面及包括数个焊垫的一主动面，该晶片固定于该凹槽中，并暴露出该主动面；
一第一绝缘层于该载板与该主动面上，该第一绝缘层包括数个第一导电通孔穿透该第一绝缘层并连接该焊垫；
一多层结构于该第一绝缘层上，该多层结构包含数条布局导线于其中，及至少一第二绝缘层于其上，其中该布局导线借由该第一导电通孔连接至该焊垫以及借由该预布线路与第一导电通孔连接至该锡球焊垫，使该锡球焊垫与该焊垫有电性上的连接；及
数个锡球固定于该锡球焊垫上。
CNB021046115A 2002-02-09 2002-02-09 半导体构装与其制造方法 Expired - Lifetime CN1225791C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB021046115A CN1225791C (zh) 2002-02-09 2002-02-09 半导体构装与其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB021046115A CN1225791C (zh) 2002-02-09 2002-02-09 半导体构装与其制造方法

Publications (2)

Publication Number Publication Date
CN1437255A CN1437255A (zh) 2003-08-20
CN1225791C true CN1225791C (zh) 2005-11-02

Family

ID=27627990

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021046115A Expired - Lifetime CN1225791C (zh) 2002-02-09 2002-02-09 半导体构装与其制造方法

Country Status (1)

Country Link
CN (1) CN1225791C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927498B2 (en) * 2003-11-19 2005-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad for flip chip package
CN100382263C (zh) * 2004-03-05 2008-04-16 沈育浓 具有多层布线结构的半导体晶片装置及其封装方法
CN115148712A (zh) * 2021-03-29 2022-10-04 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构

Also Published As

Publication number Publication date
CN1437255A (zh) 2003-08-20

Similar Documents

Publication Publication Date Title
CN101303984B (zh) 半导体装置的制造方法
US5977633A (en) Semiconductor device with metal base substrate having hollows
US8659151B2 (en) Semiconductor device and manufacturing method thereof
US7915718B2 (en) Apparatus for flip-chip packaging providing testing capability
US7045391B2 (en) Multi-chips bumpless assembly package and manufacturing method thereof
TWI671861B (zh) 半導體封裝結構及其製作方法
US20150091118A1 (en) Package-on-package assembly with wire bonds to encapsulation surface
US5849608A (en) Semiconductor chip package
KR100959957B1 (ko) 랜드 그리드 어레이 반도체 디바이스 패키지, 이를포함하는 어셈블리 및 제조 방법
JP4704800B2 (ja) 積層型半導体装置及びその製造方法
CN101477955B (zh) 小片重新配置的封装结构及封装方法
US9324681B2 (en) Pin attachment
WO2014175133A1 (ja) 半導体装置及びその製造方法
KR101355274B1 (ko) 집적 회로 및 그 형성 방법
US7763983B2 (en) Stackable microelectronic device carriers, stacked device carriers and methods of making the same
CN1225791C (zh) 半导体构装与其制造方法
US20230065366A1 (en) Semiconductor package with redistribution substrate
CN1270378C (zh) 半导体构装与其制造方法
TWI819440B (zh) 電子封裝件及其製法
US11694904B2 (en) Substrate structure, and fabrication and packaging methods thereof
US11830845B2 (en) Package-on-package assembly with wire bonds to encapsulation surface
CN202394967U (zh) 半导体封装构造
JP3815033B2 (ja) マルチチップモジュール用ベース基板の作製方法
US20060141666A1 (en) Method for producing a module including an integrated circuit on a substrate and an integrated module manufactured thereby
KR20210147453A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20051102