CN1209606A - 器件模拟方法 - Google Patents
器件模拟方法 Download PDFInfo
- Publication number
- CN1209606A CN1209606A CN98117636A CN98117636A CN1209606A CN 1209606 A CN1209606 A CN 1209606A CN 98117636 A CN98117636 A CN 98117636A CN 98117636 A CN98117636 A CN 98117636A CN 1209606 A CN1209606 A CN 1209606A
- Authority
- CN
- China
- Prior art keywords
- site
- carrier density
- analog method
- thickness
- density
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/30—Computing systems specially adapted for manufacturing
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
本发明涉及器件模拟方法,它适当地表达垂直电场与流过MOS器件栅极界面的载流子之间的关系;求出第一载流子密度与第二载流子密度的比值,如该比值大于预定的数值;则从该第二网点开始向着衬底的纵深方向上查找第三网点,使得在该网点上的载流子密度与第一网点上载流子密度的比值小于所述设定值,并在第三网点的相邻区域向着第二网点的方向找出第四网点;把从第二网到第四网点的网点都删除;重构一个网络;再次执行分析过程。
Description
本发明涉及一种半导体器件的数字分析方法。
在半导体器件的数字分析中广泛采用的近似方法是一种把载流子(电子和空穴)当作流体的漂移扩散模型和一种用于高能级近似的能量传输模型。在稳态的漂移扩散模型的器件模拟中,可以建立如下电荷守恒方程、电子流连续方程、和空穴流连续方程作为基本方程。divd=p(电荷守恒方程) (1)D=εE (2)E=-gradφ (3)p:q(p-n+ND-NA) (4)D:电极化强度p:电荷密度E:电场强度ε:介电常数q:基本电荷P:空穴密度n:电子密度No:施主密度NA:受主密度divJn(电子流连续方程)divJn=q·(R-G) (5)divJp(空穴流连续方程)divJp=-q·(R-G) (6)Jn:电子流密度JP:空穴流密度R:载流子复合项G:载流子生成项
Jn=q·n·μn·E+q·Dn·grad n (7)
Jp=q·p·μp·E-q·Dp·grad p (8)μn:电子迁移率μp:空穴迁移率Dn:电子扩散系数Dp:空穴扩散系数
Dn=μn·(kB·T)/q (9)
Dp=μp·(kB·T)/q (10)KB:波尔兹曼常数T:晶格温度在上述方程中的变量为电势φ,电子密度n和空穴密度P。对于在稳态中的能量传输模型,可以建立如下方程,其中把载流子的能量守恒方程附加到上述漂移扩散模型的方程中(托马,等《关于电子器件的IEEE论文集》1991年,第6期,第38卷)。divd=p(电荷守恒方程) (11)D=εE (12)E=-gradφ (13)p=q(p-n+ND-NA) (14)divJn=q·(R-G)(电子流连续方程) (15)divJp=-q·(R-G)(空穴流连续方程) (16)Jn=q·n·μn·E+μn·τin/τ* ingrad(nkBT* n) (17)Jp=q·p·μp·E-μp·τip/τ* ipgrad(pkBT* p) (18)Tn:电子温度Tp:空穴温度τn:电子动量弛豫时间τp:空穴动量驰豫时间τ* in:(1/3)m* n<M-1 n>τin (19)τ* ip:(1/3)m* p<M-1 p>τip (20)m* n:电子的有效质量m* p:空穴的有效质量M-1 n:电子的反有效质量张量M-1 p:空穴的反有效质量张量◇:K空间中的平均变换
divSn=-Jn·gradφ-(3/2)kBn[T* n-Tneq]/τ* wn(电子能量守恒方程) (21)
divSp=Jp·gradφ-(3/2)kBp[T* p-Tpeq]/τ* wp(空穴能量守恒方程) (22)Sn:电子能流密度Sp:空穴能流密度Tneq:电子均衡温度Tpeq:空穴均衡温度τwn *=(3/2)kB(Tn *-Teq)τwn/<εn><εneq> (23)τwp *=(3/2)kB(Tp *-Teq)τwp/<εp><εneq> (24)<εn>:平均电子能量<εp>:平均空穴能量<εneq>:电子均衡能量<εpeq>:空穴均衡能量τwn:电子能量驰豫时间τwp:空穴能量驰豫时间sn=-(5/2)[kBTn *]/q[τsn */τin]{Jn+q/mn *τinngrad(kBTn *)}(25)sp=-(5/2)[kBTp *]/q[τsp */τip]{Jp+q/mp *τippgrad(kBTp *)}(26)τsn *=[1/3]<Mn -1εn+vnvn>/[5/6]<vn 2>τsn (27)τsp *=[1/3]<Mp -1εp+vpvp>/[5/6]<vp 2>τsp (28)τsn=对于电子能流密度Sn的驰豫时间τsp=对于空穴能流密度Sp的驰豫时间Vn=电子速度Vp=空穴速度
在上述的能量传输模型方程中的变量电势φ、电子密度n、空穴密度P、电子温度T* n和空穴温度T* p。把星号*加到载流子温度的标识上用以区别于热力学温度。
Tn=[2/3kB]<εn> (29)
Tp=[2/3kB]<εp> (30)
为了避免混淆,在下文中省略星号。
在此共有五种方程:电荷守恒方程、电子流连续方程、空穴流连续方程、电子能量守恒方程和空穴能量守恒方程。这些方程一般可以通过以多个指定的外部偏压作为边界条件,顺序桥正偏压来进行计算。
用于这些方程为非线性方程,所以一般可以通过一种称为牛顿法的迭代算法进行求解。牛顿法具体步骤如下:
对于一个以X为变量的方程,设:
F(X)=0 (31)
当给定特定的初值Xo时,
F(Xo+δXo)=0 (32)
假设其解为特定的变量δxo加上X o。对δxo作F(Xo+Sxo)一维泰勒展开,以F′(Xo)作为F(X)的微分系数:
F(xo+δxo)=F(xo)+F′(xo)δxo=0 (33)
δxo=-F(xo)/F′(xo) (34)
对X1作同样地计算:
其中X1=Xo+δXo (35)
如果按顺序如此进行计算,且在第i次计算中δxi小于一个特定的小数值ε(这种状态称为“收敛”这种判断称为“收敛判断”,小数值ε称为“收敛条件”),这时Xi是方程(31)的解。在图1中的流程图中表示这一过程的步骤。
图2为这一流程的示意图。
如图2所示,在一维的情况下,可以通过曲线上其中一点作切线与X轴相交,以所得的交点为下一数值。所需迭代的次数和计算的时间与给定初值到解之间的距离或比例。
上文所述是关于牛顿法的说明。
与涉及只带有一个变量的方程相对,器件模拟器在整个分析区域上产生一个网,并建立对应于网点上的变量的方程。图3中展示了分析网的一个例子。
总的来说,要解5N个联立方程,因为电势、电子密度、空穴密度、电子温度和空穴温度都是N个网点上的变量。把上述电荷守恒方程、电子流连续方程、空穴流连续方程、电子能量守恒方程和空穴能量守恒方程的右边项移项得到如下形式的方程:
Fψ(ψ,n,p,Tn,Tp)=0(电荷守恒方程) (36)
Fn(ψ,n,p,Tn,Tp)=0(电子流连续方程) (37)
Fp(ψ,n,p,Tn,Tp)=0(空穴流连续方程) (38)
FTn(ψ,n,p,Tn,Tp)=0(电子能量守恒方程) (39)
FTp(ψ,n,p,Tn,Tp)=0(空穴能量守恒方程) (40)
在上述方程中ψ、n、p、Tn和Tp分别表示电势,电势、电子密度、空穴密度、电子温度和空穴温度并且每个代表N个变量。在此,有两种解法,一种是联立解法,把电荷守恒方程,电子流连续方程、空穴流连续方程、电子能量守恒方程和空穴能量守恒方程联立方程组时解出;另一种是加格尔解法(分离解法),把电荷守恒方程,电子流连续方程、空穴流连续方程、电子能量守恒方程和空穴能量守恒方程分别解出。
联立解法的流程如图4所示,加格尔解法的流程如图5所示。
在图4中步骤S1302的距阵方程中,行号F′ψn表示下一偏微分:
F′ψn=δFψ/δn (41)
对于其他附加符号与此相同。在联立解法中所有变量都同时解出,相反地,在加格尔解法中,把除了某个要解出的变量外的其它变量认为是固定值,从而解出每个方程。
例如,在求解电子能量守恒方程的过程中,把除了电子温度以外的其他变量(即,电势,电子、密度、空穴密度和空穴温度)认为是固定值。
通过对每个方程迭代进行矩阵运算来求解方程。在一次迭代中,用联立解法解5N×5N矩阵,而用加格尔解法求解5个N×N矩阵。
用联立解法可以通过少数几次迭代就能求出解来,但除非给定一个合适的初始值否则不能得到收敛的解。与此相反,加格尔解法对初始值的依赖较小,但需要较多的迭代次数。对于次迭代来说加格尔解法比联立解法需要较少的计算时间,但联立解法比加格尔解法的迭代次数少。在多数情况下,联立联法所需的求解时间较少。这样,如果初始值给得合适,可以在较短时间的用联立解法进行半导体器件的分析。
在离散化过程中用一控制容积法把要解的基本方法转化为在分析网所代表的方程。
在图6中取出由实线所示的三解形网的部分,该控制容积为由连接网点的网边的垂直平分线所构成的多边形,如图6中的虚线所示。该控制容积多边形的顶点为该网终中三解形单元的外心(外接圆的圆心)。在控制容积法中,在网边工厂上的物理量流(如电流)可以通过把在边沿上的流密度(如电流密度)乘以控制容积的边OP的长(即使在二维情形通常也指模断面)求得。
对于在栅二氧化硅膜的衬底表面附近的网络问题。
在为作分析对象的器件所产生的网络上对上述基本方程作数值计算。图3中展示了这种网络的一个例子。
在MOS器件中的电流一致平行于表面地流过位于栅极界面附近的沟道区。在器件模拟中,在栅极界面附近的网络中的载流子阻止这一电流。
已知在栅极附近的载流子的迁移率取决于由栅极偏压产生的垂直电场,即所得的表面扩散效应。在器件模拟中,通常假设在栅极界面的网点上的载流子受到表面扩散效应的作用进行分析的。在图7中简要地展示了这一状态。
图7中展示了载流子密度以及在从机极表面向密度方向的MOS器件模断面的网点。
在图7中,根据控制容积法第一网点处的电流量对应于由A1所示的矩形面积。类似地,在第二网点处和电流量对应于由A2所示的矩形面积。换句话说,分布于该节点两则的电流i1和i2由如下方程表达:
i1=qh1n2μ2E11 (42)
i2=qh2n2μ2E11 (43)
在此,E11为由外加的漏极偏压所产生的水平电场;μ1和μ2分别为在第一网点和第二网点上的迁移率;n1和n2分别为各载流子的密度;h1和h2分别为上述控制容积的横截面面积;q为基本电荷。在此,在假设承受电流A1的载流子受到表面扩散效应的作用,而承受电流A2的载流子没有受到表面扩散效应的作用。
但是,该网络会引发如下几个问题。
首先要考虑的情况是,在此假设在第一网点和第二网点处的载流子密度之比不太大。比如说,该比率为:
n1∶n2=5∶1 (44)
另外,栅极界面和衬底部的迁移率之比大约为:
μ1∶μ2=1∶2 (45)
如果,为简单起见,假设该网络间距相等,则:
h1∶h2=1∶2 (46)
另外,由于漏极电流Id几乎全部由第一网点和第二网点组成:
ID=i1+i2 (47)
基于上述几点,不受表面扩散效应影响的电流I2在漏极电流的比例约57%:
Id∶i2=7∶4 (48)
换句话说,如果这样创建一个网络,使得在衬底内部的网点上的载流子密度n2比在栅极界面的网点的载流子密度n1高,则不受表面扩散作用影响的电流按比例地增大。表面扩散效应取决于垂直电场,而垂直电场由栅极偏压产生,这样,漏极电流与栅极偏压的关系不能得到适当的表达。
作为处理上述问题的方案之一,现在已有一通过确定在衬底内部的有效垂直电场来表示栅极场的关系的方法〔Enda等,被充摘要(第44次春季会议,1997);应用物理和相关学科的日本社团,第0号,第1353页,1997,春〕。
在该方法中,可以通过如下方程来表示有效垂直场:
E′eff=ηE′+(1-η)Eo (49)
在此E′1为在每个控制容积内的垂直场的平均值,Eo为在逆温层边缘上的垂直场。利用该有效的垂直场,可以由如下方程表示迁移率:
μeff.cv=μeff(E′eff)+(E′-Eo)[dμeff(E′)/dE′] (50)
通过这一方法,不但可以在栅极界面而且可以在衬底内部对处于网点处的载流子考察取决于栅极界面的表面扩散效应。但该方法仍具有如下问题。
众所周知,MOS器件内的迁移率与有效垂直场之间的关系称为普适曲线。
图8给出普适曲线的示意图。水平轴表示有效垂直场,可以用如下的经验公式表示:
Eeff=1/εsi(ηQinv+Qdpl) (51)
其中εsi为硅的介电常数,Qinv为逆温层的电荷密度(面积密度[1/cm2]),Qdpl为耗尽层的电荷密度(面积密度[1/cm2])。另外,η代表常数,对于为电子为1/2,对于空穴为1/3。
从有效垂场较低的区域开始,可以把普适曲线明确把分为由搀杂原子所支配的库仑扩散区、由晶格的热振动所支配的声子扩散区、以及由栅极界面粗糙度所支配的表面扩散。对于电子迁移率,如示意图中所示可以此较清楚地区分出这三个区域,但对于空穴来说,声子扩散的效应与表面扩散效应相对合其间的分界不是特别明显。
现在已知,在高场强区域有效垂直场与MOS器件的迁移率之间关系为单条曲线并且与氧化层的厚度或衬底中的掺杂密度无关,低场强区域,掺杂原子的库仑扩散随着衬底中掺杂密度的不同而变化。
在此,在上述的现有技术中,有效垂直场的定义与垂直场的定义之间的比较关系不明确。
另一方面,一种只考虑在栅极界面的网络上的表面扩散的方法可以用如下方程通过氧化层一侧的场强Esrf和衬底一侧的场强Eblk来定义有效垂直场Eeffl:
Eeff=η[εox/εsi]Esrf+Eblk (52)
其中εox为氧化层的介电常数。
但是,如果氧化膜和耗尽层被当作如图9所示的平板电容并采用高斯理论,则可以得到该定义方程与普适曲线的相效垂直场的定义的方程之间的对应关系如下:
Qinv=εoxEerf (53)
Qdpl=εsiEblk (54)
如上文所述,在该现有技术中的问题是不能建立起与普适曲线的有效垂直场的明确对应关系。
本发明的目的在于提供一种能够合适地表达在这种MOS器件中垂直与沿着栅极界面流动的载流子之间的关系,特别是,可以在与普适曲线的有效垂直场有确定关系的情况下进行器件模拟。
在上文所述的本发明中,垂直场与沿着MOS器件栅极界面流动的载流子之间的关系可以得到明确地表达。
在下文结合附图的对本发明最佳实施例的说明中本发明的上述目的、特点和优点将更加清楚明确。
图1为牛顿法的流程图;
图2为表示牛顿法方程的示意图;
图3为用于分析的网络的一个实施例;
图4为联立法的流程图;
图5为加格尔法的流程图;
图6为控制容积的示意图;
图7为说明现有技术的示意图;
图8为表示普适曲线的示意图;
图9为表示MOS器件的沟道区与电流之间关系的对应关系的示意图;
图10为根据本发明第一实施例的器件模拟的流程图;
图11为表示图10中所示流程过程的示意图;
图12为表示图10中所示流程过程的示意图;
图13为具有带着沟道结构的栅极的MOS器件的示意图;
图14为图13所示的MOS器件的网络的放大图;
图15为表示根据本发明第三实施例的器件模拟方法的流程图;
图16为表示根据本发明第五实施例的器件模拟方法的流程图;
图17为表示根据本发明第七实施例的器件模拟方法的流程图;
图18为表示对n型MOS器件进行器件模拟而得到的从栅极界面沿着深度方向的载流子的密度;
图19为表示对n型MOS器件进行器件模拟而得到的漏极电流与栅极电压之间的特性曲线。
第一实施例
图10为表示根据本发明第一实施例的器件模拟的流程图,图11和图12为表示图10中所示流程过程的示意图。
下面就通过该流程图用如图3中所示的正交网络进行解释。
首先,根据步骤S101的特定边界条件进行分析。
接着,在步骤S102中,把作为在步骤S101中得到的分析结果的载流子密度进行计算,求出在栅极界面的网点(第一网点)处的载流子密度n1与在衬底内部的初始网点(第二网点)的载流子密度n2的比值。
换句话说,这是为了在步骤S103中比较是否在第二网点处的载流子密度n2与在第一网点处的载流了密度n1的比值大于或等于Rlim=0.01(n2/n1≥Rlim)。
在图11中表示出这一状态其中Rlim=niRlim。在图11中,在第二网点处的载流子密度n2大于判断参考载流子密度nlim。
如果在步骤S103中在第二网点的载流子密度n2与第一网点的载流子密度的比值大于或等于Rlim=0.01,则在步骤S104中沿着衬底表面的深度方向查找这样的网点使得在该网点上的载流子密度与在第一网点的载流子密度之比小于Rlim。换句话说,如果该网点为第i网点,则该网点满足ni/nl<Rlim(即:ni<nlim)的条件。
接着,在步骤S105把从第二网点到第(i-1)网点删除,产生一个新的网络。在把如图3所示的正各网中上述网点以及与该网点相连的网边删除之后,就生成新的水平边、垂直边和直角三角形的斜边。
在步骤S106中用新生成的网络和对所述边界条件求解的结果进行分析。
如图12所示,在步骤S103中如果在第二网点的载流子密度n2与在第一网点载流子密度n1之比小于Rlim=0.01,则不再对该网络进行处理并结束分析过程。
这样,可以产生这样的网格使得载流子主要集中于一栅极界面的网点上,而且可以适当计算率表面扩散区的大小。第二实施例
对于第二实施例,在此说明一种把上述方法处理带有非水平的栅极界面的MOS器件,其中的栅极界面具有如图13所示的沟道结构。
对于这种非水平的栅极界面,不能保证分析的准确性,除非使用一个在栅极界面的附近形成平行于该表面的层状形式的网络,这称为边界保护层(表面保护层)[熊代等,对于集成电路一V(NVPADV)的器件和处理的数学模型,第167-170页,1994年;横田和熊代电子、信息和通信工程师协会技术报告(IEICE),第ED94-54卷,第59-66页,1994年;日本特开平161962/95]。
图14中表示在沟道结构底部带有附近边界保护层上,根据图13产生的网络的沟道结构底部的放大视图。
如上文第一实施例所述的方法通过利用具有边界保护层16的网络应用于栅极界面非水平的情况。
换句说说,在图10所示的流程图中,在栅极界面的网点是第一网点,K为大于等于2的整数,而第(K-1)个边界保护层16为第K个网点。然后,在步骤S105的网络重构过程中,边界保护层16的第一层的厚度设为从原边界保护层16的第一层列第(i-1)层的厚度,而边界保护层16,这样边界保护层得到重构(其中i为在步骤S104中找到的网点数)。
这样,即使在栅极界面不水平的情况下,也可以产生这样的网络,使得载流子主要集中于网点处,而且可以适当地计算表面扩散效应的大小。第三实施例
图15为根据本发明第三实施例的器件模拟方法的流程图。
下面就用该流程图根据图3中所示的正交网络进行解释。
首先,在步骤S201中给定初始边界条件,并在步骤202中对该给定的边界条件,并在步骤S202中对该给定的边界条件进行分析。
接着,在步骤S203至S207中按上述第一实施例中所述的方法(图10中的步骤S102至S106)进行处理。在步骤S208中当对所有边界条件的分析完毕后模拟过程随之完成。如果还有要分析的边界条件,则在步骤S209没置下一个边界条件并进入下一个分析过程。
如果在步骤S204的判断结果为在第二网点的载流子密度n1与在第一网点的载流子密度n2的比值小于Rlim=0.01,则不再进行网络处理而进入步骤S208。
这样,即使有一系列边界条件要分析也可以产生这样的网络使得载流子主要集中在栅极界面的网点上,而且可以适当地计算表面扩散效应的大小。第四实施例
对于第四实施例,在此说明一种把上述第三实施例的方法用于处理带有非水平的栅极界面的MOS器件,其中的栅极界面具有如图13所示的沟道结构。
在图15的流程图中,栅极界面的网点为第一网点,K为大于或等于2的整数,第(K-1)层边界保护层16的网点为第K网点。如图15所示,在步骤S206的网络重构过程中,边界保护层16的第一层的厚度为原边界保护层的第一层至第(i-1)层之间的厚度,这样就得到重构的边界保护层16(其中,i为在图15的步骤S205过程中找到的网点数)。
这样,即使对于栅极界面非水平的MOS器件,要对一系列边界条件进行分析也可以产生这样的网络,使得载流子主要集中于栅极界面的网点上,而且可以适当地计算表面扩散效应的大小。第五实施例
图16为根据本发明第五实施例的器件模拟方法的流程图。
下面根据图3所示的正交网络,利用该流程图进行说明。
当要对一系列边界条件进行分析时,用本实施例的方法对阈值进行分析,作为对该系列边界条件分析的预处理,用图10所示的方法对网络进行重构,并用该网络分析这一系列边界条件。
换句话说,对该系列边界条件的分析只要执行一次网络重构过程。
该网络对这一系列边界条件的分析来说应该是足够的,其理由如下:
该阈值电压分析是这样一个过程其中由用户指定一个电流值(阈值电压电流条件在步骤S301中给出),作为表明漏极电流开始流动的判断标准,然后求出在该电流流动时的栅极电压。
换句话说,当栅极上施加阈值电压时晶体管开始导通。
静态电流随着静态电压的增大而增大,而在沟道中流动的载流子被逐渐增强的电场吸引到栅极界面。结果,这时在栅极界面的载流子的密度比在阈值电压状态时的密度大。换句话说,第二网点,处的载流子的密度与第一网点处的载流子密度的比率并不增加。
因此,对于阈值电压状态合适的网络对于更大的静态栅极电压状态来说也是合适,而在这一状态中的电流大于等于阈值电压电流。
下面根据本方法的实施例进行说明。
首先,在步骤S301中对于特定的阀值电压电流条件进行阈值电压分析。
接着,在步骤(S302-S305)执行与第一实施例所述方法相同的过程(图10中的步骤S101-S106)。
用在步骤S306中所获得的网络对一系列边界条件进行分析。
如果对步骤S301中已经知道在第二网点处的载流子密度n2与在第一网点处的载流子密度n1的比值小于Rlim=0.01,则不再重构网络而用在步骤S306中得到的网络对该系列边界条件进行分析。
这样,当要对一系列边界条件进行分析时,只要通过一次网络重构过程就可计算出表面扩散效应的作用。第六实施例
在第六实施例中,对把上述第五实施例中的方法应用于一种栅极界面上带有如图13所示的非水平的沟道结构的栅极的MOS器件的情形进行说明。
在图16的流程图中,栅极界面的网点为第一网点,K为大于或等于2的整数,边界保护层16中的第K-1层的网点为第K网点。在图16中的步骤S305的网络重构过程中,把边界保护层16的第一层的厚度设为从原边界保护层16的第一层至第i-1层之间的厚度,然后进行边界保护层16的重构过程(其中“i”为在图16的步骤S304中所找到的网点数)。
这样,即使对于栅极界面非水平的MOS器件来说,在要分析一系列边界条件时,只通过一次网络重构就可以适当地计算出表面扩散效应的作用。第七实施例
图17展示了本发明第七实施例的器件模拟方法的流程图。
下面根据图3所示的正交网络,用上述流程图进行说明。
在分析一个或多个特定的边界条件时本实施例的方法是关于通过一个网络进行分析的方法,其中在该网络中第一网点与第二网点之间的距离为一个大于或等于3nm而小于或等于10nm的常数(一般为5nm)。换句话说,该方法是关于通过只进行一次网络产生过程以满足上述条件,而不必执行网络重构过程,而对一个或多个边界条件进行分析。
该网络对于一个或多个边界条件的分析来说应当是合适的,其理由如下:
在当今最先进的器件中,栅极氧化膜的厚度可达到10nm或更小,而薄膜技术的发展还在继续。另外,在耗尽层区域(一般为从栅极界面向衬底的深度方向深150nm区间)中的衬底掺杂密度的平均值为1E17[1/cm3],而这一密度区可以更高。
在具有这样薄的栅极氧化膜的器件中,施加的栅极电压产生高强度的垂直电场。另外,当栅极电压加在具有高衬底掺杂密度的器件中,耗尽层的宽度变窄,这又增大了垂直电场的强度。这一状态的产生有两个原因,其中图9所示的两个电容器的平行板之间的空间变窄,从而产生强的垂直电场。
图18为对一个实际向n型MOS器件在栅极电压为2.5伏时的模拟结果,该MOS器件的栅极氧化膜厚度为6.5nm而衬底的掺杂密度约为5E17[1/cm3],图中所示为在衬底深度方向上的载流子密度。
如图18所示的网络中第一网点与第二网点之间的间距为5nm。从图上可见,在第二网点处的载流子密度比第一网点处的载流子密度小两个数量级。
另外,在第一网点与第二网点之间的间距大于10nm的网络中,对耗尽宽度计算的精度下降,从而对阈值电压-衬底电压特性曲线或阈值电压-栅极电压的特性曲线分析的精度也随之下降。因此,第一网点与第二网点之间的距离最好小于10nm。在栅极氧化膜厚度与栅极掺杂密度与这些例子相分离的模拟中,如果栅极氧化膜的厚度为10nm或者更小,而且对底掺杂密度为1E17[1/cm3]或者更多,则通过第一网点与第二网点之间的距离为3nm至10nm之间(一般为5nm)的常数可以得到与图10所示的方法获得的网格等价的网络,该结果可以由经验确定。
例如,根据作为对栅极氧化膜厚度为6.5nm衬底掺杂密度约为5E17[1/cm3]的n型MOS器件模拟的结果的漏极电流-栅极电压特性曲线,可以看出,如图19所示(其中垂直轴表示漏极电流的近似值,其中栅极电压为2.5V时实际侧量值设为1),对于一个第一网点与第二网点的间距为5nm的网络,计算值与实际测量值之间的误差为0.9%,而在图中为两条线,对于第一网点与第二网点之间的距离为1nm的网络来说,计算的电流值与实际电流值相差很大。
由于上述原因,用本方法得到的网络应当认为是适当的。
下面对本发明的方法过程的一个实施例进行说明。
首先,在步骤S401中产生一个第一网点与第二网点之间的距离为3nm至10nm之间常数的网络(一般为5nm)。接着,在步骤S402用该网络对一个或多个边界条件进行分析。这样,当对一个或多个边界条件进行分析时可原封不动地用初始网络进行表面扩散效应的计算。第八实施例
作为第八实施例中,下面说明把上述第七实施例中的方法用于带有图13所示的沟道结构的非水平栅极界面的MOS器件中的情况。
在图17所示的流程图中,在图17的步骤S402中产生的网络中带有作为第一网点的栅极界面网点和作为第二网点的从栅极界面的边界保护层16的纵深方向看的第一层的网点。
这样,当要对一个或多个边界条件进行分析时,对于带有非水平的栅极界面的MOS器件来说可以只用初始网络计算表面扩散效应。
在上文中用特定的术语对本发明的最佳实施例进行了描述,但这种描述只是为了说明本发明的目的,但应理解对本发明所作的变化或修饰而不脱离本发明的权利要求的精神和范围。
Claims (14)
1、一种用于对半导体器件进行数字分析的器件模拟方法,其特征在于包括如下步骤:
对预先给定的边界条件进行分析;
求所述半导体器件的栅极氧化膜与硅衬底之间的交界面的网点(即第一网点)处的载流子密度(第一载流子密度)与从所述栅极氧化膜与所述硅衬底之间的交界面向着硅衬度纵深方向上的第一网点(即第二网点)处的载流子密度的比值;
当所述第二载流子密度与所述第一载流子密度的比值在于预定数值时,从所述第二网点开始向着衬底的纵深方向查找第三网点使得在该网点上的载流子密度与所述第一载流子密度的比值小于所述数值,并在所述第三网点的附近沿着从所述第三网点向所述第二网点的方向查找第四网点;
把从所述第二网点到所述第四网点之间的所有网点删除,重构一个网络再新进行分析。
2、如权利要求1所述的器件模拟方法,其特征在于所述设定数值为0.01。
3、如权利要求1所述的器件模拟方法,其特征在于当对各个边界条件进行分析时,通过依次地设置每个边界条件执行所述的一系列步骤。
4、如权利要求2所述的器件模拟方法,其特征在于当对各个边界条件进行分析时,通过依次地设置每个边界条件执行所述的一系列步骤。
5、一种用于根据各个边界条件对半导体器件进行数字分析的器件模拟方法,其特征在于包括如下步骤:查找这样的栅极电压,使得在该电压的作用下可以得到特定的阈值电流;
对预先给定的边界条件进行分析;
求所述半导体器件的栅极氧化膜与硅衬底之间的交界面的网点(即第一网点)处的载流子密度(第一载流子密度)与深从所述栅极氧化膜与所述硅衬底之间的交界面向着硅衬度纵深方向上的第一网点(即第二网点)处的载流子密度的比值;
当所述第二载流子密度与所述第一载流子密度的比值在于预定数值时,从所述第二网点开始向着衬底的纵深方向查找第三网点使得在该网点上的载流子密度与所述第一载流子密度的比值小于所述数值,并在所述第三网点的附近沿着从所述第三网点向所述第二网点的方向查找第四网点;
把从所述第二网点到所述第四网点之间的所有网点删除,重构一个网络再新进行分析。
6、如权利要求5所述的器件模拟方法,其特征在于所述设定数值为0.01。
7、如权利要求1所述的器件模拟方法,其特征在于如果在所述半导体器件的耗尽层区域中的平均衬底掺杂密度大于预定的平均值,而且栅极氧化膜的厚度小于预定膜的厚度,则产生一个网络使得所述第一网点与所述第二网点之间的距离等于或大于3nm且等于或小于10nm,接着执行所述的一系列步骤。
8、如权利要求2所述的器件模拟方法,其特征在于如果在所述半导体器件的耗尽层区域中的平均衬底掺杂密度大于预定的平均值,而且栅极氧化膜的厚度小于预定膜的厚度,则产生一个网络使得所述第一网点与所述第二网点之间的距离等于或大于3nm且等于或小于10nm,接着执行所述的一系列步骤。
9、如权利要求1所述的器件模拟方法,其特征在于如果在所述半导体器件的耗尽层区域中的平均衬底掺杂密度大于预定的平均值,而且栅极氧化膜的厚度小于预定膜的厚度,则产生一个网络使得所述第一网点与所述第二网点之间的距离是5nm,接着执行所述的一系列步骤。
10、如权利要求2所述的器件模拟方法,其特征在于如果在所述半导体器件的耗尽层区域中的平均衬底掺杂密度大于预定的平均值,而且栅极氧化膜的厚度小于预定膜的厚度,则产生一个网络使得所述第一网点与所述第二网点之间的距离是5nm,接着执行所述的一系列步骤。
11、如权利要求7所述的器件模拟方法,其特征在于所述预定平均值为1.0E17[1/cm3]且所述预定膜的厚度为10nm。
12、如权利要求8所述的器件模拟方法,其特征在于所述预定平均值为1.0E17[1/cm3]且所述预定膜的厚度为10nm。
13、如权利要求9所述的器件模拟方法,其特征在于所述预定平均值为1.0E17[1/cm3]且所述预定膜的厚度为10nm。
14、如权利要求10所述的器件模拟方法,其特征在于所述预定平均值为1.0E17[1/cm3]且所述预定膜的厚度为10nm。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP229453/1997 | 1997-08-26 | ||
JP229453/97 | 1997-08-26 | ||
JP22945397A JP3204300B2 (ja) | 1997-08-26 | 1997-08-26 | デバイスシミュレーション方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1209606A true CN1209606A (zh) | 1999-03-03 |
CN1099085C CN1099085C (zh) | 2003-01-15 |
Family
ID=16892448
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN98117636A Expired - Fee Related CN1099085C (zh) | 1997-08-26 | 1998-08-26 | 器件模拟方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP3204300B2 (zh) |
KR (1) | KR100310622B1 (zh) |
CN (1) | CN1099085C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102036425A (zh) * | 2009-09-27 | 2011-04-27 | 华为技术有限公司 | 基于边界网关的无线网状网络通信方法及设备 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2655125B2 (ja) * | 1994-09-09 | 1997-09-17 | 日本電気株式会社 | デバイスシミュレーション方法 |
JP2734418B2 (ja) * | 1995-08-16 | 1998-03-30 | 日本電気株式会社 | デバイス・シミュレーション方法 |
-
1997
- 1997-08-26 JP JP22945397A patent/JP3204300B2/ja not_active Expired - Fee Related
-
1998
- 1998-08-25 KR KR1019980034504A patent/KR100310622B1/ko not_active IP Right Cessation
- 1998-08-26 CN CN98117636A patent/CN1099085C/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102036425A (zh) * | 2009-09-27 | 2011-04-27 | 华为技术有限公司 | 基于边界网关的无线网状网络通信方法及设备 |
CN102036425B (zh) * | 2009-09-27 | 2014-11-05 | 华为技术有限公司 | 基于边界网关的无线网状网络通信方法及设备 |
Also Published As
Publication number | Publication date |
---|---|
JP3204300B2 (ja) | 2001-09-04 |
CN1099085C (zh) | 2003-01-15 |
JPH1168084A (ja) | 1999-03-09 |
KR100310622B1 (ko) | 2001-12-17 |
KR19990023858A (ko) | 1999-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Miura-Mattausch et al. | HiSIM2: Advanced MOSFET model valid for RF circuit simulation | |
Li et al. | Discrete dopant fluctuations in 20-nm/15-nm-gate planar CMOS | |
Inokawa et al. | A compact analytical model for asymmetric single-electron tunneling transistors | |
Maiti | Introducing Technology Computer-Aided Design (TCAD): Fundamentals, Simulations, and Applications | |
CN1779686A (zh) | 确定缓冲器插入的方法和系统 | |
Dollfus et al. | Effect of discrete impurities on electron transport in ultrashort MOSFET using 3D MC simulation | |
Bufler et al. | Monte Carlo simulation and measurement of nanoscale n-MOSFETs | |
CN1881562A (zh) | 一种自动适应工艺特征尺寸的互连寄生电容提取方法 | |
CN1222023C (zh) | 计算金属氧化物半导体场效应晶体管门限电压的方法 | |
CN1156709C (zh) | 薄膜晶体管的电学性能模型 | |
CN1099085C (zh) | 器件模拟方法 | |
Miura-Mattausch et al. | Physical modeling of the reverse-short-channel effect for circuit simulation | |
CN103324813B (zh) | Mos器件非均匀界面退化电荷的数值模拟方法及系统 | |
Hueting et al. | Analysis of the subthreshold current of pocket or halo-implanted nMOSFETs | |
Schanovsky et al. | On the microscopic limit of the modified reaction-diffusion model for the negative bias temperature instability | |
US6553339B1 (en) | MOSFET simulation method | |
CN1403966A (zh) | 一种用于虚拟多介质电容提取中最优切割数的生成方法 | |
Penzin et al. | Extended Quantum Correction Model Applied to Six-Band ${\bf k}\cdot {\bf p} $ Valence Bands Near Silicon/Oxide Interfaces | |
Silvestri et al. | A low-field mobility model for bulk, ultrathin body SOI and double-gate n-MOSFETs with different surface and channel orientations—Part I: Fundamental principles | |
CN1129086C (zh) | 硅氧化的计算机模拟方法 | |
Roldán et al. | Strained-Si on Si/sub 1-x/Ge/sub x/MOSFET inversion layer centroid modeling | |
JP2013080847A (ja) | 表面ポテンシャルのシミュレーション装置及び表面ポテンシャルのシミュレーションプログラム | |
der Maur | Multiscale approaches for the simulation of optoelectronic devices | |
JP2013232135A (ja) | レイアウト設計装置、レイアウト設計方法およびプログラム | |
Curatola et al. | Detailed modeling of sub-100-nm MOSFETs based on Schro/spl uml/dinger DD per subband and experiments and evaluation of the performance gap to ballistic transport |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
ASS | Succession or assignment of patent right |
Owner name: NEC ELECTRONICS TAIWAN LTD. Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD. Effective date: 20030704 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TR01 | Transfer of patent right |
Effective date of registration: 20030704 Address after: Kanagawa, Japan Patentee after: NEC Corp. Address before: Tokyo, Japan Patentee before: NEC Corp. |
|
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |