CN1206824C - 光纤信号界面电路 - Google Patents

Abstract

本发明为一种不需接收侦测差动信号即可产生连结控制信号的光纤信号界面电路；该光纤信号界面电路包含：一编码器、一输出驱动单元、一输入比较单元、一解码器和一侦测器，编码器对接收到的输出数据编码后，由所述输出驱动单元接收并产生输出差动信号，输入比较单元接收输入差动信号并产生输入信号，解码器接收该输入信号并解码生成输入数据，以及提供解码信号，侦测器接收解码信号，并根据该解码信号产生连结控制信号。

Description

光纤信号界面电路

技术领域

本发明涉及光纤信号接收器，特别是关于可省略侦测差动信号SD的I/O接脚的光纤信号界面电路。

背景技术

图1所示为一般光纤信号接收方块图。如该图所示，当信号接收器在接收光纤信号时，例如100Base-Fx通讯协定信号，必须通过一电信号接收器10接收光电信号转换器11的电信号。光电信号转换器11连接于光纤12、13，并将输出差动信号TxP、TxN转换成输出光信号Tx，且将输入光信号Rx转换成输入差动信号RxP、RxN与侦测差动信号SDP与SDN。电信号接收器10则接收光电信号转换器11所输出的差动信号RxP、RxN、SDP与SDN，并解码成输入数据data_in，同时将输出数据data_out编码成差动信号TxP、TxN，并输出至光电信号转换器11。

图2为一般电信号接收器10有关界面的一部分控制方块图。如该图所示，输出数据data_out经由编码器101编码后，经由输出驱动单元103产生输出差动信号TxP与TxN。输入差动信号RxP、RxN经由输入比较器104产生输入信号，该输入信号经由解码器102解码成输入数据data_in。另外，侦测差动信号SDP与SDN经由输入比较器105产生致能信号(enable signal)，并用来控制解码器102的动作。亦即，当有封包数据输入时，光电信号转换器11会改变侦测差动信号SDP与SDN，使得连结控制信号L_S被致能。所以，解码器102即可根据连结控制信号L_S，将解码数据输出成输入数据。

一般而言，当电信号接收器10所整合的I/O端口越高时，当例16个I/O端口，则该电信号接收器10的晶片的输出入接脚(I/O PAD)也依比例增加。如此，不但无法将该电信号接收器10的晶片小型化(minimize)，亦无法降低制造成本。

发明内容

有鉴于上述问题，本发明的目的是提出一种不需接收侦测差动信号SD即可正确产生连结控制信号的光纤信号界面电路。

本发明的另一目的是提出一种可减少晶片接脚数目的光纤信号界面电路。

为达成上述目的，本发明光纤信号界面电路包含：一编码器、一输出驱动单元、一输入比较单元和一解码器，前述编码器对接收到的输出数据编码后，输入所述输出驱动单元并由其产生输出差动信号，前述输入比较单元接收输入差动信号并产生输入信号，前述解码器接收该输入信号并解码生成一解码信号，并依据一连结控制信号来产生一输入数据，还包括一侦测器，前述侦测器接收前述解码信号，并根据该解码信号是否存在一预定式样来产生前述连结控制信号。

附图说明

图1为已知光纤信号接收方块图；

图2为已知光纤信号界面电路的方块图；

图3所示为应用本发明光纤信号界面电路的光纤信号接收方块图；

图4为本发明光纤信号界面电路的方块图；

图5为图4的侦测器的控制方块图；

图6为图4的侦测器的另一控制方块图。

图号说明：

11光电信号转换器

20电信号接收器

201编码器

202解码器

203输出驱动单元

204输入比较器

205侦视器

51信号产生单元

52计数单元52

53判断单元

54输出单元

具体实施方式

以下参考附图详细说明本发明光纤信号界面电路。

图3所示为应用本发明光纤信号界面电路的光纤信号接收方块图。如该图所示，包含本发明光纤信号界面电路的电信号接收器20将输出差动信号TxP与TxN传送给光电信号转换器11，并从该光电信号转换器11接收输入差动信号RxP、RxN。与已知光纤信号界面电路比较之下(参考图1)，本发明光纤信号界面电路的不同点为不需要接收光电信号转换器11的侦测差动信号SDP与SDN。因此，使用本发明光纤信号界面电路的电信号接收器20的I/O接脚可大为减少。例如以16端口的电信号接收器20为例，使用本发明光纤信号界面电路的电信号接收器20可减少32个I/O接脚。图4所示为本发明光纤信号界面电路的方块图，其中仅显示一个端口的方块图。如该图所示，每一个端口的光纤信号界面电路包含一编码器201、一解码器202、一输出驱动单元203、一输入比较器204、以及一侦测器205。该界面电路的编码器201、解码器202、输出驱动单元203、以及输入比较器204的功能与架构与已知的界面电路(参考图2)的相对应装置的功能与架构相同，不再重复说明。而解码器202除了输入数据data_in外，还提供解码信号RxD。

图4的侦测器205接收解码器202所产生的解码信号RxD，并侦测是否有连续复数个等待信号的式样(pattern)产生。若该侦测器205侦测到连续复数个等待信号的式样，则表示后续的数据为有效封包数据且数据已稳定，因此将连结控制信号L_S致能(enable)。所以，侦测器205所产生的连结控制信号L_S即相当于一般光纤信号界面电路的连结控制信号L_S(参考图2)。解码器202即可根据该连结控制信号L_S产生正确的输入数据data_in。解码器202如何利用连结控制信号L_S产生输入数据data_in为已知技术，不再重复说明。

图5为侦测器205的一实施例的控制方块图，在此实施例中解码信号RxD为100Base-Fx的信号。由于在传输数据封包之前，解码器202会产生复数个等待信号，因此在此实施例中只要侦测到10个连续的等特信号，表示传输的信号稳定可以连结，即将连结控制信号L_S致能。100Base-Fx的信号的等待信号的解码信号RxD为11111，且每个数据封包的传输时间小于2ms。

如图5所示，侦测器205包含一信号产生单元51、计数单元52以及判断单元53。信号产生单元51产生第一参考时脉clock1、以及第二参考时脉clock2，且参考时脉的频率是根据不同的通讯协定来设定。在本实施例100Base-Fx的通讯协定中，第一参考时脉clock1为周期10ms的时脉，第二参考时脉clock2为频率125MHz的时脉。当然，第一参考时脉clock1的频率可略为调整。计数单元52在第一参考时脉clock1的正缘将一撷取信号(Catch signal)清除，并以第二参考时脉clock2作为取样频率取样并计数解码信号RxD是否有50个连续1的情形(亦即10个连续的等待式样)。若计数单元52侦测到解码信号RxD具有50个连续1的情形，则将撷取信号致能(enable)。

判断单元53根据撷取信号与第一参考时脉clock1产生连结控制信号。亦即判断单元53在第一参考时脉Clock1为负缘时，取样撷取信号是否被致能。若撷取信号被致能，则将初步连结控制信号致能，否则将连结控制信号清除。因此，侦测器205即可根据解码信号RxD的等待式样产生连结控制信号L_S，而不需另外接收侦测差动信号。

图6显示侦测器205的另一实施例的控制方块图，该侦测器205’一信号产生单元51、技术单元52、判断单元53、以及输出单元。其中信号产生单元51、技术单元52、判断单元53与图5相同，不再重复描述。该侦测器205’与图5所示侦测器205大致相同，其不同点是为了使连结控制信号L_S能不受杂讯干扰，判断单元53在第一参考时脉clock1为负缘时取样撷取信号的状态后，先产生初步连结信号。接着，由输出单元54利用一第三参考时脉Clock3的正缘(或负缘)来取样初步连结信号，并根据初步连结信号的状态来设定连结控制信号L_S。第三参考时脉Clock3可为周期500us的时脉。

以上虽以实施例说明本发明，但并不因此限定本发明的范围，只要不脱离本发明的要旨，该行业者可进行各种变形或变更。例如上述实施例中，侦测器205虽然在第一参考时脉clock1正缘时清除撷取信号，而在第一参考时脉clock1负缘时取样该撷取信号的状态，当然该侦测器205亦可在第一参考时脉clock1负缘时清除撷取信号，而在第一参考时脉clock1正缘时取样该撷取信号的状态。

Claims (6)

1.一种光纤信号界面电路，包括一编码器、一输出驱动单元、一输入比较单元和一解码器，前述编码器对接收到的输出数据编码后，输入所述输出驱动单元并由其产生一输出差动信号，前述输入比较单元接收一输入差动信号并产生一输入信号，前述解码器接收该输入信号并解码生成一解码信号，并依据一连结控制信号来输出一输入数据，其特征在于：

还包括一侦测器，前述侦测器接收前述解码信号，并侦测该解码信号中是否存在一预定式样来产生前述连结控制信号。

2.如权利要求1所记载的光纤信号界面电路，其特征在于，其中前述侦测器包括：

一信号产生单元，产生第一参考时脉；

一计数单元，输出一撷取信号，并在前述第一参考时脉为正缘时将该撷取信号清除，并开始侦测前述解码信号是否有连续多个等待信号，若侦测到连续多个等待信号，则将该撷取信号致能，其中前述预定式样为连续多个等待信号；以及

一判断单元，在前述第一参考时脉为负缘时，取样前述撷取信号，并根据该撷取信号的逻辑位准设定前述连结控制信号。

3.如权利要求2所记载的光纤信号界面电路，其特征在于：前述侦测器还包括一输出单元，该输出单元接收前述判断单元所输出的连结控制信号，并在一第三参考时脉为正缘或负缘时，输出前述连结控制信号。

4.如权利要求1所记载的光纤信号界面电路，其特征在于，其中所述侦测器包含：

一信号产生单元，产生第一参考时脉；

一计数单元，输出一撷取信号，并在前述第一参考时脉为负缘时将该撷取信号清除，并开始侦测前述解码信号是否有前述预定式样，若侦测到连续多个等待信号，则将该撷取信号致能，其中前述预定式样为连续多个等待信号；以及

一判断单元，在前述第一参考时脉为正缘时，取样前述撷取信号，并根据该撷取信号的逻辑位准设定前述连结控制信号。

5.如权利要求2或4所记载的光纤信号界面电路，其特征在于：其中前述解码信号为100Base-Fx的通讯协定的信号。

6.如权利要求4项所记载的光纤信号界面电路，其特征在于：其中前述计数单元计数到连续50个1的数据时，将前述撷取信号致能。

Images