CN1205544A - 半导体集成电路的故障分析装置及其方法 - Google Patents
半导体集成电路的故障分析装置及其方法 Download PDFInfo
- Publication number
- CN1205544A CN1205544A CN 98103232 CN98103232A CN1205544A CN 1205544 A CN1205544 A CN 1205544A CN 98103232 CN98103232 CN 98103232 CN 98103232 A CN98103232 A CN 98103232A CN 1205544 A CN1205544 A CN 1205544A
- Authority
- CN
- China
- Prior art keywords
- film
- zone
- fault
- detection film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
首先,在清除样片表面的钝化膜之后,用一台检测器将样片表面的定时故障电平数字化。然后,在样片表面的上半圆区滴入聚酰亚胺溶液。接着,再用检测器将形成了聚酰亚胺膜后的样片的定时故障电平数字化。之后,对形成了聚酰亚胺膜之后的定时故障值和形成聚酰亚胺膜之前的定时故障值进行比较。根据比较结果,就可判断出故障区。随后,重复选择性地在含有故障的区域上形成聚酰亚胺膜并判断故障区域的步骤,就可识别出故障区域。
Description
本发明涉及一种半导体集成电路中定时故障的故障分析装置及其方法,特别涉及一种可在短时间内很容易地检测出半导体集成电路中的故障发生区的故障分析装置及其方法。
最近,随着半导体集成电路中布线密度的增加,漂移电容也随之增加。因此,在检测晶片电气特性的分拣过程中,由于定时装置中出现故障,即降低了晶片的合格率。通常,在电气特性的检测中,定时故障的特性是以特殊的测试图形来显示故障的发生。由于晶片的测试图形与上述电性能检测中的被报废的晶片的测试图形相同,当除去晶片表面上的钝化膜时,晶片不报废而当再次在晶片上形成钝化膜时,可以判断出晶片要报废。
假设这类定时故障的发生是通过晶片上钝化膜的存在与否引起在半导体集成电路中使用的金属布线间的漂移电容的改变而造成的,而且,定时故障又引起电路的时间常数的变化。
为了分析有定时故障的非正常晶片,在所要分析的地区形成电容量,并且观察定时是如何偏离的。这种用于分析不合格晶片的方法将在下面详述。首先,在已报废晶片的测试图形中,一位精通电路技术的工程师足以推断出片区中布线的故障发生地,然后,用激光器在可能有故障地区的钝化膜上打一个孔,并在该处设一个探针。进而,当用示波器确认信号已通过该布线时,通过探针就可探测出该故障。如果出现故障的部位用这种探测手段能够检查出来,在该区就形成一个有W(钨)膜的电容电极,实际上该电容就形成了,当用大规模集成电路探测仪判断出故障电平是否降低后,故障分析就可继续进行。
然而,上述的故障分析方法有如下的问题。第一个问题就是在一个批量生产的工厂中,该工程师能够确定是否出现了定时故障,但是该工程师要识别出故障发生的地区以及继续完成故障分析是很困难的。这是由于为了在发生故障的测试图形上设定一个半导体集成电路的故障部位,专家必须即具有电路方面的知识又具有测试图形和电路操作方面的知识。
第二个问题就是在基于测试图形上有故障的前提下,在半导体集成电路故障部位的钝化膜上用激光器打一个孔后,将探针放入到布线上是及其困难的。这是由于当器件作得极精细时,半导体集成电路布线之间的布线宽度和距离小于1μm。
第三个问题就是当检测出故障部位后,在该区设置一个象W膜一类的电极时,在每一个区中要形成W膜需要花1到2个小时的时间。随后,在几个部位形成电容需要超过8小时的时间。这是由于用于形成W膜的装置如:聚焦离子束和聚焦激光束装置是一种真空装置并且需要抽真空的时间。此外,确定形成电容的区域较困难,所以造成了形成W膜的时间延长。其结果,使得在每个区形成W膜的时间需要1到2个小时。
本发明的目的是提供一种半导体集成电路的故障分析装置及其方法,其可缩短识别集成电路中产生定时故障位置的时间,能在极短的时间内进行故障分析,能在初期减少次品的产生,并且能提高生产率。
根据本发明在半导体衬底上形成的半导体电路的故障分析装置,包括一个用于安装所述衬底的晶片放置台,一个用于在半导体的某部位上滴入一种溶液的溶液滴入装置,以便形成介电常数在2到5之间的检测膜,一个安装在该溶液滴入装置上方的显微镜,并且显微镜用于放大半导体衬底的表面图像和一个相对于晶片放置台在水平方向上移动显微镜和溶液滴入装置的移动装置。
这种溶液滴入装置能够根据溶液滴入区域的面积来控制溶液滴入的量。并且溶液滴入装置有一个装有该溶液的筒及一个穿过该溶液筒的针状体。因此,溶液能够沿着该针状体滴入到半导体衬底上。此时,针状体的直径为0.1到1mm。该溶液可以是聚酰亚胺溶液。
根据本发明的半导体集成电路故障分析方法是准备一定量的有相同布线图的小晶片并且在布线图上有钝化膜。然后去掉小晶片上的钝化膜,就可测量出小晶片上的定时故障并将其数字化,在介电常数为2到5的测试膜形成以前就可得到一个定时故障值。在去掉钝化膜后,选择性地在这些小晶片中的一个晶片上形成测试膜。在形成所述的检测膜之后,测量其定时故障并将其数字化,以便获得形成检测膜之后的定时故障值。对比检测膜形成前后的定时故障值,并作如下判断,如果在形成测试膜之后的定时故障值降低了,就可断定形成测试膜的区域内有故障。如果在形成测试膜之后的定时故障值没有降低,则故障存在于没有形成测试膜的区域。此后,选择性地在许多没有被识别过的样片之一上的某一区域形成所述的测试膜。通过上述比较和判断步骤而识别出与有故障的区域一致的区域。在另一样片的区域上,通过交替重复上述比较和判断的步骤以及有选择性地形成测试膜的步骤而识别出失效区。
所述的许多小晶片是指被定义在一块晶片上的许多小晶片的面积。在清除钝化膜后,选择性地在许多小晶片之一上形成测试膜的步骤是指在所述一个样片的1/2表面区域上形成测试膜的步骤。选择性地在与被鉴定出有故障的区域相符的区域上形成测试膜是指在与被鉴定出有故障的区域相符的区域的1/2区域上形成测试膜的步骤。然而,这些区域没有必要是精确的1/2,只是差不多1/2就可以。
该样片有一个输入端和输出端,其获得定时故障值的步骤是向输入端提供电压,测量其输出端输出的实际电压与期望电压值之间的压差的步骤。
该样片有一个输入端和输出端,其获得定时故障值的步骤是在一个预定的时间向输入端输入信号,测量从输出端输出信号的实际时间与期望时间值之间的时间差。该测试膜可以是聚酰亚胺膜。
用一块带有布线图并且在布线图上形成有钝化膜的样片上识别出故障发生区域是可行的。在鉴别出存在有故障的步骤以后,就可得到清除样片上测试膜的步骤。
在本发明中,在一个样片上选择性地形成测试膜以后,比较在测试膜形成前后的被数字化的定时故障电平变化。基于上述比较结果,产生定时故障的区域就可成功地被识别出来。在本发明中,用这种方法,由于不再需要电路知识并且可以通过机械操作而识别出故障区域,操作人员能够很容易地识别出发生故障的地区而与其知识水平无关。在本发明中,由于采用了针状体等结构,所以不再需要用于识别故障产生区的相关电路,即使随着器件的精细程度增加而使布线间的布线宽度及间隔变窄发生故障的区域能够容易的被识别出来。
此外,由于本发明中,该区域被分成两部分,并且重复两分法,用于评估在一个地区上的损坏程度并能够在大约5分钟左右使在每一片上产生测试膜及对故障电平数字化,故障地区的识别过去约需1天左右,现在只需大约70分钟。由此,识别时间故障区所需要的时间被缩短为原工艺的1/7,并且可很容易地以极短的时间到达故障产生区。
图1是根据本发明的具体实例而给出的故障分析装置的示意图;
图2A-2F是以本发明第一实施例的故障分析方法中的步骤而识别出故障位置这一过程的示意图;
图3是本发明第一实施例的故障分析方法的流程图;
图4是本发明第二实施例的故障分析方法的流程图。
下面将参照附图对本发明的最佳实施例进行描述。图1是本发明最佳实施例一种故障分析装置的示意图。参见图1,安置有晶片1的晶片放置台2被安置在基座8上并可沿水平X方向和水平Y方向移动,其Y方向垂直于X方向。在晶片放置台2的上方有一个装有聚酰亚胺溶液的聚酰亚胺筒3,聚酰亚胺筒3有一个细长的尖端和一个以穿过该管的方式安置在其上的针状体7。然后,垂直方向移动针状体7,在需要聚酰亚胺沿着针状体7滴下时,聚酰亚胺筒3内的聚酰亚胺溶液能落在晶片1的特定区域内。
此外,有一个被安装在晶片放置台2上方的显微镜4,并且显微镜能使晶片1的表面图像放大以便通过显微镜来观察。
晶片放置台2能安装直径为125-300mm的晶片1。另外,用显微镜4将聚酰亚胺溶液滴入晶片1内的指定区域,由此在晶片1的指定区域内形成聚酰亚胺膜。
针状体7的直径最好为0.1-1mm。为了能够将聚酰亚胺溶液滴入大于10mm2的区域,针状体7的直径最好为1mm。换句话说,为了将聚酰亚胺溶液滴入晶片1上的大约几个μm2的极窄区域内,针状体7的直径最好为0.1mm。从而,使用装有直径大约0.5mm针状体7的聚酰亚胺筒3则具有400μm2-1mm2的使用区域。
在图1所示的实例中,装有针状体7的聚酰亚胺筒3是作为向晶片1上滴注聚酰亚胺溶液的装置,但是本发明不仅限于此,例如,可以使用一种能喷射微量聚酰亚胺溶液的装置如喷射器。
下面结合图1进一步描述用于半导体集成电路的基于故障分析方法的故障分析装置。图2A-2F是以本发明第一实施例中故障分析方法中的工艺顺序而识别出故障位置的过程示意图,而图3是本发明第一实施例的故障分析方法的流程图。在图2A-图2F中以螺纹线标出用来识别在晶片1上故障产生区而形成的聚酰亚胺薄膜区。为了分析定时故障,有必要在需要分析的区域形成一个电容并且观察时间是如何产生偏差的。因此,将在下面详述识别电容形成位置亦即,定时故障产生的位置的方法。
首先,在发生定时故障的晶片1中,制作出有相同测试图形的约20片故障区(步骤S1)。然后,将故障区上的钝化薄膜清除(步骤S2)。当记录下晶片上的地址后,所有5a-5f片区域内的定时故障电平将被一个大规模集成电路探测器数字化(步骤S3)。显示这一故障电平的数值可以用电压或时间,或其他数值,并且可以采用一种适合这一探测的数字化方法。
数字化该定时故障电平的方法,举例如下,一种方法是记录该片输入部位处的各种电压值并且用一个大规模集成电路探测器测量,以确定是否能从输出部位得到预期的电压值。使用这种方法允许将预期值(电压值)的偏差作为故障电平。此外,还有一种方法是以各种时间形式记录进入该片输入部位处的信号并且用一个大规模集成电路探测器来确定是否这一信号是在预定时间从输出部位处输出的。在这种情况下,来自预期值(时间)的偏差可以被规定为故障电平。
当在一片区域内探测出许多故障产生区域时,首先,识别出在该区作用最大的故障产生区域用于分析故障,并且根据需要识别出下一个故障产生区域。为了在晶片1的该片区域内特定一个故障产生区域,在晶片放置台2上安装晶片1后,例如图2A或图2B所示,使用聚酰亚胺筒3将一定量的聚酰亚胺溶液滴在该片区域5a和该片区域5b的上半圆区域6a或下半圆区域6b上(步骤S4)。此时,由于晶片放置台2是相对衬底8可水平方向移动地安装的,当用显微镜来观察晶片1的表面时,可以通过移动晶片放置台2精确地调节聚酰亚胺溶液滴入区域。然后,使用探测器将形成聚酰亚胺膜后的该片的定时故障电平数字化(步骤S5)。
其后,在该片区域5a的上半圆区域6a中比较用于确定形成聚酰亚胺膜后的定时故障电平是否比形成聚酰亚胺膜前的定时故障电平降低(步骤S6)。用这样的方法,在该片区的金属布线间滴入聚酰亚胺溶液能够改变两个布线间的电容。随后,通过比较该片形成聚酰亚胺膜后的定时故障电平与形成聚酰亚胺膜前的定时故障电平,可以判断形成该区域的聚酰亚胺膜是否有故障。
例如,在步骤S6中,如果形成聚酰亚胺膜后的定时故障电平与形成聚酰亚胺膜前的定时故障电平相比没有降低,这种现象就说明形成该区域的聚酰亚胺膜不含有故障区。随后,回到步骤S4中,在除上半圆区域6a以外的区域内选择性地滴入聚酰亚胺溶液并且进行相同的测定。
如果步骤S6的比较结果显示了在上半圆区域6a上形成的具有聚酰亚胺膜的该片的故障电平被降低了,这种情况说明上半圆区域6a含有故障区,并且由此判断该区域是否被充分识别出来(步骤S7)。在步骤S7中,如果断定对故障产生区域的识别不够充分,则回到步骤S4。即如图2C所示,在下一片区域5C内,在上半圆区域6C的一半内滴入聚酰亚胺溶液。此后,用相同的方法,进行步骤S6的测定和步骤S7的判断以及测定在该片区5d,5e,和5f上的故障区6d,6e和6f如图2D-图2F所示,直到故障产生区域被充分地缩小为止。
将该区域分成两部分并且重复这一两-两分开的方法以便测定在一个区域内的降低值,用这一方法能够在极短的时间内极其容易地找出故障产生区域。例如,准备出20片区域的样区,对于面积大约是16mm2的片区而言可以将故障产生区集中在30μm2内。如果选择了一个一边为2mm长的矩形片区则在17个片区中通过17次测定过程,将识别出故障产生区的范围在30μm2。在这一过程中,由于在每一个地方滴入聚酰亚胺溶液所需要的时间大约为1-3分钟,试验时间是几秒钟,并且,将晶片装入探测器中检测大约需要2分钟,识别出故障区大约需要70分钟。
在识别出故障产生区域后,在故障产生区形成由W膜等构成的电容电极,从而构成这个实际的电容,并且无论故障电平降低与否都可用大规模集成电路探测器来判断,从而识别出这一故障的位置。
图4是根据本发明的第二实施例而给出的故障分析方法的流程图。如果仅准备了一至二个片区(晶片)作为样片,这些样片被确认为有定时故障出现,但却不能向实施例1中那样在许多样片(片区)上成功地形成聚酰亚胺膜。因此,在本实施例中,在清除已经形成的聚酰亚胺膜后,该聚酰亚胺膜可以再次形成。这一过程将在下面详细描述。
首先,准备一块损坏的晶片(步骤S11),不密封这一损坏的晶片(步骤S12)。并且确保这一不密封的晶片已经发生了定时故障(步骤S13)。然后,清除晶片表面上的钝化膜(步骤S14)。其次对已被除去钝化膜的晶片的定时故障电平进行检测和数字化(步骤S15)。
接下来,如图2A-图2B所示,在该片表面的上半圆区或下半圆区滴入聚酰亚胺溶液(步骤S16)。然后,在聚酰亚胺膜成型后,用一种测试仪使该片的定时故障电平数字化(步骤S17)。
此后的步骤与第一实施例相同,比较形成聚酰亚胺膜后的定时故障电平是否比形成聚酰亚胺膜前的定时故障电平降低(步骤S18)。在步骤S18中,如果这一电平降低值不是很明显时,那就意味着形成聚酰亚胺膜的区域不含一块故障区,在除去已成型的聚酰亚胺膜后(步骤S20)返回到步骤S16。
换句话说,如果通过步骤S18的比较,就可以确定在聚酰亚胺膜成型区包含有一块故障区,那么判断是否能完全确认这一故障产生区(步骤S19)。如果这一故障产生区不能完全确认,在除去聚酰亚胺膜后(步骤S20),返回到步骤S16。
在用这种方法识别出故障产生区后,其余的步骤与第一实施例相同,完成故障分析。
在第二实施例中,由于聚酰亚胺膜被再次成型并且在清除已成型的聚酰亚胺膜后故障区被检测出来,即使有许多的样片,但是也仅需一块已损坏的晶片,就能够很容易地被检测出故障区来。作为用于清除聚酰亚胺膜的装置,可使用一种氧等离子体仪。如果在半导体装置的处理过程中选用一种用于清除光刻胶膜的氧等离子体仪,那么就不需要重新准备另一台仪器。例如,当使用一台一千瓦型的氧等离子体仪,聚酰亚胺膜能够在一分钟内被清除,并且检测出该故障区不需要花太长时间。在第一和第二实施例中,通过判断在聚酰亚胺膜成型区是否存在有一个故障区,从而检测出该故障区,而本发明不仅限于该聚酰亚胺膜。例如,一种介电常数在2-5之间的测试膜,就可用上述实施例中相同的方法检测出故障区。然而,由于在半导体设备的加工过程中,聚酰亚胺膜是一种常用的材料,所以聚酰亚胺膜的使用也就排除了使用其他特殊材料的可能性。
Claims (16)
1,一种分析在半导体衬底上形成的半导体集成电路的故障的装置,包括:
一个用于安装所述衬底的晶片层;
一个溶液滴入装置,其将溶液滴在所述的半导体衬底的某个部位上以便形成一个介电常数为2-5的检测膜;
一个安装在所述溶液滴入装置上方的显微镜,该显微镜用于放大所述的半导体衬底的表面图形;
一个可相对于所述的晶片层沿水平方向移动所述的显微镜和溶液滴入装置的机构。
2,根据权利要求1所述的故障分析装置,其所述的溶液滴入装置可根据将要滴入溶液的区域的尺寸来控制所述溶液的滴入量。
3,根据权利要求1所述的故障分析装置,其所述溶液滴入装置包括一个装有所述溶液的溶液筒,和一个安装在溶液筒上并且可穿过该溶液筒的针状体,所述溶液可沿着所述的针状体滴在所述的半导体衬底上。
4,根据权利要求3所述的故障分析装置,其所述针状体的直径为0.1-1mm。
5,根据权利要求1所述的故障分析装置,其所述的溶液是聚酰亚胺溶液。
6,一种半导体集成电路的故障分析方法,包括下列步骤:
准备一些具有相同布线图的样片,并且所述布线上形成有钝化膜;
清除所述样片上的钝化膜;
在清除所述钝化膜后,测量并数字化所述样片的定时故障,以便在形成介电常数为2-5的检测膜之前获得定时故障值;
在清除所述钝化膜后,选择性地在许多样片中的一片上形成所述的检测膜;
在形成所述检测膜之后,测量并数字化所述样片的定时故障,以便获得形成检测膜之后的定时故障值;
对比所述的形成检测膜之前和形成检测膜之后的定时故障值,并且判断如下:如果所述定时故障值在形成所述检测膜后降低了,则故障存在于形成了检测膜的区域,如果所述定时故障值在形成所述检测膜后没有降低,则故障存在于没有形成检测膜的区域;
选择性地在许多没有经过识别的样片之一的某一个区域上形成所述的检测膜,该区域与通过上述比较和判断步骤确定出有故障的区域相符;
用交替地重复上述比较和判断的步骤,以及选择性地在所述另一样片的区域内形成检测膜的步骤来识别故障区。
7,根据权利要求6所述的故障分析方法,其所述的许多小晶片是指被定义在一个晶片内的许多小晶片的面积。
8,根据权利要求6所述的故障分析方法,其所述在清除钝化膜后选择性地在许多样片之一上形成检测膜的步骤是指在所述一个样片的二分之一表面区域上形成检测膜的步骤;所述选择性地在与已被判断为有故障的区域相符的区域上形成检测膜的步骤是指在与已被判断为有故障的区域相符的区域的二分之一区域上形成检测膜的步骤。
9,根据权利要求6所述的故障分析方法,其样片有一个输入部位和一个输出部位,其获得定时故障值的步骤是向输入部位提供电压,测量其输出端输出的实际电压与期望电压值之间的压差的步骤。
10,根据权利要求6所述的故障分析方法,其所述样片有一个输入部位和一个输出部位,其获得定时故障值的步骤是指在一个预定的时间向输入部位输入信号,测量从输出部位输出信号的实际时间与期望时间值之间的时间差。
11,根据权利要求6所述的故障分析方法,其所述的检测膜是聚酰亚胺膜。
12,一种半导体集成电路的故障分析方法,包括如下步:准备一块样片,该样片具有布线图,并且布线图上形成有钝化膜;
清除所述样片上的钝化膜;
清除所述的钝化膜后,测量并数字化所述样片的定时故障,以便在形成介电常数为2-5的检测膜之前获得定时故障值;在清除所述的钝化膜之后,选择性地在所述样片上形成所述的检测膜;
在形成所述的检测膜后,测量并数字化所述样片的定时故障,以便获得形成所述的检测膜之后的定时故障值;
比较形成所述检测膜之前和形成检测膜之后的定时故障值并且判断如下:如果形成检测膜后的定时故障值降低了,则说明故障存在于检测膜形成区域,如果形成检测膜后的定时故障值没有降低,则说明故障存在于没有形成检测膜的区域;
清除所述样片上的检测膜;
选择性在所述样片内的某个区域上形成所述的检测膜,该区域与用所述比较和判断步骤判定为有故障的区域相符;
用重复所述的比较和判定步骤、移动所述测量膜的步骤和选择性地在所述样片上形成所述检测膜的步骤来识别故障区域。
13,根据权利要求12所述的故障分析方法,其
所述的在清除所述的钝化膜后选择性地在所述样片上形成所述检测膜的步骤是指在所述样片的二分之一的区域上形成所述检测膜的步骤,并且
所述选择性的在与已被判定为有故障区域相符合的区域上形成检测膜的步骤是指在被判定为有故障区域的二分之一区域上形成检测膜。
14,根据权利要求12所述的故障分析方法,其样片有一个输入端和一个输出端,其获得定时故障值的步骤是向输入端提供电压,测量其输出端输出的实际电压与期望电压值之间的压差的步骤。
15,根据权利要求12所述的故障分析方法,其所述样片有一个输入部位和一个输出部位,其获得定时故障值的步骤是指在一个预定的时间向输入部位输入信号,测量从输出部位输出信号的实际时间与期望时间值之间的时间差。
16,根据权利要求12所述的故障分析方法,其所述的检测膜是聚酰亚胺膜。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 98103232 CN1205544A (zh) | 1997-06-26 | 1998-06-26 | 半导体集成电路的故障分析装置及其方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP170400/97 | 1997-06-26 | ||
CN 98103232 CN1205544A (zh) | 1997-06-26 | 1998-06-26 | 半导体集成电路的故障分析装置及其方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1205544A true CN1205544A (zh) | 1999-01-20 |
Family
ID=5217809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 98103232 Pending CN1205544A (zh) | 1997-06-26 | 1998-06-26 | 半导体集成电路的故障分析装置及其方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1205544A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100418195C (zh) * | 2003-07-15 | 2008-09-10 | 控制系统化公司 | 故障分析方法及系统 |
CN1585925B (zh) * | 2002-09-06 | 2010-05-26 | 索尼株式会社 | 图形用户界面应用程序开发支持设备和方法 |
-
1998
- 1998-06-26 CN CN 98103232 patent/CN1205544A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1585925B (zh) * | 2002-09-06 | 2010-05-26 | 索尼株式会社 | 图形用户界面应用程序开发支持设备和方法 |
CN100418195C (zh) * | 2003-07-15 | 2008-09-10 | 控制系统化公司 | 故障分析方法及系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5023453A (en) | Apparatus for preparation and observation of a topographic section | |
US6445199B1 (en) | Methods and apparatus for generating spatially resolved voltage contrast maps of semiconductor test structures | |
US6771806B1 (en) | Multi-pixel methods and apparatus for analysis of defect information from test structures on semiconductor devices | |
KR100775437B1 (ko) | 패턴검사장치및그방법 | |
US6633174B1 (en) | Stepper type test structures and methods for inspection of semiconductor integrated circuits | |
JP3874996B2 (ja) | デバイス検査方法および装置 | |
US6636064B1 (en) | Dual probe test structures for semiconductor integrated circuits | |
US6867606B2 (en) | Multiple directional scans of test structures on semiconductor integrated circuits | |
US6433561B1 (en) | Methods and apparatus for optimizing semiconductor inspection tools | |
JP3577839B2 (ja) | 不良検査方法および装置 | |
US5561293A (en) | Method of failure analysis with CAD layout navigation and FIB/SEM inspection | |
US6509197B1 (en) | Inspectable buried test structures and methods for inspecting the same | |
US20070111342A1 (en) | Chemical mechanical polishing test structures and methods for inspecting the same | |
US20030096436A1 (en) | Test structures and methods for inspection of semiconductor integrated circuits | |
US20020187582A1 (en) | Inspectable buried test structures and methods for inspecting the same | |
US6524873B1 (en) | Continuous movement scans of test structures on semiconductor integrated circuits | |
JPH04342153A (ja) | 合焦型イオンビームシステムでのic修正 | |
JP2002083849A (ja) | 半導体デバイス検査装置 | |
US6566654B1 (en) | Inspection of circuit patterns for defects and analysis of defects using a charged particle beam | |
JP2002083850A (ja) | デバイス検査装置および検査方法 | |
US6261843B1 (en) | Test pattern for monitoring metal corrosion on integrated circuit wafers | |
JP2005333128A (ja) | プローブパッド、半導体素子の搭載された基板、半導体素子検査方法及び半導体素子テスター | |
WO2001080304A2 (en) | Improved test structures and methods for inspecting and utilizing the same | |
CN1205544A (zh) | 半导体集成电路的故障分析装置及其方法 | |
JP2000223385A (ja) | 電子デバイスの品質管理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
ASS | Succession or assignment of patent right |
Owner name: NEC ELECTRONICS TAIWAN LTD. Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD. Effective date: 20030604 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20030604 Address after: Kawasaki, Kanagawa, Japan Applicant after: NEC Corp. Address before: Tokyo, Japan Applicant before: NEC Corp. |
|
AD01 | Patent right deemed abandoned | ||
C20 | Patent right or utility model deemed to be abandoned or is abandoned |