CN118672339A - 自偏置电路及芯片 - Google Patents

Abstract

本发明提供一种自偏置电路及芯片，包括：启动模块，在使能信号跳变为有效状态时为自偏置模块提供启动信号，并在自偏置模块启动后停止工作；自偏置模块，当启动信号有效时通过电流镜自举及负反馈产生一与电源无关且温度系数可控的偏置电流，并基于偏置电流镜像得到偏置基准源。本发明中同一组电流镜中各MOS管的源极电位相同，避免体效应的影响，计算值与实际值的误差小，准确性高；产生的基准电压和基准电流随电源变化不敏感；可通过合理设置电流镜镜像比值和电阻的阻值，来获得低温漂的基准电压和基准电流；电路结构简单，稳定速度快，使能信号关闭后静态功耗为零，可用于给时钟、运放等电路提供偏置。

Description

自偏置电路及芯片

技术领域

本发明涉及集成电路设计领域，特别是涉及一种自偏置电路及芯片。

背景技术

自偏置电路是模拟、数字和混合信号系统芯片中最基本、最重要的模块之一，主要为电路中其它器件提供偏置，使其工作在器件的特定区域，实现电路的预设功能。偏置电路必须保证被偏置的电路在工艺、温度和电源电压发生变化后仍然能工作在可以接受的工作区，同时不能给电路带来明显的额外功耗。因此设计一款性能优异的偏置电路至关重要。

如图1所示为传统的自偏置电流基准源1，包括电阻R、MOS管M1、M2、M3、M4及M5，MOS管M1与M2构成电流镜结构，MOS管M3与M4构成电流镜结构，MOS管M5作为输出管，电阻R连接在MOS管M2的源极；它的原理是通过反馈系数小于1的正反馈来产生一个对电源电压不敏感的基准电流IOUT，但该基准电流仍旧和晶体管的工艺系数、电阻和尺寸有关。具体可表示为：

式中，μ_n及C_ox为工艺常数，(W/L)_N为MOS管M1的宽长比，K为MOS管M2与M1的宽长比的比例系数。

上述偏置电流源存在以下问题：

1)在计算中假设MOS管M1和M2的阈值相等，而实际上MOS管M1和M2的源极位于不同电位，由于体效应的存在，阈值不相等，因此计算会有误差。

2)输出电流I_OUT随温度变化十分大，较大的正温度系数使得其应用受限。

3)计算时忽略沟道调制效应，计算值表现出较小的电源依赖性，而输出电流I_OUT的实测值与计算值偏离较大，基准电流对电源电压变化敏感。

因此，如何获得对电源电压不敏感、温度系数较小的自偏置电路，已成为本领域技术人员亟待解决的问题之一。

应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种自偏置电路及芯片，用于解决现有技术中自偏置电路对电源电压敏感、温度系数较大等问题。

为实现上述目的及其他相关目的，本发明提供一种自偏置电路，所述自偏置电路至少包括：

启动模块及自偏置模块；

所述启动模块接收使能信号，在所述使能信号跳变为有效状态时为所述自偏置模块提供启动信号，并在所述自偏置模块启动后停止工作；

所述自偏置模块连接于所述启动模块的输出端，当所述启动信号有效时通过电流镜自举及负反馈产生一与电源无关且温度系数可控的偏置电流，并基于所述偏置电流镜像得到偏置基准源。

可选地，所述自偏置模块包括自举单元、负反馈单元及输出单元；

所述自举单元接收所述使能信号及所述启动信号，当所述使能信号及所述启动信号均有效时产生与电源无关的偏置电流；

所述负反馈单元连接所述自举单元，基于所述自举单元的输出信号产生所述自举单元的负反馈信号，以确定所述偏置电流的值并调整所述偏置电流的温度系数；

所述输出单元连接所述自举单元，基于所述偏置电流产生所述偏置基准源。

更可选地，所述自举单元包括第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第一使能开关及第二使能开关；

所述第一NMOS管的源极接地，栅极接收所述启动信号，漏极连接所述第一PMOS管的漏极；

所述第一PMOS管的源极连接电源电压，栅极与漏极连接；

所述第二PMOS管的源极连接所述电源电压，栅极连接所述第一PMOS管的栅极，漏极连接所述第二NMOS管的漏极；

所述第二NMOS管的栅极与漏极连接并连接所述第一NMOS管的栅极，源极接地；

所述第一使能开关串联于所述第一PMOS管与所述第一NMOS管的漏极之间，或串联于所述第二PMOS管与所述第二NMOS管的漏极之间；当所述使能信号有效时所述第一使能开关导通，当所述使能信号无效时所述第一使能开关断开；

所述第二使能开关受控于所述使能信号，当所述使能信号无效时拉高所述第一PMOS管及所述第二PMOS管的栅极电压，或者当所述使能信号无效时拉低所述第一NMOS管及所述第二NMOS管的栅极电压。

更可选地，所述负反馈单元包括第三PMOS管、第三NMOS管及第一电阻；

所述第三PMOS管的源极连接所述电源电压，栅极连接所述第一PMOS管的栅极，漏极连接所述第一电阻的第一端；所述第一电阻的第二端接地，用于调节温度系数；

所述第三NMOS管的源极接地，栅极连接所述第一电阻的第一端，漏极连接所述第二NMOS管的漏极。

更可选地，所述输出单元包括第四PMOS管，所述第四PMOS管的源极连接所述电源电压，栅极连接所述第一PMOS管的栅极，漏极输出所述偏置基准源。

更可选地，所述启动模块包括第五PMOS管、第六PMOS管及第三使能开关；

所述第三使能开关的第一端接地，第二端连接所述第五PMOS管的栅极；当所述使能信号有效时所述第三使能开关导通，当所述使能信号无效时所述第三使能开关断开；

所述第五PMOS管的源极连接电源电压，漏极输出所述启动信号；所述第六PMOS管的源极连接所述电源电压，栅极连接所述偏置电流对应的电压信号，漏极连接所述第五PMOS管的栅极。

更可选地，所述启动模块还包括第四使能开关；所述第四使能开关的第一端连接所述电源电压，第二端连接所述第五PMOS管的栅极；当所述使能信号有效时所述第四使能开关断开，当所述使能信号无效时所述第四使能开关导通。

更可选地，所述自举单元包括第四NMOS管、第五NMOS管、第七PMOS管、第八PMOS管、第五使能开关及第六使能开关；

所述第七PMOS管的源极连接电源电压，栅极接收所述启动信号，漏极连接所述第四NMOS管的漏极；

所述第四NMOS管的源极接地，栅极与漏极连接；

所述第五NMOS管的源极接地，栅极连接所述第四NMOS管的栅极，漏极连接所述第八PMOS管的漏极；

所述第八PMOS管的栅极与漏极连接并连接所述第七PMOS管的栅极，源极连接所述电源电压；

所述第五使能开关串联于所述第七PMOS管与所述第四NMOS管的漏极之间，或串联于所述第八PMOS管与所述第五NMOS管的漏极之间；当所述使能信号有效时所述第五使能开关导通，当所述使能信号无效时所述第五使能开关断开；

所述第六使能开关受控于所述使能信号，当所述使能信号无效时拉高所述第七PMOS管及所述第八PMOS管的栅极电压，或者当所述使能信号无效时拉低所述第四NMOS管及所述第五NMOS管的栅极电压。

更可选地，所述负反馈单元包括第六NMOS管、第九PMOS管及第二电阻；

所述第六NMOS管的源极接地，栅极连接所述第四NMOS管的栅极，漏极连接所述第二电阻的第一端；所述第二电阻的第二端连接所述电源电压，用于调节温度系数；

所述第九PMOS管的源极连接所述电源电压，栅极连接所述第二电阻的第一端，漏极连接所述第八PMOS管的漏极。

更可选地，所述输出单元包括第七NMOS管，所述第七NMOS管的源极接地，栅极连接所述四NMOS管的栅极，漏极输出所述偏置基准源。

更可选地，所述启动模块包括第八NMOS管、第九NMOS管及第七使能开关；

所述第七使能开关的第一端连接电源电压，第二端连接所述第八NMOS管的栅极；当所述使能信号有效时所述第七使能开关导通，当所述使能信号无效时所述第七使能开关断开；

所述第八NMOS管的源极接地，漏极输出所述启动信号；所述第九NMOS管的源极接地，栅极连接所述偏置电流对应的电压信号，漏极连接所述八NMOS管的栅极。

更可选地，所述启动模块还包括第八使能开关；所述第八使能开关的第一端接地，第二端连接所述第八NMOS管的栅极；当所述使能信号有效时所述第八使能开关断开，当所述使能信号无效时所述第八使能开关导通。

为实现上述目的及其他相关目的，本发明还提供一种芯片，所述芯片至少包括上述自偏置电路。

如上所述，本发明的自偏置电路及芯片，具有以下有益效果：

1、本发明的自偏置电路及芯片中同一组电流镜中各MOS管的源极电位相同，避免体效应的影响，计算值与实际值的误差小，准确性高。

2、本发明的自偏置电路及芯片中产生的基准电压和基准电流随电源变化不敏感。

3、本发明的自偏置电路及芯片可通过合理设置电流镜镜像比值和电阻的阻值，来获得低温漂的基准电压和基准电流。

4、本发明的自偏置电路及芯片的电路结构简单，稳定速度快，使能信号关闭后静态功耗为零，可用于给时钟、运放等电路提供偏置。

附图说明

图1显示为现有技术中的自偏置电流基准源的电路结构示意图。

图2显示为本发明的自偏置电路的一种结构示意图。

图3显示为本发明的自偏置电路的另一种结构示意图。

元件标号说明

1 自偏置电流基准源

2 自偏置电路

21 启动模块

211 第三使能开关

212 第四使能开关

213 第七使能开关

22 自偏置模块

221 自举单元

221a 第一使能开关

221b 第二使能开关

221c 第五使能开关

221d 第六使能开关

222 负反馈单元

223 输出单元

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图2～图3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例一

如图2所示，本实施例提供一种自偏置电路2，所述自偏置电路2包括：

启动模块21及自偏置模块22。

如图2所示，所述启动模块21接收使能信号EN，在所述使能信号EN跳变为有效状态时为所述自偏置模块22提供启动信号，并在所述自偏置模块22启动后停止工作。

具体地，在本实施例中，所述启动模块21包括第五PMOS管MP5、第六PMOS管MP6及第三使能开关211。所述第三使能开关211的第一端接地GND，第二端连接所述第五PMOS管MP5的栅极，当所述使能信号EN有效时所述第三使能开关211导通，当所述使能信号EN无效时所述第三使能开关211断开。如图2所示，在本示例中，所述第三使能开关211包括NMOS开关管MN10及第三电阻R3(所述第三电阻R3用于调节电流)；所述NMOS开关管MN10的源极接地GND，栅极接收所述使能信号EN，漏极经由所述第三电阻R3连接所述第五PMOS管MP5的栅极。在另一示例中，所述第三使能开关211包括NMOS倒比管(图中未显示)，所述NMOS倒比管的源极接地，栅极接收所述使能信号EN，漏极连接所述第五PMOS管MP5的栅极。所述第五PMOS管MP5的源极连接所述电源电压VDD，漏极输出所述启动信号。所述第六PMOS管MP6的源极连接所述电源电压VDD，栅极连接偏置电流I_BIAS对应的电压信号(即为图2中第一PMOS管、第二PMOS管、第三PMOS管及第四PMOS管的栅极)，漏极连接所述第五PMOS管MP5的栅极。

具体地，作为本发明的另一种实现方式，所述启动模块21还包括第四使能开关212。所述第四使能开关212的第一端连接所述电源电压VDD，第二端连接所述第五PMOS管MP5的栅极；当所述使能信号EN有效时所述第四使能开关212断开，当所述使能信号EN无效时所述第四使能开关212导通。作为示例，所述第四使能开关212采用第十PMOS管MP10实现，所述第十PMOS管MP10的源极连接所述电源电压VDD，漏极连接所述第五PMOS管MP5的栅极，栅极接收所述使能信号EN。

需要说明的是，任意能在所述使能信号EN有效时控制所述启动模块21产生所述启动信号，并在所述使能信号EN无效时关断所述启动模块21的电路结构均适用于本发明的所述第三使能开关211及所述第四使能开关212，在此不一一赘述。

如图2所示，所述自偏置模块22连接于所述启动模块21的输出端，当所述启动信号有效时通过电流镜自举及负反馈产生一与电源无关且温度系数可控的偏置电流I_BIAS，并基于所述偏置电流I_BIAS镜像得到偏置基准源IOUT。在本实施例中，所述自偏置模块22包括自举单元221、负反馈单元222及输出单元223。

具体地，所述自举单元221接收所述使能信号EN及所述启动信号，当所述使能信号EN及所述启动信号均有效时产生与电源无关的偏置电流I_BIAS。需要说明的是，任意能基于所述使能信号及所述启动信号自举产生与电源无关的偏置电流I_BIAS的电路结构均适用于本发明。

更具体地，如图2所示，作为示例，所述自举单元221包括第一NMOS管MN1、第二NMOS管MN2、第一PMOS管MP1、第二PMOS管MP2、第一使能开关221a及第二使能开关221b。所述第一NMOS管MN1的源极接地GND，栅极接收所述启动信号，漏极连接所述第一PMOS管MP1的漏极。所述第一PMOS管MP1的源极连接所述电源电压VDD，栅极与漏极连接。所述第二PMOS管MP2的源极连接所述电源电压VDD，栅极连接所述第一PMOS管MP1的栅极，漏极连接所述第二NMOS管MN2的漏极。所述第二NMOS管MN2的栅极与漏极连接并连接所述第一NMOS管MN1的栅极，源极接地GND。所述第一使能开关221a串联于所述第一PMOS管MP1与所述第一NMOS管MN1的漏极之间，或串联于所述第二PMOS管MP2与所述第二NMOS管MN2的漏极之间；当所述使能信号EN有效时所述第一使能开关221a导通，当所述使能信号EN无效时所述第一使能开关221a断开；在本示例中，所述第一使能开关221a包括第十一PMOS管MP11及第一反相器not1；所述第十一PMOS管MP11的漏极连接所述第一NMOS管MN1的漏极，源极连接所述第一PMOS管MP1的漏极，栅极连接所述第一反相器not1的输出端；所述第一反相器not1的输入端连接所述使能信号EN。所述第二使能开关221b受控于所述使能信号EN，当所述使能信号EN无效时拉高所述第一PMOS管MP1及所述第二PMOS管MP2的栅极电压，或者当所述使能信号EN无效时拉低所述第一NMOS管MN1及所述第二NMOS管MN2的栅极电压；在本示例中，所述第二使能开关221b采用第十二PMOS管MP12实现；所述第十二PMOS管MP12的源极连接所述电源电压VDD，漏极连接所述第一PMOS管MP1及所述第二PMOS管MP2的栅极，栅极接收所述使能信号EN；在实际使用中也可采用NMOS管接收所述使能信号EN的反信号，以拉低所述第一NMOS管MN1及所述第二NMOS管MN2的栅极电压。任意能在所述使能信号EN无效时关断所述自举单元221的电路结构均适用于本发明的所述第一使能开关221a及所述第二使能开关221b，在此不一一赘述。其中，所述第一NMOS管MN1、所述第二NMOS管MN2、所述第一PMOS管MP1及所述第二PMOS管MP2构成电流镜自举电路，用于产生与电源无关的偏置电流I_BIAS，此时，所述偏置电流I_BIAS的数值不确定。

具体地，所述负反馈单元222连接所述自举单元221，基于所述自举单元221的输出信号产生所述自举单元的负反馈信号，以确定所述偏置电流I_BIAS的值并调整所述偏置电流I_BIAS的温度系数。需要说明的是，任意能产生所述负反馈信号，并基于所述负反馈信号确定所述偏置电流I_BIAS的值并调整温度系数的电路结构均适用于本发明。

更具体地，如图2所示，作为示例，所述负反馈单元包括第三PMOS管MP3、第三NMOS管MN3及第一电阻R1。所述第三PMOS管MP3的源极连接所述电源电压VDD，栅极连接所述第一PMOS管MP1的栅极，漏极连接所述第一电阻R1的第一端。所述第一电阻R1的第二端接地GND，用于调节温度系数。所述第三NMOS管MN3的源极接地GND，栅极连接所述第一电阻R1的第一端，漏极连接所述第二NMOS管MN2的漏极。其中，所述自举单元221在所述负反馈信号的作用下使所述偏置电流I_BIAS的值确定为一个定值，同时，通过合理的设置所述第一电阻R1的阻值和电阻温度系数调节所述偏置电流I_BIAS的温度系数，实现温度系数可控，进而得到低温漂(甚至与温度无关)的偏置电流I_BIAS。

需要说明的是，考虑到实际工艺的偏差，所述第三PMOS管MP3及所述第一电阻R1可根据实际偏差值进行修调，在此不一一赘述。

具体地，所述输出单元223连接所述自举单元221，基于所述偏置电流I_BIAS产生所述偏置基准源IOUT。需要说明的是，任意能对所述偏置电流I_BIAS进行比例放大进而得到所述偏置基准源IOUT的电路结构均适用于本发明。

更具体地，如图2所示，作为示例，所述输出单元223包括第四PMOS管MP4；所述第四PMOS管MP4的源极连接所述电源电压VDD，栅极连接所述第一PMOS管MP1的栅极，漏极输出所述偏置基准源IOUT。

如图2所示，在本实施例中，所述第一PMOS管MP1、所述第二PMOS管MP2、所述第三PMOS管MP3、所述第四PMOS管MP4为尺寸相同的PMOS管，并联个数不同，个数比设定为1：K：M：N，构成电流镜结构；在实际使用中所述第一PMOS管MP1、所述第二PMOS管MP2、所述第三PMOS管MP3、所述第四PMOS管MP4也可设置为分别对应一个PMOS管，各PMOS管的宽长比的比值满足1：K：M：N即可。作为示例，K、M、N为大于1的实数，在实际使用中，K、M、N也可以小于1，也可以为分数，在此不一一赘述。

如图2所示，在本实施例中，所述第一NMOS管MN1与所述第二NMOS管MN2为尺寸相同的NMOS管，并联个数不同，个数比设定为1：X，构成电流镜结构；在实际使用中所述第一NMOS管MN1与所述第二NMOS管MN2也可设置为分别对应一个NMOS管，各NMOS管的宽长比的比值满足1：X即可。作为示例，X为大于1的实数，在实际使用中，X也可以小于1，也可以为分数，在此不一一赘述。需要说明的是，K>X，具体数值可根据需要设定。

如图2所示，本实施例的启动模块21的工作原理如下：

所述使能信号EN跳变为高电平(有效)时，所述第十NMOS管MN10导通，所述第十PMOS管MP10关断，所述第十NMOS管MN10及所述第三电阻R3将所述第五PMOS管MP5的栅极电压拉低，所述第五PMOS管MP5导通并输出有效的启动信号(此时为高电平)，所述启动信号控制所述自偏置模块22开始工作。当所述自偏置模块22中形成所述偏置电流I_BIAS后，所述第六PMOS管MP6导通，由于所述第六PMOS管MP6的上拉能力大于所述第十NMOS管MN10与所述第三电阻R3的下拉能力，因此，所述第五PMOS管MP5的栅极电压被拉高，所述第五PMOS管MP5关断，进而完成启动。

所述使能信号EN跳变为低电平(无效)时，所述第十NMOS管MN10关断，所述第十PMOS管MP10导通，所述第五PMOS管MP5的栅极电压被拉高，所述第五PMOS管MP5关断，所述启动模块21停止工作，不给电路增加静态功耗。

如图2所示，本实施例的自偏置模块22的工作原理如下：

所述使能信号EN跳变为高电平(有效)时，所述第十一PMOS管MP11导通，所述第十二PMOS管MP12关断，所述自偏置模块22开始工作；当接收到所述启动模块21产生的有效启动信号后，所述第一NMOS管MN1、所述第二NMOS管MN2、所述第一PMOS管MP1及所述第二PMOS管MP2产生与电源无关的电流I_BIAS，再通过所述第一PMOS管MP1与所述第三PMOS管MP3的镜像产生镜像倍数为M的电流，即，流过所述第一电阻R1的电流I_R1＝M*I_BIAS，所述第一电阻R1两端的电压记为第一基准电压VREF1，因此得到如下关系式：

按照电流镜的比例关系可得，所述第二PMOS管MP2的源漏电流为K*I_BIAS，所述第二NMOS管MN2的源漏电流为X*I_BIAS，所述第二PMOS管MP2的源漏电流等于所述第二NMOS管MN2与所述第三NMOS管MN3的源漏电流之和，因此，对于所述第三NMOS管MN3的源漏电流为K*I_BIAS-X*I_BIAS，由此可得：

因此，

其中，V_THN为所述第三NMOS管MN3的阈值电压；由此可见，所述第一基准电压VREF1是一个与电源VDD无关的变量，因此，所述偏置电流I_BIAS也与电源无关，再通过所述第一电阻R1的设置(阻值及温度系数)即可调节所述偏置电流I_BIAS与所述第一基准电压VREF1的温度系数，进而得到与电源及温度无关(或低温漂)的基准电流IOUT(为N*I_BIAS)。

所述使能信号EN跳变为低电平时，所述第十一PMOS管MP11关断，所述第十二PMOS管MP12导通，所述自偏置模块22中电源到地通路被断开，不给电路增加静态功耗。

实施例二

如图3所示，本实施例提供一种自偏置电路2，与实施例一的不同之处在于，本实施例采用的晶体管类型与实施例一相反。

如图3所示，在本实施例中，所述启动模块21包括所述启动模块21包括第八NMOS管MN8、第九NMOS管MN9及第七使能开关213。所述第七使能开关213的第一端连接所述电源电压VDD，第二端连接所述第八NMOS管MN8的栅极；当所述使能信号EN有效时所述第七使能开关213导通，当所述使能信号EN无效时所述第七使能开关213断开。如图3所示，在本示例中，所述第七使能开关213包括PMOS倒比管MP15及第三反相器not3，所述PMOS倒比管MP15的源极连接所述电源电压VDD，栅极通过所述第三反相器not3接收所述使能信号EN的反信号，漏极连接所述第八NMOS管MN8的栅极。在另一示例中，所述第七使能开关213包括PMOS开关管及第五电阻(图中未显示)，所述PMOS开关管的源极连接所述电源电压VDD，栅极接收所述使能信号EN的反信号，漏极经由所述第五电阻连接所述第八NMOS管MN8的栅极。所述第八NMOS管MN8的源极接地GND，漏极输出所述启动信号。所述第九NMOS管MN9的源极接地GND，栅极连接所述偏置电流I_BIAS对应的电压信号(即为图3中第四NMOS管、第五NMOS管、第六NMOS管及第七NMOS管的栅极)，漏极连接所述八NMOS管MN8的栅极。

如图3所示，作为本发明的另一种实现方式，所述启动模块21还包括第八使能开关(图中未显示)；所述第八使能开关的第一端接地GND，第二端连接所述第八NMOS管MN8的栅极；当所述使能信号EN有效时所述第八使能开关断开，当所述使能信号EN无效时所述第八使能开关导通。作为示例，所述第八使能开关可采用NMOS管实现。

如图3所示，作为本发明的另一种实现方式，所述第八NMOS管MN8的源极通过第四电阻R4接地GND，以抬高所述第八NMOS管MN8的源极电压，进而更容易关断所述第八NMOS管MN8。

如图3所示，在本实施例中，所述自举单元221包括第四NMOS管MN4、第五NMOS管MN5、第七PMOS管MP7、第八PMOS管MP8、第五使能开关221c及第六使能开关221d。所述第七PMOS管MP7的源极连接所述电源电压VDD，栅极接收所述启动信号，漏极连接所述第四NMOS管MN4的漏极。所述第四NMOS管MN4的源极接地GND，栅极与漏极连接。所述第五NMOS管MN5的源极接地GND，栅极连接所述第四NMOS管MN4的栅极，漏极连接所述第八PMOS管MP8的漏极。所述第八PMOS管MP8的栅极与漏极连接并连接所述第七PMOS管MP7的栅极，源极连接所述电源电压VDD。所述第五使能开关221c串联于所述第七PMOS管MP7与所述第四NMOS管MN4的漏极之间，或串联于所述第八PMOS管MP8与所述第五NMOS管MN5的漏极之间；当所述使能信号EN有效时所述第五使能开关221c导通，当所述使能信号EN无效时所述第五使能开关221c断开；在本示例中，所述第五使能开关221c包括第十三PMOS管MP13及第二反相器not2；所述第十三PMOS管MP13的漏极连接所述第五NMOS管MN5的漏极，源极连接所述第八PMOS管MP8的漏极，栅极连接所述第二反相器not2的输出端；所述第二反相器not2的输入端连接所述使能信号EN。所述第六使能开关221d受控于所述使能信号EN，当所述使能信号EN无效时拉高所述第七PMOS管MP7及所述第八PMOS管MP8的栅极电压，或者当所述使能信号EN无效时拉低所述第四NMOS管MN4及所述第五NMOS管MN5的栅极电压；在本示例中，所述第六使能开关221d采用第十四PMOS管MP14实现；所述第十四PMOS管MP14的源极连接所述电源电压VDD，漏极连接所述第七PMOS管MP7及所述第八PMOS管MP8的栅极，栅极接收所述使能信号EN；在实际使用中也可采用NMOS管接收所述使能信号EN的反信号，以拉低所述第四NMOS管MN4及所述第五NMOS管MN5的栅极电压。任意能在所述使能信号EN无效时关断所述自举单元221的电路结构均适用于本发明的所述第五使能开关221c及所述第六使能开关221d，在此不一一赘述。其中，所述第四NMOS管MN4、所述第五NMOS管MN5、所述第七PMOS管MP7及所述第八PMOS管MP8构成电流镜自举电路。

如图3所示，在本实施例中，所述负反馈单元包括第六NMOS管MN6、第九PMOS管MP9及第二电阻R2。所述第六NMOS管MN6的源极接地GND，栅极连接所述第四NMOS管MN4的栅极，漏极连接所述第二电阻R2的第一端。所述第二电阻R2的第二端连接所述电源电压VDD，用于调节温度系数。所述第九PMOS管MP9的源极连接所述电源电压VDD，栅极连接所述第二电阻R2的第一端，漏极连接所述第八PMOS管MP8的漏极。

需要说明的是，考虑到实际工艺的偏差，所述第六NMOS管MN6及所述第二电阻R2可根据实际偏差值进行修调，在此不一一赘述。

如图3所示，在本实施例中，所述输出单元223包括第七NMOS管MN7。所述第七NMOS管MN7的源极接地GND，栅极连接所述四NMOS管MN4的栅极，漏极输出所述偏置基准源IOUT。

如图3所示，在本实施例中，所述第四NMOS管MN4、所述第五NMOS管MN5、所述第六NMOS管MN6、所述第七NMOS管MN7的宽长比的比值满足1：K：M：N。所述第七PMOS管MP7与所述第八PMOS管MP8的宽长比的比值满足1：X。

如图3所示，本实施例的启动模块21的工作原理如下：

所述使能信号EN跳变为高电平(有效)时，所述第十五PMOS管MP15导通，将所述第八NMOS管MN8的栅极电压拉高，所述第八NMOS管MN8导通并输出有效的启动信号(此时为低电平)，所述启动信号控制所述自偏置模块22开始工作。当所述自偏置模块22中形成所述偏置电流I_BIAS后，所述第九NMOS管MN9导通，由于所述第九NMOS管MN9的下拉能力大于所述第十五PMOS管MP15的上拉能力，因此，所述第八NMOS管MN8的栅极电压被拉低，所述第八NMOS管MN8关断，进而完成启动。

如图3所示，本实施例的自偏置模块22的工作原理如下：

所述使能信号EN跳变为高电平(有效)时，所述第十三PMOS管MP13导通，所述第十四PMOS管MP14关断，所述自偏置模块22开始工作；当接收到所述启动模块21产生的有效启动信号后，所述第四NMOS管MN4、所述第五NMOS管MN5、所述第七PMOS管MP7及所述第八PMOS管MP8产生与电源无关的电流I_BIAS，再通过所述第四NMOS管MN4与所述第六NMOS管MN6的镜像产生镜像倍数为M的电流，即，流过所述第二电阻R2的电流I_R2＝M*I_BIAS，所述第二电阻R2两端的电压记为第二基准电压VREF2，因此得到如下关系式：

按照电流镜的比例关系可得，所述第五NMOS管MN5的源漏电流为K*I_BIAS，所述第八PMOS管MP8的源漏电流为X*I_BIAS，所述第五NMOS管MN5的源漏电流等于所述第八PMOS管MP8与所述第九PMOS管MP9的源漏电流之和，因此，对于所述第九PMOS管MP9的源漏电流为K*I_BIAS-X*I_BIAS，由此可得：

因此，

其中，μ_p为工艺常数，V_THP为所述第九PMOS管MP9的阈值电压；由此可见，所述第二基准电压VREF2是一个与电源VDD无关的变量，因此，所述偏置电流I_BIAS也与电源无关，再通过所述第二电阻R2的设置(阻值及温度系数)即可调节所述偏置电流I_BIAS与所述第二基准电压VREF2的温度系数，进而得到与电源及温度无关(或低温漂)的基准电流IOUT(为N*I_BIAS)。

所述使能信号EN跳变为低电平时，所述第十三PMOS管MP13关断，所述第十四PMOS管MP14导通，所述自偏置模块22中电源到地通路被断开，不给电路增加静态功耗。

实施例三

本实施例提供一种芯片，所述芯片至少包括实施例一或实施例二的自偏置电路2，所述自偏置电路2用于为所述芯片中的其它模块提供偏置，以确保其它模块正常工作。所述自偏置电路2所提供的基准电流IOUT对电源不敏感、温度系数较小，且所述自偏置电路2结构简单，功耗低。

综上所述，本发明提供一种自偏置电路及芯片，包括：启动模块及自偏置模块；所述启动模块接收使能信号，在所述使能信号跳变为有效状态时为所述自偏置模块提供启动信号，并在所述自偏置模块启动后停止工作；所述自偏置模块连接于所述启动模块的输出端，当所述启动信号有效时通过电流镜自举及负反馈产生一与电源无关且温度系数可控的偏置电流，并基于所述偏置电流镜像得到偏置基准源。本发明的自偏置电路及芯片中同一组电流镜中各MOS管的源极电位相同，避免体效应的影响，计算值与实际值的误差小，准确性高；产生的基准电压和基准电流随电源变化不敏感；可通过合理设置电流镜镜像比值和电阻的阻值，来获得低温漂的基准电压和基准电流；电路结构简单，稳定速度快，使能信号关闭后静态功耗为零，可用于给时钟、运放等电路提供偏置。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (13)

1.一种自偏置电路，其特征在于，所述自偏置电路至少包括：

启动模块及自偏置模块；

所述启动模块接收使能信号，在所述使能信号跳变为有效状态时为所述自偏置模块提供启动信号，并在所述自偏置模块启动后停止工作；

所述自偏置模块连接于所述启动模块的输出端，当所述启动信号有效时通过电流镜自举及负反馈产生一与电源无关且温度系数可控的偏置电流，并基于所述偏置电流镜像得到偏置基准源。

2.根据权利要求1所述的自偏置电路，其特征在于：所述自偏置模块包括自举单元、负反馈单元及输出单元；

所述自举单元接收所述使能信号及所述启动信号，当所述使能信号及所述启动信号均有效时产生与电源无关的偏置电流；

所述负反馈单元连接所述自举单元，基于所述自举单元的输出信号产生所述自举单元的负反馈信号，以确定所述偏置电流的值并调整所述偏置电流的温度系数；

所述输出单元连接所述自举单元，基于所述偏置电流产生所述偏置基准源。

3.根据权利要求2所述的自偏置电路，其特征在于：所述自举单元包括第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第一使能开关及第二使能开关；

所述第一NMOS管的源极接地，栅极接收所述启动信号，漏极连接所述第一PMOS管的漏极；

所述第一PMOS管的源极连接电源电压，栅极与漏极连接；

所述第二PMOS管的源极连接所述电源电压，栅极连接所述第一PMOS管的栅极，漏极连接所述第二NMOS管的漏极；

所述第二NMOS管的栅极与漏极连接并连接所述第一NMOS管的栅极，源极接地；

所述第一使能开关串联于所述第一PMOS管与所述第一NMOS管的漏极之间，或串联于所述第二PMOS管与所述第二NMOS管的漏极之间；当所述使能信号有效时所述第一使能开关导通，当所述使能信号无效时所述第一使能开关断开；

所述第二使能开关受控于所述使能信号，当所述使能信号无效时拉高所述第一PMOS管及所述第二PMOS管的栅极电压，或者当所述使能信号无效时拉低所述第一NMOS管及所述第二NMOS管的栅极电压。

4.根据权利要求3所述的自偏置电路，其特征在于：所述负反馈单元包括第三PMOS管、第三NMOS管及第一电阻；

所述第三PMOS管的源极连接所述电源电压，栅极连接所述第一PMOS管的栅极，漏极连接所述第一电阻的第一端；所述第一电阻的第二端接地，用于调节温度系数；

所述第三NMOS管的源极接地，栅极连接所述第一电阻的第一端，漏极连接所述第二NMOS管的漏极。

5.根据权利要求3所述的自偏置电路，其特征在于：所述输出单元包括第四PMOS管，所述第四PMOS管的源极连接所述电源电压，栅极连接所述第一PMOS管的栅极，漏极输出所述偏置基准源。

6.根据权利要求1-5任意一项所述的自偏置电路，其特征在于：所述启动模块包括第五PMOS管、第六PMOS管及第三使能开关；

所述第三使能开关的第一端接地，第二端连接所述第五PMOS管的栅极；当所述使能信号有效时所述第三使能开关导通，当所述使能信号无效时所述第三使能开关断开；

所述第五PMOS管的源极连接电源电压，漏极输出所述启动信号；所述第六PMOS管的源极连接所述电源电压，栅极连接所述偏置电流对应的电压信号，漏极连接所述第五PMOS管的栅极。

7.根据权利要求6所述的自偏置电路，其特征在于：所述启动模块还包括第四使能开关；所述第四使能开关的第一端连接所述电源电压，第二端连接所述第五PMOS管的栅极；当所述使能信号有效时所述第四使能开关断开，当所述使能信号无效时所述第四使能开关导通。

8.根据权利要求2所述的自偏置电路，其特征在于：所述自举单元包括第四NMOS管、第五NMOS管、第七PMOS管、第八PMOS管、第五使能开关及第六使能开关；

所述第七PMOS管的源极连接电源电压，栅极接收所述启动信号，漏极连接所述第四NMOS管的漏极；

所述第四NMOS管的源极接地，栅极与漏极连接；

所述第五NMOS管的源极接地，栅极连接所述第四NMOS管的栅极，漏极连接所述第八PMOS管的漏极；

所述第八PMOS管的栅极与漏极连接并连接所述第七PMOS管的栅极，源极连接所述电源电压；

所述第五使能开关串联于所述第七PMOS管与所述第四NMOS管的漏极之间，或串联于所述第八PMOS管与所述第五NMOS管的漏极之间；当所述使能信号有效时所述第五使能开关导通，当所述使能信号无效时所述第五使能开关断开；

所述第六使能开关受控于所述使能信号，当所述使能信号无效时拉高所述第七PMOS管及所述第八PMOS管的栅极电压，或者当所述使能信号无效时拉低所述第四NMOS管及所述第五NMOS管的栅极电压。

9.根据权利要求8所述的自偏置电路，其特征在于：所述负反馈单元包括第六NMOS管、第九PMOS管及第二电阻；

所述第六NMOS管的源极接地，栅极连接所述第四NMOS管的栅极，漏极连接所述第二电阻的第一端；所述第二电阻的第二端连接所述电源电压，用于调节温度系数；

所述第九PMOS管的源极连接所述电源电压，栅极连接所述第二电阻的第一端，漏极连接所述第八PMOS管的漏极。

10.根据权利要求8所述的自偏置电路，其特征在于：所述输出单元包括第七NMOS管，所述第七NMOS管的源极接地，栅极连接所述四NMOS管的栅极，漏极输出所述偏置基准源。

11.根据权利要求1、8-10任意一项所述的自偏置电路，其特征在于：所述启动模块包括第八NMOS管、第九NMOS管及第七使能开关；

所述第七使能开关的第一端连接电源电压，第二端连接所述第八NMOS管的栅极；当所述使能信号有效时所述第七使能开关导通，当所述使能信号无效时所述第七使能开关断开；

所述第八NMOS管的源极接地，漏极输出所述启动信号；所述第九NMOS管的源极接地，栅极连接所述偏置电流对应的电压信号，漏极连接所述八NMOS管的栅极。

12.根据权利要求11所述的自偏置电路，其特征在于：所述启动模块还包括第八使能开关；所述第八使能开关的第一端接地，第二端连接所述第八NMOS管的栅极；当所述使能信号有效时所述第八使能开关断开，当所述使能信号无效时所述第八使能开关导通。

13.一种芯片，其特征在于，所述芯片至少包括如权利要求1-12任意一项所述的自偏置电路。