CN1185025A - 低压化学气相沉积Ta2O5的低漏电流薄膜的制作方法 - Google Patents
低压化学气相沉积Ta2O5的低漏电流薄膜的制作方法 Download PDFInfo
- Publication number
- CN1185025A CN1185025A CN96121896A CN96121896A CN1185025A CN 1185025 A CN1185025 A CN 1185025A CN 96121896 A CN96121896 A CN 96121896A CN 96121896 A CN96121896 A CN 96121896A CN 1185025 A CN1185025 A CN 1185025A
- Authority
- CN
- China
- Prior art keywords
- film
- electrode layer
- annealing
- low
- leakage current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种制作半导体存储器件的具有低漏电流特性的Ta2O5薄膜电容电介质的方法,该方法的步骤包括:首先预备承载有一NH3氮化多晶硅电极层的一半导体硅基底,并在该电极层上沉积Ta2O5的一层薄膜。接着再于N2O气体中对该Ta2O5薄膜在大约800℃的温度下,持续大约30分钟而进行退火处理。此退火处理适合于在一炉管中以批次大量的方式进行处理,可获得低漏电流与可靠性的半导体存储电容电介质材料。
Description
本发明总体上涉及一种制作半导体存储器件的存储单元中电容电介质的方法，特别是涉及一种制作高密度叠层动态随机存取存储器(DRAM)器件存储单元的电容电介质的低漏电流电极的方法。更具体地说，本发明涉及可在低压条件之下，在一冷壁化学气相反应器中沉积氧化钽，以炉管方式以大批量的退火制作高密度半导体存储器件的存储电介质的方法，其具有良好的电容与漏电流特性。
高密度的半导体存储器件，特别是动态随机存取存储器(DRAM)，正被发展进入以十亿比特(giga-bit)为单位计的存储密度领域之中。现在密度以百万比特计的存储器件技术范畴中所使用的介电存储材料仍无法突破大约256M存储器件的密度。这主要是由于其存储单元中所能维持的电荷量，因不可避免的泄漏现象而在需要进行充电之前无法持续合理的时间。
在本技术领域中，被考虑选用作为下一代十亿比特存储器件的存储介电材料中，诸如Ta2O5，由于其自有的高电容率(permittivity)以及优良的阶状覆盖(step coverage)特性，似乎是一种极适合的材料。不过，在利用目前的制作工艺而使用这类具高介电常数的材料作为存储单元的存储介电材料时，其高漏电流的性质却构成了实用上的极大问题。截至目前为止，如何避免或减低Ta2O5的高漏电流问题，使Ta2O5适于工业大量生产的方式被使用作为半导体存储器件的存储介电材料，仍在研究开发。
本发明的主要目的在于提供一种半导体存储器件的具有低漏电流特性的电容电介质的制作方法。
本发明的另一目的在于提供一种半导体存储器件在低压环境状态下的具有低漏电流特性的电容电介质的制作方法。
本发明的又一目的在于提供一种半导体存储器件在低温环境状态下的适于批量生产，低成本且具有低漏电流特性的电容电介质的制作方法。
为达到此目的，根据本发明提供一种制作半导体存储器件的具有低漏电流特性的Ta2O5薄膜电容电介质的方法，该方法的步骤包括：首先预备承载有一NH3氮化多晶硅电极层的一半导体硅基底，并在该电极层上沉积Ta2O5的一层薄膜。接着再于N2O气体中对该Ta2O5薄膜在大约800℃的温度下，持续大约30分钟进行退火处理。此退火处理适合于在一炉管中以批次大量的方式进行处理，可获得低漏电流与高可靠性的半导体存储电容介电材料。
通过以下结合附图对优选实施例的详细描述，本发明的上述及其它目的，优点和特征会更加清楚。附图中：
图1a与1b分别显示根据本发明的一个优选实施例的方法制作存储器件的存储电介质层及其顶电极的选定步骤的截面示意图；
图2显示沉积在一n+多晶硅上的Ta2O5薄膜在经过各种不同沉积后退火处理工艺处理之前与之后，作为有效电场的函数的漏电流特性；
图3显示Ta2O5薄膜在经过各种不同沉积后退火处理工艺处理之后的临界场分布特性；
图4显示Ta2O5薄膜在经过各种不同沉积后退火处理工艺处理之后的可靠性(在不同电场时的寿命)。
为了提供半导体存储器件的具有低漏电流特性的电容电介质，本发明的半导体制作方法将在下面所例举的一优选实施例中予以说明，注意到附图1a与1b中的半导体截面结构尺寸并不具备精确的比例，其只被用来以示意方式说明本发明的制作方法。
步骤1
预备承载有一电极层的一半导体硅基底，以供利用Ta2O5薄膜作为高密度存储器件的存储单元电容电介质层。
如图1a所示，基底10可以为，例如，一n+型硅(Si)基底，或一n+型的多晶硅(poly-Si)基底，其上承载有以NH3氮化的多晶硅电极层。此硅晶圆可作为待制作的存储器件的存储单元电容的基底电极。
步骤2
在硅基底上沉积Ta2O5的一层薄膜。
如图1b所示，厚度约为8-16nm的Ta2O5的一层薄膜12，可以利用在诸如低压化学气相沉积(LPCVD，low pressure chemical vapor deposition)法沉积而成。
步骤3
对硅基底上所沉积的Ta2O5薄膜进行退火处理。
对硅基底上沉积的Ta2O5薄膜12所进行的退火处理工艺，可以在N2O气体的环境中，以大约800℃的温度，持续进行大约30分钟。这种退火工艺可以在一般的氧化炉管之中进行。这表明这种退火处理工艺可以以批次多片晶圆同时处理的方式进行，适合于工业上大量生产的要求。
上述的工艺步骤大致构成了本发明制作高存储密度的半导体存储器件，其存储单元电容的低漏电流LPCVD Ta2O5薄膜存储介电材料的制作方法。当然，本技术领域的技术人员能够理解，完整的半导体存储器件制作工艺还包括未在此详细描述的前置与后续处理工艺。
为了显示前述步骤3中所描述的LPCVD Ta2O5薄膜存储介电材料，经过在N2O气体中进行过炉管退火处理工艺之后在其电气特性上所造成的影响，沉积于NH3氮化多晶硅电极层上的多个LPCVD Ta2O5薄膜存储介电材料样品被以多种不同的后续退火处理工艺进行处理并互相比较。这些用作比较的后续退火处理工艺包括(a)快速热氧气退火处理(RTO2，rapid thermal O2annealing)，(b)炉管氧气退火处理(FO2，furnace O2 annealing)，以及(c)快速热N2O退火处理(RTN2O，rapid thermal N2O annealing)。比较的结果显示利用本发明所揭示快速热N2O退火处理工艺处理过的LPCVD Ta2O5薄膜存储介电材料具有最低的漏电流，以及最佳的介电强度场分布。
图2中显示沉积于n+多晶硅电极层上的多个LPCVD Ta2O5薄膜存储介电材料样品被以多种不同的后续退火处理工艺进行处理后的漏电流特性比较图。这些后续退火处理工艺的处理条件如下。
(a)RTO2 800℃温度下持续60秒。
(b)炉管O2 800℃温度下持续30分。
(c)RTN2O 800℃温度下持续60秒。
(d)炉管N2O 800℃温度下持续30分。
如图2中所清楚显示，在800℃下持续进行约30分钟的本发明的炉管N2O退火处理工艺，与其他的对照退火处理工艺相比，可以产生具有最低漏电流特性的LPCVD Ta2O5薄膜存储介电材料。这种降低漏电流的一种明显的解释机理为，由N2O气体在高温下所分解出的活化原子气(O+)来弥补CVDTa2O5沉积时造成的氧空位(oxygen vacancy)和降低薄膜中碳和氢的含量，由于退火处理工艺的持续高温，有充分的时间而可以减少薄膜的缺陷结构。这也是本发明的退火处理工艺比快速热N2O退火处理获得较低漏电流的原因。此外，如前所述，本发明的这种N2O退火处理工艺也可以方便地在惯用的氧化炉管之中，以大量晶圆同时处理的方式进行，通常可以有多过50片的晶圆在同一批次中同时进行处理，极适合于工业上大量生产的要求。
图3中显示，在800℃下持续进行约30分钟的本发明的炉管N2O退火处理工艺，与其他的对照退火处理工艺相比，可以产生具有较紧密且较高的临界场分布的LPCVD Ta2O5薄膜存储介电材料。图中的临界场是在上电极在正偏压的情况下，在1μA/cm2的电流密度下测得的。
图4中显示，本发明与其他退火处理工艺相比，可以产生较高的寿命，图中显示若以10年的寿命(lifetime)作标准，本发明较其他退火处理工艺，可以耐较高的有效电场，亦即可靠性(reliability)较好。
对于LPCVD Ta2O5电容介电材料样品经过前述的各种沉积后退火处理工艺进行处理之后的结果加以检测，可以发现本发明的炉管N2O退火处理工艺可以获得具有最低漏电流与最佳可靠性的电气特性。本发明的再一个特性是，本发明的炉管N2O退火处理工艺可以利用批次处理的方式在现有的氧化炉管中进行。这可容许多片晶圆同时进行退火处理，降低了生产的成本，并增高了整体的生产效率。
虽然已公开了本发明的一个优选实施例，但是其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作出一些更动与改进，因此本发明的保证范围应当由后附的权利要求书及等同物来限定。
Claims (10)
1、一种制作半导体存储器件的具有低漏电流特性的Ta2O5薄膜电容电介质的方法，该方法的步骤包含：
预备承载有一电极层的一半导体硅基底；
在该电极层上沉积Ta2O5的一层薄膜；与
在N2O气体中对该Ta2O5薄膜进行退火处理。
2、如权利要求1所述的方法，其中，该Ta2O5薄膜在大约800℃的温度下进行退火。
3、如权利要求2所述的方法，其中，该Ta2O5薄膜持续进行退火大约30分钟。
4、如权利要求3所述的方法，其中，该半导体硅基底为一n+型硅基底，或为一n+型多晶硅基底。
5、如权利要求4所述的方法，其中，该电极层为NH3氮化多晶硅电极层。
6、如权利要求5所述的方法，其中，该Ta2O5薄膜具有大约8至16nm的厚度。
7、如权利要求6所述的方法，其中，该Ta2O5薄膜在一低压化学气相沉积(LPCVD)反应器中进行沉积。
8、如权利要求7所述的方法，其中，该Ta2O5薄膜在一氧化炉管中进行退火。
9、如权利要求8所述的方法，其中，该Ta2O5薄膜在一氧化炉管中以批次的方式，与承载于其他晶圆上的其他Ta2O5薄膜同时进行退火。
10、一种制作半导体存储器件的具有低漏电流特性的Ta2O5薄膜电容电介质的方法，该方法的步骤包含：
预备承载有一电极层的一半导体硅基底；
在该电极层上沉积Ta2O5的一层薄膜；与
在N2O气体中对该Ta2O5薄膜在大约800℃的温度下持续大约30分钟而进行退火处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN96121896A CN1185025A (zh) | 1996-12-10 | 1996-12-10 | 低压化学气相沉积Ta2O5的低漏电流薄膜的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN96121896A CN1185025A (zh) | 1996-12-10 | 1996-12-10 | 低压化学气相沉积Ta2O5的低漏电流薄膜的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1185025A true CN1185025A (zh) | 1998-06-17 |
Family
ID=5127018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN96121896A Pending CN1185025A (zh) | 1996-12-10 | 1996-12-10 | 低压化学气相沉积Ta2O5的低漏电流薄膜的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1185025A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101091001B (zh) * | 2005-03-03 | 2010-06-16 | 株式会社爱发科 | 钽氮化物膜的形成方法 |
-
1996
- 1996-12-10 CN CN96121896A patent/CN1185025A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101091001B (zh) * | 2005-03-03 | 2010-06-16 | 株式会社爱发科 | 钽氮化物膜的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8421140B2 (en) | Dielectric structures | |
| US6580111B2 (en) | Metal-insulator-metal capacitor | |
| US6911402B2 (en) | Deposition method of a dielectric layer | |
| CN1140925C (zh) | 半导体器件及其制造方法 | |
| US5966595A (en) | Method to form a DRAM capacitor using low temperature reoxidation | |
| GB2320131A (en) | Process for fabricating low leakage current LPCVD tantalum oxide films | |
| US6207584B1 (en) | High dielectric constant material deposition to achieve high capacitance | |
| US6777740B2 (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
| KR100293713B1 (ko) | 메모리소자의 커패시터 제조방법 | |
| WO2004057657A1 (en) | Method to produce low leakage high k materials in thin film form | |
| US20040166627A1 (en) | Methods for forming a capacitor on an integrated circuit device at reduced temperatures | |
| US5966624A (en) | Method of manufacturing a semiconductor structure having a crystalline layer | |
| US6432725B1 (en) | Methods for crystallizing metallic oxide dielectric films at low temperature | |
| CN1185025A (zh) | 低压化学气相沉积Ta2O5的低漏电流薄膜的制作方法 | |
| KR100243275B1 (ko) | 반도체장치의 커패시터 및 그 제조방법 | |
| KR960000953B1 (ko) | 반도체 메모리장치 및 그 제조방법 | |
| US6329237B1 (en) | Method of manufacturing a capacitor in a semiconductor device using a high dielectric tantalum oxide or barium strontium titanate material that is treated in an ozone plasma | |
| US6982205B2 (en) | Method and manufacturing a semiconductor device having a metal-insulator-metal capacitor | |
| CN1072400C (zh) | 制作电容器的方法 | |
| US6602722B2 (en) | Process for fabricating capacitor having dielectric layer with pervskite structure and apparatus for fabricating the same | |
| US6706627B2 (en) | Method of manufacturing capacitor with a diffusion barrier containing ruthenium, titanium and nitrogen | |
| KR100326240B1 (ko) | 메모리소자의커패시터제조방법 | |
| KR20020017834A (ko) | 반도체소자의 캐패시터 제조 방법 | |
| US7030015B2 (en) | Method for forming a titanium nitride layer | |
| US20030224567A1 (en) | Method for forming dielectric layer of capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |