CN118487601A - 流水线模数转换器及其残差电压产生电路、产生方法 - Google Patents

Abstract

本发明提供了一种流水线模数转换器及其残差电压产生电路、产生方法，共模电压模数转换器将输入信号的共模电压转换为第一数字信号；数字信号处理模块接收第一数字信号和模数转换器将输入信号进行粗转换之后的第二数字信号，基于第一数字信号和第二数字信号分别输出第三数字信号和第四数字信号；子数模转换器接收输入信号以及基于第三数字信号和第四数字信号产生的开关控制信号，并输出残差电压；其中，基于第三数字信号和第四数字信号，可以使得残差电压的共模电压约等于设定阈值电压，即使其稳定在设定阈值电压附近。本发明通过上述设置避免了残差电压的共模电压的大范围波动，降低了放大器的设计难度。

Description

流水线模数转换器及其残差电压产生电路、产生方法

技术领域

本发明涉及模数转换器领域，具体涉及一种流水线模数转换器及其残差电压产生电路、产生方法。

背景技术

流水线模数转换器是常用的模数转换器结构，它具有速度快，精度高等优点。图1是一种典型的两级差分流水线结构，它具有第一模数转换器ADC1、编码器、子DAC1、冗余放大器RA、第二模数转换器ADC2以及冗余校正电路等模块，其中编码器和子DAC1构成了残差电压产生电路10，第一模数转换器ADC1的位数为N1，第二模数转换器ADC2的位数为N2，冗余位数为RB，这该流水线结构的模数转换器最终输出的数字信号的位数N＝N1+N2-RB。图2a所示为子DAC1在采样阶段的一种原理图，其中子DAC1包括第一个电容阵列100-1和第二电容阵列100-2，基于这两个电容阵列中电容的接法来产生残差电压VP_DAC1和VN_DAC1；在采样阶段，开关S1和S2闭合，两个电容阵列的第一端均与共模信号VCM连接，这里VCM等于基准电压VREF的一半，第一电容阵列100-1的第二端与输入信号的正端VIP连接，第二电容阵列100-2的第二端与输入信号的负端VIN连接，此阶段对输入信号进行采样；图2b所示为在残差电压产生阶段，此时开关S1和S2断开，第一电容阵列100-1的第二端通过第一开关阵列200-1与地GND或者参考电压VREF连接，第二电容阵列100-2的第二端通过第二开关阵列200-2与地GND或者参考电压VREF连接；其中第一开关阵列200-1和第二开关阵列200-2此时分别受编码器基于第一模数转换器ADC1输出的数字信号D1<N1-1:0>产生的开关控制信号SWP<N1-1:0>和SWN<N1-1:0>控制，这里假设第一电容阵列100-1第二端的电压等效为VBP，第二电容阵列100-2第二端的电压等效为VBN，基于电容上电荷守恒原理可以计算出残差电压VP_DAC1＝VCM+VBP-VIP，VN_DAC1＝VCM+VBN-VIN，则残差电压的共模电压为(VP_DAC1+VN_DAC1)/2＝VCM+(VBP+VBN)/2-(VIP+VIN)/2；由于开关控制信号SWP<N1-1:0>和SWN<N1-1:0>基于第一模数转换器ADC1产生的数字信号产生，因此VBP+VBN＝VREF，则残差电压的共模电压等于VREF-(VIP+VIN)/2。从该式可以看出，此结构产生的残差电压的共模电压与输入信号有关，在残差放大阶段时，开关S3、S4、S5、S6闭合，残差电压作用于冗余放大器RA，因此，会使得该放大器的输入共模电压随输入信号变化而变化，如果电压变化范围太大，则会使得放大器非常难以设计，同时放大器共模电压变化也会导致失调电压随之变化等问题。因此，有必要对现有技术中存在的技术问题进行改进以解决现有技术中存在的问题。

发明内容

为了解决上述技术问题，本发明提供了一种流水线模数转换器及其残差电压产生电路、产生方法，以解决现有技术中存在的问题。

根据本发明第一方面，提供了一种残差电压产生电路，应用于流水线模数转换器，其特征在于，所述残差电压产生电路包括：

共模电压模数转换器，接收输入信号，用于将所述输入信号的共模电压转换第一数字信号；

模数转换器，接收输入信号，用于将所述输入信号转换为第二数字信号；

数字信号处理模块，接收所述第一数字信号以及所述第二数字信号，并输出第三数字信号和第四数字信号；

子数模转换器，接收所述输入信号以及基于所述第三数字信号和所述第四数字信号产生的开关控制信号，并输出残差电压；

其中，基于所述第三数字信号和所述第四数字信号，使得所述子数模转换电路产生的所述残差电压的共模电压约等于设定阈值电压。

可选地，当所述第一数字信号和所述第二数字信号位数相等时，所述第三数字信号等于所述第一数字信号与所述第二数字信号之和再与2^(N1-1)对应的二进制之差；所述第四数字信号等于(2^(N1-1)-1)对应的二进制与所述第一数字信号之和再与所述第二数字信号之差；N1为所述第二数字信号的位数；

当所述第一数字信号和所述第二数字信号位数不等时，所述数字信号处理模块包括位数转换模块，用于将所述第一数字信号的位数转换为与所述第二数字信号的位数相等；所述第三数字信号等于转换为N1位数的所述第一数字信号与所述第二数字信号之和再与2^(N1-1)对应的二进制之差；所述第四数字信号等于(2^(N1-1)-1)对应的二进制与转换为N1位数的所述第一数字信号之和再与所述第二数字信号之差。

可选地，所述第三数字信号与所述第四数字信号之差为第一差值；

所述数字信号处理模块将所述第三数字信号和所述第四数字信号对应的十进制限制在0到(2^N1-1)范围内；

当所述第三数字信号对应的十进制小于0或者大于(2^N1-1)时，将所述第三数字信号对应的十进制移位到0到(2^N1-1)范围内，并保持所述第一差值不变；

当所述第四数字信号对应的十进制小于0或者大于(2^N1-1)时，将所述第四数字信号对应的十进制移位到0到(2^N1-1)范围内，并保持所述第一差值不变。

可选地，所述数字信号处理模块包括第一数字转换模块、码字转移模块以及第二数字转换模块；

所述第一数字转换模块基于所述第一数字信号输出第一转换信号，基于所述第二数字信号输出第二转换信号；

所述码字转移模块基于所述第一转换信号和所述第二转换信号输出第三转换信号和第四转换信号，且使得所述第三转换信号和所述第四转换信号之和约等于所述第一转换信号的两倍，所述第三转换信号和所述第四转换信号的十进制之差等于所述第二转换信号十进制的两倍与(2^N1-1)之差；N1为所述第二数字信号的位数；

所述第二数字转换模块基于所述第三转换信号输出所述第三数字信号，基于所述第四转换信号输出所述第四数字信号。

可选地，所述第一转换信号至所述第四转换信号均为十进制时，

所述第三转换信号等于所述第二转换信号与所述第一转换信号之和再与2^(N1-1)之差；

所述第四转换信号等于(2^(N1-1)-1)与所述第一转换信号之和再与所述第二转换信号之差。

可选地，所述第三转换信号与所述第四转换信号之差为第一差值；

所述码字转移模块将所述第三转换信号和所述第四转换信号限制在0到(2^N1-1)范围内；

当所述第三转换信号小于0或者大于(2^N1-1)时，将所述第三转换信号移位到0到(2^N1-1)范围内，并保持所述第一差值不变；

当所述第四转换信号小于0或者大于(2^N1-1)时，将所述第四转换信号移位到0到(2^N1-1)范围内，并保持所述第一差值不变。

可选地，所述设定阈值电压为基准电压的一半。

可选地，所述残差电压产生电路还包括编码器，所述编码器接收所述第三数字信号和所述第四数字信号，并输出第一开关控制信号和第二开关控制信号；

所述子数模转换电路基于所述输入信号、所述第一开关控制信号和所述第二开关控制信号产生残差电压。

可选地，所述子数模转换电路包括第一电容阵列和第二电容阵列，所述第一电容阵列的第一端通过第一开关与共模信号连接，所述第一电容阵列中电容的第二端通过所述第一开关阵列分别与所述输入信号的正端、参考电压的正端或者参考电压的负端之一连接；

所述第二电容阵列的第一端通过第二开关与共模信号连接，所述第二电容阵列中电容的第二端通过第二开关阵列分别与所述输入信号的负端、参考电压的正端或者参考电压的负端之一连接；

在采样相，所述第一开关和所述第二开关闭合，所述第一电容阵列的第二端与所述输入信号的正端连接；所述第二电容阵列的第二端与所述输入信号的负端连接；

在残差电压产生相，所述第一开关和所述第二开关打开，所述第一开关阵列受所述第一开关控制信号控制，所述第二开关阵列受所述第二开关控制信号控制。

本发明还提供了一种流水线模数转换器，包括K级级联结构，K为大于1的正整数，其特征在于；除第K级之外的级联结构包括权利要求1-9任一项所述的残差电压产生电路；

第i级级联电路基于本级级联电路中的子数模转换器产生的残差电压，输出第i放大信号；i为大于等于1且小于K的正整数；

其中，第一级级联电路的输入信号为待转换的模拟信号；第二级到第K级级联电路中的输入信号为其前一级级联电路产生的放大信号；

所述第i级级联电路的输入信号即为本级级联电路中残差电压产生电路的输入信号；

所述流水线模数转换器基于第一到第K-1级级联结构中的模数转换器分别输出的第二数字信号以及第K级级联电路中的模数转换器输出的第五数字信号，经冗余校正后输出第六数字信号。

可选地，所述第i级级联电路中包括冗余放大器，所述冗余放大器为差分运算放大器，将本级级联电路中的残差电压放大后输出第i放大信号。

本发明还提供了一种残差电压产生方法，其特征在于，

基于共模电压模数转换器将输入信号的共模电压转换第一数字信号；

基于模数转换器将所述输入信号转换为第二数字信号；

数字信号处理模块接收所述第一数字信号以及所述第二数字信号，并输出第三数字信号和第四数字信号；

子数模转换器接收所述输入信号以及基于所述第三数字信号和所述第四数字信号产生的开关控制信号，并输出残差电压；

其中，基于所述第三数字信号和所述第四数字信号，使得所述子数模转换电路产生的所述残差电压的共模电压约等于设定阈值电压。

可选地，所述数字信号处理模块接收所述第一数字信号以及所述第二数字信号，并输出第三数字信号和第四数字信号包括：

当所述第一数字信号和所述第二数字信号位数相等时，所述第三数字信号等于所述第一数字信号与所述第二数字信号之和再与2^(N1-1)对应的二进制之差；所述第四数字信号等于(2^(N1-1)-1)对应的二进制与所述第一数字信号之和再与所述第二数字信号之差；N1为所述第二数字信号的位数；

当所述第一数字信号和所述第二数字信号位数不等时，所述数字信号处理模块包括位数转换模块，用于将所述第一数字信号的位数转换为与所述第二数字信号的位数相等；所述第三数字信号等于转换为N1位数的所述第一数字信号与所述第二数字信号之和再与2^(N1-1)对应的二进制之差；所述第四数字信号等于(2^(N1-1)-1)对应的二进制与转换为N1位数的所述第一数字信号之和再与所述第二数字信号之差。

可选地，所述第三数字信号与所述第四数字信号之差为第一差值；

所述数字信号处理模块将所述第三数字信号和所述第四数字信号对应的十进制限制在0到(2^N1-1)范围内；

当所述第三数字信号对应的十进制小于0或者大于(2^N1-1)时，将所述第三数字信号对应的十进制移位到0到(2^N1-1)范围内，并保持所述第一差值不变；

当所述第四数字信号对应的十进制小于0或者大于(2^N1-1)时，将所述第四数字信号对应的十进制移位到0到(2^N1-1)范围内，并保持所述第一差值不变。

可选地，所述数字信号处理模块接收所述第一数字信号以及所述第二数字信号，并输出第三数字信号和第四数字信号包括：第一数字转换模块基于所述第一数字信号输出第一转换信号，基于所述第二数字信号输出第二转换信号；

码字转移模块基于所述第一转换信号和所述第二转换信号输出第三转换信号和第四转换信号，且使得所述第三转换信号和所述第四转换信号之和约等于所述第一转换信号的两倍，所述第三转换信号和所述第四转换信号的十进制之差等于所述第二转换信号十进制的两倍与(2^N1-1)之差；N1为所述第二数字信号的位数；

第二数字转换模块基于所述第三转换信号输出所述第三数字信号，基于所述第四转换信号输出所述第四数字信号。

可选地，当所述第一转换信号至所述第四转换信号均为十进制时，

所述第三转换信号等于所述第二转换信号与所述第一转换信号之和再与2^(N1-1)之差；

所述第四转换信号等于(2^(N1-1)-1)与所述第一转换信号之和再与所述第二转换信号之差。

可选地，所述第三转换信号与所述第四转换信号之差为第一差值；

所述码字转移模块将所述第三转换信号和所述第四转换信号限制在0到(2^N1-1)范围内；

当所述第三转换信号小于0或者大于(2^N1-1)时，将所述第三转换信号移位到0到(2^N1-1)范围内，并保持所述第一差值不变；

当所述第四转换信号小于0或者大于(2^N1-1)时，将所述第四转换信号移位到0到(2^N1-1)范围内，并保持所述第一差值不变。

可选地，将所述设定阈值电压设为基准电压的一半。

本发明的有益效果至少包括：

本发明提供的一种流水线模数转换器及其残差电压产生电路、产生方法，通过设置共模电压模数转换器将输入信号的共模电压转换为第一数字信号；并设置数字信号处理模块接收第一数字信号和模数转换器将输入信号进行粗转换之后的第二数字信号，基于第一数字信号和第二数字信号分别输出第三数字信号和第四数字信号；子数模转换器接收输入信号以及基于第三数字信号和第四数字信号产生的开关控制信号，并输出残差电压；其中，基于第三数字信号和第四数字信号，可以使得子数模转换电路产生的残差电压的共模电压约等于设定阈值电压，即使其稳定在设定阈值电压附近。其中，设定阈值可以根据实际应用情况进行设置，示例地，可以将其设为基准电压的一半。本发明通过上述设置避免了残差电压的共模电压的大范围波动带来的放大器的失调电压变化等问题，降低了放大器的设计难度。

应当说明的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。

附图说明

图1示出了现有技术中两级差分流水线模数转换器的一种原理图；

图2a示出了图1中的子DAC在采样阶段的原理图；

图2b示出了图1中的子DAC在残差产生阶段的原理图；

图3示出了本发明提供的一种两级流水线模数转换器及其残差电压产生电路的原理图；

图4示出了本发明提供的数据信号处理模块的一种原理图；

图5示出了本发明提供的数据信号处理模块的另一种原理图；

图6示出了本发明提供的码字转移模块的一种原理图。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。

图3所示为本发明提供的一种两级流水线模数转换器的原理图，包括两级级联电路，第一级级联电路stage1和第二级级联电路stage2，第一级级联电路stage1包括第一模数转换器ADC1、残差电压产生电路10、冗余放大器RA，第二级级联电路stage2包括第二模数转换器ADC2，与图1中不同之处在于，本发明的残差电压产生电路10还设置有共模电压模数转换器ADC1_CM和数字信号处理模块20，共模电压模数转换器ADC1_CM接收输入信号VIP和VIN，并将该输入信号的共模电压(即(VIP+VIN)/2)转换为M1位的第一数字信号D1_CM<M1-1:0>。第一模数转换器ADC1接收输入信号VIP和VIN，并将该输入信号转换为N1位的第二数字信号D1<N1-1:0>；数字信号处理模块20接收第一数字信号D1_CM<M1-1:0>和第二数字信号D1<N1-1:0>，并输出第三数字信号D1P<N1-1:0>和第四数字信号D1N<N1-1:0>；编码器基于第三数字信号D1P<N1-1:0>和第四数字信号D1N<N1-1:0>分别输出第一开关控制信号SW1P<N1-1:0>和第二开关控制信号SWIN<N1-1:0>，子数模转换器DAC1接收输入信号VIP和VIN，并基于第一开关控制信号SW1P<N1-1:0>和第二开关控制信号SWIN<N1-1:0>产生残差电压VP_DAC1和VN_DAC1，其中子数模转换器DAC1的结构可以采用图2中的结构，也可以采用其他结构，可以根据应用情况选择设置。残差电压VP_DAC1和VN_DAC1作用于冗余放大器RA的两个输入端，经过放大后输出放大信号VIP_ADC2和VIN_ADC2，作为第二模数转换器ADC2的输入信号。本发明通过设置共模电压模数转换器ADC_CM和数字信号处理模块可以使得残差电压的共模电压也即放大器RA的输入共模电压基本上与输入信号无关，并使其约等于设定阈值电压。其中，第一模数转换器ADC1和共模电压模数转换器ADC_CM可以采用常规的模数转换器电路的结构；冗余放大器RA可以采用图2中的结构，也可以采用其他类型的电路结构，这里不再详细阐述。

进一步地，图4所示为数字信号处理模块的一种原理图，其中图4是以第一数字信号的位数M1和第二数字信号的位数N1相等时示意的数据信号处理模块20的一种原理图，数据信号处理模块20接收第一数字信号D1_CM<M1-1:0>和第二数字信号D1<N1-1:0>，并经过处理后输出第三数字信号D1P<N1-1:0>和第四数字信号D1N<N1-1:0>；当M1等于N1时，第三数字信号D1P<N1-1:0>等于第一数字信号D1_CM<M1-1:0>与第二数字信号D1<N1-1:0>之和再与[2^(N1-1)]对应的二进制之差；第四数字信号D1N<N1-1:0>等于[2^(N1-1)-1]对应的二进制与第一数字信号D1_CM<M1-1:0>之和再与第二数字信号D1<N1-1:0>之差。因此，第三数字信号和第四数字信号之和与第二数字信号无关，仅与第一数字信号有关，约等于第一数字信号的两倍(一般情况下，第一数字信号对应的十进制远大于1)；且第三数字信号与第四数字信号之差为第二数字信号的两倍与[2^N1-1]对应的二进制之差以保证残差电压的准确性；编码器基于第三数字信号D1P<N1-1:0>产生第一开关控制信号SW1P<N1-1:0>，基于第四数字信号D1N<N1-1:0>产生第二开关控制信号SWIN<N1-1:0>；子数模转换器DAC1接收输入信号VIP和VIN，同时也接收第一开关控制信号SW1P<N1-1:0>和第二开关控制信号SWIN<N1-1:0>，使得子数模转换器DAC1基于第三数字信号D1P<N1-1:0>和第四数字信号D1N<N1-1:0>，在电容阵列的第二端产生的电压VBP与VBN之和约等于输入信号VIP和VIN之和；当采用图2中的子DAC1的电路结构时，使得残差电压的共模电压(VP_DAC1+VN_DAC1)/2≈VCM，即消除了输入信号的影响，约等于设定阈值电压，使得波动范围较小，简化了放大器的设计难度。

进一步地，为了防止第三数字信号和第四数字信号对应的十进制溢出0到2^N1-1的范围，如图4所示，数字信号处理模块对第三数字信号和第四数字信号会进行进一步地处理，当第三数字信号对应的十进制小于0时，将第三数字信号移位到0，并保持第三数字信号与第四数字信号之间的差值(计为第一差值)不变，即D1N<N1-1:0>＝D1N<N1-1:0>-D1P<N1-1:0>；当第三数字信号对应的十进制大于2^N1-1时，将其对应的十进制移位到2^N1-1，并保持第一差值不变，即D1N<N1-1:0>＝D1N<N1-1:0>-(D1P<N1-1:0>-[2^N1-1]二进制)。同样地，当第四数字信号对应的十进制小于0时，将第四数字信号移位到0，并保持第三数字信号与第四数字信号之间的差值(计为第一差值)不变，即D1P<N1-1:0>＝D1P<N1-1:0>-D1N<N1-1:0>；当第四数字信号对应的十进制大于^N1-1时，将其对应的十进制移位到2^N1-1，并保持第一差值不变，即D1P<N1-1:0>＝D1P<N1-1:0>-(D1N<N1-1:0>-[2^N1-1]二进制)。通过上述设置，可以使得第三数字信号和第四数字信号对应的十进制在0到2^N1-1之内，且保证两者之间的差值保持不变以保证残差电压的准确性。另外，图4中示出的只是其中一种实施例，当第三或第四数字信号对应的十进制小于0或者大于2^N1-1时，也可以将其对应的十进制移位到0到2^N1-1范围之内的其他值，同时保持两者之间的差值不变即可，例如，当第三数字信号小于0时，可以将其十进制移位到1，此时，将第四数字信号设为等于D1P<N1-1:0>-D1N<N1-1:0>+[1]二进制即可。需要说明的是，数据信号处理模块可以通过硬件、软件或者软硬件结合的形式来实现，具体方式可以根据实际应用情况进行选择设置。

对于第一数字信号的位数M1不与第二数字信号的位数N1相等的情况下，在数字信号处理模块20内部可以设置位数转换模块，将第一数字信号的位数转换为与第二数字信号的位数相等，此后的处理与图4中一样，这里不再赘述。

进一步地，图5所示为数据信号处理模块的另外一种原理图，数字信号处理模块20包括第一数字转换模块、码字转移模块和第二数字转换模块；第一数字转换模块接收第一数字信号D1_CM<M1-1:0>和第二数字信号D1<N1-1:0>，并基于第一数字信号D1_CM<M1-1:0>输出第一转换信号Out1_CM，基于第二数字信号D1<N1-1:0>输出第二转换信号Out1_DM；码字转移模块接收第一转换信号Out1_CM和第二转换信号Out1_DM，基于这两个信号输出第三转换信号Out1P和第四转换信号Out1N；其中，第三转换信号Out1P和第四转换信号Out1N之和与第二转换信号Out1_DM无关，仅与第一转换信号Out1_CM有关，约等于第一转换信号Out1_CM的两倍，且第三转换信号Out1P和第四转换信号Out1N的十进制之差等于第二转换信号Out1_DM十进制的两倍与(2^N1-1)之差以保证残差电压的准确性；N1为第二数字信号的位数。第二数字转换模块接收第三转换信号Out1P和第四转换信号Out1N，基于第三转换信号Out1P输出第三数字信号D1P<N1-1:0>，基于第四转换信号Out1N输出第四数字信号D1N<N1-1:0>。

其中，第一数字转换模块可以包括十进制转换模块，第一转换信号Out1_CM和第二转换信号Out1_DM，以及第三转换信号Out1P和第四转换信号Out1N均为十进制信号；第二数字转换模块可以包括二进制转换模块，将第三转换信号Out1P和第四转换信号Out1N重新转换为N1位的数字信号。当然，第一至第四转换信号也可以采用其他类型的数据进行，本发明对此不做具体限制。

进一步地，第一数字信号D1_CM<M1-1:0>的位数M1和第二数字信号D1<N1-1:0>的位数N1可以设置为相等或者不相等；当M1与N1不相等时，在数字信号处理模块20内可以设置相应的位数转换模块使得两者的位数相等，再进行之后的数据处理；这里不再就位数转换模块的具体原理进行详细阐述。

进一步地，图6所示为码字转移模块的一种原理图，这里以M1等于N1，第一至第四转换信号均为十进制为例进行说明，其与图4中的原理类似，不同之处在于数据类型的不同；第三转换信号Out1P等于第一转换信号Out1_CM和第二转换信号Out1_DM之和再与2^(N1-1)之差；第四转换信号Out1N等于2^(N1-1)-1与第一转换信号Out1_CM之和再与第二转换信号Out1_DM之差；因此，可以看出，第三转换信号Out1P和第四转换信号Out1N的之和约等于第一转换信号Out1_CM的两倍(一般情况下，Out1_CM远大于1)；也即第三转换信号Out1P和第四转换信号Out1N的共模约等于第一转换信号Out1_CM，由于第三数字信号D1P<N1-1:0>和第四数字信号D1N<N1-1:0>分别基于第三转换信号Out1P和第四转换信号Out1N产生；第一开关控制信号SW1P<N1-1:0>和第二开关控制信号SWIN<N1-1:0>又分别基于第三数字信号D1P<N1-1:0>和第四数字信号D1N<N1-1:0>产生；因此，使得子数模转换器DAC1基于第三数字信号D1P<N1-1:0>和第四数字信号D1N<N1-1:0>，在电容阵列的第二端产生的电压VBP与VBN之和约等于输入信号VIP和VIN之和；当采用图2中的子DAC1的电路结构时，使得残差电压的共模电压(VP_DAC1+VN_DAC1)/2≈VCM，即消除了输入信号的影响，简化了放大器的设计难度。

进一步地，为了防止第三转换信号Out1P和第四转换信号Out1N溢出0到2^N1-1的范围，如图6所示，码字转移模块还将第三转换信号Out1P和第四转换信号Out1N分别与0或者2^N1-1进行比较，当第三转换信号Out1P小于0时，则将其移位到0，并保持第三转换信号Out1P和第四转换信号Out1N的差值(第一差值)不变，此时第四转换信号Out1N＝Out1N-Out1P；当第三转换信号Out1P大于2^N1-1时，将其移位到2^N1-1，并保持第一差值不变，此时第四转换信号Out1N＝Out1N-(Out1P-(2^N1-1))；同理，当第四转换信号Out1N小于0时，则将其移位到0，并保持第一差值不变，此时第三转换信号Out1P＝Out1P-Out1N；当第四转换信号Out1N大于2^N1-1时，将其移位到2^N1-1，并保持第一差值不变，此时第三转换信号Out1P＝Out1P-(Out1N-(2^N1-1))。通过上述设置，可以使得第三转换信号Out1P和第四转换信号Out1N在0到2^N1-1之内，且保持两者之间的差值保持不变以保证残差电压的准确性。其中，图6中示出的只是其中一种实施例，当第三或第四转换信号小于0或者大于2^N1-1时，也可以将其移位到0到2^N1-1范围之内的其他值，同时保持两者之间的差值不变即可，例如，当第三转换信号Out1P小于0时，可以将其移位到1，此时，将第四转换信号Out1N设为等于Out1N-Out1P+1即可。需要说明的是，数据信号处理模块可以通过硬件、软件或者软硬件结合的形式来实现，具体方式可以根据实际应用情况进行选择设置。

综上，本文上文所述的残差电压产生电路通过设置共模电压模数转换器和数字信号处理模块，可以使得残差电压的共模电压稳定在设定阈值附近，基本上与输入信号无关，其中，设定阈值可以根据实际应用情况进行设置，示例地，可以将其设为基准电压的一半。即通过上述设置避免了残差电压的共模电压的大范围波动，降低了放大器的设计难度。

进一步地，图3中示意出了该流水线模数转换器为两级的情形，但本发明不限于此，也可以将其扩展到更多级，具体地，该流水线模块转换器包括K级级联电路，K为大于1的正整数，除第K级之外的级联结构包括上文所述的残差电压产生电路。其中，第i级级联电路基于本级级联电路中的子数模转换器产生的残差电压，输出第i放大信号；i为大于等于1且小于K的正整数；第一级级联电路的输入信号为待转换的模拟信号；第二级到第K级级联电路中的输入信号为其前一级级联电路产生的放大信号；第i级级联电路的输入信号即为本级级联电路中残差电压产生电路的输入信号。该流水线模数转换器基于第一到第K-1级级联结构中的模数转换器分别输出的第二数字信号以及第K级级联电路中的模数转换器输出的第五数字信号，经冗余校正后输出第六数字信号。其中每级级联电路中输出的数字信号的位数可以根据实际的应用情况进行设置。

进一步地，第i级级联电路中包括冗余放大器，该冗余放大器为差分运算放大器，将本级级联电路中的残差电压放大后输出第i放大信号。

进一步地，该流水线模数转换器包括冗余校正电路，其接收每级级联电路输出的数字信号，并根据冗余数据的位数，将多个数字信号通过错位相加后输出第六数字信号。

本发明还提供了一种残差电压产生方法，基于共模电压模数转换器将输入信号的共模电压转换第一数字信号；基于模数转换器将输入信号转换为第二数字信号；数字信号处理模块接收第一数字信号以及第二数字信号，并输出第三数字信号和第四数字信号；子数模转换器接收输入信号以及基于第三数字信号和第四数字信号产生的开关控制信号，并输出残差电压；其中，基于第三数字信号和第四数字信号，使得子数模转换电路产生的残差电压的共模电压约等于设定阈值电压。

另外，该残差电压产生方法还包括上文所述的残差电压产生电路的其他功能，这里不再赘述。

综上，本发明提供的流水线模数转换器及其残差电压产生电路、产生方法，通过设置共模电压模数转换器将输入信号的共模电压转换为第一数字信号；并设置数字信号处理模块接收第一数字信号和模数转换器将输入信号进行粗转换之后的第二数字信号，基于第一数字信号和第二数字信号分别输出第三数字信号和第四数字信号；子数模转换器接收输入信号以及基于第三数字信号和第四数字信号产生的开关控制信号，并输出残差电压；其中，基于第三数字信号和第四数字信号，可以使得子数模转换电路产生的残差电压的共模电压约等于设定阈值电压，即使其稳定在设定阈值电压附近。其中，设定阈值可以根据实际应用情况进行设置，示例地，可以将其设为基准电压的一半。本发明通过上述设置避免了残差电压的共模电压的大范围波动，降低了放大器的设计难度

最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (18)

1.一种残差电压产生电路，应用于流水线模数转换器，其特征在于，所述残差电压产生电路包括：

共模电压模数转换器，接收输入信号，用于将所述输入信号的共模电压转换第一数字信号；

模数转换器，接收输入信号，用于将所述输入信号转换为第二数字信号；

数字信号处理模块，接收所述第一数字信号以及所述第二数字信号，并输出第三数字信号和第四数字信号；

子数模转换器，接收所述输入信号以及基于所述第三数字信号和所述第四数字信号产生的开关控制信号，并输出残差电压；

其中，基于所述第三数字信号和所述第四数字信号，使得所述子数模转换电路产生的所述残差电压的共模电压约等于设定阈值电压。

2.根据权利要求1所述的残差电压产生电路，其特征在于，

当所述第一数字信号和所述第二数字信号位数相等时，所述第三数字信号等于所述第一数字信号与所述第二数字信号之和再与2^(N1-1)对应的二进制之差；所述第四数字信号等于(2^(N1-1)-1)对应的二进制与所述第一数字信号之和再与所述第二数字信号之差；N1为所述第二数字信号的位数；

当所述第一数字信号和所述第二数字信号位数不等时，所述数字信号处理模块包括位数转换模块，用于将所述第一数字信号的位数转换为与所述第二数字信号的位数相等；所述第三数字信号等于转换为N1位数的所述第一数字信号与所述第二数字信号之和再与2^(N1-1)对应的二进制之差；所述第四数字信号等于(2^(N1-1)-1)对应的二进制与转换为N1位数的所述第一数字信号之和再与所述第二数字信号之差。

3.根据权利要求2所述的残差电压产生电路，其特征在于，所述第三数字信号与所述第四数字信号之差为第一差值；

所述数字信号处理模块将所述第三数字信号和所述第四数字信号对应的十进制限制在0到(2^N1-1)范围内；

当所述第三数字信号对应的十进制小于0或者大于(2^N1-1)时，将所述第三数字信号对应的十进制移位到0到(2^N1-1)范围内，并保持所述第一差值不变；

当所述第四数字信号对应的十进制小于0或者大于(2^N1-1)时，将所述第四数字信号对应的十进制移位到0到(2^N1-1)范围内，并保持所述第一差值不变。

4.根据权利要求1所述的残差电压产生电路，其特征在于，所述数字信号处理模块包括第一数字转换模块、码字转移模块以及第二数字转换模块；

所述第一数字转换模块基于所述第一数字信号输出第一转换信号，基于所述第二数字信号输出第二转换信号；

所述码字转移模块基于所述第一转换信号和所述第二转换信号输出第三转换信号和第四转换信号，且使得所述第三转换信号和所述第四转换信号之和约等于所述第一转换信号的两倍，所述第三转换信号和所述第四转换信号的十进制之差等于所述第二转换信号十进制的两倍与(2^N1-1)之差；N1为所述第二数字信号的位数；

所述第二数字转换模块基于所述第三转换信号输出所述第三数字信号，基于所述第四转换信号输出所述第四数字信号。

5.根据权利要求4所述的残差电压产生电路，其特征在于，

所述第一转换信号至所述第四转换信号均为十进制时，

所述第三转换信号等于所述第二转换信号与所述第一转换信号之和再与2^(N1-1)之差；

所述第四转换信号等于(2^(N1-1)-1)与所述第一转换信号之和再与所述第二转换信号之差。

6.根据权利要求5所述的残差电压产生电路，其特征在于，

所述第三转换信号与所述第四转换信号之差为第一差值；

所述码字转移模块将所述第三转换信号和所述第四转换信号限制在0到(2^N1-1)范围内；

当所述第三转换信号小于0或者大于(2^N1-1)时，将所述第三转换信号移位到0到(2^N1-1)范围内，并保持所述第一差值不变；

当所述第四转换信号小于0或者大于(2^N1-1)时，将所述第四转换信号移位到0到(2^N1-1)范围内，并保持所述第一差值不变。

7.根据权利要求1所述的残差电压产生电路，其特征在于，

所述设定阈值电压为基准电压的一半。

8.根据权利要求1-7任一项所述的残差电压产生电路，其特征在于，

所述残差电压产生电路还包括编码器，所述编码器接收所述第三数字信号和所述第四数字信号，并输出第一开关控制信号和第二开关控制信号；

所述子数模转换电路基于所述输入信号、所述第一开关控制信号和所述第二开关控制信号产生残差电压。

9.根据权利要求8所述的残差电压产生电路，其特征在于，

所述子数模转换电路包括第一电容阵列和第二电容阵列，所述第一电容阵列的第一端通过第一开关与共模信号连接，所述第一电容阵列中电容的第二端通过所述第一开关阵列分别与所述输入信号的正端、参考电压的正端或者参考电压的负端之一连接；

所述第二电容阵列的第一端通过第二开关与共模信号连接，所述第二电容阵列中电容的第二端通过第二开关阵列分别与所述输入信号的负端、参考电压的正端或者参考电压的负端之一连接；

在采样相，所述第一开关和所述第二开关闭合，所述第一电容阵列的第二端与所述输入信号的正端连接；所述第二电容阵列的第二端与所述输入信号的负端连接；

在残差电压产生相，所述第一开关和所述第二开关打开，所述第一开关阵列受所述第一开关控制信号控制，所述第二开关阵列受所述第二开关控制信号控制。

10.一种流水线模数转换器，包括K级级联结构，K为大于1的正整数，其特征在于；除第K级之外的级联结构包括权利要求1-9任一项所述的残差电压产生电路；

第i级级联电路基于本级级联电路中的子数模转换器产生的残差电压，输出第i放大信号；i为大于等于1且小于K的正整数；

其中，第一级级联电路的输入信号为待转换的模拟信号；第二级到第K级级联电路中的输入信号为其前一级级联电路产生的放大信号；

所述第i级级联电路的输入信号即为本级级联电路中残差电压产生电路的输入信号；

所述流水线模数转换器基于第一到第K-1级级联结构中的模数转换器分别输出的第二数字信号以及第K级级联电路中的模数转换器输出的第五数字信号，经冗余校正后输出第六数字信号。

11.根据权利要求10所述的流水线模数转换器，其特征在于，

所述第i级级联电路中包括冗余放大器，所述冗余放大器为差分运算放大器，将本级级联电路中的残差电压放大后输出第i放大信号。

12.一种残差电压产生方法，其特征在于，

基于共模电压模数转换器将输入信号的共模电压转换第一数字信号；

基于模数转换器将所述输入信号转换为第二数字信号；

数字信号处理模块接收所述第一数字信号以及所述第二数字信号，并输出第三数字信号和第四数字信号；

子数模转换器接收所述输入信号以及基于所述第三数字信号和所述第四数字信号产生的开关控制信号，并输出残差电压；

其中，基于所述第三数字信号和所述第四数字信号，使得所述子数模转换电路产生的所述残差电压的共模电压约等于设定阈值电压。

13.根据权利要求12所述的残差电压产生方法，其特征在于，所述数字信号处理模块接收所述第一数字信号以及所述第二数字信号，并输出第三数字信号和第四数字信号包括：

当所述第一数字信号和所述第二数字信号位数相等时，所述第三数字信号等于所述第一数字信号与所述第二数字信号之和再与2^(N1-1)对应的二进制之差；所述第四数字信号等于(2^(N1-1)-1)对应的二进制与所述第一数字信号之和再与所述第二数字信号之差；N1为所述第二数字信号的位数；

当所述第一数字信号和所述第二数字信号位数不等时，所述数字信号处理模块包括位数转换模块，用于将所述第一数字信号的位数转换为与所述第二数字信号的位数相等；所述第三数字信号等于转换为N1位数的所述第一数字信号与所述第二数字信号之和再与2^(N1-1)对应的二进制之差；所述第四数字信号等于(2^(N1-1)-1)对应的二进制与转换为N1位数的所述第一数字信号之和再与所述第二数字信号之差。

14.根据权利要求13所述的残差电压产生方法，其特征在于，

所述第三数字信号与所述第四数字信号之差为第一差值；

所述数字信号处理模块将所述第三数字信号和所述第四数字信号对应的十进制限制在0到(2^N1-1)范围内；

当所述第三数字信号对应的十进制小于0或者大于(2^N1-1)时，将所述第三数字信号对应的十进制移位到0到(2^N1-1)范围内，并保持所述第一差值不变；

当所述第四数字信号对应的十进制小于0或者大于(2^N1-1)时，将所述第四数字信号对应的十进制移位到0到(2^N1-1)范围内，并保持所述第一差值不变。

15.根据权利要求12所述的残差电压产生方法，其特征在于，所述数字信号处理模块接收所述第一数字信号以及所述第二数字信号，并输出第三数字信号和第四数字信号包括：第一数字转换模块基于所述第一数字信号输出第一转换信号，基于所述第二数字信号输出第二转换信号；

码字转移模块基于所述第一转换信号和所述第二转换信号输出第三转换信号和第四转换信号，且使得所述第三转换信号和所述第四转换信号之和约等于所述第一转换信号的两倍，所述第三转换信号和所述第四转换信号的十进制之差等于所述第二转换信号十进制的两倍与(2^N1-1)之差；N1为所述第二数字信号的位数；

第二数字转换模块基于所述第三转换信号输出所述第三数字信号，基于所述第四转换信号输出所述第四数字信号。

16.根据权利要求15所述的残差电压产生方法，其特征在于，

当所述第一转换信号至所述第四转换信号均为十进制时，

所述第三转换信号等于所述第二转换信号与所述第一转换信号之和再与2^(N1-1)之差；

所述第四转换信号等于(2^(N1-1)-1)与所述第一转换信号之和再与所述第二转换信号之差。

17.根据权利要求16所述的残差电压产生方法，其特征在于，

所述第三转换信号与所述第四转换信号之差为第一差值；

所述码字转移模块将所述第三转换信号和所述第四转换信号限制在0到(2^N1-1)范围内；

当所述第三转换信号小于0或者大于(2^N1-1)时，将所述第三转换信号移位到0到(2^N1-1)范围内，并保持所述第一差值不变；

当所述第四转换信号小于0或者大于(2^N1-1)时，将所述第四转换信号移位到0到(2^N1-1)范围内，并保持所述第一差值不变。

18.根据权利要求12-17任一项所述的残差电压产生方法，其特征在于，将所述设定阈值电压设为基准电压的一半。