CN118351909A - 存储器字线刷新方法、激活方法、装置、设备和介质 - Google Patents
存储器字线刷新方法、激活方法、装置、设备和介质 Download PDFInfo
- Publication number
- CN118351909A CN118351909A CN202410778744.XA CN202410778744A CN118351909A CN 118351909 A CN118351909 A CN 118351909A CN 202410778744 A CN202410778744 A CN 202410778744A CN 118351909 A CN118351909 A CN 118351909A
- Authority
- CN
- China
- Prior art keywords
- word line
- address
- target
- memory array
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 78
- 230000004913 activation Effects 0.000 title claims abstract description 17
- 238000003491 array Methods 0.000 claims abstract description 87
- 230000003213 activating effect Effects 0.000 claims description 14
- 238000004590 computer program Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 8
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000000802 evaporation-induced self-assembly Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011022 operating instruction Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
本公开实施例提供的存储器字线刷新方法、激活方法、装置、设备和介质,包括:响应于接收到的刷新指令,获取刷新地址;根据各内存阵列中与刷新地址中第一区域包括的地址位所对应的地址的字线的状态信息,确定目标内存阵列;根据刷新地址中第二区域包括的地址位所对应的地址,确定目标字线区块和目标冗余字线区块;根据刷新地址中第一区域包括的地址位所对应的地址,确定目标字线;根据刷新地址中第一区域包括的地址位所对应的地址与子字线区块包括的地址的对应关系,在目标冗余字线区块中确定目标冗余字线;对目标内存阵列的目标冗余字线区块的目标冗余字线进行刷新,对除目标内存阵列外的其它内存阵列的目标字线区块的目标字线进行刷新。
Description
技术领域
本公开的实施例涉及存储器技术领域以及相关技术领域,具体地,涉及适用于一种存储器字线刷新方法、激活方法、装置、设备和介质。
背景技术
动态随机存取存储器(Dynamic Random Access Memory,DRAM)是一种半导体存储器。动态随机存取存储器在刷新的时候,通常DRAM每个阵列内部是存在地址比较电路的,基于比较电路只刷新被使用到的字线,如果某字线损坏,则只刷新对应的冗余字线,损坏的字线和未被使用的冗余字线都不会刷新。而为减小存储器内存的面积,通过将比较电路和记录冗余字线地址的熔断器放在存储器的底层控制逻辑,在该方式中刷新操作时每个内存阵列无法单独进行地址比较,不论当前地址是否损坏,不同阵列内部只能无区别地对该地址进行刷新,当所有地址遍历后,被使用的冗余字线并未刷新。
现有技术中,一种方式是通过增加地址传输线,实现在同一次刷新操作中在不同阵列的刷新地址不同,但是增加的地址传输线使得存储器整体体积增大,另一种方式是通过增加刷新操作的次数来实现冗余地址的刷新,但是需要额外的刷新命令,且由于每一次刷新操作所需要的时间较长,额外的刷新操作占用了电路有效操作时间,会导致内存读写操作时间减少。
基于现有技术存在的问题,亟需一种存储器字线刷新方法。
发明内容
本文中描述的实施例提供了一种存储器字线刷新方法、刷新方法、装置、设备和介质,解决现有技术存在的问题。
根据本公开的第一方面,提供了一种存储器字线刷新方法,应用于存储器,存储器包括多个内存阵列,一所述内存阵列包括多个字线区块和多个冗余字线区块,一所述字线区块包括多个子字线区块,一所述字线区块对应一所述冗余字线区块,所述字线区块包括的子字线区块的数量与所述冗余字线区块包括的冗余字线的数量相同,一所述子字线区块对应一条所述冗余字线,包括:
响应于接收到的刷新指令,获取刷新地址;
根据各所述内存阵列中与所述刷新地址中第一区域包括的地址位所对应的地址的字线的状态信息,确定目标内存阵列,其中,所述状态信息包括失效状态和正常状态,所述目标内存阵列为与所述刷新地址中第一区域包括的地址位所对应的地址的字线的状态信息为失效状态所对应的内存阵列;
根据所述刷新地址中第二区域包括的地址位所对应的地址,确定目标字线区块和目标冗余字线区块;
根据所述刷新地址中第一区域包括的地址位所对应的地址,确定目标字线;
根据所述刷新地址中第一区域包括的地址位所对应的地址与子字线区块包括的地址的对应关系,在所述目标冗余字线区块中确定目标冗余字线;
对目标内存阵列的所述目标冗余字线区块的所述目标冗余字线进行刷新,对除目标内存阵列外的其它内存阵列的所述目标字线区块的所述目标字线进行刷新。
在本公开一些实施例中,所述方法还包括:
当各所述内存阵列中与所述刷新地址中第一区域包括的地址位所对应的地址的字线的状态信息均为正常状态时,根据所述刷新地址中第二区域包括的地址位所对应的地址,确定目标字线区块,根据所述刷新地址中第一区域包括的地址位所对应的地址,确定目标字线;
同时对各所述内存阵列的所述目标字线区块的所述目标字线进行刷新。
在本公开一些实施例中,所述根据所述刷新地址中第二区域包括的地址位所对应的地址,确定目标字线区块和目标冗余字线区块之前,还包括:
获取所述目标内存阵列的数量信息;
所述根据所述刷新地址中第二区域包括的地址位所对应的地址,确定目标字线区块和目标冗余字线区块,包括:
当所述目标内存阵列的数量信息为预设数量时,根据所述刷新地址中第二区域包括的地址位所对应的地址,确定目标字线区块和目标冗余字线区块;
当所述目标内存阵列的数量信息大于预设数量时,从所述目标内存阵列中确定第一子目标内存阵列和第二子目标内存阵列;
根据所述刷新地址中第二区域包括的地址位所对应的地址,确定所述第一子目标内存阵列的目标字线区块和目标冗余字线区块;
根据所述刷新地址中第二区域包括的地址位所对应的地址,确定除所述第一子目标内存阵列和第二子目标内存阵列外的其它内存阵列的目标字线区块;
对所述刷新地址中第二区域包括的地址位所对应的地址中的至少一位地址取反,基于取反后的所述刷新地址中第二区域包括的地址位所对应的地址,确定所述第二子目标内存阵列的目标字线区块。
在本公开一些实施例中,所述根据各所述内存阵列中与所述刷新地址中第一区域包括的地址位所对应的地址的字线的状态信息,确定目标内存阵列之时,还包括:
根据各所述内存阵列中与所述刷新地址中第一区域包括的地址位所对应的地址的字线的状态信息,确定冗余使能信号。
在本公开一些实施例中,所述根据所述刷新地址中第一区域包括的地址位所对应的地址与子字线区块包括的地址的对应关系,在所述目标冗余字线区块中确定目标冗余字线,包括:
获取所述子字线区块与所述冗余字线的对应关系;
根据所述刷新地址中第一区域包括的地址位所对应的地址与子字线区块包括的地址的对应关系,确定所述刷新地址中第一区域包括的地址位所对应的地址所属的目标子字线区块;
根据所述子字线区块与所述冗余字线的关系,确定所述目标子字线区块所对应的目标冗余字线。
在本公开一些实施例中,所述方法还包括:
根据所述刷新地址的第三区域包括的地址位所对应的地址,确定输出冗余使能信号的目标内存层。
根据本公开的第二方面,提供了一种存储器字线激活方法,应用于存储器,存储器包括多个内存阵列,一所述内存阵列包括多个字线区块和多个冗余字线区块,一所述字线区块包括多个子字线区块,一所述字线区块对应一所述冗余字线区块,所述字线区块包括的子字线区块的数量与所述冗余字线区块包括的冗余字线的数量相同,一所述子字线区块对应一所述冗余字线,包括:
响应于接收到的激活指令,获取激活地址;
根据各所述内存阵列中与所述激活地址中第一区域包括的地址位所对应的地址的字线的状态信息,确定目标内存阵列,其中,所述状态信息包括失效状态和正常状态,所述目标内存阵列为与所述激活地址中第一区域包括的地址位所对应的地址的字线的状态信息为失效状态所对应的内存阵列;
根据所述激活地址中第二区域包括的地址位所对应的地址,确定目标字线区块和目标冗余字线区块;
根据所述激活地址中第一区域包括的地址位所对应的地址,确定目标字线;
根据所述激活地址中第一区域包括的地址位所对应的地址与子字线区块包括的地址的对应关系,在所述目标冗余字线区块中确定目标冗余字线;
依次对各所述内存阵列的所述目标字线区块的所述目标字线进行激活,当执行到的内存阵列为所述目标内存阵列时,对目标内存阵列的所述目标冗余字线区块的所述目标冗余字线进行激活。
根据本公开的第三方面,提供了一种存储器字线刷新装置,应用于存储器,存储器包括多个内存阵列,一所述内存阵列包括多个字线区块和多个冗余字线区块,一所述字线区块包括多个子字线区块,一所述字线区块对应一所述冗余字线区块,所述字线区块包括的子字线区块的数量与所述冗余字线区块包括的冗余字线的数量相同,一所述子字线区块对应一条所述冗余字线,包括:
刷新地址获取模块,用于响应于接收到的刷新指令,获取刷新地址;
目标内存阵列确定模块,用于根据各所述内存阵列中与所述刷新地址中第一区域包括的地址位所对应的地址的字线的状态信息,确定目标内存阵列,其中,所述状态信息包括失效状态和正常状态,所述目标内存阵列为与所述刷新地址中第一区域包括的地址位所对应的地址的字线的状态信息为失效状态所对应的内存阵列;
目标区块确定模块,用于根据所述刷新地址中第二区域包括的地址位所对应的地址,确定目标字线区块和目标冗余字线区块;
目标字线确定模块,用于根据所述刷新地址中第一区域包括的地址位所对应的地址,确定目标字线;
目标冗余字线确定模块,用于根据所述刷新地址中第一区域包括的地址位所对应的地址与子字线区块包括的地址的对应关系,在所述目标冗余字线区块中确定目标冗余字线;
刷新模块,用于对目标内存阵列的所述目标冗余字线区块的所述目标冗余字线进行刷新,对除目标内存阵列外的其它内存阵列的所述目标字线区块的所述目标字线进行刷新。
根据本公开的第四方面,提供了一种计算机设备,包括:
一个或多个处理器;
存储装置,用于存储一个或多个程序,
当所述一个或多个程序被所述一个或多个处理器执行,使得所述一个或多个处理器实现如第一方面或第二方面中任一所述的方法。
根据本公开的第五方面,提供了一种计算机可读存储介质,其上存储有计算机程序,该程序被处理器执行时实现如第一方面或第二方面中任一所述的方法。
本公开实施例提供的存储器字线刷新方法、激活方法、装置、设备和介质,响应于接收到的刷新指令,获取刷新地址;根据各内存阵列中与刷新地址中第一区域包括的地址位所对应的地址的字线的状态信息,确定目标内存阵列;根据刷新地址中第二区域包括的地址位所对应的地址,确定目标字线区块和目标冗余字线区块;根据刷新地址中第一区域包括的地址位所对应的地址,确定目标字线;根据刷新地址中第一区域包括的地址位所对应的地址与子字线区块包括的地址的对应关系,在目标冗余字线区块中确定目标冗余字线;对目标内存阵列的目标冗余字线区块的所述目标冗余字线进行刷新,对除目标内存阵列外的其它内存阵列的目标字线区块的目标字线进行刷新。在刷新指令执行过程中,由于目标内存阵列中与刷新地址中第一区域包括的地址位所对应的地址的字线的状态信息为失效状态,因此,对目标内存阵列的目标冗余字线区块的目标冗余字线进行刷新,而对除目标内存阵列外的其它内存阵列的目标字线区块的目标字线进行刷新,实现在存储器字线刷新过程中,若某一个内存阵列中,与刷新地址中第一区域包括的地址位所对应的地址的字线为失效状态,在该内存阵列进行冗余字线刷新,对除该内存阵列以外的其它内存阵列进行普通字线刷新。因此,基于刷新指令对目标字线进行刷新的过程中,可以直接进行冗余字线刷新和字线刷新,提高了刷新效率,且无需额外的刷新命令对冗余字线进行刷新,减少了存储器中传输指令的数据线的数量。
附图说明
为了更清楚地说明本公开的实施例的技术方案,下面将对实施例的附图进行简要说明,应当知道,以下描述的附图仅仅涉及本公开的一些实施例,而非对本公开的限制,其中:
图1是本公开实施例提供的一种存储器字线刷新方法的流程示意图;
图2是本公开实施例提供的一种存储器的结构示意图;
图3是本公开实施例提供的存储器中内存阵列的结构示意图;
图4是本公开实施例提供的内存阵列中一个字线区块的结构示意图;
图5是本公开实施例提供的一种存储单元的结构示意图;
图6是本公开实施例提供的存储器中内存阵列的具体结构示意图;
图7是本公开实施例提供的一种存储器字线激活方法的流程示意图;
图8是本公开实施例提供的一种存储器字线刷新装置的结构示意图;
图9是本公开实施例提供的一种计算机设备的结构示意图。
具体实施方式
为了使本公开的实施例的目的、技术方案和优点更加清楚,下面将结合附图,对本公开的实施例的技术方案进行清楚、完整的描述。显然,所描述的实施例是本公开的一部分实施例,而不是全部的实施例。基于所描述的本公开的实施例,本领域技术人员在无需创造性劳动的前提下所获得的所有其它实施例,也都属于本公开保护的范围。
除非另外定义,否则在此使用的所有术语(包括技术和科学术语)具有与本公开主题所属领域的技术人员所通常理解的相同含义。进一步将理解的是,诸如在通常使用的词典中定义的那些的术语应解释为具有与说明书上下文和相关技术中它们的含义一致的含义,并且将不以理想化或过于正式的形式来解释,除非在此另外明确定义。如在此所使用的,将两个或更多部分“连接”或“耦接”到一起的陈述应指这些部分直接结合到一起或通过一个或多个中间部件结合。
在本公开的所有实施例中,诸如“第一”和“第二”的术语仅用于将一个部件(或部件的一部分)与另一个部件(或部件的另一部分)区分开。
除非上下文中另外明确地指出,否则在本文和所附权利要求中所使用的词语的单数形式包括复数,反之亦然。因而,当提及单数时,通常包括相应术语的复数。相似地,措辞“包含”和“包括”将解释为包含在内而不是独占性地。同样地,术语“包括”和“或”应当解释为包括在内的,除非本文中明确禁止这样的解释。在本文中使用术语“示例”之处,特别是当其位于一组术语之后时,所述“示例”仅仅是示例性的和阐述性的,且不应当被认为是独占性的或广泛性的。
基于现有技术存在的问题,本公开实施例提供一种存储器字线刷新方法,图1是本公开实施例提供的一种存储器字线刷新方法的流程示意图,图2是本公开实施例提供的一种存储器的结构示意图,图3是本公开实施例提供的一种存储器中一内存阵列的结构示意图,图4是本公开实施例提供的一种一内存阵列中一字线区块的结构示意图,如图1所示,存储器字线刷新方法包括:
S110、响应于接收到的刷新指令,获取刷新地址。
结合图2和图3,存储器内存包括多个内存阵列,一内存阵列包括多个字线区块和多个冗余字线区块,一字线区块包括多个子字线区块,一字线区块对应一冗余字线区块,字线区块包括的子字线区块的数量与冗余字线区块包括的冗余字线的数量相同,一子字线区块对应一条冗余字线。
图2示例性表示存储器包括16个内存阵列,也即存储器内存分为4个BG(BankGroup)和4个BA(Bank),存储器在刷新的时候,多个内存阵列同时刷新同一个字线地址。图3示例性表示一个内存阵列中字线区块与冗余字线区块的排列方式,图4示例性表示一个字线区块中子字线区块的排列方式。若内存阵列中一个字线区块的字线为n条,则任意一个子字线区块的字线的数量为字线区块的字线数量除以冗余字线区块包括的冗余字线数量。
在存储器芯片制造过程中,会存在部分字线损坏的情况,此时就需要冗余字线替换损坏的字线。冗余字线替换损坏的字线的过程是地址重新映射的过程,也即冗余字线的地址即为损坏的字线地址。
动态随机存储器动态的原因与其存储单元结构有关,存储单元由一个晶体管和一个电容组成,为1T1C结构(1 Transition and 1 Capacitor),如图5所示。电容用于存储数据,晶体管相当于由字线控制的开关,开启后位线和电容相连。但晶体管为非理想器件,即使在关断状态下,位线和电容之间存在着电荷泄漏。随着时间推移,电容电压会不断趋近位线电压,导致原本存入的数据无法被识别,而刷新操作可以解决DRAM存储单元漏电问题,刷新是指在一定时间内打开一次存储单元的字线,由于位线和灵敏放大器相连,开启字线后电容将充电或放电到泄漏前的状态。
在具体的动态随机存储器中,由于每条字线和每条位线上都连接着多个存储单元,如图6所示,水平方向为字线,垂直方向为位线,字线和位线不相连。当字线为高电平时,晶体管导通,电容和位线连接。而一个位线又连接着多个存储单元,因此,在一个内存阵列中,同一时刻只允许有一条字线为高电平,否则多个存储单元将共用位线,相互影响导致数据被破坏。在刷新操作中,字线0,字线1,…,字线n是依次为高电平(若字线条数为255,则需要8位地址信号)。
此外,结合图2,一个存储器内存是由多个内存阵列组成的,不同内存阵列相互独立,因此在刷新操作时不同内存阵列可同时开启字线,也即只需提供一个字线地址,实现同时刷新不同内存阵列中相同地址的字线。
因此,本公开实施例提供的存储器冗余字线刷新方法中,首先在接收到刷新指令时,从刷新指令中获取刷新地址。
S120、根据各内存阵列中与刷新地址中第一区域包括的地址位所对应的地址的字线的状态信息,确定目标内存阵列。
其中,状态信息包括失效状态和正常状态,目标内存阵列为与刷新地址中第一区域包括的地址位所对应的地址的字线的状态信息为失效状态所对应的内存阵列。
本公开实施例以存储器包括16个独立的内存阵列,一个内存阵列分为8个字线区块,且每一个字线区块对应一个冗余字线区块,每个字线区块包括2048条字线,每个冗余字线区块包括16条冗余字线为例进行举例说明,若刷新地址为A[15:0],则可以通过刷新地址中第一区域包括的地址位所对应的地址确定刷新的字线,也即通过A[10:0]确定刷新的字线,通过刷新地址中第二区域包括的地址位所对应的地址确定刷新的字线所在的字线区块,也即通过A[13:11]确定字线区块。
本公开实施例提供的存储器字线刷新方法中,首先确定各内存阵列中与刷新地址中第一区域包括的地址位所对应的地址的字线的状态信息是否为失效状态,也即依次比较第一个内存阵列中第一字线区块至第八字线区块中与刷新地址中第一区域包括的地址位所对应的地址的字线的状态信息是否为失效状态,若第一个内存阵列中第一字线区块至第八字线区块中存在一个字线区块,与刷新地址中第一区域包括的地址位所对应的地址的字线的状态信息为失效状态,则确定第一个内存阵列为目标内存阵列。以此类推,比较第二个内存阵列中第一字线区块至第八字线区块中与刷新地址中第一区域包括的地址位所对应的地址的字线的状态信息是否为失效状态,确定第二个内存阵列是否为目标内存阵列,...,比较第八个内存阵列中第一字线区块至第八字线区块中与刷新地址中第一区域包括的地址位所对应的地址的字线的状态信息是否为失效状态,确定第八个内存阵列是否为目标内存阵列。
S130、根据刷新地址中第二区域包括的地址位所对应的地址,确定目标字线区块和目标冗余字线区块。
作为具体的实施例,根据刷新地址中第二区域包括的地址位所对应的地址,确定目标字线区块和目标冗余字线区块,包括:选取内存阵列中字线区块地址与刷新地址中第二区域包括的地址位所对应的地址相同的字线区块作为目标字线区块;选取内存阵列中冗余字线区块地址与刷新地址中第二区域包括的地址位所对应的地址相同的冗余字线区块作为目标冗余字线区块。
S140、根据刷新地址中第一区域包括的地址位所对应的地址,确定目标字线。
一种具体的实施例,在接收到刷新指令后,获取到的刷新地址A[15:0]=0000000000000000,由于将一内存阵列划分为8个字线区块和8个冗余字线区块,因此,仅仅需要三位地址即可确定当前刷新指令需要刷新的目标字线区块和目标冗余字线区块,而每个字线区块包括2048条字线,因此,刷新地址中第零位至第十位所对应的地址表示需要刷新的目标字线的地址,刷新地址中第十一位至第十三位所对应的地址可以用来表示需要刷新的目标字线区块的地址或目标冗余字线区块的地址,也即刷新地址中的第二区域为刷新地址中的第十一位至第十三位所对应的区域,刷新地址中的第一区域为刷新地址中的第零位至第十位所对应的区域。
示例性的,结合图3,字线区块0对应的地址为000,字线区块1对应的地址为001,字线区块2对应的地址为010,字线区块3对应的地址为011,字线区块4对应的地址为100,字线区块5对应的地址为101,字线区块6对应的地址为110,字线区块7对应的地址为111,冗余字线区块0对应的地址为000,冗余字线区块1对应的地址为001,冗余字线区块2对应的地址为010,冗余字线区块3对应的地址为011,冗余字线区块4对应的地址为100,冗余字线区块5对应的地址为101,冗余字线区块6对应的地址为110,冗余字线区块7对应的地址为111,若刷新地址中第十一位至第十三位所对应的地址为000,则选取字线区块0作为目标字线区块,选取冗余字线区块0作为目标冗余字线区块,并根据刷新地址中第零位至第十位所对应的地址确定目标字线。
S150、根据刷新地址中第一区域包括的地址位所对应的地址与子字线区块包括的地址的对应关系,在目标冗余字线区块中确定目标冗余字线。
在具体的实施方式中,根据刷新地址中第一区域包括的地址位所对应的地址与子字线区块包括的地址的对应关系,在目标冗余字线区块中确定目标冗余字线,包括:获取子字线区块与冗余字线的对应关系;根据刷新地址中第一区域包括的地址位所对应的地址与子字线区块包括的地址的对应关系,确定刷新地址中第一区域包括的地址位所对应的地址所属的目标子字线区块;根据子字线区块与冗余字线的关系,确定目标子字线区块所对应的目标冗余字线。
由于将字线区块分为16个子字线区块,若一个字线区块包括的字线的数量为2048时,则一个子字线区块包括的字线的数量为128,以内存阵列中第一个字线区块为例,其中,第一个子字线区块包括的字线的地址为[000000000000000]-[000000001111111],第二个子字线区块包括的字线的地址为[000000001111111]-[000000011111111],...,第十六个子字线区块包括的字线的地址为[000001111111111]-[000011111111111]。
由于获取到的刷新地址A[15:0]=0000000000000000,且刷新地址中第一区域包括的地址位所对应的地址为A[10:0]=0000000000,因此,可以确定刷新地址中第一区域包括的地址位所对应的地址处于子字线区块0中,且在步骤S130中已经确定目标冗余字线区块,因此,可以根据子字线区块与冗余字线的对应关系,在目标冗余字线区块中确定目标目标冗余字线。例如,子字线区块0对应的冗余字线为第一条冗余字线,子字线区块1对应的冗余字线为第二条冗余字线,子字线区块2对应的冗余字线为第三条冗余字线,子字线区块3对应的冗余字线为第四条冗余字线,子字线区块4对应的冗余字线为第五条冗余字线,子字线区块5对应的冗余字线为第六条冗余字线,子字线区块6对应的冗余字线为第七条冗余字线,子字线区块7对应的冗余字线为第八条冗余字线。
S160、对目标内存阵列的目标冗余字线区块的目标冗余字线进行刷新,对除目标内存阵列外的其它内存阵列的目标字线区块的目标字线进行刷新。
在步骤S120确定目标内存阵列以及在步骤S130-步骤S150确定目标字线、目标字线区块、目标冗余字线和目标冗余字线区块后,在刷新指令执行过程中,由于目标内存阵列中与刷新地址中第一区域包括的地址位所对应的地址的字线的状态信息为失效状态,因此,对目标内存阵列的目标冗余字线区块的目标冗余字线进行刷新,而对除目标内存阵列外的其它内存阵列的目标字线区块的目标字线进行刷新,实现在存储器字线刷新过程中,若某一个内存阵列中,与刷新地址中第一区域包括的地址位所对应的地址的字线为失效状态,在该内存阵列进行冗余字线刷新,对除该内存阵列以外的其它内存阵列进行普通字线刷新。
需要说明的是,由于在对存储器进行刷新的过程中,同时对多个存储阵列的同一个地址的字线进行刷新,BG[1:0]和BA[1:0]信号线无需传递刷新哪个存储阵列的信号,因此,可以通过BG[1:0]和BA[1:0]信号线传递冗余字线刷新指令,也即通过BG[1:0]和BA[1:0]信号线将冗余字线刷新指令传递至目标内存阵列,即无需额外设置信号线,减少了存储器中传输指令的数据线的数量。
本公开实施例提供的存储器字线刷新方法,响应于接收到的刷新指令,获取刷新地址;根据各内存阵列中与刷新地址中第一区域包括的地址位所对应的地址的字线的状态信息,确定目标内存阵列;根据刷新地址中第二区域包括的地址位所对应的地址,确定目标字线区块和目标冗余字线区块;根据刷新地址中第一区域包括的地址位所对应的地址,确定目标字线;根据刷新地址中第一区域包括的地址位所对应的地址与子字线区块包括的地址的对应关系,在目标冗余字线区块中确定目标冗余字线;对目标内存阵列的目标冗余字线区块的所述目标冗余字线进行刷新,对除目标内存阵列外的其它内存阵列的目标字线区块的目标字线进行刷新。在刷新指令执行过程中,由于目标内存阵列中与刷新地址中第一区域包括的地址位所对应的地址的字线的状态信息为失效状态,因此,对目标内存阵列的目标冗余字线区块的目标冗余字线进行刷新,而对除目标内存阵列外的其它内存阵列的目标字线区块的目标字线进行刷新,实现在存储器字线刷新过程中,若某一个内存阵列中,与刷新地址中第一区域包括的地址位所对应的地址的字线为失效状态,在该内存阵列进行冗余字线刷新,对除该内存阵列以外的其它内存阵列进行普通字线刷新。因此,基于刷新指令对目标字线进行刷新的过程中,可以直接进行冗余字线刷新和字线刷新,提高了刷新效率,且无需额外的刷新命令对冗余字线进行刷新,减少了存储器中传输指令的数据线的数量。
在上述实施例的基础上,本公开实施例提供的存储器字线刷新方法还包括:
当各内存阵列中与刷新地址中第一区域包括的地址位所对应的地址的字线的状态信息均为正常状态时,根据刷新地址中第二区域包括的地址位所对应的地址,确定目标字线区块,根据刷新地址中第一区域包括的地址位所对应的地址,确定目标字线;同时对各内存阵列的目标字线区块的目标字线进行刷新。
若各内存阵列中与刷新地址中第一区域包括的地址位所对应的地址的字线的状态信息均为正常状态时,此时,不需要进行冗余字线刷新,因此,在根据刷新地址中第二区域包括的地址位所对应的地址,确定目标字线区块,以及根据刷新地址中第一区域包括的地址位所对应的地址,确定目标字线后,同时对各内存阵列的目标字线区块的目标字线进行刷新。
在上述实施例的基础上,本公开实施例提供的存储器字线刷新方法还包括:获取目标内存阵列的数量信息。
此时,步骤S130的具体实现过程包括:当目标内存阵列的数量信息为预设数量时,根据刷新地址中第二区域包括的地址位所对应的地址,确定目标字线区块和目标冗余字线区块。
其中,预设数量为1。
由于通过BG[1:0]和BA[1:0]信号线传递传递冗余字线刷新指令,且BG[1:0]和BA[1:0]信号线仅能将传递冗余字线刷新指令传递至一个目标内存阵列,当目标内存阵列的数量信息为预设数量时,根据刷新地址中第二区域包括的地址位所对应的地址,确定目标字线区块和目标冗余字线区块。
而当存在多个存储阵列与刷新地址中第一区域包括的地址位所对应的地址的字线的状态信息为失效状态,此时,需要执行步骤如下:
当目标内存阵列的数量信息大于预设数量时,从目标内存阵列中确定第一子目标内存阵列和第二子目标内存阵列。根据刷新地址中第二区域包括的地址位所对应的地址,确定第一子目标内存阵列的目标字线区块和目标冗余字线区块。根据刷新地址中第二区域包括的地址位所对应的地址,确定除目标内存阵列外的其它内存阵列的目标字线区块。对刷新地址中第二区域包括的地址位所对应的地址中的至少一位地址取反,基于取反后的刷新地址中第二区域包括的地址位所对应的地址,确定第二子目标内存阵列的目标字线区块。
在具体的实施过程中,当目标内存阵列的数量信息大于预设数量时,此时,首先从目标内存阵列中选取一个内存阵列作为第一子目标内存阵列,将除第一子目标内存阵列外的其它内存阵列作为第二子目标内存阵列,也即,若目标内存阵列的数量为2,结合图2,分别为BG0BA0和BG3BA3,此时,选取BG0BA0作为第一子目标内存阵列,选取BG3BA3作为第二子目标内存阵列。然后根据刷新地址中第二区域包括的地址位所对应的地址,在第一子目标内存阵列中确定目标字线区块和目标冗余字线区块,而通过对刷新地址中第二区域包括的地址位所对应的地址中的至少一位地址取反,基于取反后的刷新地址中第二区域包括的地址位所对应的地址,确定第二子目标内存阵列的目标字线区块。
具体的,若确定的目标内存阵列为BG0BA0和BG3BA3,也即目标内存阵列BG0BA0在字线区块地址为A[13:11]=000时,字线地址A[10:0]=00000000000所对应的字线的状态信息为失效状态,目标内存阵列BG3BA3在字线区块地址为A[13:11]=000时,字线地址A[10:0]=00000000000所对应的字线的状态信息为失效状态,此时,通过BG[1:0]和BA[1:0]信号线将传递冗余字线刷新指令传递至目标内存阵列BG0BA0,而通过将刷新地址中第二区域包括的地址位所对应的地址中的至少一位地址取反,例如,若刷新地址中第二区域包括的地址位所对应的地址为A[13:11]=000,对A[13]进行取反,得到A[13:11]=100,也即,在该刷新指令中,对目标内存阵列BG3BA3中字线区块3的字线地址为A[10:0]=00000000000的字线进行刷新,避免当确定的目标内存阵列为多个(也即需要进行冗余字线刷新的内存阵列为多个),但是由于BG[1:0]和BA[1:0]信号线仅能将传递冗余字线刷新指令传递至一个目标内存阵列,进而出现存储器字线刷新失效的问题。
在确定第一子目标内存阵列的目标字线区块和目标冗余字线区块后,继续执行步骤S140和S150,确定第一子目标内存阵列的目标冗余字线,在确定除第一子目标内存阵列以外的其它内存阵列(包括第二子目标内存阵列)的目标字线区块后,继续执行步骤S140,确定除第一子目标内存阵列以外的其它内存阵列的目标字线。
需要说明的是,上述实施例中,当存在多个内存阵列(例如第一子目标内存阵列和第二子目标内存阵列),同一个字线区块的同一个字线为失效状态,仅选取一个子目标内存阵列(例如第一子目标内存阵列)进行冗余字线刷新,其它内存阵列(除第一子目标内存阵列外的其它内存阵列,但第二子目标内存阵列与其它内存阵列刷新的字线区块不同)进行字线刷新,虽然在某一个刷新指令中,第二子目标内存阵列与其它内存阵列刷新的字线区块不同,但当内存阵列完成一轮刷新后,总是会对第二子目标内存阵列进行一次冗余字线刷新。
在上述实施例的基础上,本公开实施例提供的方法还包括:根据各内存阵列中与刷新地址中第一区域包括的地址位所对应的地址的字线的状态信息,确定冗余使能信号。
当存在内存阵列中与刷新地址中第一区域包括的地址位所对应的地址的字线为失效状态时,输出至各内存阵列的冗余使能信号有效,此时,目标内存阵列在接收到冗余字线刷新指令时,对目标冗余字线区块的目标冗余字线进行刷新,除目标内存阵列以外的其它内存阵列,基于刷新指令对目标字线区块的目标字线进行刷新。当内存阵列中与刷新地址中第一区域包括的地址位所对应的地址的字线均为正常状态时,输出至内存阵列的冗余使能信号无效,此时,各内存阵列基于刷新指令对目标字线区块的目标字线进行刷新。
在具体的实施方式中,当存储器为堆叠状态时,通过TSV信号线传递冗余使能信号。也即,无需额外增加新的信号线即可实现冗余使能信号的传递。
在上述实施例的基础上,本公开实施例提供的方法还包括:根据刷新地址的第三区域包括的地址位所对应的地址,确定输出冗余使能信号的目标内存层。
当存储器内存为堆叠结构时,通过使用刷新地址的第三区域包括的地址位所对应的地址,确定输出冗余使能信号的目标内存层。当存储器的内存层的堆叠层数为4层时,刷新地址的第三区域为刷新地址中的第十四位至第十五位所对应的区域,当存储器的内存层的堆叠层数为8层时,此时,通过设置刷新地址为A[16:0],刷新地址的第三区域为刷新地址中的第十四位至第十六位所对应的区域。一种示例性的,在存储器的内存层的堆叠层数为4层时,若A[15:14]=00时,输出冗余使能信号至存储器的第0内存层。
此时,步骤S160的具体实施过程包括:对目标内存层的目标内存阵列的目标冗余字线区块的目标冗余字线进行刷新,对目标内存层的除目标内存阵列外的其它内存阵列的目标字线区块的目标字线进行刷新,对除目标内存层以外的其它目标内存层的目标字线区块的目标字线进行刷新。
需要说明的是,上述实施例中,以一种具体的实施例对第一区域、第二区域和第三区域进行举例说明,在其它可实施方式中,本公开实施例不对第一区域、第二区域和第三区域为刷新地址中的具体哪一位进行限定。
在上述实施例的基础上,本公开实施例还提供一种存储器字线激活方法,该存储器字线激活方法应用于存储器,存储器包括多个内存阵列,一内存阵列包括多个字线区块和多个冗余字线区块,一字线区块包括多个子字线区块,一字线区块对应一冗余字线区块,字线区块包括的子字线区块的数量与冗余字线区块包括的冗余字线的数量相同,一子字线区块对应一冗余字线,图7是本公开实施例提供的存储器字线激活方法的流程示意图,如图7所示,存储器字线激活方法包括:
S210、响应于接收到的激活指令,获取激活地址。
S220、根据各内存阵列中与激活地址中第一区域包括的地址位所对应的地址的字线的状态信息,确定目标内存阵列。
其中,状态信息包括失效状态和正常状态,目标内存阵列为与激活地址中第一区域包括的地址位所对应的地址的字线的状态信息为失效状态所对应的内存阵列。
S230、根据激活地址中第二区域包括的地址位所对应的地址,确定目标字线区块和目标冗余字线区块。
S240、根据激活地址中第一区域包括的地址位所对应的地址,确定目标字线。
S250、根据激活地址中第一区域包括的地址位所对应的地址与子字线区块包括的地址的对应关系,在目标冗余字线区块中确定目标冗余字线。
S260、依次对各内存阵列的目标字线区块的目标字线进行激活,当执行到的内存阵列为目标内存阵列时,对目标内存阵列的目标冗余字线区块的目标冗余字线进行激活。
由于存储器字线激活过程中,一个激活指令只能激活一个内存阵列中的字线区块的字线,因此,在存储器字线激活过程中,若激活指令中激活的内存阵列为普通内存阵列,则对该内存阵列的目标字线区块的目标字线进行激活,当激活指令中激活的内存阵列为目标内存阵列,此时,在对目标内存阵列的目标字线区块的目标字线进行激活时,激活目标内存阵列的目标冗余字线区块的目标冗余字线。
在上述实施例的基础上,图8是本公开实施例提供的一种存储器字线刷新装置的结构示意图,如图8所示,存储器字线刷新装置包括:
刷新地址获取模块810,用于响应于接收到的刷新指令,获取刷新地址;
目标内存阵列确定模块820,用于根据各内存阵列中与刷新地址中第一区域包括的地址位所对应的地址的字线的状态信息,确定目标内存阵列,其中,状态信息包括失效状态和正常状态,目标内存阵列为与刷新地址中第一区域包括的地址位所对应的地址的字线的状态信息为失效状态所对应的内存阵列;
目标区块确定模块830,用于根据刷新地址中第二区域包括的地址位所对应的地址,确定目标字线区块和目标冗余字线区块;
目标字线确定模块840,用于根据刷新地址中第一区域包括的地址位所对应的地址,确定目标字线;
目标冗余字线确定模块850,用于根据刷新地址中第一区域包括的地址位所对应的地址与子字线区块包括的地址的对应关系,在目标冗余字线区块中确定目标冗余字线;
刷新模块860,用于对目标内存阵列的目标冗余字线区块的目标冗余字线进行刷新,对除目标内存阵列外的其它内存阵列的目标字线区块的目标字线进行刷新。
本公开实施例提供的存储器字线刷新装置,响应于接收到的刷新指令,获取刷新地址;根据各内存阵列中与刷新地址中第一区域包括的地址位所对应的地址的字线的状态信息,确定目标内存阵列;根据刷新地址中第二区域包括的地址位所对应的地址,确定目标字线区块和目标冗余字线区块;根据刷新地址中第一区域包括的地址位所对应的地址,确定目标字线;根据刷新地址中第一区域包括的地址位所对应的地址与子字线区块包括的地址的对应关系,在目标冗余字线区块中确定目标冗余字线;对目标内存阵列的目标冗余字线区块的所述目标冗余字线进行刷新,对除目标内存阵列外的其它内存阵列的目标字线区块的目标字线进行刷新。在刷新指令执行过程中,由于目标内存阵列中与刷新地址中第一区域包括的地址位所对应的地址的字线的状态信息为失效状态,因此,对目标内存阵列的目标冗余字线区块的目标冗余字线进行刷新,而对除目标内存阵列外的其它内存阵列的目标字线区块的目标字线进行刷新,实现在存储器字线刷新过程中,若某一个内存阵列中,与刷新地址中第一区域包括的地址位所对应的地址的字线为失效状态,在该内存阵列进行冗余字线刷新,对除该内存阵列以外的其它内存阵列进行普通字线刷新。因此,基于刷新指令对目标字线进行刷新的过程中,可以直接进行冗余字线刷新和字线刷新,提高了刷新效率,且无需额外的刷新命令对冗余字线进行刷新,减少了存储器中传输指令的数据线的数量。
在具体的实施方式中,还包括:
当各内存阵列中与刷新地址中第一区域包括的地址位所对应的地址的字线的状态信息均为正常状态时,根据刷新地址中第二区域包括的地址位所对应的地址,确定目标字线区块,根据刷新地址中第一区域包括的地址位所对应的地址,确定目标字线;
同时对各内存阵列的目标字线区块的目标字线进行刷新。
在具体的实施方式中,根据刷新地址中第二区域包括的地址位所对应的地址,确定目标字线区块和目标冗余字线区块之前,还包括:
获取目标内存阵列的数量信息;
根据刷新地址中第二区域包括的地址位所对应的地址,确定目标字线区块和目标冗余字线区块,包括:
当目标内存阵列的数量信息为预设数量时,根据刷新地址中第二区域包括的地址位所对应的地址,确定目标字线区块和目标冗余字线区块;
当目标内存阵列的数量信息大于预设数量时,从目标内存阵列中确定第一子目标内存阵列和第二子目标内存阵列;
根据刷新地址中第二区域包括的地址位所对应的地址,确定第一子目标内存阵列的目标字线区块和目标冗余字线区块;
根据刷新地址中第二区域包括的地址位所对应的地址,确定除第一子目标内存阵列和第二子目标内存阵列外的其它内存阵列的目标字线区块;
对刷新地址中第二区域包括的地址位所对应的地址中的至少一位地址取反,基于取反后的所述刷新地址中第二区域包括的地址位所对应的地址,确定第二子目标内存阵列的目标字线区块。
在具体的实施方式中,根据各所述内存阵列中与刷新地址中第一区域包括的地址位所对应的地址的字线的状态信息,确定目标内存阵列之时,还包括:
根据各内存阵列中与刷新地址中第一区域包括的地址位所对应的地址的字线的状态信息,确定冗余使能信号。
在具体的实施方式中,根据刷新地址中第一区域包括的地址位所对应的地址与子字线区块包括的地址的对应关系,在目标冗余字线区块中确定目标冗余字线,包括:
获取子字线区块与冗余字线的对应关系;
根据刷新地址中第一区域包括的地址位所对应的地址与子字线区块包括的地址的对应关系,确定刷新地址中第一区域包括的地址位所对应的地址所属的目标子字线区块;
根据子字线区块与冗余字线的关系,确定目标子字线区块所对应的目标冗余字线。
在具体的实施方式中,还包括:
根据刷新地址的第三区域包括的地址位所对应的地址,确定输出冗余使能信号的目标内存层。
在上述实施例的基础上,本公开实施例还提供的一种存储器字线激活装置存储器字线激活装置包括:
刷新地址获取模块,用于响应于接收到的刷新指令,获取刷新地址;
目标内存阵列确定模块,用于根据各内存阵列中与激活地址中第一区域包括的地址位所对应的地址的字线的状态信息,确定目标内存阵列,其中,状态信息包括失效状态和正常状态,目标内存阵列为与刷新地址中第一区域包括的地址位所对应的地址的字线的状态信息为失效状态所对应的内存阵列;
目标区块确定模块,用于根据激活地址中第二区域包括的地址位所对应的地址,确定目标字线区块和目标冗余字线区块;
目标字线确定模块,用于根据激活地址中第一区域包括的地址位所对应的地址,确定目标字线;
目标冗余字线确定模块,用于根据激活地址中第一区域包括的地址位所对应的地址与子字线区块包括的地址的对应关系,在目标冗余字线区块中确定目标冗余字线;
刷新模块,用于依次对各内存阵列的目标字线区块的目标字线进行激活,当执行到的内存阵列为目标内存阵列时,对目标内存阵列的目标冗余字线区块的目标冗余字线进行激活。
本申请实施例还提供了一种计算机设备。具体请参阅图9,图9为本实施例计算机设备基本结构框图。
计算机设备包括通过系统总线相互通信连接存储器410和处理器420。需要指出的是,图中仅示出了具有组件410-420的计算机设备,但是应理解的是,并不要求实施所有示出的组件,可以替代的实施更多或者更少的组件。其中,本技术领域技术人员可以理解,这里的计算机设备是一种能够按照事先设定或存储的指令,自动进行数值计算和/或信息处理的设备,其硬件包括但不限于微处理器、专用集成电路(Application SpecificIntegrated Circuit,ASIC)、可编程门阵列(Field-ProgrammableGate Array,FPGA)、数字处理器(Digital Signal Processor,DSP)、嵌入式设备等。
计算机设备可以是桌上型计算机、笔记本、掌上电脑及云端服务器等计算设备。计算机设备可以与用户通过键盘、鼠标、遥控器、触摸板或声控设备等方式进行人机交互。
存储器410至少包括一种类型的可读存储介质,可读存储介质包括非易失性存储器(non-volatile memory)或易失性存储器,例如,闪存(flash memory)、硬盘、多媒体卡、卡型存储器(例如,SD或DX存储器等)、随机访问存储器(random access memory,RAM)、只读存储器(read-only memory,ROM)、可擦写可编程只读存储器(erasable programmableread-only memory,EPROM)、电可擦写可编程只读存储器(electricallyerasableprogrammable read-only memory,EEPROM)、可编程只读存储器(programmable read-onlymemory,PROM)、磁性存储器、磁盘、光盘等,RAM可以包括静态RAM或动态RAM。在一些实施例中,存储器410可以是计算机设备的内部存储单元,例如,该计算机设备的硬盘或内存。在另一些实施例中,存储器410也可以是计算机设备的外部存储设备,例如该计算机设备上配备的插接式硬盘、智能存储卡(Smart Media Card,SMC)、安全数字(Secure Digital,SD)卡或闪存卡(Flash Card)等。当然,存储器410还可以既包括计算机设备的内部存储单元也包括其外部存储设备。本实施例中,存储器410通常用于存储安装于计算机设备的操作系统和各类应用软件,例如上述方法的程序代码等。此外,存储器410还可以用于暂时地存储已经输出或者将要输出的各类数据。
处理器420通常用于执行计算机设备的总体操作。本实施例中,存储器410用于存储程序代码或指令,程序代码包括计算机操作指令,处理器420用于执行存储器410存储的程序代码或指令或者处理数据,例如运行上述方法的程序代码。
本文中,总线可以是工业标准体系结构(Industry Standard Architecture,ISA)总线、外设部件互连标准(Peripheral Component Interconnect,PCI)总线或扩展工业标准结构(Extended Industry Standard Architecture,EISA)总线等。该总线系统可以分为地址总线、数据总线、控制总线等。为便于表示,图中仅用一条粗线表示,但并不表示仅有一根总线或一种类型的总线。
本申请的另一实施例还提供一种计算机可读介质,计算机可读介质可以是计算机可读信号介质或者计算机可读介质。计算机中的处理器读取存储在计算机可读介质中的计算机可读程序代码,使得处理器能够执行在上述方法中每个步骤、或各步骤的组合中规定的功能动作;生成实施在框图的每一块、或各块的组合中规定的功能动作的装置。
计算机可读介质包含但不限于电子、磁性、光学、电磁、红外的存储器或半导体系统、设备或者装置,或者前述的任意适当组合,存储器用于存储程序代码或指令,程序代码包括计算机操作指令,处理器用于执行存储器存储的上述方法的程序代码或指令。
存储器和处理器的定义,可以参考前述计算机设备实施例的描述,在此不再赘述。
在本申请所提供的几个实施例中,应该理解到,所揭露的系统、装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,模块或单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
在本申请各个实施例中的各功能单元或模块可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)或处理器(processor)执行本申请各个实施例方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(Read-OnlyMemory,ROM)、随机存取存储器(RandomAccess Memory,RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
除非上下文中另外明确地指出,否则在本文和所附权利要求中所使用的词语的单数形式包括复数,反之亦然。因而,当提及单数时,通常包括相应术语的复数。相似地,措辞“包含”和“包括”将解释为包含在内而不是独占性地。同样地,术语“包括”和“或”应当解释为包括在内的,除非本文中明确禁止这样的解释。在本文中使用术语“示例”之处,特别是当其位于一组术语之后时,所述“示例”仅仅是示例性的和阐述性的,且不应当被认为是独占性的或广泛性的。
适应性的进一步的方面和范围从本文中提供的描述变得明显。应当理解,本申请的各个方面可以单独或者与一个或多个其它方面组合实施。还应当理解,本文中的描述和特定实施例旨在仅说明的目的并不旨在限制本申请的范围。
以上对本公开的若干实施例进行了详细描述,但显然,本领域技术人员可以在不脱离本公开的精神和范围的情况下对本公开的实施例进行各种修改和变型。本公开的保护范围由所附的权利要求限定。
Claims (10)
1.一种存储器字线刷新方法,应用于存储器,存储器包括多个内存阵列,一所述内存阵列包括多个字线区块和多个冗余字线区块,一所述字线区块包括多个子字线区块,一所述字线区块对应一所述冗余字线区块,所述字线区块包括的子字线区块的数量与所述冗余字线区块包括的冗余字线的数量相同,一所述子字线区块对应一条所述冗余字线,其特征在于,包括:
响应于接收到的刷新指令,获取刷新地址;
根据各所述内存阵列中与所述刷新地址中第一区域包括的地址位所对应的地址的字线的状态信息,确定目标内存阵列,其中,所述状态信息包括失效状态和正常状态,所述目标内存阵列为与所述刷新地址中第一区域包括的地址位所对应的地址的字线的状态信息为失效状态所对应的内存阵列;
根据所述刷新地址中第二区域包括的地址位所对应的地址,确定目标字线区块和目标冗余字线区块;
根据所述刷新地址中第一区域包括的地址位所对应的地址,确定目标字线;
根据所述刷新地址中第一区域包括的地址位所对应的地址与子字线区块包括的地址的对应关系,在所述目标冗余字线区块中确定目标冗余字线;
对目标内存阵列的所述目标冗余字线区块的所述目标冗余字线进行刷新,对除目标内存阵列外的其它内存阵列的所述目标字线区块的所述目标字线进行刷新。
2.根据权利要求1所述的方法,其特征在于,所述方法还包括:
当各所述内存阵列中与所述刷新地址中第一区域包括的地址位所对应的地址的字线的状态信息均为正常状态时,根据所述刷新地址中第二区域包括的地址位所对应的地址,确定目标字线区块,根据所述刷新地址中第一区域包括的地址位所对应的地址,确定目标字线;
同时对各所述内存阵列的所述目标字线区块的所述目标字线进行刷新。
3.根据权利要求1所述的方法,其特征在于,所述根据所述刷新地址中第二区域包括的地址位所对应的地址,确定目标字线区块和目标冗余字线区块之前,还包括:
获取所述目标内存阵列的数量信息;
所述根据所述刷新地址中第二区域包括的地址位所对应的地址,确定目标字线区块和目标冗余字线区块,包括:
当所述目标内存阵列的数量信息为预设数量时,根据所述刷新地址中第二区域包括的地址位所对应的地址,确定目标字线区块和目标冗余字线区块;
当所述目标内存阵列的数量信息大于预设数量时,从所述目标内存阵列中确定第一子目标内存阵列和第二子目标内存阵列;
根据所述刷新地址中第二区域包括的地址位所对应的地址,确定所述第一子目标内存阵列的目标字线区块和目标冗余字线区块;
根据所述刷新地址中第二区域包括的地址位所对应的地址,确定除所述第一子目标内存阵列和第二子目标内存阵列外的其它内存阵列的目标字线区块;
对所述刷新地址中第二区域包括的地址位所对应的地址中的至少一位地址取反,基于取反后的所述刷新地址中第二区域包括的地址位所对应的地址,确定所述第二子目标内存阵列的目标字线区块。
4.根据权利要求1所述的方法,其特征在于,所述根据各所述内存阵列中与所述刷新地址中第一区域包括的地址位所对应的地址的字线的状态信息,确定目标内存阵列之时,还包括:
根据各所述内存阵列中与所述刷新地址中第一区域包括的地址位所对应的地址的字线的状态信息,确定冗余使能信号。
5.根据权利要求1所述的方法,其特征在于,所述根据所述刷新地址中第一区域包括的地址位所对应的地址与子字线区块包括的地址的对应关系,在所述目标冗余字线区块中确定目标冗余字线,包括:
获取所述子字线区块与所述冗余字线的对应关系;
根据所述刷新地址中第一区域包括的地址位所对应的地址与子字线区块包括的地址的对应关系,确定所述刷新地址中第一区域包括的地址位所对应的地址所属的目标子字线区块;
根据所述子字线区块与所述冗余字线的关系,确定所述目标子字线区块所对应的目标冗余字线。
6.根据权利要求1所述的方法,其特征在于,所述方法还包括:
根据所述刷新地址的第三区域包括的地址位所对应的地址,确定输出冗余使能信号的目标内存层。
7.一种存储器字线激活方法,应用于存储器,存储器包括多个内存阵列,一所述内存阵列包括多个字线区块和多个冗余字线区块,一所述字线区块包括多个子字线区块,一所述字线区块对应一所述冗余字线区块,所述字线区块包括的子字线区块的数量与所述冗余字线区块包括的冗余字线的数量相同,一所述子字线区块对应一所述冗余字线,其特征在于,包括:
响应于接收到的激活指令,获取激活地址;
根据各所述内存阵列中与所述激活地址中第一区域包括的地址位所对应的地址的字线的状态信息,确定目标内存阵列,其中,所述状态信息包括失效状态和正常状态,所述目标内存阵列为与所述激活地址中第一区域包括的地址位所对应的地址的字线的状态信息为失效状态所对应的内存阵列;
根据所述激活地址中第二区域包括的地址位所对应的地址,确定目标字线区块和目标冗余字线区块;
根据所述激活地址中第一区域包括的地址位所对应的地址,确定目标字线;
根据所述激活地址中第一区域包括的地址位所对应的地址与子字线区块包括的地址的对应关系,在所述目标冗余字线区块中确定目标冗余字线;
依次对各所述内存阵列的所述目标字线区块的所述目标字线进行激活,当执行到的内存阵列为所述目标内存阵列时,对目标内存阵列的所述目标冗余字线区块的所述目标冗余字线进行激活。
8.一种存储器字线刷新装置,应用于存储器,存储器包括多个内存阵列,一所述内存阵列包括多个字线区块和多个冗余字线区块,一所述字线区块包括多个子字线区块,一所述字线区块对应一所述冗余字线区块,所述字线区块包括的子字线区块的数量与所述冗余字线区块包括的冗余字线的数量相同,一所述子字线区块对应一条所述冗余字线,其特征在于,包括:
刷新地址获取模块,用于响应于接收到的刷新指令,获取刷新地址;
目标内存阵列确定模块,用于根据各所述内存阵列中与所述刷新地址中第一区域包括的地址位所对应的地址的字线的状态信息,确定目标内存阵列,其中,所述状态信息包括失效状态和正常状态,所述目标内存阵列为与所述刷新地址中第一区域包括的地址位所对应的地址的字线的状态信息为失效状态所对应的内存阵列;
目标区块确定模块,用于根据所述刷新地址中第二区域包括的地址位所对应的地址,确定目标字线区块和目标冗余字线区块;
目标字线确定模块,用于根据所述刷新地址中第一区域包括的地址位所对应的地址,确定目标字线;
目标冗余字线确定模块,用于根据所述刷新地址中第一区域包括的地址位所对应的地址与子字线区块包括的地址的对应关系,在所述目标冗余字线区块中确定目标冗余字线;
刷新模块,用于对目标内存阵列的所述目标冗余字线区块的所述目标冗余字线进行刷新,对除目标内存阵列外的其它内存阵列的所述目标字线区块的所述目标字线进行刷新。
9.一种计算机设备,其特征在于,包括:
一个或多个处理器;
存储装置,用于存储一个或多个程序,
当所述一个或多个程序被所述一个或多个处理器执行,使得所述一个或多个处理器实现如权利要求1~6或权利要求7中任一所述的方法。
10.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,该程序被处理器执行时实现如权利要求1~6或权利要求7中任一所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410778744.XA CN118351909B (zh) | 2024-06-17 | 2024-06-17 | 存储器字线刷新方法、激活方法、装置、设备和介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410778744.XA CN118351909B (zh) | 2024-06-17 | 2024-06-17 | 存储器字线刷新方法、激活方法、装置、设备和介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN118351909A true CN118351909A (zh) | 2024-07-16 |
CN118351909B CN118351909B (zh) | 2024-08-30 |
Family
ID=91812481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410778744.XA Active CN118351909B (zh) | 2024-06-17 | 2024-06-17 | 存储器字线刷新方法、激活方法、装置、设备和介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN118351909B (zh) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104733034A (zh) * | 2013-12-18 | 2015-06-24 | 爱思开海力士有限公司 | 存储器和包括存储器的存储系统 |
CN106469573A (zh) * | 2015-08-21 | 2017-03-01 | 爱思开海力士有限公司 | 半导体器件和用于半导体器件的器件 |
CN111833937A (zh) * | 2019-04-19 | 2020-10-27 | 美光科技公司 | 用于存储器的刷新模式及存取模式 |
CN115565592A (zh) * | 2022-09-29 | 2023-01-03 | 长鑫存储技术有限公司 | 失效单元测试方法及装置、存储介质及电子设备 |
CN115719600A (zh) * | 2022-11-16 | 2023-02-28 | 南京大学 | 存储单元、存储的方法、存储阵列、存储器及其制备方法 |
CN115775578A (zh) * | 2021-09-06 | 2023-03-10 | 爱思开海力士有限公司 | 用于执行智能刷新操作的存储器件和包括其的存储系统 |
CN116386685A (zh) * | 2023-03-29 | 2023-07-04 | 浙江力积存储科技有限公司 | 半导体器件及其校准方法、装置、存储介质和电子设备 |
CN116486867A (zh) * | 2022-01-24 | 2023-07-25 | 美光科技公司 | 动态随机存取存储器多字线直接刷新管理 |
US11756648B1 (en) * | 2022-03-10 | 2023-09-12 | Micron Technology, Inc. | Semiconductor device having redundancy word lines |
CN117393015A (zh) * | 2023-12-11 | 2024-01-12 | 浙江力积存储科技有限公司 | 一种三维存储器架构及其刷新方法和存储器 |
CN117393016A (zh) * | 2023-12-11 | 2024-01-12 | 浙江力积存储科技有限公司 | 三维存储器架构及其刷新方法和存储器 |
-
2024
- 2024-06-17 CN CN202410778744.XA patent/CN118351909B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104733034A (zh) * | 2013-12-18 | 2015-06-24 | 爱思开海力士有限公司 | 存储器和包括存储器的存储系统 |
CN106469573A (zh) * | 2015-08-21 | 2017-03-01 | 爱思开海力士有限公司 | 半导体器件和用于半导体器件的器件 |
CN111833937A (zh) * | 2019-04-19 | 2020-10-27 | 美光科技公司 | 用于存储器的刷新模式及存取模式 |
CN115775578A (zh) * | 2021-09-06 | 2023-03-10 | 爱思开海力士有限公司 | 用于执行智能刷新操作的存储器件和包括其的存储系统 |
CN116486867A (zh) * | 2022-01-24 | 2023-07-25 | 美光科技公司 | 动态随机存取存储器多字线直接刷新管理 |
US11756648B1 (en) * | 2022-03-10 | 2023-09-12 | Micron Technology, Inc. | Semiconductor device having redundancy word lines |
CN115565592A (zh) * | 2022-09-29 | 2023-01-03 | 长鑫存储技术有限公司 | 失效单元测试方法及装置、存储介质及电子设备 |
CN115719600A (zh) * | 2022-11-16 | 2023-02-28 | 南京大学 | 存储单元、存储的方法、存储阵列、存储器及其制备方法 |
CN116386685A (zh) * | 2023-03-29 | 2023-07-04 | 浙江力积存储科技有限公司 | 半导体器件及其校准方法、装置、存储介质和电子设备 |
CN117393015A (zh) * | 2023-12-11 | 2024-01-12 | 浙江力积存储科技有限公司 | 一种三维存储器架构及其刷新方法和存储器 |
CN117393016A (zh) * | 2023-12-11 | 2024-01-12 | 浙江力积存储科技有限公司 | 三维存储器架构及其刷新方法和存储器 |
Non-Patent Citations (2)
Title |
---|
ADAM TEMAN,等: "Replica Technique for Adaptive Refresh Timing of Gain-Cell-Embedded DRAM", 《IEEE》, vol. 61, no. 4, 30 April 2014 (2014-04-30), pages 259, XP011545643, DOI: 10.1109/TCSII.2014.2305016 * |
谈杰;王嵩;李进;龙晓东;王小光;: "1G比特内嵌自检自修复DDR3 DRAM存储器芯片设计", 中国集成电路, no. 09, 5 September 2018 (2018-09-05), pages 47 - 52 * |
Also Published As
Publication number | Publication date |
---|---|
CN118351909B (zh) | 2024-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10446199B2 (en) | Semiconductor device and semiconductor system | |
US20170154688A1 (en) | Memory device and operating method thereof | |
US11270752B2 (en) | Semiconductor devices and refresh methods using the semiconductor devices | |
US11309015B2 (en) | Floating body DRAM with reduced access energy | |
JP2022172443A (ja) | メモリチップロウハンマー脅威バックプレッシャー信号およびホスト側応答に関する方法および装置 | |
US10698819B2 (en) | Memory system and operating method thereof | |
US10747660B2 (en) | Method and system for forming and using memory superblocks based on performance grades | |
US11960755B2 (en) | Apparatus and method for performing target refresh operation | |
US10013180B1 (en) | Operating methods of nonvolatile memory device and data storage device including the same | |
CN118351909B (zh) | 存储器字线刷新方法、激活方法、装置、设备和介质 | |
US11188485B2 (en) | Memory system and operating method thereof | |
CN118212957B (zh) | 存储器冗余字线刷新方法、装置、设备和介质 | |
US10055152B2 (en) | Semiconductor devices | |
US11467910B2 (en) | Memory system re-performing access operation and operating method thereof | |
US11366736B2 (en) | Memory system using SRAM with flag information to identify unmapped addresses | |
US10564896B2 (en) | Data storage device and operating method thereof | |
CN110968451B (zh) | 内存访问技术及计算机系统 | |
US20190179749A1 (en) | Memory system, operating method thereof and nonvolatile memory device | |
WO2016126264A1 (en) | Refreshing an identified partial array | |
US20240257857A1 (en) | Apparatus and method for performing target refresh operation | |
CN113393876B (zh) | 存储器、存储器系统和存储器的操作方法 | |
US10553292B1 (en) | Memory system with memory region read counts and a memory group read count and operating method thereof | |
US11379362B2 (en) | Memory system and operating method thereof | |
US20210223956A1 (en) | Memory system and data processing system including the same | |
CN117789785A (zh) | 存储器件及其操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |