CN1183460C - 娱乐装置 - Google Patents
娱乐装置 Download PDFInfo
- Publication number
- CN1183460C CN1183460C CNB018007600A CN01800760A CN1183460C CN 1183460 C CN1183460 C CN 1183460C CN B018007600 A CNB018007600 A CN B018007600A CN 01800760 A CN01800760 A CN 01800760A CN 1183460 C CN1183460 C CN 1183460C
- Authority
- CN
- China
- Prior art keywords
- peripheral unit
- dma
- control device
- bus
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0056—Use of address and non-data lines as data lines for specific data transfers to temporarily enlarge the data bus and increase information transfer rate
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/28—DMA
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
一种娱乐装置,该娱乐装置包括外围装置(130)和控制该外围装置的控制装置(120)。外围装置(130)和控制装置(120)通过地址总线(A[27:0])和数据总线(D[15:0])连接在一起。一旦接收到来自该控制装置(120)的DMA确认信号(DMA ACK2),该外围装置(130)在DMA确认信号(DMA-ACK2)被肯定的同时,使用地址总线的低位16位(Addr[15:0])和数据总线(Data[15:0])执行32位DMA传输。
Description
技术领域
本发明涉及一种执行游戏等的娱乐装置,特别是涉及一种娱乐装置内部的总线控制方法。
背景技术
现在,用于执行游戏等的娱乐装置是众所周知的。在最近的娱乐装置上使用的外围装置中,出现了DVD等需要更高传输率的设备。为了适应这样的设备,需要提高CPU等和外围装置之间的传输率。
为了提高传输率,可以考虑扩大数据总线的宽度,但如果简单地扩大数据总线的宽度,需要增加CPU等的封装管脚数,增加了成本。
发明内容
本发明目的就在于不增加CPU等的封装管脚数而能够提高传输率。
本发明涉及一种娱乐装置,该娱乐装置包括:外围装置;控制该外围装置的控制装置(例如,CPU和输入输出用子处理器等),所述外围装置和所述控制装置通过地址总线以及数据总线连接,在从所述控制装置对所述外围装置发出DMA传输的确认信号期间,将所述地址总线的至少一部分作为数据总线使用。
本发明还提供一种信号传输方法,用于包括外围装置和控制该外围装置的控制装置的信息处理装置,其特征在于:使用所述地址总线传输地址信号;使用所述数据总线传输数据信号;在从所述控制装置对所述外围装置发出DMA传输的确认信号期间,使用所述地址总线的至少一部分传输指定的数据信号。
并且,所述外围装置是例如PC卡接口部,所述外围装置根据连接在该PC卡接口部上的PC卡种类,进行是否将所述地址总线的至少一部分作为数据总线使用的切换。
附图说明
图1是表示本发明的娱乐装置构成的图。
图2是表示IOP120和外围装置连接方式的图。
具体实施方式
以下,参照附图详细说明本发明的实施例。
图1是表示适用于本发明的娱乐装置构成的图。
如该图所示,本娱乐装置包括:MPU100;GP110;IOP120;CD/DVD解码器130;SPU140;OSROM150;PC卡接口部155;主存储器160;IOP存储器170。
而且,MPU100和GP110通过专用总线101连接。并且,MPU100和IOP120通过被称为SBUS的总线102连接。并且,IOP120、CD/DVD解码器130、SPU140、OSROM150以及PC卡接口部155通过被称为SSBUS的总线103连接。
将主存储器160连接到MPU100上,将IOP存储器170连接到IOP120上。而且,将控制器(PAD)180连接到IOP120上。
MPU100是本娱乐装置的主CPU。MPU100通过执行存储在OSROM150中的程序和从CD、DVD加载到主存储器160中的程序,进行给定的处理。
GP110是承担本娱乐装置再现功能的图形处理器。GP110根据来自MPU100的指令,进行图文处理。
IOP120是控制MPU100和外围装置(CD/DVD解码器130和PC卡接口部155等)之间的数据交换的输入输出用子处理器。
CD/DVD解码器130读出来自CD和DVD的数据,并输送给主存储器160。
SPU140是声音再现处理器。根据来自MPU100等的发音命令,使用给定的取样频率,再现存储在声音缓冲器(未图示)中的压缩波形数据。
OSROM150是存储起动时等MPU100和IOP120执行的程序的ROM。
PC卡接口部155是对插在本娱乐装置具有的PC卡槽中的PC卡(未图示)进行读写等存取的接口部。
主存储器160是MPU100的主要记忆装置,存储MPU100执行的命令和MPU100利用的数据等。
IOP存储器170是IOP120的主要记忆装置,存储IOP120执行的命令和IOP120利用的数据等。
控制器(PAD)180是在游戏进行中将游戏者的意图传达给应用程序等的接口。
在本实施例的具有如上结构的娱乐装置中,本发明适用于连接IOP120和外围装置的SSBUS103。
图2是更详细地表示IOP120和外围装置连接方式的图。
如该图所示,IOP120、CD/DVD解码器130、SPU140、OSROM150以及PC卡接口部155通过地址总线Addr[27:0]和数据总线Data[15:0]连接。
并且,IOP120和SPU140用DMA请求信号DMA-REQ1以及DMA确认(acknowledge)信号DMA-ACK1连接。同样,IOP120和CD/DVD解码器130用DMA请求信号DMA-REQ2以及DMA确认信号DMA-ACK2连接,IOP120和PC卡接口部155用DMA请求信号DMA-REQ3以及DMA确认信号DMA-ACK3连接。
而且,IOP120和外围装置也通过未图示的芯片选择信号、引导信号以及光信号等进行适宜的连接。
外围装置中,SPU140仅支持16位的DMA传输。SPU140希望DMA传输时,对IOP120发出DMA请求信号DMA-REQ1。对此,IOP120允许DMA传输时,就发出DMA确认信号DMA-ACK1。
接收来自IOP120的DMA确认信号DMA-ACK1的SPU140使用数据总线Data[15:0]进行DMA传输。此时的最大传输率,例如假定IOP120的工作频率为37.5MHz时,是75MB/s。
另一方面,CD/DVD解码器130和PC卡接口部155支持32位的DMA传输。此时,既可以支持只是32位的DMA传输,也可以将16位DMA传输和32位DMA传输进行切换使用。但是,此时,IOP120需要知道各外围装置进行哪种DMA传输。
将16位DMA传输和32位DMA传输进行切换,例如,可以通过娱乐装置的工作模式进行。例如,在通常工作模式,IOP120操纵CD/DVD解码器130进行32位DMA传输,在低位互换工作模式,也可以操纵进行16位DMA传输。
并且,可以根据插入的PC卡种类进行切换。此时,例如,在PC卡内的控制寄存器等中事先存储着表示是否支持32位DMA传输的数据。而且,在插着PC卡等时,IOP120参照该数据判别现在插着的PC卡是否支持32位DMA传输。IOP120判别现在插着的PC卡支持32位DMA传输时,就操纵PC卡接口部155进行32位DMA传输。
因为CD/DVD解码器130的16位DMA传输与所述SPU140同样,所以以下说明进行32位DMA传输的情况。而且,对于PC卡接口部155也是同样。
因为DMA传输是对CD/DVD解码器130的指定通道进行存取,所以DMA传输时不使用地址总线Addr[27:0]。于是,在该地址总线Addr[27:0]中,利用低位16位Addr[15:0]进行数据传输,实现32位DMA传输。
CD/DVD解码器130希望DMA传输时,对IOP120发出DMA请求信号DMA-REQ2。对此,IOP120允许DMA传输时,就发出DMA确认信号DMA-ACK2。
接收来自IOP120的DMA确认信号DMA-ACK2的CD/DVD解码器130在DMA确认信号DMA-ACK2被发出的间隔,将地址总线的低位16位Addr[15:0]作为数据总线的Data[31:16]使用。
因此,与数据总线Data[15:0]合在一起进行DMA传输时,在IOP120和CD/DVD解码器130之间,能够将地址总线宽度变为32位。其结果,能够将最大传输率提高1倍(例如,150MB/s)。
因为利用已经存在的地址信号,所以不需要增加IOP120的封装管脚数。
并且,在本实施例,仅进行指定的DMA传输时,将地址总线的低位16位Addr[15:0]作为数据总线的Data[31:16]使用。因此,使用通常16位DMA和地址总线Addr[27:0]的通常I/O存取也能够混在SSBUS103中。
而且,在以上说明的实施例中,利用地址总线的一部分(低位16位)进行数据传输,当然象这样,可以利用全部地址总线进行数据传输。
如所述的详细说明,在根据本发明的娱乐装置中,不增加CPU等的封装管脚数,就能够扩大DMA传输时的总线宽度。
Claims (6)
1、一种信息处理装置,包括外围装置和控制该外围装置的控制装置;其特征在于:
所述外围装置和所述控制装置通过地址总线以及数据总线来连接;
在从所述控制装置对所述外围装置发出DMA传输的确认信号期间,将所述地址总线的至少一部分作为数据总线使用。
2、如权利要求1所述的信息处理装置,其特征在于:
所述控制装置是控制主CPU和所述外围装置之间的数据交换的输入输出用的子处理器,所述地址总线和数据总线是连接所述输入输出用的子处理器和所述外围装置的总线。
3、如权利要求1或权利要求2所述的信息处理装置,其特征在于:
所述外围装置是PC卡接口部;
所述外围装置根据连接在该PC卡接口部的PC卡种类,进行是否将所述地址总线的至少一部分作为数据总线使用的切换。
4、如权利要求1到3的任意一个所述的信息处理装置,其特征在于:
所述控制装置预先识别所述外围装置进行哪一个位宽度的DMA传输,按照该识别来决定是否将所述地址总线的一部分利用为所述数据总线。
5、如权利要求1到3的任意一个所述的信息处理装置,其特征在于:
所述控制装置按照该信息处理装置的动作模式来决定是否将所述地址总线的一部分利用为所述数据总线。
6、一种信号传输方法,用于包括外围装置和控制该外围装置的控制装置的信息处理装置,其特征在于:
使用所述地址总线传输地址信号;
使用所述数据总线传输数据信号;
在从所述控制装置对所述外围装置发出DMA传输的确认信号期间,使用所述地址总线的至少一部分传输指定的数据信号。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59348/00 | 2000-03-03 | ||
JP2000059348A JP2001249891A (ja) | 2000-03-03 | 2000-03-03 | エンタテインメント装置 |
JP59348/2000 | 2000-03-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1366638A CN1366638A (zh) | 2002-08-28 |
CN1183460C true CN1183460C (zh) | 2005-01-05 |
Family
ID=18579811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB018007600A Expired - Lifetime CN1183460C (zh) | 2000-03-03 | 2001-03-01 | 娱乐装置 |
Country Status (12)
Country | Link |
---|---|
US (1) | US6823420B2 (zh) |
EP (1) | EP1195690A4 (zh) |
JP (1) | JP2001249891A (zh) |
KR (1) | KR20020012558A (zh) |
CN (1) | CN1183460C (zh) |
AU (1) | AU3601101A (zh) |
BR (1) | BR0104871A (zh) |
CA (1) | CA2369240A1 (zh) |
MX (1) | MXPA01011126A (zh) |
RU (1) | RU2001132752A (zh) |
TW (1) | TW504613B (zh) |
WO (1) | WO2001065384A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7171506B2 (en) * | 2003-11-17 | 2007-01-30 | Sony Corporation | Plural interfaces in home network with first component having a first host bus width and second component having second bus width |
TWI270815B (en) * | 2004-11-10 | 2007-01-11 | Mediatek Inc | Pin sharing system |
KR20180064761A (ko) | 2016-12-06 | 2018-06-15 | (주) 프렉코 | 승강장치 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4514808A (en) | 1978-04-28 | 1985-04-30 | Tokyo Shibaura Denki Kabushiki Kaisha | Data transfer system for a data processing system provided with direct memory access units |
JPS5563422A (en) * | 1978-11-08 | 1980-05-13 | Toshiba Corp | Data transfer system |
DE3068850D1 (en) * | 1980-04-14 | 1984-09-13 | Acme Marls Ltd | Support element, upright support and support structure for supporting articles during kiln firing |
US4535330A (en) * | 1982-04-29 | 1985-08-13 | Honeywell Information Systems Inc. | Bus arbitration logic |
JPS63305447A (ja) | 1987-06-05 | 1988-12-13 | Nec Corp | メモリアクセス制御回路 |
US5109490A (en) | 1989-01-13 | 1992-04-28 | International Business Machines Corporation | Data transfer using bus address lines |
JPH0311448A (ja) * | 1989-06-09 | 1991-01-18 | Hitachi Ltd | ダイレクトメモリアクセス制御方式 |
JPH05173927A (ja) * | 1991-06-28 | 1993-07-13 | Fujitsu Ltd | アドレス拡張制御方式 |
JP2599539B2 (ja) * | 1991-10-15 | 1997-04-09 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 直接メモリ・アクセス装置及びルック・アヘッド装置 |
JP3195489B2 (ja) * | 1994-03-03 | 2001-08-06 | 株式会社日立製作所 | 外部記憶制御装置およびバス切り替え制御方法 |
US5826106A (en) * | 1995-05-26 | 1998-10-20 | National Semiconductor Corporation | High performance multifunction direct memory access (DMA) controller |
US5812798A (en) * | 1996-01-26 | 1998-09-22 | Motorola, Inc. | Data processing system for accessing an external device and method therefore |
JPH10134000A (ja) * | 1996-10-30 | 1998-05-22 | Oki Electric Ind Co Ltd | 共通バス回路 |
US6047347A (en) * | 1997-02-04 | 2000-04-04 | Advanced Micro Devices, Inc. | Computer system with programmable bus size |
US5918028A (en) * | 1997-07-08 | 1999-06-29 | Motorola, Inc. | Apparatus and method for smart host bus adapter for personal computer cards |
US5944800A (en) * | 1997-09-12 | 1999-08-31 | Infineon Technologies Corporation | Direct memory access unit having a definable plurality of transfer channels |
JPH11120124A (ja) * | 1997-10-14 | 1999-04-30 | Toshiba Corp | バスアクセス装置、バス調停システム、cd−romデコーダ、dvd−romデコーダ及びcd−romドライブ |
US6481629B1 (en) | 1997-10-17 | 2002-11-19 | I-O Data Device, Inc. | PC card with variable width data bus communication capabilities |
JPH11149439A (ja) * | 1997-11-17 | 1999-06-02 | Toshiba Tec Corp | データ転送装置 |
GB2357602A (en) * | 1999-12-22 | 2001-06-27 | Nokia Mobile Phones Ltd | Memory controller for a memory array comprising different memory types |
-
2000
- 2000-03-03 JP JP2000059348A patent/JP2001249891A/ja active Pending
-
2001
- 2001-03-01 AU AU36011/01A patent/AU3601101A/en not_active Abandoned
- 2001-03-01 RU RU2001132752/09A patent/RU2001132752A/ru not_active Application Discontinuation
- 2001-03-01 WO PCT/JP2001/001548 patent/WO2001065384A1/ja active Application Filing
- 2001-03-01 BR BR0104871-6A patent/BR0104871A/pt not_active Application Discontinuation
- 2001-03-01 MX MXPA01011126A patent/MXPA01011126A/es unknown
- 2001-03-01 KR KR1020017013941A patent/KR20020012558A/ko not_active Application Discontinuation
- 2001-03-01 CA CA002369240A patent/CA2369240A1/en not_active Abandoned
- 2001-03-01 EP EP01908180A patent/EP1195690A4/en not_active Ceased
- 2001-03-01 CN CNB018007600A patent/CN1183460C/zh not_active Expired - Lifetime
- 2001-03-02 TW TW090104847A patent/TW504613B/zh not_active IP Right Cessation
- 2001-03-02 US US09/798,695 patent/US6823420B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
AU3601101A (en) | 2001-09-12 |
US20020046306A1 (en) | 2002-04-18 |
WO2001065384A1 (fr) | 2001-09-07 |
RU2001132752A (ru) | 2003-08-10 |
KR20020012558A (ko) | 2002-02-16 |
US6823420B2 (en) | 2004-11-23 |
CN1366638A (zh) | 2002-08-28 |
MXPA01011126A (es) | 2002-06-21 |
BR0104871A (pt) | 2002-05-14 |
TW504613B (en) | 2002-10-01 |
JP2001249891A (ja) | 2001-09-14 |
EP1195690A1 (en) | 2002-04-10 |
EP1195690A4 (en) | 2005-02-09 |
CA2369240A1 (en) | 2001-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6845420B2 (en) | System for supporting both serial and parallel storage devices on a connector | |
KR101035225B1 (ko) | 개량 데이터 전송을 위한 제어기 장치 및 방법 | |
CN1095130C (zh) | 用于可变宽度数据转移的可调深度/宽度先进先出缓冲器 | |
JP5657641B2 (ja) | データストレージデバイスのコマンド及び割り込みのグループ化 | |
US20020169904A1 (en) | Data transfer control device, electronic equipment, and data transfer control method | |
US6889266B1 (en) | Method for delivering packet boundary or other metadata to and from a device using direct memory controller | |
US7814257B2 (en) | Data transfer apparatus and data transfer method | |
EP0791197B1 (en) | System and method for command processing and data transfer in a computer system for sound or the like | |
EP0464848B1 (en) | Structure for enabling direct memory-to-memory transfer | |
CN1183460C (zh) | 娱乐装置 | |
US6779062B1 (en) | Streamlining ATA device initialization | |
JP2003316732A (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 | |
US6772311B2 (en) | ATAPI device unaligned and aligned parallel I/O data transfer controller | |
JP2003316728A (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 | |
US6748472B2 (en) | Method and system for an interrupt accelerator that reduces the number of interrupts for a digital signal processor | |
US7249237B2 (en) | Control method for data transfer control unit | |
KR100445637B1 (ko) | 엔디안 정보를 제공하는 컴퓨터 시스템 및 그 컴퓨터시스템의 데이터 전송 방법 | |
EP1231540A2 (en) | Direct memory access controller | |
US5768631A (en) | Audio adapter card and method for trapping audio command and producing sound corresponding to the trapped command | |
KR940001108B1 (ko) | 광디스크 드라이브의 인터페이스 시스템 | |
JPH076093A (ja) | 記憶制御装置 | |
JP4485064B2 (ja) | コンピュータシステムバスのアーキテクチャと関連方法 | |
KR930001925B1 (ko) | 피씨와 씨디피간의 인터페이스회로 및 방법 | |
JP2003323391A (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 | |
KR19980014162A (ko) | 명령대기 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20050105 |
|
CX01 | Expiry of patent term |