CN118338671A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN118338671A
CN118338671A CN202311156239.3A CN202311156239A CN118338671A CN 118338671 A CN118338671 A CN 118338671A CN 202311156239 A CN202311156239 A CN 202311156239A CN 118338671 A CN118338671 A CN 118338671A
Authority
CN
China
Prior art keywords
pattern
channel
oxide semiconductor
sidewall
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311156239.3A
Other languages
English (en)
Inventor
严祥训
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN118338671A publication Critical patent/CN118338671A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体装置，包括：在衬底上的位线；在位线上的栅电极；在栅电极的侧壁上的栅极绝缘图案；接触位线的上表面和栅极绝缘图案的侧壁的沟道；接触沟道的上侧壁的氧化物半导体图案；以及接触沟道的上表面和氧化物半导体图案的上表面的接触插塞。沟道包括非晶氧化物半导体材料。氧化物半导体图案包括结晶氧化物半导体材料。

Description

半导体装置
相关申请的交叉引用
本申请要求于2023年1月12日在韩国知识产权局提交的韩国专利申请No.10-2023-0004508的优先权，其公开内容通过引用整体并入本文中。
技术领域
本公开的示例实施例涉及一种半导体装置。更具体地说，本公开的示例实施例涉及一种包括竖直沟道的存储器装置。
背景技术
为了提高半导体装置的集成度，已经开发了包括竖直沟道晶体管的存储器装置，并且最近，氧化物半导体材料已经用于竖直沟道晶体管的沟道中。需要一种减小包括氧化物半导体材料的沟道与包括金属的接触插塞之间的接触电阻且将电信号施加到所述沟道的方法。
发明内容
示例实施例提供了一种具有改进的特性的半导体装置。
根据示例实施例，一种半导体装置可以包括位线、栅电极、栅极绝缘图案、沟道、氧化物半导体图案和接触插塞。位线可以在衬底上。栅电极可以在位线上。栅极绝缘图案可以在栅电极的侧壁上。沟道可以接触位线的上表面和栅极绝缘图案的侧壁，并且可以包括非晶氧化物半导体材料。氧化物半导体图案可以接触沟道的上侧壁，并且可以包括结晶氧化物半导体材料。接触插塞可以接触沟道的顶表面和氧化物半导体图案的上表面。
根据示例实施例，一种半导体装置可以包括位线、栅电极、栅极绝缘图案、沟道、氧化物半导体图案和接触插塞。位线可以在衬底上。栅电极可以在位线上。栅极绝缘图案可以在栅电极的侧壁上。沟道可以接触位线的上表面和栅极绝缘图案的侧壁。氧化物半导体图案可以接触沟道的侧壁的上部。接触插塞可以接触沟道的顶表面和氧化物半导体图案的上表面，并且可以具有在基本上垂直于衬底的上表面的竖直方向上与氧化物半导体图案的侧壁对齐的侧壁。
根据示例实施例，一种半导体装置可以包括位线、栅电极、栅极绝缘图案、沟道、氧化物半导体图案、接触插塞和电容器。位线可以在衬底上，并且位线中的每一个可以在基本上平行于衬底的上表面的第一方向上延伸。位线可以在基本上平行于衬底的上表面并与第一方向相交的第二方向上彼此间隔开。每个栅电极可以在位线上沿第二方向延伸，并且栅电极可以沿第一方向彼此间隔开。栅极绝缘图案可以在每个栅电极的第一方向的侧壁上。沟道可以在第一方向上接触每个位线的上表面和栅极绝缘图案的侧壁，并且可以包括非晶氧化物半导体材料。氧化物半导体图案可以在第一方向上接触沟道的侧壁的上部，并且可以包括结晶氧化物半导体材料。接触插塞可以接触沟道的顶表面和氧化物半导体图案的上表面。电容器可以在接触插塞上。
根据示例实施例的半导体装置可以包括氧化物半导体图案，该氧化物半导体图案接触在位线与接触插塞之间的沟道的侧壁以及接触插塞的表面，因此氧化物半导体图案和沟道可以共同用作沟道结构，从而可以减小接触插塞和沟道结构之间的接触电阻。
与包括非晶氧化物半导体材料的沟道不同，氧化物半导体图案可以包括结晶氧化物半导体材料，因此氧化物半导体图案与接触插塞之间的接触电阻可以低于沟道与接触插塞之间的接触电阻。
此外，当与沟道相比时，氧化物半导体图案可以具有增加的载流子浓度，因此半导体装置可以具有增加的导通电流。
附图说明
图1是示出根据本公开的示例实施例的半导体装置的平面图。
图2和图3是示出根据本公开的教导的半导体装置的截面图。
图4是示出根据本公开的示例实施例的制造半导体装置的方法的平面图。
图5是示出根据本公开的示例实施例的制造半导体装置的方法的截面图。
图6是示出根据本公开的示例实施例的制造半导体装置的方法的平面图。
图7、图8和图9是示出根据本公开的示例实施例的制造半导体装置的方法的截面图。
图10是示出根据本公开的示例实施例的制造半导体装置的方法的平面图。
图11和图12是示出根据本公开的示例实施例的制造半导体装置的方法的截面图。
图13是示出根据本公开的示例实施例的制造半导体装置的方法的平面图。
图14、图15和图16是示出根据本公开的示例实施例的制造半导体装置的方法的截面图。
图17是示出根据本公开的示例实施例的制造半导体装置的方法的平面图。
图18和图19是示出根据本公开的示例实施例的制造半导体装置的方法的截面图。
图20是示出根据本公开的示例实施例的制造半导体装置的方法的平面图。
图21、图22和图23是示出根据本公开的示例实施例的制造半导体装置的方法的截面图。
图24是示出根据本公开的示例实施例的制造半导体装置的方法的平面图。
图25、图26和图27是示出根据示例实施例的制造半导体装置的方法的截面图。
图28是示出根据本公开的示例实施例的半导体装置的截面图。
图29是示出根据本公开的示例实施例的半导体装置的截面图。
具体实施方式
根据示例实施例的半导体装置及其形成方法的上述和其它方面和特征将从以下参照附图的详细描述中变得容易理解。应当理解，尽管术语“第一”、“第二”和/或“第三”可以在这里用于描述各种材料、层(膜)、区域、电极、焊盘、图案、结构和工艺，但是这些材料、层(膜)、区域、电极、焊盘、图案、结构和工艺不应当受这些术语限制。这些术语仅用于将一种材料、层(膜)、区域、电极、焊盘、图案、结构和工艺与另一种材料、层(膜)、区域、电极、焊盘、图案、结构和工艺区分开。因此，在不脱离本公开的教导的情况下，下面讨论的第一材料、层(膜)、区域、电极、焊盘、图案、结构和工艺可以被称为第二或第三材料、层(膜)、区域、电极、焊盘、图案、结构和工艺。
在下文中，在说明书中(并且不必在权利要求中)，在基本上平行于衬底的上表面的水平方向中基本上彼此垂直的两个方向可以分别称为第一方向D1和第二方向D2，并且基本上垂直于衬底的上表面的竖直方向可以称为第三方向D3。在示例实施例中，第一方向D1和第二方向D2可以彼此正交。
图1至图3是示出根据示例实施例的半导体装置的平面图和截面图。具体地，图2是沿图1的线B-B'截取的截面图，图3是沿图1的线C-C'截取的截面图。
参照图1至图3，半导体装置可以包括在衬底100上的位线结构、栅电极235、栅极绝缘图案225、沟道215、氧化物半导体图案600、接触插塞270和电容器320。
半导体装置还可以包括第一绝缘层110、第四绝缘图案240以及第一绝缘层间图案至第四绝缘层间图案150、160、250和280。
衬底100可以包括半导体材料、绝缘材料、导电材料等。
参照图1至图5，第一绝缘层110可以在衬底100上，位线结构可以在第一绝缘层110上沿第一方向D1延伸。
在示例实施例中，位线结构可以包括沿第三方向D3顺序堆叠在第一绝缘层110上的第二绝缘图案120、位线130和第三绝缘图案140。第二绝缘图案120和位线130中的每一个可以在第一方向D1上延伸，并且多个第三绝缘图案140可以在位线130上在第一方向D1上彼此间隔开。
多个位线结构可以在第二方向D2上彼此间隔开，并且在第二方向D2上相邻的位线结构之间的第一绝缘层间图案150可以在第一绝缘层110上沿第一方向D1延伸。
在第二方向D2上与第三绝缘图案140相邻的第一绝缘层间图案150的第一部分的上表面可以高于在第二方向D2上与沟道215相邻的第一绝缘层间图案150的第二部分的上表面(即，第一部分的上表面距衬底的上表面的距离大于第二部分的上表面距衬底的上表面的距离)。第一绝缘层间图案150的第一部分的上部可以与第三绝缘图案140基本共面，因此第一绝缘层间图案150的第一部分的上表面可以与第三绝缘图案140的上表面基本共面。第一绝缘层间图案150的第二部分的上表面可与位线130的上表面基本共面。
第三绝缘图案140在第一方向D1上彼此间隔开，因此第一绝缘层间图案150的多个第一部分也可以在第一方向D1上彼此间隔开。因此，第一绝缘层间图案150的第一部分和第二部分可以沿第一方向D1交替地且重复地设置，第一绝缘层间图案150的上表面的高度可以沿第一方向D1周期性地变化。
在示例实施例中，第一绝缘层间图案150可以包括下部150a，其可以形成在第一绝缘层110上并与第二绝缘图案120和位线130基本共面。第一绝缘层间图案150还可以包括上部150b，其可以分别形成在下部150a上并且在第二方向D2上与第三绝缘图案140相邻。
第一绝缘层110和第一绝缘层间图案150中的每一个可以包括氧化物(例如，氧化硅)。位线130可以包括导电材料(例如，金属、金属氮化物或金属硅化物)，第二绝缘图案120和第三绝缘图案140可以包括绝缘氮化物(例如，氮化硅)。
可沿第二方向D2延伸的第二绝缘层间图案160可以位于第三绝缘图案140以及第一绝缘层间图案150的第一部分上。在下文中，第三绝缘图案140、第一绝缘层间图案150的第一部分的上部150b和其上的第二绝缘层间图案160可以被称为“绝缘结构”。在示例实施例中，绝缘结构可沿第二方向D2延伸，并且多个绝缘结构可沿第一方向D1彼此间隔开。
氧化物半导体图案600可以在绝缘结构上。在示例实施例中，多个氧化物半导体图案600可以在沿第二方向D2延伸的第二绝缘层间图案160上沿第二方向D2彼此间隔开，氧化物半导体图案600中的每一个可以沿第三方向D3与位线结构交叠。
第二绝缘层间图案160可以包括氧化物(例如，氧化硅)，氧化物半导体图案600可以包括结晶氧化物半导体材料。
在第二方向D2上延伸的第三绝缘层间图案250和围绕第三绝缘层间图案250的第四绝缘图案240可以在第一方向D1上相邻的绝缘结构之间。沟道215、栅极绝缘图案225和栅电极235可以沿第一方向D1顺序地堆叠在绝缘结构和第四绝缘图案240之间。
沟道215可接触位线130的上表面和在第一方向D1上相邻的绝缘结构的侧壁。沟道215也可以接触相应绝缘结构上的氧化物半导体图案600的侧壁。
在示例实施例中，多个沟道215可通过位线130中的每一个上的绝缘结构在第一方向D1上彼此间隔开。另外，多个沟道215可以通过栅极绝缘图案225在第二方向D2上彼此间隔开。
在示例实施例中，沟道215可以包括具有与位线130的上表面接触的下表面的水平部分和在水平部分上的竖直部分。竖直部分可以具有与绝缘结构的侧壁和氧化物半导体图案600的侧壁接触的外侧壁。因此，在示例实施例中，沟道215在第一方向D1上的截面可具有截头圆锥形(例如，杯形)。
在示例实施例中，沟道215的顶表面可以与氧化物半导体图案600的上表面基本共面。
在示例实施例中，沟道215可以包括非晶氧化物半导体材料。例如，沟道215和氧化物半导体图案600中的每一个可以包括氧化锌锡(ZTO)、氧化铟锌(IZO)、氧化锌(ZnOx)、氧化铟镓锌(IGZO)、氧化铟镓硅(IGSO)、氧化铟(InOx、In2O3)、氧化锡(SnO2)、氧化钛(TiOx)、氮氧化锌(ZnxOyNz)、氧化镁锌(MgxZnyOz)、氧化铟锌(InxZnyOa)、氧化铟镓锌(InxGayZnzOa)、氧化锆铟锌(ZrxInyZnzOa)、氧化铪铟锌(HfxInyZnzOa)、氧化锡铟锌(SnxInyZnzOa)、氧化铝锡铟锌(AlxSnyInzZnaOd)、氧化硅铟锌(SixInyZnzOa)、氧化锌锡(ZnxSnyOz)、氧化铝锌锡(AlxZnySnzOa)、氧化镓锌锡(GaxZnySnzOa)、氧化锆锌锡(ZrxZnySnzOa)和氧化铟镓硅(InGaSiO)。
然而，如上所述，沟道215可以包括非晶氧化物半导体材料，而氧化物半导体图案600可以包括结晶氧化物半导体材料。因此，氧化物半导体图案600的载流子浓度可以大于沟道215的载流子浓度。
栅极绝缘图案225可以接触沟道215的竖直部分的内侧壁、绝缘结构的侧壁、接触插塞270的下侧壁和第四绝缘层间图案280的下侧壁。栅极绝缘图案225还可以接触沟道215的水平部分的在第一方向D1上的边缘部分的上表面和第一绝缘层间图案150的下部150a的上表面。因此，在示例实施例中，栅极绝缘图案225在第一方向D1上的横截面可具有”L”形。
栅极绝缘图案225可以包括可接触沟道215的竖直部分的内侧壁和接触插塞270的下侧壁的第一部分、以及可接触绝缘结构的侧壁和第四绝缘层间图案280的下侧壁的第二部分。
在示例实施例中，栅极绝缘图案225可以在第二方向D2上延伸。然而，在平面图中，栅极绝缘图案225可以不沿第二方向D2以直线延伸，而可以沿第二方向D2以曲线延伸。由于沟道215，栅极绝缘图案225的第一部分和第二部分可以在第二方向D2上不彼此对齐。栅极绝缘图案225的第一部分和第二部分可以交替地且重复地设置在第二方向D2上，因此栅极绝缘图案225可以沿第二方向D2以曲线延伸。
在示例实施例中，栅极绝缘图案225的第一部分和第二部分的下表面可以处于彼此不同的高度。也就是说，栅极绝缘图案225的第一部分可以接触位线130的上表面上的沟道215的水平部分的上表面。这样，栅极绝缘图案225的第一部分的下表面可以与位线130的上表面上的沟道215的水平部分的上表面基本共面。另外，栅极绝缘图案225的第二部分可以接触第一绝缘层间图案150的下部150a的上表面，并且其上表面可以与位线130的上表面基本共面。这样，栅极绝缘图案225的第二部分的下表面可以与位线130的上表面基本共面。
因此，栅极绝缘图案225的第一部分的下表面可以高于其第二部分的下表面。因此，栅极绝缘图案225的下表面的高度可以在第二方向D2上周期性地变化。
在示例实施例中，栅极绝缘图案225的顶表面可以高于沟道215的顶表面。栅极绝缘图案225可以包括氧化物(例如，氧化硅)。
栅电极235可以在栅极绝缘图案225上，并且栅电极235的侧壁和下表面可以被栅极绝缘图案225覆盖。栅电极235可以包括在栅极绝缘图案225的第一部分上的第一部分和在栅极绝缘图案225的第二部分上的第二部分。
与栅极绝缘图案225类似，栅电极235也可在第二方向D2上以曲线延伸。由于栅极绝缘图案225，栅电极235的第一部分和第二部分可以在第二方向D2上不彼此对齐。栅电极235的第一部分和第二部分可沿第二方向D2交替地和重复地设置，因此栅电极235可沿第二方向D2以曲线延伸。
在示例实施例中，栅电极235的第一部分和第二部分的下表面可以处于彼此不同的高度。栅电极235的第一部分可以在处于相对较高水平的栅极绝缘图案225的第一部分上，并且栅电极235的第二部分可以设置在处于相对较低水平的栅极绝缘图案225的第二部分上。因此，栅电极235的第一部分的下表面可以高于栅电极235的第二部分的下表面。因此，栅电极235的下表面的高度可在第二方向D2上周期性变化。
在示例实施例中，栅电极235的顶表面可以低于栅极绝缘图案225的顶表面，并且可以高于沟道215的顶表面。栅电极235可以包括导电材料，例如，金属、金属氮化物或金属硅化物。
第四绝缘图案240可以接触沟道215的水平部分的上表面、第一绝缘层间图案150的下部150a的上表面、栅电极235的内侧壁和上表面以及栅极绝缘图案225的内侧壁和上表面。第四绝缘图案240在第一方向D1上的横截面具有”L”形。
第三绝缘层间图案250可以在第四绝缘层间图案240上，并且第三绝缘层间图案250的下表面和侧壁可以被第四绝缘层间图案240覆盖。在示例实施例中，第三绝缘层间图案250的上表面可以低于第四绝缘层间图案240的顶表面。
第三绝缘层间图案250可以包括氧化物(例如，氧化硅)，第四绝缘图案240可以包括绝缘氮化物(例如，氮化硅)。
接触插塞270可以在沟道215上。在示例实施例中，接触插塞270可以接触沟道215的顶表面和氧化物半导体图案600的上表面，并且还可以接触栅极绝缘图案225和第四绝缘图案240的与沟道215相邻的部分。接触插塞270可以不接触栅电极235的上表面，并且可以通过第四绝缘图案240与栅电极235的上表面间隔开。在示例实施例中，接触插塞270的在第一方向D1上的侧壁可与氧化物半导体图案600的在第一方向D1上的侧壁对齐。
在示例实施例中，多个接触插塞270可在第一方向D1和第二方向D2上彼此间隔开，并可在平面图中布置成格子图案或蜂窝图案。
接触插塞270可以包括导电材料，例如金属、金属氮化物或金属硅化物。
第四绝缘层间图案280可以在第二绝缘层间图案160和第三绝缘层间图案250上，并且可以覆盖接触插塞270和氧化物半导体图案600的侧壁以及栅极绝缘图案225的上侧壁。第四绝缘层间图案280可以包括例如绝缘氮化物，诸如氮化硅。
电容器320可以包括第一电容器电极290和第二电容器电极310以及介于其间的介电层300。第一电容器电极290可以在接触插塞270上。介电层300可以在第一电容器电极290的上表面和侧壁以及第四绝缘层间图案280的上表面上。第二电容器电极310可以在介电层300上。
由于接触插塞270在第一方向D1和第二方向D2上彼此间隔开，因此多个第一电容器电极290也可在第一方向D1和第二方向D2上彼此间隔开。
在示例实施例中，第一电容器电极290在平面图中可以具有例如圆形、椭圆形、多边形、具有圆角的多边形等的形状。第一电容器电极290可以在平面图中以格子图案或蜂窝图案布置。
在半导体装置中，电流可以在位线130和接触插塞270之间的沟道215内沿第三方向D3(即，沿竖直方向)流动。因此，半导体装置可以包括竖直沟道晶体管(VCT)，其可以具有竖直沟道。
在示例实施例中，氧化物半导体图案600可以在沟道215的侧壁上并与其接触，接触插塞270可以与氧化物半导体图案600的上表面接触。因此，除了沟道215之外，连接到沟道215的氧化物半导体图案600也可以位于位线130和接触插塞270之间，并且可以充当电流流过的沟道。因此，沟道215和氧化物半导体图案600可以共同地作为沟道结构操作。
因此，当与仅流过接触插塞270和位线130之间的沟道215的电流相比时，电流可以容易地流过该沟道结构。也就是说，当与仅接触沟道215的上表面的接触插塞相比时，本公开的接触插塞270可以接触包括沟道215和氧化物半导体图案600的沟道结构的上表面。在一些实施例中，氧化物半导体图案600可具有比接触插塞的接触面积大的接触面积。这样，可以减小接触插塞270的接触电阻。
氧化物半导体图案600可以包括与包括非晶氧化物半导体材料的沟道215不同的结晶氧化物半导体材料，因此，可设置在沟道215与接触插塞270之间且可增加接触电阻的金属氧化物层可以不形成在氧化物半导体图案600与接触插塞270之间，或者其可以形成为具有相对薄的厚度。因此，接触插塞270与氧化物半导体图案600之间的接触电阻可以低于接触插塞270与沟道215之间的接触电阻。
此外，包括结晶氧化物半导体材料的氧化物半导体图案600的载流子浓度可以大于可包括非晶氧化物半导体材料的沟道215的载流子浓度。这样，VCT可以具有增加的导通电流。
图4至图27是示出根据示例实施例的制造半导体装置的方法的平面图和截面图。具体地，图4、图6、图10、图13、图17、图20和图24是平面图，图5是沿图4的线A-A'截取的横截面图，图7、图9、图11、图14-15、图18、图21、图23、图25和图27分别是沿相应平面图的线B-B'截取的截面图，图8、图12、图16、图19、图22和图26分别是沿相应平面图的线C-C'截取的横截面图。
参照图4和图5，第一绝缘层110、第二绝缘层、位线层和第三绝缘层可以顺序地堆叠在衬底100上，第三绝缘层、位线层和第二绝缘层可以被图案化以分别形成第三绝缘图案140、位线130和第二绝缘图案120。
在示例实施例中，第三绝缘层可以包括氮化硅(SiN)、氮氧化硅(SiON)、碳氮氧化硅(SiOCN)、碳氧化硅(SiOC)等。在示例实施例中，第三绝缘层可通过沉积工艺形成，例如，化学气相沉积(CVD)工艺、原子层沉积(ALD)工艺等，其可使用硅烷(SiH4)气体、三氟化氮(NF3)、氩(Ar)等。因此，第三绝缘层可以包括氮化硅(SiN)，其可以包含氢(H)。在一些实施例中，在通过沉积工艺形成绝缘层之后，可以将氢离子掺杂到第三绝缘层中。
顺序地堆叠在第一绝缘层110上的第二绝缘图案120、位线130和第三绝缘图案140可以被共同称为“位线结构”。在示例实施例中，位线结构可以在衬底100上沿第一方向D1延伸，并且多个位线结构可以沿第二方向D2彼此间隔开。因此，可暴露第一绝缘层110的上表面的第一开口可以形成在沿第二方向D2相邻的位线结构之间。
可以在位线结构和第一绝缘层110上形成第一绝缘夹层以填充第一开口，并且可以平坦化第一绝缘夹层的上部直到暴露位线结构的上表面。可以在位线结构之间形成沿第一方向D1延伸的第一绝缘层间图案150。
在示例实施例中，平坦化工艺可以包括例如化学机械抛光(CMP)工艺和/或回蚀工艺。
参照图6至图8，可以在位线结构和第一绝缘层间图案150上顺序地形成第二绝缘夹层和氧化物半导体层。可以通过例如干法蚀刻工艺将第二绝缘夹层部分地去除以形成第二开口170，其可以暴露位线130和第一绝缘层间图案150的上表面并在第二方向D2上延伸。
因此，氧化物半导体层可被分成多个氧化物半导体图案600，每个氧化物半导体图案可在第二方向D2上延伸，在第一方向D1上彼此间隔开。第二绝缘夹层可以被分成多个第二绝缘层间图案160，每个第二绝缘层间图案可以在第二方向D2上延伸，在第一方向D1上彼此间隔开。
在示例实施例中，氧化物半导体层可以包括结晶氧化物半导体材料。
可以去除第三绝缘图案140的可被第二开口170暴露的部分，以将可沿第一方向D1延伸的第三绝缘图案140划分为在第一方向D1上彼此间隔开的多个第三绝缘图案140。还可以去除第一绝缘层间图案150的可被第二开口170暴露的上部。
因此，第一绝缘层间图案150可以包括下部150a，其可以形成在第一绝缘层110上并且与第二绝缘图案120和位线130基本共面。此外，第一绝缘层间图案150可以包括上部150b，其可以形成在下部150a上并且在第二方向D2上与第三绝缘图案140相邻。由于第三绝缘图案140被划分为在第一方向D1上彼此间隔开的多个第三绝缘图案140，所以第一绝缘层间图案150的上部150b也可被划分为在第一方向D1上彼此间隔开的多个上部150b。
在下文中，第三绝缘图案140、第一绝缘层间图案150的上部150b、以及在第三绝缘图案140和第一绝缘层间图案150的上部150b上沿第三方向D3顺序堆叠的第二绝缘层间图案160和氧化物半导体图案600可以被称为“条结构”。在示例实施例中，该条结构可沿第二方向D2延伸，多个条结构可沿第一方向D1彼此间隔开。
参照图9，沟道层210可以形成在可被第二开口170暴露的位线130和第一绝缘层间图案150的上表面、以及栅结构的侧壁和上表面上。
在示例实施例中，沟道层210可以通过沉积工艺(例如，ALD工艺、CVD工艺等)在相对低的温度下形成，并且可以包括非晶氧化物半导体材料。
参照图10至图12，可在沟道层210上形成牺牲层，可在牺牲层上形成掩模620，并且可通过使用掩模620作为蚀刻掩模的蚀刻工艺来部分地去除牺牲层和沟道层210。这样，可以暴露氧化物半导体图案600的上表面和第一绝缘层间图案150的上表面。
掩模620可以包括例如光致抗蚀剂图案，牺牲层可以包括例如旋涂硬掩模(SOH)、无定形碳层(ACL)等。
通过蚀刻工艺，牺牲层和沟道层210可以分别转变成牺牲图案610和沟道215。
在示例实施例中，多个掩模620可在第一方向D1和第二方向D2上彼此间隔开，并可在第三方向D3上与位线130的被第二开口170暴露的部分重叠。因此，多个沟道215可以在由第二开口170暴露的位线130的部分上沿第一方向D1和第二方向D2彼此间隔开。此外，在位线130的被第二开口170暴露的部分上，多个牺牲图案610可沿第一方向D1和第二方向D2彼此间隔开。
参照图13和图14，可以通过例如灰化和/或剥离工艺去除掩模620和牺牲图案610。
因此，沟道215的上表面可以再次暴露。
参照图15和图16，可以在沟道215、第一绝缘层间图案150和氧化物半导体图案600上顺序地形成栅极绝缘层220和栅电极层230。
在示例实施例中，栅极绝缘层220和栅电极层230可以通过沉积工艺(例如，CVD工艺或ALD工艺)在相对高的温度下形成。
参照图17至图19，可以对栅电极层230和栅极绝缘层220执行各向异性蚀刻工艺，其可以分别转变为栅电极235和栅极绝缘图案225。
在示例实施例中，栅极绝缘图案225和栅电极235可以顺序地堆叠在第二开口170的在第一方向D1上的相对侧壁中的每一个上的沟道215的一部分的内侧壁和条形结构的侧壁上。
在下文中，栅极绝缘图案225的可与第二开口的在第一方向D1上的相对侧壁中的每一个上的沟道215的部分接触的部分可以称为“栅极绝缘图案225的第一部分”。在下文中，栅极绝缘图案225的可与条形结构的侧壁接触的部分可以称为“栅极绝缘图案225的第二部分”。此外，栅极绝缘图案225的第一部分上的栅电极235的部分可以称为“栅电极235的第一部分”，栅极绝缘图案225的第二部分上的栅电极235的部分可以称为“栅电极235的第二部分”。
在示例实施例中，栅极绝缘图案225可以沿第二方向D2延伸。然而，在平面图中，栅极绝缘图案225可以不沿第二方向D2以直线延伸，而可以沿第二方向D2以曲线延伸。也就是说，由于沟道215，栅极绝缘图案225的第一部分和第二部分可以不在第二方向D2上彼此对齐。由于栅极绝缘图案225的第一部分和第二部分沿第二方向D2交替且重复地设置，所以栅极绝缘图案225可沿第二方向D2以曲线延伸。
在示例实施例中，栅极绝缘图案225的第一部分和第二部分的下表面可以分别形成在彼此不同的高度处。也就是说，栅极绝缘图案225的第一部分可以接触位线130的上表面上的沟道215的部分的上表面。这样，栅极绝缘图案225的第一部分的下表面可以与位线130的上表面上的沟道215的部分的上表面基本共面。另一方面，栅极绝缘图案225的第二部分可以接触第一绝缘层间图案150的下部150a的上表面，该上表面可以与位线130的上表面基本共面。这样，栅极绝缘图案225的第二部分的下表面可以与第一绝缘层间图案150的下部150a的上表面基本共面。因此，栅极绝缘图案225的第一部分的下表面可以高于其第二部分的下表面。因此，栅极绝缘图案225的下表面的高度可以在第二方向D2上周期性地变化。
在示例实施例中，栅极绝缘图案225的第一部分和第二部分中的每一个在第一方向D1上的横截面可具有”L”形。
类似于栅极绝缘图案225，栅电极235也可以在第二方向D2上延伸。然而，栅电极235可以不在第二方向D2上以直线延伸，而是可以在第二方向D2上以曲线延伸。此外，栅电极235的下表面的高度可在第二方向D2上周期性变化。
参照图20至图22，可以在沟道215、第一绝缘层间图案150、栅极绝缘图案225、栅电极235和氧化物半导体图案600上形成第四绝缘层。此外，可以在第四绝缘层上形成第三绝缘夹层以填充第二开口170的剩余部分，并且可以对第三绝缘夹层的上部和第四绝缘层的上部执行平坦化工艺，直到暴露出氧化物半导体图案600的上表面。
在示例实施例中，平坦化工艺可以包括CMP工艺和/或回蚀工艺。当执行平坦化工艺时，第三绝缘夹层和第四绝缘层可以在第二开口170中保留分别作为第三绝缘层间图案250和第四绝缘图案240。第四绝缘图案240和第三绝缘层间图案250中的每一个可以在沟道215和第一绝缘层间图案150上沿第二方向D2延伸。
参照图23，可以通过例如湿法蚀刻工艺去除氧化物半导体图案600的上部，并且还可以去除沟道215的上部。
因此，氧化物半导体图案600的上表面和沟道215的顶表面可以延伸得比栅极绝缘图案225、栅电极235、第四绝缘图案240和第三绝缘层间图案250的上表面少。
参照图24至图26，可以在氧化物半导体图案600、沟道215、栅极绝缘图案225、栅电极235、第四绝缘图案240和第三绝缘层间图案250上形成接触插塞层。接触插塞层和氧化物半导体图案600可以通过蚀刻工艺被部分地去除。
在蚀刻工艺期间，也可以部分地去除第三绝缘层间图案250的上部。
因此，接触插塞层可被分成在第一方向D1和第二方向D2上彼此间隔开的多个接触插塞270。另外，可暴露第二绝缘层间图案160和第三绝缘层间图案250以及第四绝缘图案240的上表面的第三开口275可以形成在接触插塞270之间。
在示例实施例中，接触插塞270可以在平面图中以格子图案设置。在另一示例实施例中，接触插塞270可在平面图中设置成蜂窝图案。
当执行蚀刻工艺时，可被包括在条状结构中的氧化物半导体图案600可以仅保留在接触插塞270下方，并且可以在沿第二方向D2延伸的第二绝缘层间图案160上被分成沿第二方向D2彼此间隔开的多个部分。在下文中，除了氧化物半导体图案600之外的条形结构的其它部分(即，第三绝缘图案140、第一绝缘层间图案150的上部150b和第二绝缘层间图案160)可以被共同称为“绝缘结构”。该绝缘结构可沿第二方向D2延伸，并且多个绝缘结构可沿第一方向D1彼此间隔开。
参照图27，可以形成第四绝缘层间图案280以填充第三开口275。
在示例实施例中，可以通过在第二绝缘层间图案160和第三绝缘层间图案250、第四绝缘层间图案240和接触插塞270上形成第四绝缘层间图案以填充第三开口275，来形成第四绝缘层间图案280。可以通过平坦化第四绝缘夹层的上部直到暴露出接触插塞270的上表面，来进一步形成第四绝缘层间图案280。
返回参照图1至图3，可以形成第一电容器电极290以与接触插塞270的上表面接触，可以在第一电容器电极290的上表面和侧壁以及第四绝缘层间图案280的上表面上形成介电层300，并且可以在介电层300的表面上形成第二电容器电极310以形成电容器320。
因此，可以完成半导体装置的制造。
如上所述，氧化物半导体图案600可以形成在第二绝缘层间图案160上，沟道215可以形成为接触氧化物半导体图案600的侧壁，氧化物半导体图案600和沟道215的上部可以被去除，并且接触插塞270可以形成为接触氧化物半导体图案600和沟道215的上表面。因此，接触插塞270不仅可以接触沟道215的上表面，而且可以接触氧化物半导体图案600的上表面。这样，当与接触插塞270仅接触沟道215的上表面的情况相比时，接触插塞270的接触面积可以大于其接触面积。
与包括非晶氧化物半导体材料的沟道215不同，氧化物半导体图案600可包括结晶氧化物半导体材料。因此，当与可以形成在沟道215与接触插塞270之间的金属氧化物层相比时，可以形成在氧化物半导体图案600与接触插塞270之间的金属氧化物层可以具有相对薄的厚度，或者在氧化物半导体图案600与接触插塞270之间不形成金属氧化物层。因此，氧化物半导体图案600与接触插塞270之间的接触电阻可以低于沟道215与接触插塞270之间的接触电阻。
此外，可包括结晶氧化物半导体材料的氧化物半导体图案600的载流子浓度可大于可包括非晶氧化物半导体材料的沟道215的载流子浓度。因此，包括氧化物半导体图案600的VCT可以具有增加的导通电流。
图28是示出根据示例实施例的半导体装置的截面图，其可以对应于图2。除了栅极绝缘图案之外，该半导体装置可以与图1至图3的半导体装置基本相同或相似，因此这里省略重复的解释。
参照图28，栅极绝缘图案225也可以形成在沟道215的水平部分的上表面上，并且栅极绝缘图案225在第一方向D1上的横截面可以具有截头圆锥形(例如杯形)而不是“L”形。
图29是示出根据示例实施例的半导体装置的截面图，其可以对应于图2，除了沟道之外，该半导体装置可以与图1至图3的半导体装置基本相同或相似，因此这里省略重复的解释。
参照图29，沟道215可以包括第一部分至第四部分215a、215b、215c和215d。
沟道215的第一部分215a可形成在水平部分的在第一方向D1上的中心部分处，并且可接触位线130的上表面。沟道215的第二部分215b可以形成在水平部分的在第一方向D1上的相对边缘部分中的每一个处，并且可以接触第三绝缘图案140的侧壁。沟道215的第三部分215c可以形成在与第二绝缘层间图案160的侧壁接触的竖直部分的一部分处。沟道215的第四部分215d可形成在第三部分215c上的竖直部分的一部分处，并可接触氧化物半导体图案600的侧壁。
在示例实施例中，沟道215的第二部分215b除了非晶氧化物半导体材料之外还可包括杂质，例如氢，其可在参照图9示出的沟道层210的形成工艺期间通过氢从第三绝缘图案140扩散到沟道层210的与其相邻的部分中而形成。
在示例实施例中，除了非晶氧化物半导体材料之外，沟道215的第四部分215d还可以包括杂质，例如氢、氩或氟，其可以通过从在参照图24至26示出的接触插塞层的形成工艺中使用的源气体将氢、氩或氟扩散到沟道层210的与接触插塞层相邻的部分中来形成。包括在源气体中的例如氢、氩和氟等的成分也可扩散到氧化物半导体图案600中，因此氧化物半导体图案600还可包括例如氢、氩或氟等的杂质。
当与沟道215的第一部分215a和第三部分215c相比时，第二部分215b和第四部分215d除了非晶氧化物半导体材料之外还可以包括杂质。因此，第二部分215b和第四部分215d中的每一个可以具有相对高的载流子浓度，以便具有导电性。沟道215的第二部分215b和第四部分215d中的每一个可以被称为源极/漏极层，其可以与第一部分215a和第三部分215c区分开。在该实施例中，可以包括结晶氧化物半导体材料和杂质的氧化物半导体图案600也可以用作源极/漏极层的一部分。
以上是示例实施例的说明，而不应被解释为对其的限制。尽管已经描述了一些示例实施例，但是本领域技术人员将容易地理解，在示例实施例中可以进行许多修改，而不会实质上脱离本公开的新颖教导和优点。因此，所有这些修改都旨在包括在如权利要求中所限定的本公开的范围内。在权利要求中，装置加功能的语句旨在覆盖在此描述的执行所述功能的结构，并且不仅覆盖结构等同物而且覆盖等同结构。因此，应当理解，前述内容是对各种示例实施例的说明，而不应被解释为限于所公开的特定示例实施例，并且对所公开的示例实施例的修改以及其他示例实施例旨在被包括在所附权利要求的范围内。

Claims (20)

1.一种半导体装置，包括：
位线，其在衬底上；
栅电极，其在所述位线上；
栅极绝缘图案，其在所述栅电极的侧壁上；
沟道，其接触所述位线的上表面和所述栅极绝缘图案的侧壁，所述沟道包括非晶氧化物半导体材料；
氧化物半导体图案，其接触所述沟道的上侧壁，所述氧化物半导体图案包括结晶氧化物半导体材料；以及
接触插塞，其接触所述沟道的顶表面和所述氧化物半导体图案的上表面。
2.根据权利要求1所述的半导体装置，其中，所述接触插塞的侧壁与所述氧化物半导体图案的侧壁在实质上垂直于所述衬底的上表面的竖直方向上彼此对齐。
3.根据权利要求1所述的半导体装置，其中，所述沟道的上表面与所述氧化物半导体图案的上表面实质上共面。
4.根据权利要求1所述的半导体装置，其中，所述栅极绝缘图案的顶表面距所述衬底的上表面的距离大于所述沟道的顶表面距所述衬底的上表面的距离。
5.根据权利要求4所述的半导体装置，其中，所述栅极绝缘图案在所述栅电极与所述沟道之间。
6.根据权利要求1所述的半导体装置，其中，所述栅极绝缘图案在所述栅电极的下表面上。
7.根据权利要求1所述的半导体装置，还包括在所述栅电极和所述接触插塞之间的绝缘图案，其中，所述绝缘图案将所述栅电极和所述接触插塞彼此分开。
8.根据权利要求7所述的半导体装置，其中，所述绝缘图案在所述栅电极的另一侧壁、所述栅极绝缘图案的另一侧壁、以及所述沟道的与所述位线的上表面接触的部分的上表面上。
9.根据权利要求7所述的半导体装置，其中，所述绝缘图案在所述栅电极的另一侧壁上以及所述栅极绝缘图案的与所述沟道的上表面的一部分接触的部分的上表面上。
10.根据权利要求1所述的半导体装置，还包括所述接触插塞上的电容器。
11.一种半导体装置，包括：
位线，其在衬底上；
栅电极，其在所述位线上；
栅极绝缘图案，其在所述栅电极的侧壁上；
沟道，其接触所述位线的上表面和所述栅极绝缘图案的侧壁；
氧化物半导体图案，其接触所述沟道的侧壁的上部；以及
接触插塞，其接触所述沟道的顶表面和所述氧化物半导体图案的上表面，
其中，所述接触插塞的侧壁和所述氧化物半导体图案的侧壁在实质上垂直于所述衬底的上表面的竖直方向上彼此对齐。
12.根据权利要求11所述的半导体装置，其中，所述位线在与所述衬底的上表面实质上平行的第一方向上延伸，并且
其中，在所述第一方向上，所述接触插塞的侧壁与所述氧化物半导体图案的侧壁对齐。
13.根据权利要求11所述的半导体装置，其中，在与所述衬底的上表面实质上平行的第一方向上：
所述栅极绝缘图案位于所述栅电极的侧壁上，
所述沟道接触所述栅极绝缘图案的侧壁，并且
所述氧化物半导体图案接触所述沟道的侧壁的上部。
14.根据权利要求11所述的半导体装置，还包括在所述栅电极和所述接触插塞之间的绝缘图案，其中，所述绝缘图案将所述栅电极和所述接触插塞彼此分开，
其中，所述绝缘图案在实质上平行于所述衬底的上表面的第一方向上接触所述栅电极的另一侧壁。
15.根据权利要求11所述的半导体装置，其中，所述沟道包括非晶氧化物半导体材料，并且所述氧化物半导体图案包括结晶氧化物半导体材料。
16.一种半导体装置，包括：
在衬底上的位线，其中，所述位线各自在实质上平行于所述衬底的上表面的第一方向上延伸，并且其中所述位线在实质上平行于所述衬底的上表面并与所述第一方向相交的第二方向上彼此间隔开；
在所述位线上沿所述第二方向延伸的栅电极，其中，所述栅电极在所述第一方向上彼此间隔开；
在所述栅电极中的每一个的侧壁上的栅极绝缘图案；
沟道，其接触所述位线中的每一个的上表面和所述栅极绝缘图案的侧壁，其中，所述沟道包括非晶氧化物半导体材料；
氧化物半导体图案，其接触所述沟道的侧壁的上部，其中，所述氧化物半导体图案包括结晶氧化物半导体材料；
接触插塞，其接触所述沟道的顶表面和所述氧化物半导体图案的上表面；以及
电容器，其在所述接触插塞上。
17.根据权利要求16所述的半导体装置，其中，所述接触插塞的在所述第一方向上的侧壁与所述氧化物半导体图案的在所述第一方向上的侧壁在实质上垂直于所述衬底的上表面的竖直方向上对齐。
18.根据权利要求16所述的半导体装置，其中，所述沟道的上表面与所述氧化物半导体图案的上表面实质上共面。
19.根据权利要求16所述的半导体装置，其中，所述栅极绝缘图案的上表面距所述衬底的上表面的距离大于所述沟道的上表面距所述衬底的上表面的距离。
20.根据权利要求16所述的半导体装置，还包括在所述栅电极中的每一个与所述接触插塞之间的绝缘图案，其中，所述绝缘图案将所述栅电极中的每一个与所述接触插塞彼此分开。
CN202311156239.3A 2023-01-12 2023-09-08 半导体装置 Pending CN118338671A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2023-0004508 2023-01-12
KR1020230004508A KR20240112478A (ko) 2023-01-12 2023-01-12 반도체 장치

Publications (1)

Publication Number Publication Date
CN118338671A true CN118338671A (zh) 2024-07-12

Family

ID=91765127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311156239.3A Pending CN118338671A (zh) 2023-01-12 2023-09-08 半导体装置

Country Status (3)

Country Link
US (1) US20240243205A1 (zh)
KR (1) KR20240112478A (zh)
CN (1) CN118338671A (zh)

Also Published As

Publication number Publication date
US20240243205A1 (en) 2024-07-18
KR20240112478A (ko) 2024-07-19

Similar Documents

Publication Publication Date Title
US10930655B2 (en) Semiconductor device with air gap and method for fabricating the same
CN106169439B (zh) 布线结构、形成布线结构的方法以及半导体器件
KR101782218B1 (ko) 반도체 디바이스 구조물 및 반도체 디바이스 구조물의 형성 방법
TW202109673A (zh) 半導體裝置的形成方法
KR102102731B1 (ko) 반도체 디바이스 및 제조 방법
KR100541515B1 (ko) 수직 채널 패턴을 갖는 반도체 장치 및 이를 제조하는 방법
KR20160120891A (ko) 반도체 장치
TW201839816A (zh) 半導體裝置的形成方法
US20240188289A1 (en) Semiconductor device and method of manufacturing
US11551968B2 (en) Inter-wire cavity for low capacitance
US11271102B2 (en) Semiconductor structure
US20240243205A1 (en) Semiconductor devices
CN115346921A (zh) 半导体结构
US20240030342A1 (en) Semiconductor devices
US20240032275A1 (en) Semiconductor devices
US20240074157A1 (en) Semiconductor devices
US11664424B2 (en) Device with epitaxial source/drain region
US20240276711A1 (en) Semiconductor devices
TWI852519B (zh) 半導體裝置
CN112447723B (zh) 半导体装置及其制造方法
US20230292487A1 (en) Semiconductor structure and method for manufacturing semiconductor structure
US20220359266A1 (en) Inter-wire cavity for low capacitance
US20230010717A1 (en) Structure and formation method of semiconductor device with nanosheet structure
TW202245137A (zh) 半導體裝置
CN117936460A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication