CN118315282A - 一种适用于半导体器件的填埋扇出式封装方法及装置 - Google Patents
一种适用于半导体器件的填埋扇出式封装方法及装置Info
- Publication number
- CN118315282A CN118315282A CN202410734128.4A CN202410734128A CN118315282A CN 118315282 A CN118315282 A CN 118315282A CN 202410734128 A CN202410734128 A CN 202410734128A CN 118315282 A CN118315282 A CN 118315282A
- Authority
- CN
- China
- Prior art keywords
- heat dissipation
- channel
- cooling substrate
- semiconductor device
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 79
- 238000000034 method Methods 0.000 title claims abstract description 60
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 38
- 230000017525 heat dissipation Effects 0.000 claims abstract description 236
- 238000001816 cooling Methods 0.000 claims abstract description 155
- 239000000758 substrate Substances 0.000 claims abstract description 147
- 238000005530 etching Methods 0.000 claims abstract description 84
- 239000002313 adhesive film Substances 0.000 claims abstract description 15
- 239000007788 liquid Substances 0.000 claims description 55
- 238000009826 distribution Methods 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 12
- 238000005538 encapsulation Methods 0.000 claims description 7
- 238000005240 physical vapour deposition Methods 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 238000003466 welding Methods 0.000 claims description 2
- 239000002826 coolant Substances 0.000 description 19
- 239000012530 fluid Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 239000000110 cooling liquid Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000010169 landfilling Methods 0.000 description 2
- 239000011133 lead Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000005022 packaging material Substances 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 229920000052 poly(p-xylylene) Polymers 0.000 description 2
- 238000009827 uniform distribution Methods 0.000 description 2
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
Abstract
本申请提供了一种适用于半导体器件的填埋扇出式封装方法及装置,方法包括准备冷却基板和半导体器件;在冷却基板上按照第一预设参数刻蚀散热通道;基于散热通道的刻蚀终点,在冷却基板上按照第二预设参数刻蚀散热微通道,使散热微通道与散热通道连通;将半导体器件连接在冷却基板靠近散热微通道的一侧;在冷却基板刻蚀有散热通道的一侧贴装芯片粘贴膜;将带有半导体器件的冷却基板通过芯片粘贴膜填埋至转接板内,并使散热通道与外界连通。通过本申请提供的封装方法,解决了传统填埋扇出式封装中降低了芯片的可靠性及DAF贴装困难的问题。
Description
技术领域
本申请涉及微电子封装技术领域,特别是涉及一种适用于半导体器件的填埋扇出式封装方法及装置。
背景技术
随着芯片制程的不断提高,新一代半导体材料如GaN及SiC等的逐渐应用,使得数字芯片和射频芯片的功耗越来越大。温度过高会导致芯片性能下降及可靠性降低等,因此需要使用更先进的热管理技术来冷却芯片。目前先进封装中填埋扇出式工艺通常是利用转接板将各类芯片集成,功率密度大,对集成芯片的热管理要求高,需要十分有必要对填埋扇出式的封装类型开展热管理技术的研究。其中,液冷具有强大的散热能力,目前已越来越多的应用在半导体器件中。
然而,目前典型的芯片填埋并扇出的散热方式,都是在半导体器件的背面刻蚀微通道后再填埋至转接板的槽内,而目前的填埋扇出式封装又多是采用DAF(Die AttachFilm,芯片粘贴膜)贴装的方案,即在芯片的背面先贴上DAF后,再将芯片快速的贴装定位在转接板的槽内。因此,在目前的填埋扇出式封装中,由于是在芯片的背面刻蚀微通道,不仅会对芯片的可靠性造成影响,同时芯片将微通道的特征尺寸限制到十分小,导致DAF的图形化难度十分高。
发明内容
针对上述问题,本申请的目的之一在于提供一种适用于半导体器件的填埋扇出式封装方法,以解决当今填埋扇出式封装中降低了芯片的可靠性及DAF贴装困难的问题。本申请目的之二在于提供一种适用于半导体器件的填埋扇出式封装装置,在填埋扇出式封装中实现了芯片高效散热的同时,保证了芯片的电学可靠性。
为实现目的之一,本申请第一方面提供了一种适用于半导体器件的填埋扇出式封装方法,所采用的技术方案是:
一种适用于半导体器件的填埋扇出式封装方法,所述方法包括:
准备冷却基板和半导体器件;
在所述冷却基板上按照第一预设参数刻蚀散热通道;
基于所述散热通道的刻蚀终点,在所述冷却基板上按照第二预设参数刻蚀散热微通道,使所述散热微通道与所述散热通道连通;
将所述半导体器件连接在所述冷却基板靠近所述散热微通道的一侧;
在所述冷却基板刻蚀有所述散热通道的一侧贴装芯片粘贴膜;
将带有所述半导体器件的所述冷却基板通过所述芯片粘贴膜填埋至转接板内,并使所述散热通道与外界连通。
可选地,所述第一预设参数和所述第二预设参数均包括刻蚀通道数量、刻蚀通道形状、刻蚀通道尺寸和刻蚀通道分布中的至少一种;
其中,所述散热微通道的尺寸小于所述散热通道的尺寸,且所述散热微通道的数量大于所述散热通道的数量。
可选地,所述在所述冷却基板上按照第一预设参数刻蚀散热通道,包括:
自所述冷却基板的第一侧向背离所述第一侧的第二侧的方向刻蚀出至少两个所述散热通道;
将部分或全部所述散热通道作为至少一个供液通道和至少一个出液通道。
可选地,所述基于所述散热通道的刻蚀终点,在所述冷却基板上按照第二预设参数刻蚀散热微通道,包括:
自所述冷却基板对应于所述散热通道的刻蚀终点所在的表面向所述第二侧的方向,刻蚀出阵列排布的多个柱型的所述散热微通道。
可选地,所述基于所述散热通道的刻蚀终点,在所述冷却基板上按照第二预设参数刻蚀散热微通道,包括:
自所述冷却基板对应于所述散热通道的刻蚀终点所在的表面开始刻蚀,刻蚀至到达所述冷却基板的所述第二侧时停止,得到所述散热微通道。
可选地,所述将所述半导体器件连接在所述冷却基板靠近所述散热微通道的一侧,包括:
在所述冷却基板靠近所述散热微通道的一侧通过物理气相沉积金属连接层;
将所述半导体器件通过所述金属连接层焊接在所述冷却基板上。
可选地,所述在所述冷却基板刻蚀有所述散热通道的一侧贴装芯片粘贴膜,包括:
在所述冷却基板对应有所述散热通道所在的表面贴装所述芯片粘贴膜;
基于所述第一预设参数,将所述芯片粘贴膜图形化呈除目标形状;所述目标形状被配置为覆盖所述冷却基板的对应表面上除所述散热通道之外的其他区域。
可选地,所述将带有所述半导体器件的所述冷却基板通过所述芯片粘贴膜填埋至转接板内,并使所述散热通道与外界连通,包括:
准备转接板;
在所述转接板上刻蚀出循环供液流道和填埋腔;
将带有所述半导体器件的所述冷却基板填埋至所述填埋腔内,并使所述芯片粘贴膜与所述填埋腔的腔底壁贴合,同时所述散热通道的位置与所述循环供液流道的位置相对应。
可选地,所述将带有所述半导体器件的所述冷却基板填埋至所述填埋腔内,之后包括:
通过化学气相沉积技术在所述填埋腔的腔壁与带有所述半导体器件的所述冷却基板之间的缝隙内沉积封装材料。
为实现目的之二,本申请第二方面提供了一种适用于半导体器件的填埋扇出式封装装置,所采用的技术方案是:
一种适用于半导体器件的填埋扇出式封装装置,所述装置由本申请第一方面所提供的适用于半导体器件的填埋扇出式封装方法制备得到,所述装置包括:
冷却基板,开设有相互连通的散热通道和散热微通道;
半导体器件,连接在所述冷却基板设有所述散热微通道的一侧;
芯片粘贴膜,贴装在所述冷却基板设有所述散热通道的一侧;
转接板,内部通过所述芯片粘贴膜填埋有带有所述半导体器件的所述冷却基板,且所述散热通道与外界连通。
与现有技术相比,本申请至少存在以下几点显著的进步:
本申请实施例的封装方法,冷却基板作为散热器件可以提高散热效率,降低芯片的工作温度,在不改变芯片完整性的情况下,提供了一种高效、灵活的热管理解决方案,从而提高了整个系统的性能和可靠性,满足高性能计算和其他应用场景的需求;
本申请实施例的封装方法,由于不需要在半导体器件自身刻蚀散热通道和散热微通道,从而保持了芯片的完整性和电学可靠性,降低了加工难度;
本申请实施例的封装方法,对芯片进行冷却的冷却基板可以是独立于芯片进行加工的散热元件,选择的冷却基板能够适应不同的芯片尺寸和封装要求,提供了更大的散热灵活度;
本申请实施例的封装方法,冷却基板上的散热通道和散热微通道可以根据芯片的热分布和功率密度按照预设参数设计,而不受限于芯片尺寸和布局的限制,实现更可控有效的热管理;
本申请实施例的封装方法,在填埋扇出式封装中,冷却基板相对于芯片来说具有更大的刻蚀空间,DAF贴装在冷却基板的散热通道侧,散热通道的特征尺寸比散热微通道的特征尺寸大,更有利于DAF的贴装与图形化;
本申请实施例的封装方法,采用硅基填埋扇出式技术,可以实现芯片更高的互连密度;
本申请实施例的封装装置,利用散热通道将冷却介质输入到散热微通道内,缩短了工质液体在散热微通道中的流动距离,在提高散热能力的同时降低了进出液口的压降,具有更好的冷却能效比;
本申请实施例的封装装置,在冷却基板上刻蚀散热通道和散热微通道,通过向通道内通入冷却介质,将冷却基板与半导体器件整合在一起,可以有效地吸收和传导半导体器件产生的热量,通过冷却基板实现对半导体器件的液冷冷却,由于冷却基板具有比半导体器件本身更大的散热面积,有助于更快速地将半导体器件产生的热量散发出去,从而可以更好地应对高功率密度芯片的散热需求。
附图说明
为了更清楚地说明本申请的技术方案,下面将对本申请的描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本申请一实施例所述适用于半导体器件的填埋扇出式封装方法的步骤流程图;
图2是本申请一实施例所述适用于半导体器件的填埋扇出式封装方法的流程原理图;
图3是本申请一实施例所述适用于半导体器件的填埋扇出式封装装置的整体结构图。
附图标记说明:
1、冷却基板;2、散热通道;3、散热微通道;4、金属连接层;5、半导体器件;6、芯片粘贴膜;7、转接板;8、循环供液流道;81、进液循环通道;82、出液循环通道;9、填埋腔;10、封装材料。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
需要说明的是,填埋扇出式封装是一种将多种芯片集成在一起的先进封装技术。芯片被放置在转接板7上,并使用微细的金属线连接芯片之间以及芯片与封装基板之间的联系,使用填埋扇出式封装能够显著提高互连密度,从而提高芯片的功能性和集成度。在半导体封装工艺中,DAF贴装主要用于连接半导体芯片与封装基板,DAF可以快速将芯片定位在转接板7的槽内。
如背景技术所述,传统技术是在芯片的背面刻蚀散热微通道3,不仅会对芯片的可靠性造成影响,也会对贴装DAF造成影响,主要体现在以下方面:
在芯片的背面刻蚀散热微通道3改变了芯片的物理结构,从而影响了芯片的结构完整性和电学可靠性;
在芯片的背面刻蚀散热微通道3的特征尺寸十分小(几十至数百微米之间),其受到了芯片的特征尺寸的限制,而DAF需要图形化呈与散热微通道3相匹配的开口,从而使得DAF十分难以图形化,图形化不准确容易导致散热微通道3被部分或完全堵塞,导致散热效率大幅度减弱。
有鉴于此,请参阅图1和图2,图1示出了本申请的适用于半导体器件的填埋扇出式封装方法的步骤流程图;图2示出了适用于半导体器件的填埋扇出式封装方法的流程原理图。一种适用于半导体器件的填埋扇出式封装方法,所述方法包括以下步骤:
S1、准备冷却基板1和半导体器件5;
具体而言,冷却基板1可以为双抛硅片,半导体器件5可以理解为热源芯片,例如数字芯片和射频芯片等。
S2、在所述冷却基板1上按照第一预设参数刻蚀散热通道2;
具体而言,首先确定散热通道2在冷却基板1上的具体位置,例如在冷却基板1的背面通过光刻和刻蚀技术刻蚀出散热通道2,光刻和刻蚀技术通常可以通过涂覆光刻胶、光刻图形化、干法或湿法刻蚀出具有特定形状的散热通道2。具体地,以冷却基板1的背面为刻蚀起点,以预设的刻蚀深度作为刻蚀终点,也就是说刻蚀起点和刻蚀终点的距离可以视为散热通道2的深度,并以第一预设参数刻蚀出散热通道2,散热通道2可以作为冷却介质的进出通道。
理应知道的是,第一预设参数可以通过光刻和刻蚀工艺中的掩膜图案、刻蚀深度、刻蚀时间、刻蚀角度等参数决定。
其中,第一预设参数包括刻蚀通道数量、刻蚀通道形状、刻蚀通道尺寸和刻蚀通道分布中的至少一种。
作为本实施例的具体说明,刻蚀通道数量可以是多个,刻蚀通道数量可以理解为在冷却基板1上需要刻蚀的散热通道2的总数,其决定了冷却介质进出的路径和流量。刻蚀通道形状可以包括矩形、梯形、圆形等。刻蚀通道尺寸包括了散热通道2的宽度、深度和长度,其决定了冷却介质的流量和散热能力。刻蚀通道分布可以理解为多个散热通道2在冷却基板1上的分布模式,例如多个散热通道2相互平行阵列排列、交错排列、网状或迷宫型排列、歧管型布局等。
示例性地,自所述冷却基板1的背面向正面的方向,刻蚀出有歧管式柱状结构的散热通道2。
S3、基于所述散热通道2的刻蚀终点,在所述冷却基板1上按照第二预设参数刻蚀散热微通道3,使所述散热微通道3与所述散热通道2连通;
具体而言,其中,刻蚀散热微通道3的工艺和步骤可以参照步骤S2,其第二预设参数的设置可以参照第一预设参数。值得一提的是,散热通道2和散热微通道3的具体参数取决于具体应用的散热需求、制造工艺的能力以及成本和效率的平衡,合适的设计形式能够有效提高散热效率并提高封装的整体性能和可靠性,本申请实施例对此不过多限定。
作为示例说明,首先确定散热微通道3在冷却基板1上的具体位置,优选地紧靠热源芯片,如热源芯片的下方或周围,即散热微通道3的刻蚀终点靠近冷却基板1的正面。在本实施例中,散热微通道3的刻蚀起点则为散热通道2的刻蚀终点,即从供液通道的刻蚀终点开始刻蚀散热微通道3,从而实现散热微通道3的起始开口与散热通道2的终点开口连通,确保冷却介质在散热通道2和散热微通道3之间的流通。
其中,散热微通道3呈微孔阵列型,以增加换热效率和提升换热均匀性。具体地,在冷却基板1上刻蚀有间距相等式的规则阵列的微小柱状结构的散热微通道3。
具体地,冷却介质从散热通道2流入散热微通道3,经由散热微通道3与热源芯片实现热交换,然后再从散热微通道3流向散热通道2,最后从散热通道2流出。具体地,所述散热微通道3的尺寸小于所述散热通道2的尺寸,且所述散热微通道3的数量大于所述散热通道2的数量。优选地,散热微通道3的宽度和/或长度小于所述散热通道2的宽度和/或长度。其中,散热通道2的宽度和/或长度所在侧为冷却基板1的背面,也作为DAF的贴装载体,而宽度和/或长度决定了散热通道2的开口面积。
因此,在同一个冷却基板1上,散热微通道3作为散热区域,散热通道2作为供液区域,散热通道2的数量少且截面面积大,散热微通道3的数量多且截面面积小,一个散热通道2可以与多个散热微通道3连通,在保证足量的冷却介质的流通时确保了散热效果。并且由于散热通道2的特征尺寸大于散热微通道3的特征尺寸,降低了在DAF图形化呈与散热通道2相匹配的开口的难度,提升了DAF的图形化的准确度,进而进一步确保了芯片与转接板7之间的热电连接的质量。
在一些实施例中,散热微通道3的深度可以小于、大于或等于散热通道2的尺寸;在一些实施例中,散热微通道3的形状可以与散热通道2的形状相同或不同;在一些实施例中,散热微通道3的分布可以与散热通道2的分布相同或不同。在一些实施例中,在多个散热通道2和多个散热微通道3的情况下,每个散热通道2的形状和尺寸相同,和/或每个散热微通道3的形状和尺寸相同。
S4、将所述半导体器件5连接在所述冷却基板1靠近所述散热微通道3的一侧;
结合以上实施例,散热微通道3作为散热区域,将半导体器件5连接在冷却基板1的正面,使得散热微通道3靠近热源芯片,从而提高热传导效率,使热量更有效地从热源芯片传递到散热微通道3内的冷却介质内。在一些实施例中,热源芯片可以通过多种方式连接到冷却基板1,例如使用导热胶、焊料或直接焊接等方法。
优选地,步骤S4包括:
S41、在所述冷却基板1靠近所述散热微通道3的一侧通过物理气相沉积金属连接层4;
S42、将所述半导体器件5通过所述金属连接层4焊接在所述冷却基板1上。
在本实施例中,通过物理气相沉积的金属焊料可以使得热源芯片和冷却基板1形成良好的金属间化合物,提供良好的电气和机械连接。具体地,金属焊料可以选择锡、铅、金或银等,在热源芯片的正面沉积,后将热源芯片和冷却基板1的正面对齐,施加适当的压力,并加热至金属焊料的熔点,使焊料熔化后固化,形成牢固的机械和热导连接。其形成的金属连接层4具有良好的导热性能,可以有效地将热源芯片产生的热量传导到具有散热微通道3的冷却基板1上,并通过冷却介质带走。
在一些实施例中,一个热源芯片可以安装在一个冷却基板1上;在又一些实施例中,可以将多个热源芯片焊接到一个冷却基板1上,实现将多个芯片产生的热量有效地传递到冷却基板1,再通过冷却基板1进行散热。如此,将热源芯片与冷却基板1焊接能够实现高效的热管理和可靠的机械连接,确保电子器件在高功率密度和高热流密度下稳定运行,并且适用于多芯片封装中,实现更紧凑的封装结构和更高效的散热效果。
S5、在所述冷却基板1刻蚀有所述散热通道2的一侧贴装芯片粘贴膜6;
结合以上实施例中,散热通道2的刻蚀起点位于冷却基板1的背面,在冷却基板1的背面贴装芯片粘贴膜6,并将芯片粘贴膜6图形化。
具体地,基于所述第一预设参数,将所述芯片粘贴膜6图形化呈除目标形状;所述目标形状被配置为覆盖所述冷却基板1的对应表面上除所述散热通道2之外的其他区域。在本实施例中,图形化DAF形成的开口与散热通道2对应,即DAF光刻图形化的掩膜图案与冷却基板1光刻图形化散热通道2的掩膜图案相同,其掩膜图案决定了散热通道2和DAF形成的开口的数量和分布。
由于散热通道2的特征尺寸较大,降低了在DAF形成与散热通道2相匹配的开口的难度,提升了DAF图形化的准确度,进而进一步确保了芯片与转接板7之间的热电连接的质量。
S6、将带有所述半导体器件5的所述冷却基板1通过所述芯片粘贴膜6填埋至转接板7内,并使所述散热通道2与外界连通。
转接板7是填埋扇出式封装中的关键组件,其可以为一个具有多层结构的双抛硅片。DAF通过其粘性将热源芯片和冷却基板1填埋在转接板7的槽内。
其中,外界可以具体为外界冷源,提供冷却介质。在一些实施例中,当带有半导体器件5的冷却基板1填埋至转接板7内时,散热通道2通过转接板7的循环供液流道8与外界冷源连通。
如此,本申请实施例提供的方法,利用冷却基板1作为散热部件,可以更有效地吸收和传导热源芯片产生的热量,通过散热微通道3将热量散发出去。冷却基板1提供比热源芯片本身提供更大的散热面积,有助于更快速地散发热量,更好地应对高功率密度芯片的散热需求。冷却基板1的使用避免了对芯片的背面进行刻蚀的需求,有助于保持芯片的完整性和可靠性。冷却基板1的散热微通道3可以根据芯片的热分布和功率密度独立设计,且通道设计不受限于芯片尺寸和布局的限制,自由度更高,能够设计更复杂灵活的散热结构,实现更精确和有效的热管理。冷却基板1可以实现对多个芯片的散热需求,将多个芯片的热量集中散发到更大的表面上,使热量均匀地分散到整个冷却基板1上,从而提高散热效率和均匀性,适应不同的芯片设计和封装要求。冷却基板1的设置在填埋扇出式工艺中降低了DAF的图形化难度。
综上,本申请实施例为填埋扇出式工艺提供了一种更为高效灵活的热管理解决方案,同时提高了芯片的可靠性和封装的可维护性。
进一步地,步骤S2包括:
S21、自所述冷却基板1的第一侧向背离所述第一侧的第二侧的方向刻蚀出至少两个所述散热通道2;
S22、将部分或全部所述散热通道2作为至少一个供液通道和至少一个出液通道。
具体而言,结合以上实施例,以冷却基板1的背面作为散热通道2的刻蚀起点,以冷却基板1的正面作为散热通道2的刻蚀方向,形成背面开口、半贯穿冷却基板1的散热通道2,刻蚀至少两个散热通道2以实现冷却介质的流通。其中,具体数量可以根据具体设计需求进行调整。
在两个散热通道2的情况下,其中一个散热通道2用作供液通道与外部冷源的出口连通,输入冷却介质,另外一个散热通道2用作出液通道与外部冷源的入口连通,排出冷却介质。具体地,冷却介质从供液通道流入至少一个散热微通道3,经由多个散热微通道3与热源芯片实现热交换,然后再从至少一个散热微通道3流向出液通道,并从出液通道流回外部冷源或者排出。
在多个散热通道2的情况下,可以将全部散热通道2分配,第一部分作为供液通道,第二部分作为出液通道。在一些实施例中,可以将部分散热通道2分配,第一部分作为供液通道,第二部分作为出液通道,剩余部分作为流体分配通道。示例性地,当冷却基板1填埋至转接板7内时,转接板7的循环供液流道8与供液通道和出液通道对应连通,而转接板7密封流体分配通道,使得冷却介质从供液通道流入散热微通道3和流体分配通道内,确保冷却液均匀分配到各个散热微通道3内,后从散热微通道3流向出液通道。通过这种方式确保了散热通道2的功能分配和冷却效果的优化,确保半导体器件5在运行时产生的热量能够有效地通过冷却液被带走。
为了实现最小化热阻,使热源芯片与散热微通道3之间的距离最近,以最大化热量传导和散发效果,进一步地,步骤S3包括:
步骤S31、自所述冷却基板1对应于所述散热通道2的刻蚀终点所在的表面开始刻蚀,刻蚀至到达所述冷却基板1的所述第二侧时停止,得到所述散热微通道3。
进一步地,步骤S6包括:
S61、准备转接板7;
S62、在所述转接板7上依次刻蚀出循环供液流道8和填埋腔9;
S63、将带有所述半导体器件5的所述冷却基板1填埋至所述填埋腔9内,并使所述芯片粘贴膜6与所述填埋腔9的腔底壁贴合,同时所述散热通道2的位置与所述循环供液流道8的位置相对应。
具体而言,芯片填埋腔9是一个用于容纳热源芯片的空间。芯片填埋腔9的尺寸优选与冷却基板1和热源芯片的整体尺寸适配,实现两者与转接板7之间的准确对位和连接。进一步地,基于第一预设参数中的散热通道2的位置,刻蚀转接板7的循环供液流道8。在本实施例中,循环供液流道8与散热通道2的供液通道和出液通道的位置对应,以确保循环供液流道8与供液通道和出液通道的对齐和连通。循环供液流道8是冷却介质进入和离开冷却基板1的进出液口,散热通道2实现将冷却介质均匀地分配到各个散热微通道3中。
示例性地,循环供液流道8位于转接板7的背面,具有进液循环通道81和出液循环通道82,进液循环通道81与供液通道连通,出液循环通道82与出液通道连通,确保冷却介质的循环和热量的有效带走。
进一步地,步骤S62之后包括:
S64、通过化学气相沉积技术在所述填埋腔9的腔壁与带有所述半导体器件5的所述冷却基板1之间的缝隙内沉积封装材料10。在步骤S64中,沉积ParyleneC(聚对二甲苯)以填槽,并平坦化表面,以确保芯片与转接板7之间有良好的热接触和电气绝缘,进一步提高芯片封装的可靠性和性能。
需要说明的是,对于方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本申请实施例并不受所描述的动作顺序的限制,因为依据本申请实施例,某些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作并不一定是本申请实施例所必须的。
以下结合附图对本申请实施例作完整说明。
请继续参阅图2,一种适用于半导体器件的填埋扇出式封装方法,所述方法包括以下步骤:
S101、如图2中的a,选择双抛硅片作为冷却基板1;
S102、如图2中的b,以冷却基板1的背面为散热通道2的刻蚀起点,向其正面的方向在冷却基板1刻蚀出阵列排布的柱型散热通道2;
S103、如图2中的c,以每个散热通道2的刻蚀终点为散热微通道3的刻蚀起点,以冷却基板1的正面为散热微通道3的刻蚀终点,刻蚀出微孔阵列型散热微通道3;
S104、如图2中的d,在冷却基板1的正面通过物理气相沉积金属连接层4;
S105、如图2中的e,将热源芯片通过金属连接层4焊接在冷却基板1的正面;
S106、如图2中的f,在冷却基板1的背面贴装芯片粘贴膜6,并将芯片粘贴膜6图形化呈与散热微通道3相匹配的开口;
S107、如图2中的g,选择双抛硅片作为转接板7;
S108、如图2中的h,依据散热通道2的位置,在转接板7上刻蚀出循环供液流道8;
S109、如图2中的i,在转接板7上刻蚀出与循环供液流道8连通的填埋腔9;
S110、如图2中的j,将带有热源芯片的冷却基板1填埋至所述填埋腔9内,并使芯片粘贴膜6与填埋腔9的腔底壁贴合,同时散热通道2的位置与循环供液流道8的位置相对应;
S111、如图2中的k,通过化学气相沉积技术在所述填埋腔9的腔壁与带有热源芯片的冷却基板1之间的缝隙内沉积ParyleneC以填槽,并平坦化表面。
通过步骤S101-S111封装得到的封装装置如图3所示。图3示出了本申请实施例适用于半导体器件的填埋扇出式封装装置的整体结构图。该封装装置包括冷却基板1、半导体器件5、芯片粘贴膜6和转接板7,冷却基板1的背面开设有散热通道2,冷却基板1的正面开设有散热微通道3,且散热通道2与散热微通道3连通,半导体器件5设置在冷却基板1的正面靠近散热微通道3。冷却基板1和半导体器件5共同填埋在转接板7的填埋腔9内,冷却基板1的背面通过芯片粘贴膜6与填埋腔9的底壁固连,并通过封装材料10密封填埋腔9的侧壁与冷却基板1和半导体器件5之间所形成的缝隙,散热通道2通过转接板7的循环供液流道8中的进液循环通道81和出液循环通道82与外界冷源连通。
基于同一发明构思,本申请还提供了一种适用于半导体器件的填埋扇出式封装装置,所述装置由如上所述的适用于半导体器件的填埋扇出式封装方法制备得到,所述装置包括:
冷却基板1,开设有相互连通的散热通道2和散热微通道3;
半导体器件5,连接在所述冷却基板1设有所述散热微通道3的一侧;
芯片粘贴膜6,贴装在所述冷却基板1设有所述散热通道2的一侧;
转接板7,内部通过所述芯片粘贴膜6填埋有带有所述半导体器件5的所述冷却基板1,且所述散热通道2与外界连通。
对于封装装置实施例而言,由于其与封装方法实施例基本相似,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
需要说明的是,本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
还需要说明的是,在本文中,术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,诸如“第一”和“第二”之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序,也不能理解为指示或暗示相对重要性。而且,术语“包括”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。
以上对本申请所提供的一种适用于半导体器件的填埋扇出式封装方法及装置,进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请,本说明书内容不应理解为对本申请的限制。同时,对于本领域的一般技术人员,依据本申请,在具体实施方式及应用范围上均会有不同形式的改变之处,这里无需也无法对所有的实施方式予以穷举,而由此所引伸出的显而易见的变化或变动仍处于本申请的保护范围之中。
Claims (10)
1.一种适用于半导体器件的填埋扇出式封装方法,其特征在于,所述方法包括:
准备冷却基板和半导体器件;
在所述冷却基板上按照第一预设参数刻蚀散热通道;
基于所述散热通道的刻蚀终点,在所述冷却基板上按照第二预设参数刻蚀散热微通道,使所述散热微通道与所述散热通道连通;
将所述半导体器件连接在所述冷却基板靠近所述散热微通道的一侧;
在所述冷却基板刻蚀有所述散热通道的一侧贴装芯片粘贴膜;
将带有所述半导体器件的所述冷却基板通过所述芯片粘贴膜填埋至转接板内,并使所述散热通道与外界连通。
2.根据权利要求1所述的一种适用于半导体器件的填埋扇出式封装方法,其特征在于,所述第一预设参数和所述第二预设参数均包括刻蚀通道数量、刻蚀通道形状、刻蚀通道尺寸和刻蚀通道分布中的至少一种;
其中,所述散热微通道的尺寸小于所述散热通道的尺寸,且所述散热微通道的数量大于所述散热通道的数量。
3.根据权利要求2所述的一种适用于半导体器件的填埋扇出式封装方法,其特征在于,所述在所述冷却基板上按照第一预设参数刻蚀散热通道,包括:
自所述冷却基板的第一侧向背离所述第一侧的第二侧的方向刻蚀出至少两个所述散热通道;
将部分或全部所述散热通道作为至少一个供液通道和至少一个出液通道。
4.根据权利要求3所述的一种适用于半导体器件的填埋扇出式封装方法,其特征在于,所述基于所述散热通道的刻蚀终点,在所述冷却基板上按照第二预设参数刻蚀散热微通道,包括:
自所述冷却基板对应于所述散热通道的刻蚀终点所在的表面向所述第二侧的方向,刻蚀出阵列排布的多个柱型的所述散热微通道。
5.根据权利要求3所述的一种适用于半导体器件的填埋扇出式封装方法,其特征在于,所述基于所述散热通道的刻蚀终点,在所述冷却基板上按照第二预设参数刻蚀散热微通道,包括:
自所述冷却基板对应于所述散热通道的刻蚀终点所在的表面开始刻蚀,刻蚀至到达所述冷却基板的所述第二侧时停止,得到所述散热微通道。
6.根据权利要求1所述的一种适用于半导体器件的填埋扇出式封装方法,其特征在于,所述将所述半导体器件连接在所述冷却基板靠近所述散热微通道的一侧,包括:
在所述冷却基板靠近所述散热微通道的一侧通过物理气相沉积金属连接层;
将所述半导体器件通过所述金属连接层焊接在所述冷却基板上。
7.根据权利要求1所述的一种适用于半导体器件的填埋扇出式封装方法,其特征在于,所述在所述冷却基板刻蚀有所述散热通道的一侧贴装芯片粘贴膜,包括:
在所述冷却基板对应有所述散热通道所在的表面贴装所述芯片粘贴膜;
基于所述第一预设参数,将所述芯片粘贴膜图形化呈除目标形状;所述目标形状被配置为覆盖所述冷却基板的对应表面上除所述散热通道之外的其他区域。
8.根据权利要求1所述的一种适用于半导体器件的填埋扇出式封装方法,其特征在于,所述将带有所述半导体器件的所述冷却基板通过所述芯片粘贴膜填埋至转接板内,并使所述散热通道与外界连通,包括:
准备转接板;
在所述转接板上刻蚀出循环供液流道和填埋腔;
将带有所述半导体器件的所述冷却基板填埋至所述填埋腔内,并使所述芯片粘贴膜与所述填埋腔的腔底壁贴合,同时所述散热通道的位置与所述循环供液流道的位置相对应。
9.根据权利要求8所述的一种适用于半导体器件的填埋扇出式封装方法,其特征在于,所述将带有所述半导体器件的所述冷却基板填埋至所述填埋腔内,之后包括:
通过化学气相沉积技术在所述填埋腔的腔壁与带有所述半导体器件的所述冷却基板之间的缝隙内沉积封装材料。
10.一种适用于半导体器件的填埋扇出式封装装置,其特征在于,所述装置由权利要求1-9任意一项所述的适用于半导体器件的填埋扇出式封装方法制备得到,所述装置包括:
冷却基板,开设有相互连通的散热通道和散热微通道;
半导体器件,连接在所述冷却基板设有所述散热微通道的一侧;
芯片粘贴膜,贴装在所述冷却基板设有所述散热通道的一侧;
转接板,内部通过所述芯片粘贴膜填埋有带有所述半导体器件的所述冷却基板,且所述散热通道与外界连通。
Publications (1)
Publication Number | Publication Date |
---|---|
CN118315282A true CN118315282A (zh) | 2024-07-09 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9741638B2 (en) | Thermal structure for integrated circuit package | |
US10332823B2 (en) | Packaged semiconductor devices | |
CN109841580B (zh) | 具有集成散热柱的微电子组件、包括其的系统及制作方法 | |
US7435623B2 (en) | Integrated micro channels and manifold/plenum using separate silicon or low-cost polycrystalline silicon | |
US7271034B2 (en) | Semiconductor device with a high thermal dissipation efficiency | |
US7808781B2 (en) | Apparatus and methods for high-performance liquid cooling of multiple chips with disparate cooling requirements | |
JP4397587B2 (ja) | 熱増強型マイクロ回路パッケージとその作製方法 | |
US7731079B2 (en) | Cooling apparatus and method of fabrication thereof with a cold plate formed in situ on a surface to be cooled | |
US20050127500A1 (en) | Local reduction of compliant thermally conductive material layer thickness on chips | |
CN112750600B (zh) | 一种基于微流道的可调式电感及其制造方法 | |
CN111653488A (zh) | 微流道散热系统及其制造方法 | |
TW201714261A (zh) | 冷卻裝置 | |
CN113241332B (zh) | 具有微流道的半导体结构、芯片堆叠结构以及制备方法 | |
US20210327786A1 (en) | Heatsink for electrical circuitry | |
CN112928083B (zh) | 一种功率器件栅区的散热装置及制作方法 | |
CN118315282A (zh) | 一种适用于半导体器件的填埋扇出式封装方法及装置 | |
CN112349660A (zh) | 嵌入加热结构的硅基微通道散热器及应用方法与制备方法 | |
WO2020252006A1 (en) | Double sided cooling of laser diode | |
US11961782B2 (en) | Integration of semiconductor device assemblies with thermal dissipation mechanisms | |
CN114256178A (zh) | 一种高功率芯片散热结构及其制备方法 | |
Steller et al. | Microfluidic Interposer for High Performance Fluidic Chip Cooling | |
CN117080352B (zh) | 一种晶上系统封装结构及其制备方法 | |
CN221102070U (zh) | 封装体 | |
CN114256176A (zh) | 一种高功率芯片散热结构及其制备方法 | |
CN117219518A (zh) | 微流道基板及其制造方法、晶上封装结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication |