CN118248459A - 多层电子组件 - Google Patents

Abstract

本公开提供了一种多层电子组件。所述多层电子组件包括：主体，包括在第一方向上交替布置的介电层和内电极，且所述介电层位于所述内电极之间，并且所述主体包括在所述第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面并在第三方向上彼此相对的第五表面和第六表面；外电极，设置在所述主体上；以及第一无机材料，包括硫(S)和氟(F)中的至少一种无机材料，并且设置在所述主体和所述外电极之间的至少一部分中。

Description

多层电子组件

本申请要求于2022年12月22日在韩国知识产权局提交的第10-2022-0181457号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用全部包含于此。

技术领域

本公开涉及一种多层电子组件。

背景技术

多层陶瓷电容器(MLCC，一种多层电子组件)是安装在各种类型的电子产品(诸如包括液晶显示器(LCD)和等离子体显示面板(PDP)的图像显示装置、计算机、智能电话和移动电话)的印刷电路板上并用于在其中充电或从其放电的片式电容器。

多层陶瓷电容器由于具有小尺寸、确保高电容且易于安装而可用作各种电子装置的组件。随着诸如计算机和移动装置的各种电子装置的小型化和高输出功率，对多层陶瓷电容器的小型化和高电容的需求也在增加。

另外，为了同时实现多层电子组件的小型化和高电容，可使用如下方法：使用具有高介电常数的材料、减小介电层或内电极的厚度或者使外电极变薄。

在这种情况下，提供了利用镀膜形成外电极的方法或诸如溅射的薄膜沉积法作为使外电极变薄的方法，但是由于与陶瓷主体的结合强度不足，可能发生主体和外电极之间的脱层，并且由于材料因素或薄的外电极厚度，可能难以实现足够的机械强度。此外，主体和/或外电极可能具有许多孔，并且由于薄膜外电极是薄的，外部水分和镀液可能通过外电极渗透，或者可能在主体和外电极的结合界面之间渗透，这可能产生裂纹或导致内电极的绝缘电阻的劣化。

发明内容

本公开的一方面在于通过形成薄膜外电极来同时实现多层电子组件的小型化和高电容。

本公开的一方面在于改善主体和外电极之间的结合力。

本公开的一方面在于通过密封存在于主体或外电极中的孔来改善防潮可靠性。

然而，本公开的各方面不限于上述内容，并且可在描述本公开的具体实施例的过程中更容易地理解。

根据本公开的一方面，一种多层电子组件包括：主体，包括在第一方向上交替布置的介电层和内电极，且所述介电层位于所述内电极之间，并且所述主体包括在所述第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面并在第三方向上彼此相对的第五表面和第六表面；外电极，设置在所述主体上；以及第一无机材料，包括硫(S)和氟(F)中的至少一种无机材料，并且设置在所述主体和所述外电极之间的至少一部分中。

根据本公开的另一方面，一种多层电子组件包括：主体，包括介电层和内电极，且所述介电层位于所述内电极之间；以及外电极，设置在所述主体上。所述外电极包括第一电极层和第二电极层，所述第一电极层设置在所述主体上以连接到所述内电极，所述第二电极层设置在所述第一电极层上。所述外电极还包括分散在所述第一电极层中的无机材料，所述无机材料包括硫(S)、氟(F)、硅(Si)、锂(Li)和钠(Na)中的一种或更多种。

根据本公开的示例性实施例，通过形成薄膜外电极同时实现多层电子组件的小型化和高电容。

根据本公开的示例性实施例，改善了主体和外电极之间的结合力。

根据本公开的示例性实施例，通过密封存在于主体或外电极中的孔来改善防潮可靠性。

然而，本公开的各种和有益的优点和效果不限于上述内容，并且可在描述本公开的具体实施例的过程中更容易地理解。

附图说明

通过以下结合附图的具体实施方式，将更清楚地理解本公开的上述和其他方面、特征和优点，在附图中：

图1是示意性地示出根据本公开的示例实施例的多层电子组件的立体图；

图2是示意性地示出图1的内电极的堆叠结构的分解立体图；

图3是沿图1的线II-II'截取的示意性截面图；

图4是沿图1的线I-I'截取的示意性截面图；

图5是图4的区域P的示意性放大图；

图6是根据本公开的另一示例实施例的沿图1的线I-I'截取的示意性截面图；

图7是图6的区域P-1的示意性放大图；

图8是根据本公开的另一示例实施例的沿图1的线I-I'截取的示意性截面图；

图9是图8的区域P-2的示意性放大图；

图10是根据本公开的另一示例实施例的沿图1的线I-I'截取的示意性截面图；以及

图11是图10的区域P-3的示意性放大图。

具体实施方式

在下文中，将参照具体示例实施例和附图描述本公开的实施例。然而，本公开的实施例可以按许多不同的形式例示，并且不应被解释为限于这里阐述的具体实施例。为本领域技术人员提供这里公开的示例实施例，以更好地解释本公开。在附图中，为了清楚起见，要素的形状和尺寸可能被夸大，并且相同的附图标记将始终用于表示相同或相似的要素。

另外，为了在附图中清楚地描绘本公开，省略了与描述无关的内容，并且由于为了便于描述而任意地示出了附图中所示的每个组件的尺寸(例如，厚度)，因此本公开不限于此。另外，使用相同的附图标记描述在相同构思范围内具有相同功能的组件。在整个说明书中，除非另有说明，否则当某个部件“包括”或“包含”某个组件时，这表示不排除其他组件，并且还可包括其他组件。

在附图中，第一方向可被定义为厚度方向，第二方向可被定义为长度方向，并且第三方向可被定义为宽度方向。

多层电子组件

图1是示意性地示出根据本公开的示例实施例的多层电子组件的立体图。

图2是示意性地示出图1的内电极的堆叠结构的分解立体图。

图3是沿图1的线II-II'截取的示意性截面图。

图4是沿图1的线I-I'截取的示意性截面图。

图5是图4的区域P的示意性放大图。

图6是根据本公开的另一示例实施例的沿图1的线I-I'截取的示意性截面图。

图7是图6的区域P-1的示意性放大图。

图8是根据本公开的另一示例实施例的沿图1的线I-I'截取的示意性截面图。

图9是图8的区域P-2的示意性放大图。

图10是根据本公开的另一示例实施例的沿图1的线I-I'截取的示意性截面图。

图11是图10的区域P-3的示意性放大图。

在下文中，参照图1至图11，将详细描述根据本公开的示例实施例的多层电子组件。然而，尽管描述了多层陶瓷电容器作为多层电子组件的示例，但是本公开可应用于各种电子产品，例如，电感器、压电装置、压敏电阻器、热敏电阻器等。

根据本公开的示例实施例的多层电子组件100包括：主体110，包括介电层111以及与介电层111在第一方向上交替布置的内电极121和122，并且主体110包括在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并在第二方向上彼此相对的第三表面3和第四表面4以及连接到第一表面1、第二表面2、第三表面3和第四表面4并在第三方向上彼此相对的第五表面5和第六表面6；外电极131和132，设置在主体110上；以及第一无机材料141，包括硫(S)和氟(F)中的至少一种无机材料，并且设置在主体110与外电极131和132之间的至少一部分中。

在主体110中，介电层111与内电极121和122彼此交替地堆叠。

更具体地，主体110可包括第一内电极121和第二内电极122，第一内电极121和第二内电极122设置在主体110中并且交替地设置成彼此面对，且介电层111介于第一内电极121和第二内电极122之间，从而主体110包括用于形成电容的电容形成部Ac。

对主体110的具体形状没有特别限制，但是如图所示，主体110可具有六面体形状或类似形状。由于在烧结工艺期间包括在主体110中的陶瓷粉末颗粒的收缩，主体110可不具有包括完全直线的六面体形状，而是可具有大体上六面体形状。

主体110可具有在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4以及连接到第一表面1、第二表面2、第三表面3和第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6。

在形成主体110的多个介电层111被烧结的状态下，相邻的介电层111可彼此成为一体，使得在不使用扫描电子显微镜(SEM)的情况下难以识别相邻的介电层111之间的边界。

形成介电层111的原材料不受限制，只要它可获得足够的电容即可。通常，可使用钙钛矿(ABO₃)基材料，并且例如可使用钛酸钡基材料、铅复合钙钛矿基材料或钛酸锶基材料。钛酸钡基材料可包括BaTiO₃基陶瓷粉末颗粒，并且BaTiO₃基陶瓷粉末颗粒的示例可包括BaTiO₃或者其中Ca(钙)和Zr(锆)部分地固溶在BaTiO₃中的(Ba_1-xCa_x)TiO₃(0<x<1)、Ba(Ti_{1- y}Ca_y)O₃(0<y<1)、(Ba_1-xCa_x)(Ti_1-yZr_y)O₃(0<x<1、0<y<1)或Ba(Ti_1-yZr_y)O₃(0<y<1)。

另外，根据本公开的目的，可将各种陶瓷添加剂、有机溶剂、粘合剂、分散剂等添加到利用诸如钛酸钡(BaTiO₃)的材料形成的粉末颗粒中作为形成介电层111的原材料。

介电层111的厚度td没有特别限制。

然而，为了更容易地实现多层电子组件的小型化和高电容，介电层111的厚度可以是0.6μm或更小，并且更优选地，0.4μm或更小。

这里，介电层111的厚度td可表示设置在第一内电极121和第二内电极122之间的介电层111的厚度td。

另外，介电层111的厚度td可表示介电层111在第一方向上的尺寸。另外，介电层111的厚度td可表示介电层111的平均厚度td并且可表示介电层111在第一方向上的平均尺寸。

介电层111在第一方向上的平均尺寸可通过用10000倍放大倍数的扫描电子显微镜(SEM)扫描主体110的第一方向和第二方向截面而获得的图像来测量。更具体地，介电层111在第一方向上的平均尺寸可以是通过在扫描图像上的一个介电层111中在第二方向上以相等间隔彼此间隔开的30个点处测量第一方向上的尺寸而获得的平均值。可在电容形成部Ac中指定以相等间隔彼此间隔开的30个点。另外，当通过将平均值测量扩展至10个介电层111来测量平均值时，介电层111在第一方向上的平均尺寸可更一般化。

内电极121和122可与介电层111交替地堆叠。

内电极121和122可包括第一内电极121和第二内电极122，并且第一内电极121和第二内电极122可交替地设置成彼此面对，且介电层111介于第一内电极121和第二内电极122之间，并且第一内电极121和第二内电极122可暴露于主体110的第三表面3和第四表面4。

更具体地，第一内电极121可与第四表面4间隔开并且通过第三表面3暴露(或与第三表面3接触或从第三表面3延伸)，并且第二内电极122可与第三表面3间隔开并且通过第四表面4暴露(或与第四表面4接触或从第四表面4延伸)。第一外电极131可设置在主体110的第三表面3上并连接到第一内电极121，并且第二外电极132可设置在主体110的第四表面4上并连接到第二内电极122。

也就是说，第一内电极121可连接到第一外电极131而不连接到第二外电极132，并且第二内电极122可连接到第二外电极132而不连接到第一外电极131。在这种情况下，第一内电极121和第二内电极122可通过设置在它们之间的介电层111彼此电分离。

另外，主体110可通过交替地堆叠其上印刷有用于第一内电极121的导电膏的陶瓷生片和其上印刷有用于第二内电极122的导电膏的陶瓷生片然后烧结陶瓷生片来形成。

形成内电极121及122的材料没有特别限制，可使用具有优异导电性的材料。例如，内电极121和122可包括镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)以及它们的合金中的一种或更多种。

此外，内电极121和122可通过在陶瓷生片上印刷用于内电极的导电膏来形成，该导电膏包括镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)以及它们的合金中的至少一种。印刷用于内电极的导电膏的方法可包括丝网印刷法或凹版印刷法，并且本公开不限于此。

另外，内电极121和122的厚度te没有特别限制。

然而，为了更容易地实现多层电子组件的小型化和高电容，内电极121和122的厚度可以是0.6μm或更小，并且更优选地，0.4μm或更小。

这里，内电极121和122的厚度te可表示内电极121和122在第一方向上的尺寸。另外，内电极121和122的厚度te可表示内电极121和122的平均厚度te，并且可表示内电极121和122在第一方向上的平均尺寸。

内电极121和122在第一方向上的平均尺寸可通过用10000倍放大倍数的扫描电子显微镜(SEM)扫描主体110的第一方向和第二方向截面而获得的图像来测量。更具体地，内电极121和122在第一方向上的平均尺寸可以是通过在扫描图像上的一个内电极121或122中在第二方向上以相等间隔彼此间隔开的30个点处测量第一方向上的尺寸而获得的平均值。可在电容形成部Ac中指定以相等间隔彼此间隔开的30个点。另外，当通过将平均值测量扩展至10个内电极121和122来测量平均值时，内电极121和122在第一方向上的平均尺寸可更一般化。

另外，主体110可包括设置在电容形成部Ac的在第一方向上的相对表面上的覆盖部112和113。

更具体地，主体110可包括在第一方向上设置在电容形成部Ac上方的上覆盖部112和在第一方向上设置在电容形成部Ac下方的下覆盖部113。

上覆盖部112和下覆盖部113可通过在第一方向上在电容形成部Ac的上表面和下表面上堆叠单个介电层111或者两个或更多个介电层111来形成，并且可基本上用于防止由于物理应力或化学应力而造成的对内电极121和122的损坏。

上覆盖部112和下覆盖部113不包括内电极121和122，并且可包括与介电层111相同的材料。也就是说，上覆盖部112和下覆盖部113可包括陶瓷材料，例如，钛酸钡(BaTiO₃)基陶瓷材料。

另外，覆盖部112和113的厚度tc没有特别限制。

然而，为了更容易地实现多层电子组件的小型化和高电容，在超小型产品中，覆盖部112和113的厚度tc可以是100μm或更小，优选地30μm或更小，并且更优选地20μm或更小。

这里，覆盖部112和113的厚度tc可表示覆盖部112和113在第一方向上的尺寸。另外，覆盖部112和113的厚度tc可表示覆盖部112和113的平均厚度tc，并且可表示覆盖部112和113在第一方向上的平均尺寸。

覆盖部112和113在第一方向上的平均尺寸可通过用10000倍放大倍数的扫描电子显微镜(SEM)扫描主体110的第一方向和第二方向截面而获得的图像来测量。更具体地，覆盖部112和113在第一方向上的平均尺寸可以是通过在扫描图像上的一个覆盖部中在第二方向上以相等间隔彼此间隔开的30个点处测量厚度而获得的平均值。可在上覆盖部112中指定以相等间隔彼此间隔开的30个点。

另外，侧边缘部114和115可设置在电容形成部Ac的在第三方向上的相对侧表面上。

更具体地，侧边缘部114和115可包括设置在电容形成部Ac的一个侧表面上的第一侧边缘部114和设置在电容形成部Ac的另一侧表面上的第二侧边缘部115。也就是说，侧边缘部114和115可设置在电容形成部Ac的在第三方向上的相对侧表面上。

如图所示，侧边缘部114和115可指：相对于主体110的第一方向和第三方向截面，第一内电极121和第二内电极122的在第三方向上的相对端部与主体110的外表面之间的区域。

侧边缘部114和115可基本上用于防止由于物理应力或化学应力而造成的对内电极121和122的损坏。

侧边缘部114和115可通过如下方式形成：通过在陶瓷生片的除了将要形成侧边缘部114和115的区域之外的区域上涂覆导电膏来形成内电极121和122，并且为了抑制内电极121和122的台阶部，可在堆叠的内电极121和122被切割以暴露于电容形成部Ac的在第三方向上的相对侧表面之后，在电容形成部Ac的在第三方向上的相对侧表面上沿第三方向堆叠并形成单个介电层111或者两个或更多个介电层111。

第一侧边缘部114和第二侧边缘部115不包括内电极121和122，并且可包括与介电层111相同的材料。也就是说，第一侧边缘部114和第二侧边缘部115可包括陶瓷材料，例如，钛酸钡(BaTiO₃)基陶瓷材料。

另外，第一侧边缘部114和第二侧边缘部115的宽度wm没有特别限制。

然而，为了更容易地实现多层电子组件100的小型化和高电容，在超小型产品中，侧边缘部114和115的宽度wm可以是100μm或更小，优选地30μm或更小，并且更优选地20μm或更小。

这里，侧边缘部114和115的宽度wm可指侧边缘部114和115在第三方向上的尺寸。另外，侧边缘部114和115的宽度wm可表示侧边缘部114和115的平均宽度wm，并且可表示侧边缘部114和115在第三方向上的平均尺寸。

侧边缘部114和115在第三方向上的平均尺寸可通过用10000倍放大倍数的扫描电子显微镜(SEM)扫描主体110的第一方向和第三方向截面而获得的图像来测量。更具体地，侧边缘部114和115在第三方向上的平均尺寸可以是通过在扫描图像上的一个侧边缘部中在第一方向上以相等间隔彼此间隔开的30个点处测量第三方向上的尺寸而获得的平均值。可在侧边缘部114中指定以相等间隔彼此间隔开的30个点。

尽管本公开的示例实施例描述了多层电子组件100具有两个外电极131和132的结构，但是外电极131和132的数量或形状可根据内电极121和122的形状或其他目的而改变。

外电极131和132可设置在主体110上，并且可连接到内电极121和122。

更具体地，外电极131和132可包括第一外电极131和第二外电极132，第一外电极131和第二外电极132分别设置在主体110的第三表面3和第四表面4上并分别连接到第一内电极121和第二内电极122。也就是说，第一外电极131可设置在主体的第三表面3上并且可连接到第一内电极121，并且第二外电极132可设置在主体的第四表面4上并且连接到第二内电极122。

外电极131和132的设置在主体的第三表面3和第四表面4上并连接到内电极121和122的区域可被定义为连接部，并且外电极131和132的设置在主体的第一表面1、第二表面2、第五表面5和第六表面6上的区域可被定义为带部。

在这种情况下，带部可从连接部延伸并且设置在第一表面1、第二表面2、第五表面5和第六表面6的至少部分区域上。

更具体地，第一外电极131的设置在主体的第三表面3上并连接到第一内电极121的区域可被定义为第一连接部，并且第一外电极131的从第一连接部延伸并设置在主体的第一表面1、第二表面2、第五表面5和第六表面6中的至少一些上的区域可被定义为第一带部。

第二外电极132的设置在主体的第四表面4上并连接到第二内电极122的区域可被定义为第二连接部，并且第二外电极132的从第二连接部延伸并设置在主体的第一表面1、第二表面2、第五表面5和第六表面6中的至少一些上的区域可被定义为第二带部。

外电极131和132可利用任意材料(诸如金属)形成，只要它们具有导电性即可，并且作为外电极131和132的材料，可考虑到电特性、结构稳定性等来确定具体的材料，此外，外电极131和132可具有多层结构。

例如，外电极131和132可包括设置在主体110上的电极层和设置在电极层上的镀层。

对于电极层的更具体的示例，电极层可以是包括导电金属和玻璃的烧结电极或者包括导电金属和树脂的树脂基电极。

此外，电极层可具有烧结电极和树脂基电极依次形成在主体110上的形式。

另外，电极层可以按将包括导电金属的片材转印到主体110上的方式形成，并且可以按将包括导电金属的片材转印到烧结电极上的方式形成。

用于电极层中的导电金属没有特别限制，只要它可电连接到内电极121和122以形成电容即可，并且可包括从由镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)以及它们的合金组成的组中选择的至少一种。电极层可通过涂覆导电膏然后烧结导电膏来形成，其中，导电膏通过将玻璃料添加到导电金属粉末颗粒中来制备。

此外，为了更容易地减小外电极131和132的厚度，外电极131和132可包括使用溅射法形成的第一电极层和/或使用镀覆法形成的第二电极层。

当通过使用溅射法形成第一电极层时，可在主体110的外侧上形成具有相对均匀厚度的第一电极层，同时，孔的出现率可以很小，从而具有优异的防潮可靠性。

第一电极层的厚度没有特别限制。然而，为了使多层电子组件小型化，第一电极层的厚度可大于等于10nm且小于等于1μm。

当第一电极层的厚度小于10nm时，可能难以实现足够的导电性，或者可能降低防潮可靠性，并且可能在主体100与外电极131和132之间的界面处发生脱层。当第一电极层的厚度超过1μm时，可能难以实现多层电子组件的小型化。

这里，可使用扫描电子显微镜(SEM)测量第一电极层的厚度，并且第一电极层的厚度可指第一电极层的平均厚度。例如，第一电极层的厚度可以为通过在设置有第一电极层的区域中的形成的主体的每个表面中的任意3个点处测量第一电极层的与主体的表面垂直的尺寸而获得的平均值。

更具体地，基于主体在第三方向上的1/2点处的第一方向和第二方向截面，通过以下方式获得的值可对应于第一电极层的连接部的平均厚度：在第一电极层的连接部的第一方向上的中心点处以及在第一方向上与中心点间隔开预定间隔的两个点处测量第一电极层的连接部的第二方向尺寸并求平均值。另外，通过以下方式获得的值可对应于第一电极层的带部的平均厚度：在第一电极层的设置在第一表面或第二表面上的带部的第二方向上的中心点处以及在第二方向上与中心点间隔开预定间隔的两个点处测量第一电极层的带部的第一方向尺寸并求平均值。

当通过使用镀覆法形成第二电极层时，可在主体110的外侧上形成具有相对均匀厚度的第二电极层，与此同时，孔的出现率可以很小，从而具有优异的防潮可靠性。

第二电极层的厚度没有特别限制。然而，为了使多层电子组件小型化，第二电极层的厚度可大于等于10nm且小于等于1μm。

当第二电极层的厚度小于10nm时，可能难以实现足够的导电性，或者可能降低防潮可靠性，并且可能在主体100与外电极131和132之间的界面处发生脱层。当第二电极层的厚度超过1μm时，可能难以实现多层电子组件的小型化。

更具体地，基于主体在第三方向上的1/2点处的第一方向和第二方向截面，通过以下方式获得的值可对应于第二电极层的连接部的平均厚度：在第二电极层的连接部的第一方向上的中心点处以及在第一方向上与中心点间隔开预定间隔的两个点处测量第二电极层的连接部的第二方向尺寸并求平均值。另外，通过以下方式获得的值可对应于第二电极层的带部的平均厚度：在第二电极层的设置在第一表面或第二表面上的带部的第二方向上的中心点处以及在第二方向上与中心点间隔开预定间隔的两个点处测量第二电极层的带部的第一方向尺寸并求平均值。

镀层可设置在电极层上。设置在电极层上的镀层用于改善安装特性。

镀层的类型没有特别限制，并且镀层可以是包括镍(Ni)、锡(Sn)、钯(Pd)以及它们的合金中的至少一种的单个镀层，或者可由多个层形成。

对于更具体的示例，镀层可以是Ni镀层或Sn镀层，或者可具有Ni镀层和Sn镀层可依次形成在电极层上的形式，或者可具有Sn镀层、Ni镀层和Sn镀层可依次形成的形式。此外，镀层可包括多个Ni镀层和/或多个Sn镀层。

另外，为了同时实现多层电子组件的小型化和高电容，使用了如下方法：使用具有高介电常数的材料、减小介电层或内电极的厚度或者使外电极变薄。

如上所述，在一种形成外电极的方法中，可涂覆用于外电极的膏，并且可对其进行热处理以形成烧结电极层，但是烧结电极层可能难以实现超小型产品所需的外电极的薄膜厚度。因此，作为使外电极变薄的方法，可存在将外电极形成为镀膜的方法以及诸如溅射的薄膜沉积法，但是与陶瓷主体的结合强度不足可能导致主体和外电极之间的脱层，并且由于材料因素或外电极的薄厚度，可能难以实现足够的机械强度。此外，主体或外电极可能具有许多孔，由于薄膜外电极薄，外部水分和镀液可能通过外电极渗透或通过主体和外电极之间的结合界面渗透，这可能导致内电极的破裂或绝缘电阻降低。

在下文中，将更详细地描述本公开的示例实施例。

在根据本公开的示例实施例的多层电子组件100中，包括硫(S)和氟(F)中的至少一种无机材料的第一无机材料141可设置在主体110与外电极131和132之间。

另外，包括硅(Si)、锂(Li)和钠(Na)中的至少一种无机材料的第二无机材料151可设置在主体110与外电极131和132之间。

更具体地，主体110的靠近外电极131和132的内部和外表面上可存在孔10，并且第一无机材料141或第二无机材料151可将存在于主体的靠近外电极的内部和外表面上的孔10密封。换言之，第一无机材料或第二无机材料可设置在孔10中。

在这种情况下，孔10可包括平均直径大于等于1nm且小于等于100nm的微孔或平均直径小于1nm的超细孔。

例如，通过等离子体法设置的第一无机材料可更好地设置在直径为100nm或更小的孔中，并且对孔的直径的下限没有特别限制。另外，第一无机材料可设置在可设置原子的位置，而不管孔的尺寸如何。

通过真空浸渍法设置的第二无机材料可设置在直径大于等于1nm的孔中，并且对孔的直径的上限没有特别限制。另外，第二无机材料可能难以通过真空压力穿过直径小于1nm的孔。

这里，孔的平均直径尺寸可指穿过孔的中心点的最小直径尺寸和最大直径尺寸的平均尺寸。

另外，在本公开中，形成在主体的外表面上的孔可不具有圆形形状，并且孔的直径可基于孔的入口来确定。例如，在图5中，微孔的入口可相对宽，而超细孔的入口可相对窄，并且孔的内部可比孔的入口宽。形成在主体的外表面上的孔的直径可指基于主体的第一方向和第二方向截面的孔入口的直径，例如，形成在主体的第三表面3和第四表面4上的孔入口的直径尺寸可指孔入口的第一方向尺寸。另外，形成在主体的第三表面和第四表面上的孔入口的直径尺寸可指通过对基于第二方向和第三方向截面测量的孔入口的最小直径尺寸和最大直径尺寸求平均值而获得的值。

可使用能量色散X射线光谱(EDS)来测量第一无机材料141或第二无机材料151。

更具体地，可基于多层电子组件在第三方向上的1/2点处的第一方向和第二方向截面，观察并确认主体和外电极之间的区域。在这种情况下，可在观察期间使用10000倍放大倍数的扫描电子显微镜(SEM)或透射电子显微镜(TEM)，并且在通过EDS分析映射与第一无机材料或第二无机材料对应的元素之后，可利用点EDS对检测到元素的点进行分析，或者可测量在主体的外表面上形成的孔以检查是否检测到第一无机材料或第二无机材料，但是本公开不特别限于此。

另外，第一无机材料141可使用等离子体法设置。

例如，可在形成外电极之前，在通过堆叠陶瓷生片而形成的陶瓷生片堆叠体的外表面上使用硫(S)或氟(F)来进行等离子体处理。基本上，等离子体可通过仅与陶瓷主体反应而不与金属(例如铜(Cu)或镍(Ni))反应而沉积在陶瓷主体上。由于等离子体法具有优异的渗透性，因此能够密封尺寸小于微孔的超细孔。等离子体主要用于蚀刻。使用具有良好蚀刻能力的CF₄、SF₆、O₂、CHF₃等作为蚀刻气体。产生了具有Ba-O、Sr-O、Ti-O、Ba-F、Sr-F和Ti-F键的各种化合物，但在等离子体处理期间，它们瞬间变得非常高的温度(约300℃至约600℃)。因此，反应物基本上是挥发性的。然而，由于BaF₂(沸点，2260℃)和SrF₂(沸点，2489℃)是非挥发性的，这两种化合物能够残留。BaF₂和SrF₂是由存在于陶瓷主体、覆盖部或侧边缘部中的Ba和Sr与等离子气体(CF₄、CHF₃、SF₆等)之间的反应产生的化合物。当使用等离子体时，可考虑各种反应机制。特别地，容易产生自由基物质，并且通过与Ba、Sr或Ti等离子体反应从等离子体气体解离氟自由基(F·)。BaF₂(沸点，2260℃)和SrF₂(沸点，2489℃)具有非常高的沸点，因此它们保留在陶瓷主体或微孔中。然而，TiF₄(沸点，284℃)具有低沸点，因此在等离子体气氛中容易蒸发。因此，TiF₄不会保留在陶瓷主体和微孔中。

另外，当利用等离子体法对主体110进行处理时，在主体110的表面上形成微小粗糙部，由此可提高主体110与外电极131和132之间的粘合性。

如图所示，对于形成在主体的表面上的微小粗糙部，可通过等离子体法在主体上形成表面粗糙部10'，并且尽管在图中未示出，但是可将第一无机材料堆叠在主体外部以形成表面粗糙部。

第一无机材料141与陶瓷具有优异的结合强度，并且当在从主体110的外表面到主体的内部或外部形成表面粗糙部的同时设置第一无机材料141时，可改善主体110与外电极131和132之间的粘合性。也就是说，具有通过第一无机材料141抑制主体110与外电极131和132之间的界面脱层的发生的效果。

第二无机材料151可使用真空浸渍法设置。

例如，可通过以下方式来设置第二无机材料151：在形成外电极之前，使用浸渍剂对通过堆叠陶瓷生片而形成的陶瓷生片堆叠体进行真空浸渍处理，其中，浸渍剂包括硅(Si)、锂(Li)和钠(Na)中的至少一种无机材料。具体地，包括在浸渍剂中的无机材料的具体成分可以是硅酸锂(Li₂SiO₃)和/或硅酸钠(Na₂SiO₃)。作为浸渍剂的硅酸锂(Li₂SiO₃)和/或硅酸钠(Na₂SiO₃)作为凝胶或胶体存在，并且保留在最终产品中，在最终产品中检测为硅酸锂(Li₂SiO₃)和/或硅酸钠(Na₂SiO₃)。当陶瓷生片堆叠体经受真空浸渍法时，第二无机材料151不仅可填充形成在陶瓷主体的外表面上的孔10，而且可填充形成在主体中靠近主体的表面的孔10。

在常规技术中，涂层由包括硅烷类化合物或碳化合物的有机材料形成，以密封在主体的表面上形成的孔，从而赋予主体的表面防水性，但是在有机材料的情况下，在烧结工艺期间由于碳(C)的气化(例如，CO₂)可能另外形成非预期的孔，或者由于在气体从主体排出时气体对主体的冲击而可能形成裂纹。

在本公开中，由于使用除有机材料之外的无机材料密封孔，因此可提高防潮可靠性，并且可使外电极层变薄，同时，可不在烧结工艺中气化上述碳(C)，从而抑制形成额外的孔或产生裂纹。

当使用真空浸渍法在主体110的表面上形成第二无机材料151时，可使用溅射法将外电极131和132形成为第一电极层。

对于第二无机材料151，可能难以使用镀覆法在主体上形成第二电极层，并且由于可能需要通过吸附铅(Pd)催化剂进行镀覆处理，因此该工艺可能复杂。因此，当在主体110的表面上设置第二无机材料151时，外电极131和132可形成为第一电极层。

如图6和图7所示，根据本公开的另一示例实施例的多层电子组件100可包括涂层140，涂层140设置在主体110-1的外表面的至少一部分上。

更具体地，涂层140可设置在主体110-1与外电极131-1和132-1之间，可设置在主体110-1的外表面的不设置外电极131-1和132-1的区域的至少一部分上，或者可设置在主体110-1的外表面的不设置外电极131-1和132-1的所有区域上。可选地，如图6所示，主体110-1的整个外表面可被涂层140包围。

在这种情况下，涂层140可包括第一无机材料141和/或第二无机材料151。

例如，涂层140可通过用第一无机材料141覆盖主体的外表面来形成，或者涂层140可通过用第二无机材料151覆盖主体的外表面来形成，或者涂层140可通过堆叠第一无机材料141和第二无机材料151来形成，而不管第一无机材料141和第二无机材料151的堆叠顺序如何。

涂层140可有效地密封在主体的表面上形成的孔，同时防止外部水分渗透，从而具有更优异的防潮可靠性。

在这种情况下，涂层140的厚度没有特别限制。

当涂层140包括第一无机材料时，因为由于在形成溅射电极层时伴随的铜(Cu)离子的撞击而使得碰撞区域中的第一无机材料被铜取代，所以涂层140的厚度是足够的，只要它可形成为小于或等于溅射电极层的厚度即可。

此外，当涂层140包括第二无机材料时，可通过洗涤工艺调整涂层140的厚度，并且如果需要，可去除在主体外部形成的所有第二无机材料。即使在这种情况下，设置在孔中的第二无机材料即使在洗涤工艺之后也可不被去除，从而保持优异的防潮可靠性。

为了实现多层电子组件100的小型化，涂层140的厚度可优选为1μm或更小，但是本公开不特别限于此，并且涂层140的厚度不受特别限制只要能够确保防潮可靠性即可。

可使用扫描电子显微镜(SEM)执行用于测量涂层140的厚度或平均厚度的方法，并且用于测量涂层140的厚度或平均厚度的方法与上述用于测量电极层的厚度的方法相同，因此将省略用于测量涂层140的厚度或平均厚度的方法。

在下文中，将描述本公开的各种实施例。

参照图4和图5，根据本公开的一个实施例，第一无机材料141和/或第二无机材料151可设置在存在于主体的外表面上的孔中。

在本公开中，第一无机材料141和/或第二无机材料151的设置可包括对孔10进行密封。

更具体地，当仅使用等离子体法时，可仅设置第一无机材料，当仅使用真空浸渍法时，可仅设置第二无机材料，并且当在使用真空浸渍法之后使用等离子体法或者在使用等离子体法之后使用真空浸渍法时，可设置第一无机材料和第二无机材料两者。

当设置第一无机材料时，其可密封至超细孔，可通过等离子体法形成表面粗糙部10'，并且可填充第一无机材料。尽管在附图中未示出，但是如上所述，第一无机材料可堆叠在主体的外部以形成表面粗糙部。

当设置第一无机材料时，外电极可利用从第一电极层和第二电极层中选择的至少一种形成，但是当仅设置第二无机材料时，外电极可利用第一电极层形成。

参照图6和图7，根据本公开的另一示例实施例，包括第一无机材料141和/或第二无机材料151的涂层140可形成在主体的外表面上，并且可密封在存在于主体的外表面上的孔中。

更具体地，当仅使用等离子体法时，可在第一无机材料141设置在包括超细孔的孔10中的同时形成涂层140，并且当仅使用真空浸渍法时，可在第二无机材料151设置在孔10中的同时形成涂层140。另外，涂层140可根据设置方法包括第一无机材料141或第二无机材料151，并且涂层140可通过堆叠第一无机材料和第二无机材料来形成，而不管第一无机材料和第二无机材料的堆叠顺序如何。

当涂层140的外层利用第一无机材料141形成时，外电极131-1和132-1可利用从第一电极层和第二电极层中选择的至少一种形成，并且当涂层140的外层利用第二无机材料151形成时，外电极可形成为第一电极层。

参照图8和图9，根据本公开的另一示例实施例，用于形成外电极131-2和132-2的连接部131a-2和132a-2以及带部131b-2和132b-2的方法可以是不同的。

例如，连接部131a-2和132a-2可利用第一电极层形成，带部131b-2和132b-2可利用第二电极层形成，相反地，连接部131a-2和132a-2可利用第二电极层形成，并且带部131b-2和132b-2可利用第一电极层形成。

例如，外电极可包括：第一电极层，分别设置在主体110-2的第三表面和第四表面上；以及第二电极层，与第一电极层接触并分别设置在主体110-2的第一表面、第二表面、第五表面和第六表面的至少一部分上。

例如，外电极可包括：第二电极层，分别设置在主体110-2的第三表面和第四表面上；以及第一电极层，从第二电极层延伸并设置在主体110-2的第一表面、第二表面、第五表面和第六表面的至少一部分上。

如上所述，其上形成有第一电极层的主体110-2的外表面可包括从第一无机材料141和第二无机材料151中选择的至少一种，并且第一无机材料可设置在其上形成有第二电极层的主体110-2的外表面上。

参照图10和图11，根据本公开的另一示例实施例，用于形成外电极131-3和132-3的连接部131a-3和132a-3以及带部131b-3和132b-3的电极层的方法可不同，并且可以按与用于形成带部的电极层的方法相同的方法形成电极层以覆盖连接部131a-3和132a-3的上表面。

例如，连接部131a-3和132a-3可利用第二电极层形成，并且带部131b-3和132b-3可利用第一电极层形成，并且在这种情况下，第一电极层可进一步设置为覆盖连接部131a-3和132a-3。相反，连接部131a-3和132a-3可利用第一电极层形成，并且带部131b-3和132b-3可利用第二电极层形成，并且在这种情况下，第二电极层可进一步设置为覆盖连接部131a-3和132a-3。

例如，外电极可包括：第一电极层，分别设置在主体110-3的第三表面和第四表面上；以及第二电极层，与第一电极层接触并分别设置在主体110-3的第一表面、第二表面、第五表面和第六表面的至少一部分上。第二电极层还可设置成覆盖第一电极层。外电极可在其中包括第一无机材料141。第一无机材料141可设置在第一电极层和第二电极层之间。另外，外电极还可在其中包括第二无机材料151。第二无机材料151可设置在第一电极层和第二电极层之间。

例如，外电极可包括：第二电极层，分别设置在主体110-3的第三表面和第四表面上；以及第一电极层，从第二电极层延伸并设置在主体110-3的第一表面、第二表面、第五表面和第六表面的至少一部分上。第一电极层还可设置成覆盖第二电极层。外电极可在其中包括第二无机材料151。第二无机材料151可设置在第二电极层和第一电极层之间。另外，外电极还可在其中包括第一无机材料141。第一无机材料141可设置在第二电极层和第一电极层之间。

如上所述，第一无机材料141可设置在其上形成有第二电极层的主体110-3的外表面上，并且从第一无机材料141和第二无机材料151中选择的至少一种可设置在其上形成有第一电极层的主体110-3的外表面上。

另外，在形成连接部131a-3和132a-3之后并且在形成带部131b-3和132b-3之前，可使用等离子体法将第一无机材料141设置在连接部131a-3和132a-3上，或者可使用真空浸渍法将第二无机材料151设置在连接部131a-3和132a-3上。

例如，在利用第二电极层形成连接部131a-3和132a-3之后并且在利用第一电极层形成带部131b-3和132b-3之前，将第一无机材料141或第二无机材料151设置在连接部131a-3和132a-3以及主体110-3上，然后，可利用第一电极层形成带部131b-3和132b-3。相反，在利用第一电极层形成连接部131a-3和132a-3之后并且在利用第二电极层形成带部131b-3和132b-3之前，将第一无机材料141设置在连接部131a-3和132a-3以及主体110-3上，然后，可利用第二电极层形成带部131b-3和132b-3。

根据本公开的另一示例实施例，多层电子组件可包括：主体，包括介电层和内电极，且介电层位于所述内电极之间；以及外电极，设置在主体上，其中，外电极包括第一电极层和第二电极层，第一电极层设置在主体上以连接到内电极，第二电极层设置在第一电极层上，并且外电极还包括分散在第一电极层中的无机材料，无机材料包括硫(S)、氟(F)、硅(Si)、锂(Li)和钠(Na)中的一种或更多种。第一电极层上可存在孔，并且无机材料可设置在孔中。第二电极层可与无机材料和第一电极层接触。第一电极层可包括烧结电极或树脂基电极，烧结电极包括导电金属和玻璃，树脂基电极包括导电金属和树脂，并且第二电极层可包括镀层。

本公开不限于上述实施例和附图，并且旨在由所附权利要求限定。因此，本领域普通技术人员可在不脱离由所附权利要求限定的本公开的范围的情况下进行各种替换、修改或改变，并且这些替换、修改或改变应被解释为包括在本公开的范围内。

另外，本公开中使用的表述“一个实施例”并不意味着相同的实施例，并且被提供以强调和解释不同的独特特性。然而，上面呈现的实施例不排除与另一实施例的特征组合地实现。例如，除非在另一实施例中存在与在特定实施例中描述的内容相反或矛盾的描述，否则尽管这些内容没有在另一实施例中描述，但是这些内容可被理解为与另一实施例相关的描述。

这里使用的术语仅用于描述特定实施例的目的，并不旨在限制本公开。除非另有明确说明，否则单数也包括复数。

Claims (20)

1.一种多层电子组件，包括：

主体，包括在第一方向上交替布置的介电层和内电极，且所述介电层位于所述内电极之间，并且所述主体包括在所述第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面并在第三方向上彼此相对的第五表面和第六表面；

外电极，设置在所述主体上；以及

第一无机材料，包括S和F中的至少一种无机材料，并且设置在所述主体和所述外电极之间的至少一部分中。

2.根据权利要求1所述的多层电子组件，其中，所述主体的靠近所述外电极的内部和外表面上存在孔，并且所述第一无机材料设置在所述孔中。

3.根据权利要求2所述的多层电子组件，其中，所述孔包括平均直径小于1nm的孔。

4.根据权利要求1所述的多层电子组件，所述多层电子组件还包括第二无机材料，所述第二无机材料包括Si、Li和Na中的至少一种无机材料并且设置在所述主体和所述外电极之间。

5.根据权利要求4所述的多层电子组件，其中，所述主体的靠近所述外电极的内部和外表面上存在孔，并且所述第二无机材料设置在所述孔中。

6.根据权利要求1所述的多层电子组件，所述多层电子组件还包括涂层，所述涂层设置在所述主体的外表面上，

其中，所述涂层包括所述第一无机材料。

7.根据权利要求6所述的多层电子组件，其中，所述涂层设置在所述主体和所述外电极之间并且也设置在所述主体的所述外表面的不设置所述外电极的区域的至少一部分上。

8.根据权利要求1所述的多层电子组件，其中，所述外电极包括：第一电极层，分别设置在所述主体的所述第三表面和所述第四表面上；以及第二电极层，与所述第一电极层接触并且分别设置在所述主体的所述第一表面、所述第二表面、所述第五表面和所述第六表面的至少一部分上。

9.根据权利要求8所述的多层电子组件，其中，所述第二电极层还设置成覆盖所述第一电极层。

10.根据权利要求9所述的多层电子组件，其中，所述外电极在其中包括所述第一无机材料。

11.根据权利要求10所述的多层电子组件，其中，所述第一无机材料设置在所述第一电极层和所述第二电极层之间。

12.根据权利要求1所述的多层电子组件，其中，所述外电极包括：第二电极层，分别设置在所述主体的所述第三表面和所述第四表面上；以及第一电极层，从所述第二电极层延伸并设置在所述主体的所述第一表面、所述第二表面、所述第五表面和所述第六表面的至少一部分上。

13.根据权利要求12所述的多层电子组件，其中，所述第一电极层还设置成覆盖所述第二电极层。

14.根据权利要求13所述的多层电子组件，其中，所述外电极在其中包括第二无机材料，所述第二无机材料包括Si、Li和Na中的至少一种无机材料。

15.根据权利要求14所述的多层电子组件，其中，所述第二无机材料设置在所述第二电极层和所述第一电极层之间。

16.根据权利要求1所述的多层电子组件，其中，所述第一无机材料设置在所述主体的外表面上以具有表面粗糙部。

17.一种多层电子组件，包括：

主体，包括介电层和内电极，且所述介电层位于所述内电极之间；以及

外电极，设置在所述主体上，

其中，所述外电极包括第一电极层和第二电极层，所述第一电极层设置在所述主体上以连接到所述内电极，所述第二电极层设置在所述第一电极层上，并且

所述外电极还包括分散在所述第一电极层中的无机材料，所述无机材料包括S、F、Si、Li和Na中的一种或更多种。

18.根据权利要求17所述的多层电子组件，其中，所述第一电极层上存在孔，并且所述无机材料设置在所述孔中。

19.根据权利要求17所述的多层电子组件，其中，所述第二电极层与所述无机材料和所述第一电极层接触。

20.根据权利要求17所述的多层电子组件，其中，所述第一电极层包括烧结电极或树脂基电极，所述烧结电极包括导电金属和玻璃，所述树脂基电极包括导电金属和树脂，并且

所述第二电极层包括镀层。