CN118231418A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN118231418A
CN118231418A CN202211638865.1A CN202211638865A CN118231418A CN 118231418 A CN118231418 A CN 118231418A CN 202211638865 A CN202211638865 A CN 202211638865A CN 118231418 A CN118231418 A CN 118231418A
Authority
CN
China
Prior art keywords
layer
semiconductor structure
forming
isolation
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211638865.1A
Other languages
English (en)
Inventor
樊静瑶
汪嘉伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202211638865.1A priority Critical patent/CN118231418A/zh
Publication of CN118231418A publication Critical patent/CN118231418A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种半导体结构及其形成方法，结构包括：基底，所述基底包括感测区以及位于相邻所述感测区之间的隔离区；感测元件，位于所述感测区的所述基底中；隔离槽，位于所述隔离区的所述基底中；多层非金属介质层，位于所述隔离槽的底部和侧壁，所述多层非金属介质层对入射光的反射率接近全反射、以及对入射光的透过率接近零，使所述感测元件能捕捉到入射光。

Description

半导体结构及其形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
光学传感器类芯片的像素之间，通常会使用深沟槽(Deep Trench Isolation)隔离结构来起到像素之间的隔离作用，即改善像素间光串扰的性能。
然而深沟槽隔离结构中的膜层填充结构各种产品都有着不同的设计和工艺方案，而且深沟槽隔离结构中膜层结构不仅会影响到像素间光串扰性能，还会影响到像素间光电转换效率。
因此，针对不同需求侧重的产品使用合理的深沟槽隔离结构，对于光学类产品的最终性能体现至关重要。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，有利于进一步提高形成半导体结构的防光串扰性能和光电转换效率。
为解决上述问题，本发明实施例提供一种半导体结构，包括：基底，基底包括感测区以及位于相邻感测区之间的隔离区；感测元件，位于感测区的基底中；隔离槽，位于隔离区的基底中；多层非金属介质层，位于隔离槽的底部和侧壁，多层非金属介质层对入射光的反射率接近全反射、以及对入射光的透过率接近零，使感测元件能捕捉到入射光。
相应的，本发明实施例还提供一种半导体结构的形成方法，包括：提供基底，基底包括感测区以及位于相邻感测区之间的隔离区，感测区的基底中形成有感测元件；在隔离区的基底中形成隔离槽；在隔离槽的底部和侧壁形成多层非金属介质层，多层非金属介质层对入射光的反射率接近全反射、以及对入射光的透过率接近零，使感测元件能捕捉到入射光。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供一种半导体结构的形成方法，在隔离区的基底中形成隔离槽，在隔离槽的底部和侧壁形成多层非金属介质层，多层非金属介质层对入射光的反射率接近全反射、以及对入射光的透过率接近零，使感测元件能捕捉到入射光，由于多层非金属介质层对入射光的反射率接近全反射、以及对入射光的透过率接近零，使入射光都能被每个像素区中的感测元件捕捉到，从而提高了像素区中感测元件的光电转换效率，同时，由于隔离区中的多层非金属介质层对入射光的透过率接近零，使相邻感测区中的入射光通过隔离区发生光串扰的概率得到降低，从而提高了半导体结构的防光串扰性能。
附图说明
图1是本发明半导体结构一实施例的结构示意图；
图2是本发明半导体结构另一实施例的结构示意图；
图3至图5是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图；
图6是本发明半导体结构的形成方法另一实施例中各步骤对应的结构示意图。
具体实施方式
结合背景技术可知，目前半导体结构的防光串扰性能和光电转换效率仍有待提高。
为了解决技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，基底包括感测区以及位于相邻感测区之间的隔离区，感测区的基底中形成有感测元件；在隔离区的基底中形成隔离槽；在隔离槽的底部和侧壁形成多层非金属介质层，多层非金属介质层对入射光的反射率接近全反射、以及对入射光的透过率接近零，使感测元件能捕捉到入射光。
本发明实施例提供一种半导体结构的形成方法，在隔离区的基底中形成隔离槽，在隔离槽的底部和侧壁形成多层非金属介质层，多层非金属介质层对入射光的反射率接近全反射、以及对入射光的透过率接近零，使感测元件能捕捉到入射光，由于多层非金属介质层对入射光的反射率接近全反射、以及对入射光的透过率接近零，使入射光都能被每个像素区中的感测元件捕捉到，从而提高了像素区中感测元件的光电转换效率，同时，由于隔离区中的多层非金属介质层对入射光的透过率接近零，使相邻感测区中的入射光通过隔离区发生光串扰的概率得到降低，从而提高了半导体结构的防光串扰性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1是本发明半导体结构一实施例的结构示意图。
半导体结构包括：基底300，基底300包括感测区300B以及位于相邻感测区300B之间的隔离区300A；感测元件(图未示)，位于感测区300B的基底300中；隔离槽(图未示)，位于隔离区300A的基底300中；多层非金属介质层309，位于隔离槽的底部和侧壁，多层非金属介质层309对入射光的反射率接近全反射、以及对入射光的透过率接近零，使感测元件能捕捉到入射光。
需要说明的是，通过在隔离区300A的基底300中设置隔离槽，在隔离槽的底部和侧壁形成多层非金属介质层309，多层非金属介质层309对入射光的反射率接近全反射、以及对入射光的透过率接近零，使感测元件能捕捉到入射光，由于多层非金属介质层309对入射光的反射率接近全反射，使入射光都能被每个像素区中的感测元件捕捉到，从而提高了像素区中感测元件的光电转换效率，同时，由于隔离区300A中的多层非金属介质层309对入射光的透过率接近零，使相邻感测区300B中的入射光通过隔离区300A发生光串扰的概率得到降低，从而提高了半导体结构的防光串扰性能。
基底300为后续工艺制程提供工艺平台。
本实施例中，基底300为硅衬底。在其他实施例中，基底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，基底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的基底。基底的材料可以是适宜于工艺需要或易于集成的材料。
本实施例中，感测区300B包括用于设置MOS晶体管的区域和用于设置光电二极管的区域。
本实施例中，隔离区300A用于对相邻感测区300B起到隔离作用，降低相邻感测区300B出现光串扰现象的概率，从而对半导体结构的像素性能产生影响。
本实施例中，感测区300B中的感测元件包括光电转换器，用于将接收的光信号转换为电信号。
隔离槽为设置多层非金属介质层309提供空间位置。
还需要说明的是，以与隔离槽侧壁相垂直的方向为横向，隔离槽的横向尺寸不宜过大，也不宜过小。如果隔离槽的横向尺寸过大，则容易导致感测区300B的尺寸变小，增大了形成感测元件的工艺难度，同时，也容易使感测元件的像素性能下降，从而对半导体结构的性能造成影响；如果隔离槽的横向尺寸过小，则容易导致隔离槽的深宽比变大，在多层非金属介质层309的形成工艺中，增大了在隔离槽中形成多层非金属介质层309的填充难度，增加了在多层非金属介质层309中出现空洞的概率，从而对半导体结构的性能造成影响。为此，本实施例中，以与隔离槽侧壁相垂直的方向为横向，隔离槽的横向尺寸为360埃米至2400埃米。
本实施例中，多层非金属介质层309包括覆盖隔离槽底部和侧壁的第一辅助层305、覆盖第一辅助层305的感应电荷层306、覆盖感应电荷层306的抗反射层307以及覆盖抗反射层307的第二辅助层308。
具体地，第一辅助层305用于减少后续形成的感应电荷层306与基底300相接触的概率，对感测区300B的基底300起到保护作用。
需要说明的是，第一辅助层305的厚度不宜过大，也不宜过小。如果第一辅助层305的厚度过大，在隔离槽的尺寸一定的情形下，容易导致预留给感应电荷层306、覆盖感应电荷层306的抗反射层307以及覆盖抗反射层307的第二辅助层308的尺寸变小，从而对半导体结构的防光串扰性能和光电转换效率产生影响；如果第一辅助层305的厚度过小，则会对入射光的反射造成影响。为此，本实施例中，第一辅助层305的厚度为8埃至12埃。
本实施例中，第一辅助层305的材料包括氧化硅。
具体地，感应电荷层306起到感应正电荷的作用。
需要说明的是，感应电荷层306的厚度不宜过大，也不宜过小。如果感应电荷层306的厚度过小，容易导致感应电荷层306所起到的感应电荷的效果受到影响，从而对半导体结构的性能造成影响；如果感应电荷层306的厚度过大，容易导致预留给覆盖感应电荷层306的抗反射层307以及覆盖抗反射层307的第二辅助层308的尺寸变小，从而对半导体结构的防光串扰性能和光电转换效率产生影响。为此，本实施例中，感应电荷层306的厚度为45埃米至60埃米。
本实施例中，感应电荷层306的材料包括Al2O3。
具体地，抗反射层307的厚度不宜过大，也不宜过小。如果抗反射层107的厚度过大或者过小，均容易导致抗反射层107对入射光的透过率达不到光学像素性能要求。为此，本实施例中，抗反射层307的厚度为130埃至170埃。
本实施例中，抗反射层307的材料包括Ta2O3。
第二辅助层308对抗反射层307起到保护作用，减少了抗反射层307与空气环境相接触的概率，提高了抗反射层307抗腐蚀的能力。
具体地，第二辅助层308的厚度不宜过小。如果第二辅助层308的厚度过小，则容易导致第二辅助层308对抗反射层307起到的保护效果下降，增大了抗反射层307被腐蚀的概率，同时，第二辅助层308的厚度过小，在形成第二辅助层308之后，增大了在隔离槽中形成空气隙的概率，从而对半导体结构的防光串扰性能和光电转换效率产生影响。为此，本实施例中，第二辅助层308的厚度大于180埃。
本实施例中，第二辅助层308的材料包括氧化硅。
具体地，氧化硅材料为介电材料，具有较好的隔绝性能，使第二辅助层308对抗反射层307起到保护作用，减少了抗反射层307与空气环境相接触的概率，提高了抗反射层307抗腐蚀的能力。作为一种示例，第二辅助层308的材料包括氧化硅。
需要说明的是，感应电荷层306的厚度与抗反射层307的厚度比例关系不宜过大，也不宜过小。如果感应电荷层306的厚度与抗反射层307的厚度比例关系过大，感应电荷层306会增强抗反射层307感应电荷的能力，从而对半导体结构的性能造成影响；如果感应电荷层306的厚度与抗反射层307的厚度比例关系过小，则感应电荷层306会减弱抗反射层307感应电荷的能力，从而对半导体结构的性能造成影响。为此，本实施例中，感应电荷层306的厚度与抗反射层307的厚度比例关系为1：4至1：3。
图2是本发明半导体结构另一实施例的结构示意图。本发明实施例与前述实施例的相同之处在此不再赘述，本发明实施例与前述实施的不同之处在于：
本实施例中，半导体结构还包括：金属层410，位于隔离槽中，且覆盖多层非金属介质层409，金属层410对光的透过率为零。
需要说明的是，金属层410对光的透过率为零，使金属层410能够对相邻感测区400B中的入射光相隔离，因此，能够进一步使相邻感测区400B中的入射光通过隔离区400A发生光串扰的概率得到降低，从而进一步提高了半导体结构的防光串扰性能。
本实施例中，金属层410的材料包括钨和铝中的一种或两种。
需要说明的是，钨和铝材料均为金属材料，入射光不易透过金属材料，使金属层410能够对相邻感测区400B中的入射光相隔离，因此，能够进一步使相邻感测区400B中的入射光通过隔离区400A发生光串扰的概率得到降低，从而进一步提高了半导体结构的防光串扰性能。
还需要说明的是，金属层410的厚度不宜过大，也不宜过小。如果金属层410的厚度过大，在金属层410的形成工艺中，填充金属层410的工艺难度变大，从而增大了在金属层410中产生空洞的风险；金属层410的厚度过小，则容易导致入射光透过金属材料的概率增大，使金属层410对相邻感测区400B中的入射光相隔离的效果受到影响，因此，能够进一步使相邻感测区400B中的入射光通过隔离区400A发生光串扰的概率得到增加，从而影响了半导体结构的防光串扰性能。为此，本实施例中，金属层410的厚度为1700埃米至1900埃米。
本实施例中，半导体结构还包括：粘附阻挡层412，粘附阻挡层412位于金属层410和多层非金属介质层409之间。
具体地，粘附阻挡层412用于增加金属层410与非金属介质层409之间的粘附性，降低了金属层410与非金属介质层409之间产生空洞的概率，同时，粘附阻挡层412还能够减少金属层410中的金属元素进入非金属介质层409的概率。
本实施例中，粘附阻挡层412的材料包括TiN。
还需要说明的是，粘附阻挡层412的厚度不宜过大，也不宜过小。如果粘附阻挡层412的厚度过大，则容易导致预留给形成金属层410的空间尺寸变小，增大了形成金属层410的填充难度，从而使金属层410对相邻感测区400B中的入射光通过隔离区400A发生光串扰的概率增大；如果粘附阻挡层412的厚度过小，则容易导致粘附阻挡层412对金属层410与非金属介质层409之间的粘附性下降，增大了金属层410与非金属介质层409之间产生空洞的概率。为此，本实施例中，粘附阻挡层412的厚度为120埃米至180埃米。
图3至图5是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图3，提供基底100，基底100包括感测区100B以及位于相邻感测区100B之间的隔离区100A，感测区100B的基底100中形成有感测元件(图未示)。
基底100为后续工艺制程提供工艺平台。
本实施例中，基底100为硅衬底。在其他实施例中，基底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，基底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的基底。基底的材料可以是适宜于工艺需要或易于集成的材料。
本实施例中，感测区100B包括用于形成MOS晶体管的区域和用于形成光电二极管的区域。
本实施例中，隔离区100A用于对相邻感测区100B起到隔离作用，降低相邻感测区100B出现光串扰现象的概率，从而对半导体结构的像素性能产生影响。
本实施例中，感测区100B中的感测元件包括光电转换器，用于将接收的光信号转换为电信号。
参考图4，在隔离区100A的基底100中形成隔离槽102。
隔离槽102为后续形成多层非金属介质层提供空间位置。
本实施例中，形成隔离槽102的步骤包括：在基底100的顶部形成具有掩膜开口的掩膜层，掩模开口位于隔离区100A的基底100顶部；以掩膜层为掩膜，沿掩膜开口对基底100进行图形化处理，在隔离区100A的基底100中形成隔离槽102。
本实施例中，形成隔离槽102的工艺包括干法刻蚀工艺。
需要说明的是，干法刻蚀工艺包括各向异性的干法刻蚀工艺，各向异性的干法刻蚀工艺具有各向异性刻蚀的特性，即纵向刻蚀速率大于横向刻蚀速率，能够完成较高的图形转换精度，在图形化基底100的过程中，有利于保证隔离槽102侧壁的形貌质量，提高隔离槽102侧壁的平滑度，从而降低了后续沉积多层非金属介质层的工艺难度，进而提高了半导体结构的性能。
还需要说明的是，以与隔离槽102侧壁相垂直的方向为横向，隔离槽102的横向尺寸不宜过大，也不宜过小。如果隔离槽102的横向尺寸过大，则容易导致感测区100B的尺寸变小，增大了形成感测元件的工艺难度，同时，也容易使感测元件的像素性能下降，从而对半导体结构的性能造成影响；如果隔离槽102的横向尺寸过小，则容易导致隔离槽102的深宽比变大，增大了后续在隔离槽102中形成多层非金属介质层的填充难度，增加了在多层非金属介质层中出现空洞的概率，从而对半导体结构的性能造成影响。为此，本实施例中，以与隔离槽102侧壁相垂直的方向为横向，隔离槽102的横向尺寸为360埃米至2400埃米。
参考图5，在隔离槽102的底部和侧壁形成多层非金属介质层109，多层非金属介质层109对入射光的反射率接近全反射、以及对入射光的透过率接近零，使感测元件能捕捉到入射光。
需要说明的是，在隔离区100A的基底100中形成隔离槽102，在隔离槽102的底部和侧壁形成多层非金属介质层109，多层非金属介质层109对入射光的反射率接近全反射、以及对入射光的透过率接近零，使感测元件能捕捉到入射光，由于多层非金属介质层109对入射光的反射率接近全反射，使入射光都能被每个像素区中的感测元件捕捉到，从而提高了像素区中感测元件的光电转换效率，同时，由于隔离区100A中的多层非金属介质层109对入射光的透过率接近零，使相邻感测区100B中的入射光通过隔离区100A发生光串扰的概率得到降低，从而提高了半导体结构的防光串扰性能。
本实施例中，多层非金属介质层109包括覆盖隔离槽102底部和侧壁的第一辅助层105、覆盖第一辅助层105的感应电荷层106、覆盖感应电荷层106的抗反射层107以及覆盖抗反射层107的第二辅助层108。
具体地，第一辅助层105用于减少后续形成的感应电荷层106与基底100相接触的概率，对感测区100B的基底100起到保护作用。
需要说明的是，第一辅助层105的厚度不宜过大，也不宜过小。如果第一辅助层105的厚度过大，在隔离槽102的尺寸一定的情形下，容易导致预留给后续形成的感应电荷层106、覆盖感应电荷层106的抗反射层107以及覆盖抗反射层107的第二辅助层108的尺寸变小，从而对半导体结构的防光串扰性能和光电转换效率产生影响；如果第一辅助层105的厚度过小，则会对入射光的反射造成影响。为此，本实施例中，第一辅助层105的厚度为8埃至12埃。
本实施例中，第一辅助层105的材料包括氧化硅。
具体地，感应电荷层106起到感应正电荷的作用。
需要说明的是，感应电荷层106的厚度不宜过大，也不宜过小。如果感应电荷层106的厚度过小，容易导致感应电荷层106所起到的感应电荷的效果受到影响，从而对半导体结构的性能造成影响；如果感应电荷层106的厚度过大，容易导致预留给后续形成的覆盖感应电荷层106的抗反射层107以及覆盖抗反射层107的第二辅助层108的尺寸变小，从而对半导体结构的防光串扰性能和光电转换效率产生影响。为此，本实施例中，感应电荷层106的厚度为45埃米至60埃米。
本实施例中，感应电荷层106的材料包括Al2O3。
具体地，抗反射层107的厚度不宜过大，也不宜过小。如果抗反射层107的厚度过大或者过小，均容易导致抗反射层107对入射光的透过率达不到光学像素性能要求。为此，本实施例中，抗反射层107的厚度为130埃至170埃。
本实施例中，抗反射层107的材料包括Ta2O3。
第二辅助层108对抗反射层107起到保护作用，减少了抗反射层107与空气环境相接触的概率，提高了抗反射层107抗腐蚀的能力。
具体地，第二辅助层108的厚度不宜过小。如果第二辅助层108的厚度过小，则容易导致第二辅助层108对抗反射层107起到的保护效果下降，增大了抗反射层107被腐蚀的概率，同时，第二辅助层108的厚度过小，在形成第二辅助层108之后，增大了在隔离槽102中形成空气隙的概率，从而对半导体结构的防光串扰性能和光电转换效率产生影响。为此，本实施例中，第二辅助层108的厚度大于180埃。
本实施例中，第二辅助层108的材料包括氧化硅。
具体地，氧化硅材料为介电材料，具有较好的隔绝性能，使第二辅助层108对抗反射层107起到保护作用，减少了抗反射层107与空气环境相接触的概率，提高了抗反射层107抗腐蚀的能力。作为一种示例，第二辅助层108的材料包括氧化硅。
需要说明的是，感应电荷层106的厚度与抗反射层107的厚度比例关系不宜过大，也不宜过小。如果感应电荷层106的厚度与抗反射层107的厚度比例关系过大，感应电荷层106会增强抗反射层107感应电荷的能力，从而对半导体结构的性能造成影响；如果感应电荷层106的厚度与抗反射层107的厚度比例关系过小，则感应电荷层106会减弱抗反射层107感应电荷的能力，从而对半导体结构的性能造成影响。为此，本实施例中，感应电荷层106的厚度与抗反射层107的厚度比例关系为1：4至1：3。
本实施例中，形成多层非金属介质层109的工艺包括化学气相沉积工艺或物理气相沉积工艺。
需要说明的是，化学气相沉积工艺或物理气相沉积工艺具有较好的膜层沉积性能，减少了多层非金属介质层109中出现空洞的概率，从而对半导体结构的防光串扰性能和光电转换效率产生影响。作为一种示例，形成多层非金属介质层109的工艺包括化学气相沉积工艺。
图6是本发明半导体结构的形成方法另一实施例中各步骤对应的结构示意图。本发明实施例与前述实施例的相同之处在此不再赘述，本发明实施例与前述实施的不同之处在于：
参考图6，形成多层非金属介质层209之后，半导体结构的形成方法还包括：在隔离槽(图未示)中形成覆盖多层非金属介质层209的金属层210，金属层210对光的透过率为零。
需要说明的是，金属层210对光的透过率为零，使金属层210能够对相邻感测区200B中的入射光相隔离，因此，能够进一步使相邻感测区200B中的入射光通过隔离区200A发生光串扰的概率得到降低，从而进一步提高了半导体结构的防光串扰性能。
本实施例中，形成金属层210的工艺包括化学气相沉积工艺或物理气相沉积工艺。
本实施例中，金属层210的材料包括钨和铝中的一种或两种。
需要说明的是，钨和铝材料均为金属材料，入射光不易透过金属材料，使金属层210能够对相邻感测区200B中的入射光相隔离，因此，能够进一步使相邻感测区200B中的入射光通过隔离区200A发生光串扰的概率得到降低，从而进一步提高了半导体结构的防光串扰性能。
还需要说明的是，金属层210的厚度不宜过大，也不宜过小。如果金属层210的厚度过大，在金属层210的形成工艺中，填充金属层210的工艺难度变大，从而增大了在金属层210中产生空洞的风险；如果金属层210的厚度过小，则容易导致入射光透过金属材料的概率增大，使金属层210对相邻感测区200B中的入射光相隔离的效果受到影响，因此，能够进一步使相邻感测区200B中的入射光通过隔离区200A发生光串扰的概率得到增加，从而影响了半导体结构的防光串扰性能。为此，本实施例中，金属层210的厚度为1700埃米至1900埃米。
继续参考图6，在形成非金属介质层209之后，在形成金属层210之前，还包括在隔离槽中形成覆盖非金属介质层209的粘附阻挡层212。
具体地，粘附阻挡层212用于增加金属层210与非金属介质层209之间的粘附性，降低了金属层210与非金属介质层209之间产生空洞的概率，同时，粘附阻挡层212还能够减少金属层210中的金属元素进入非金属介质层209的概率。
本实施例中，粘附阻挡层212的材料包括TiN。
需要说明的是，粘附阻挡层212的厚度不宜过大，也不宜过小。如果粘附阻挡层212的厚度过大，则容易导致预留给形成金属层210的空间尺寸变小，增大了形成金属层210的填充难度，从而使金属层210对相邻感测区200B中的入射光通过隔离区200A发生光串扰的概率增大；如果粘附阻挡层212的厚度过小，则容易导致粘附阻挡层212对金属层210与非金属介质层209之间的粘附性下降，增大了金属层210与非金属介质层209之间产生空洞的概率。为此，本实施例中，粘附阻挡层212的厚度为120埃米至180埃米。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种半导体结构，其特征在于，包括：
基底，所述基底包括感测区以及位于相邻所述感测区之间的隔离区；
感测元件，位于所述感测区的所述基底中；
隔离槽，位于所述隔离区的所述基底中；
多层非金属介质层，位于所述隔离槽的底部和侧壁，所述多层非金属介质层对入射光的反射率接近全反射、以及对入射光的透过率接近零，使所述感测元件能捕捉到入射光。
2.如权利要求1所述半导体结构，其特征在于，所述多层非金属材料层包括覆盖所述隔离槽底部和侧壁的第一辅助层、覆盖所述第一辅助层的感应电荷层、覆盖所述感应电荷层的抗反射层以及覆盖所述抗反射层的第二辅助层。
3.如权利要求2所述半导体结构的形成方法，其特征在于，所述第一辅助层的厚度为8埃至12埃；
所述感应电荷层的厚度为45埃至60埃；
所述抗反射层的厚度为130埃至170埃；
所述第二辅助层的厚度大于180.埃。
4.如权利要求2所述半导体结构，其特征在于，所述感应电荷层的厚度与所述抗反射层的厚度比例关系为1：4至1：3。
5.如权利要求2所述半导体结构的形成方法，其特征在于，所述第一辅助层的材料包括氧化硅；
所述感应电荷层的材料包括Al2O3；
所述抗反射层的材料包括Ta2O3；
所述第二辅助层的材料包括氧化硅。
6.如权利要求1所述半导体结构，其特征在于，所述半导体结构还包括：金属层，位于所述隔离槽中，且覆盖所述多层非金属介质层，所述金属层对光的透过率为零。
7.如权利要求6所述半导体结构，其特征在于，所述金属层的材料包括钨和铝中的一种或两种。
8.如权利要求6所述半导体结构，其特征在于，所述金属层的厚度为1700埃米至1900埃米。
9.如权利要求6所述半导体结构，其特征在于，所述半导体结构还包括：粘附阻挡层，所述粘附阻挡层位于所述金属层和所述多层非金属介质层之间。
10.如权利要求9所述半导体结构，其特征在于，所述粘附阻挡层的材料包括TiN。
11.如权利要求9所述半导体结构，其特征在于，所述粘附阻挡层的厚度为120埃米至180埃米。
12.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括感测区以及位于相邻所述感测区之间的隔离区，所述感测区的所述基底中形成有感测元件；
在所述隔离区的所述基底中形成隔离槽；
在所述隔离槽的底部和侧壁形成多层非金属介质层，所述多层非金属介质层对入射光的反射率接近全反射、以及对入射光的透过率接近零，使所述感测元件能捕捉到入射光。
13.如权利要求12所述半导体结构的形成方法，其特征在于，所述多层非金属材料层包括覆盖所述隔离槽底部和侧壁的第一辅助层、覆盖所述第一辅助层的感应电荷层、覆盖所述感应电荷层的抗反射层以及覆盖所述抗反射层的第二辅助层。
14.如权利要求12所述半导体结构的形成方法，其特征在于，形成所述多层非金属介质层的工艺包括化学气相沉积工艺或物理气相沉积工艺。
15.如权利要求12所述半导体结构的形成方法，其特征在于，形成所述多层非金属介质层之后，所述半导体结构的形成方法还包括：在所述隔离槽中形成覆盖所述多层非金属介质层的金属层，所述金属层对光的透过率为零。
16.如权利要求15所述半导体结构的形成方法，其特征在于，在形成所述非金属介质层之后，在形成所述金属层之前，还包括在所述隔离槽中形成覆盖所述非金属介质层的粘附阻挡层。
CN202211638865.1A 2022-12-20 2022-12-20 半导体结构及其形成方法 Pending CN118231418A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211638865.1A CN118231418A (zh) 2022-12-20 2022-12-20 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211638865.1A CN118231418A (zh) 2022-12-20 2022-12-20 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN118231418A true CN118231418A (zh) 2024-06-21

Family

ID=91501454

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211638865.1A Pending CN118231418A (zh) 2022-12-20 2022-12-20 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN118231418A (zh)

Similar Documents

Publication Publication Date Title
US10998364B2 (en) Image sensor scheme for optical and electrical improvement
US11824073B2 (en) Image sensor device
EP2245663B1 (en) Backside illuminated image sensor having deep light reflective trenches
US9129877B2 (en) Method of manufacturing a semiconductor device including a plurality of photoelectric conversion portions
CN109560096B (zh) 图像传感器及其形成方法
US8846436B2 (en) Semiconductor device manufacturing method for forming an opening to provide a plug
KR102699394B1 (ko) 이미지 센서를 위한 후면 구조체
CN103579272A (zh) 成像装置、成像系统和成像装置的制造方法
KR101630059B1 (ko) 반도체 디바이스 및 이의 제조 방법
US20140210033A1 (en) Solid-state imaging device and method for manufacturing the same
CN116884984B (zh) 一种图像传感器及其制作方法
US20100059840A1 (en) Cmos image sensor and method for manufacturing the same
CN118231418A (zh) 半导体结构及其形成方法
CN117276294A (zh) 背照式图像传感器及其形成方法
US7695992B2 (en) Vertical type CMOS image sensor and fabricating method thereof
JP2001352051A (ja) 固体撮像素子及びその製造方法
US20050200711A1 (en) Solid state imaging device and manufacturing method thereof
CN217444396U (zh) 图像传感器
US20220310674A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2005223019A (ja) 受光素子とその製造方法及び固体撮像装置
CN112103302B (zh) 封装结构及其封装方法
US20230317758A1 (en) Isolation structures in image sensors
JP4449298B2 (ja) 固体撮像素子の製造方法および固体撮像素子
JPH06125069A (ja) 固体撮像素子及びその作製方法
CN116564894A (zh) 一种半导体结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination