CN118197905A - 用于制造半导体器件的方法 - Google Patents

用于制造半导体器件的方法 Download PDF

Info

Publication number
CN118197905A
CN118197905A CN202311692230.4A CN202311692230A CN118197905A CN 118197905 A CN118197905 A CN 118197905A CN 202311692230 A CN202311692230 A CN 202311692230A CN 118197905 A CN118197905 A CN 118197905A
Authority
CN
China
Prior art keywords
changed
overlay
stack
mark
wavelength
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311692230.4A
Other languages
English (en)
Inventor
朴炳善
尹详皓
郑宇陈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN118197905A publication Critical patent/CN118197905A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7065—Production of alignment light, e.g. light source, control of coherence, polarization, pulse length, wavelength
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/706831—Recipe selection or optimisation, e.g. select or optimise recipe parameters such as wavelength, polarisation or illumination modes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/706843—Metrology apparatus
    • G03F7/706845—Calibration, e.g. tool-to-tool calibration, beam alignment, spot position or focus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

一种用于制造半导体器件的方法，所述方法包括：在晶片上形成叠层，其中，所述叠层包括多个层；在所述叠层上形成光刻胶图案；确定所述叠层的所述多个层当中的至少一个层的材料是否已经改变以及用于形成所述叠层的所述多个层的多个工艺当中的至少一个工艺是否已经改变；在确定出所述至少一个层的材料或所述至少一个工艺已经改变时，改变用于套刻测量的第一波长；以及使用改变后的用于套刻测量的第一波长来测量套刻。

Description

用于制造半导体器件的方法
技术领域
公开了一种用于制造半导体器件的方法。
背景技术
为了制造半导体器件，对由半导体材料制成的晶片(wafer)执行各种半导体工艺。
发明内容
实施例涉及一种用于制造半导体器件的方法，所述方法包括：在晶片上形成叠层(stack)，其中，所述叠层包括多个层；在所述叠层上形成光刻胶(photoresist)图案；确定所述叠层的所述多个层当中的至少一个层的材料是否已经改变以及用于形成所述叠层的所述多个层的多个工艺当中的至少一个工艺是否已经改变；在确定出所述至少一个层的材料或所述至少一个工艺已经改变时，改变用于套刻(overlay)测量的第一波长；以及使用改变后的用于套刻测量的第一波长来测量套刻。
实施例涉及一种用于制造半导体器件的方法，所述方法包括：在晶片上形成叠层，其中，所述叠层包括多个层；在所述叠层上形成光刻胶图案；确定所述叠层的所述多个层当中的至少一个层的材料是否已经改变以及用于形成所述叠层的所述多个层的多个工艺当中的至少一个工艺是否已经改变；在确定出所述至少一个层的材料或所述至少一个工艺已经改变时，改变用于对准的第一波长；使用改变后的用于对准的第一波长来使所述晶片对准；以及使所述光刻胶图案显影以生成显影后的光刻胶图案。
实施例涉及一种用于制造半导体器件的方法，所述方法包括：在晶片上形成叠层，其中，所述叠层包括多个层；在所述叠层上形成光刻胶图案；使所述晶片对准，然后使所述光刻胶图案显影以生成显影后的光刻胶图案；确定所述叠层的所述多个层中的至少一个层的材料是否已经改变以及用于形成所述叠层的所述多个层的多个工艺当中的至少一个工艺是否已经改变；在确定出所述至少一个层的材料或所述至少一个工艺已经改变时，改变测量波长；以及使用改变后的测量波长来使所述晶片对准和/或测量所述显影后的光刻胶图案的套刻。
附图说明
通过参考附图详细地描述示例性实施例，特征将变得对本领域的技术人员而言是清楚的，在附图中：
图1是示出了光刻设备的示例实施例的示意截面图。
图2是示出了光刻室(cell)或集群(cluster)的示例实施例的示意俯视图。
图3是示出了根据示例实施例的用于制造半导体器件的方法中的步骤的流程图。
图4是示出了根据示例实施例的晶片的图。
图5是示出了图4中的曝光块(shot)区域的放大视图。
图6是示出了根据示例实施例的用于制造半导体器件的方法的截面图。
图7是示出了根据示例实施例的用于制造半导体器件的方法中的步骤的流程图。
图8是示出了基于波长的叠层灵敏度的图表。
图9是基于比较叠层灵敏度A和B来计算确定系数(coefficient ofdetermination)的图表。
图10是基于比较叠层灵敏度A和C来计算确定系数的图表。
图11是示出了基于变形量的位置误差的图表。
图12示出了没有变形的第一套刻标记或第二套刻标记的轮廓。
图13示出了有变形的第一套刻标记或第二套刻标记的轮廓。
图14示出了具有第一不对称指数至第四不对称指数的表。
图15是示出了图6的第一套刻标记和第二套刻标记的图。
图16是示出了根据示例实施例的用于制造半导体器件的方法中的步骤的流程图。
图17是示出了根据示例实施例的用于制造半导体器件的方法中的步骤的流程图。
图18是示出了图17中的S20中包括的步骤的流程图。
图19是示出了根据示例实施例的用于制造半导体器件的方法中的步骤的流程图。
具体实施方式
图1是示出了光刻设备的示例实施例的示意截面图。光刻设备LA可以包括源SO、照射器IL、图案化装置MA、第一定位装置PM、掩模台MT、第二定位装置PW、晶片台WT和投影系统PL。
第一方向X和第二方向Y均可以与光刻设备LA内部的晶片W的上表面基本上平行，并且第一方向X和第二方向Y可以彼此垂直。第三方向Z可以是与晶片的上表面基本上垂直的方向。在实现方式中，第二方向Y可以是在扫描方案中的曝光工艺期间执行扫描的方向。
源SO可以发出诸如例如紫外光、准分子激光束、EUV光(极紫外光)、X射线或电子束的辐射束B。源SO可以是光刻设备LA的部件或者可以是与其分开的部件。当辐射束B是准分子激光束时，源SO可以是与光刻设备LA分开的部件。在这种情况下，辐射束B可以由包括扩束器(beam expander)的束转移系统BD从源SO转移到照射器IL。当源SO是汞灯时，源SO可以被包括在光刻设备LA中。
照射器IL可以接收来自源SO的辐射束B。照射器IL可以在设定方向上引导辐射束B，可以使辐射束B成形，并且可以控制辐射束。根据一些实施例，照射器IL可以包括属于诸如折射型、反射型、磁型、电磁型或静电型的各种类型的光学部件。照射器IL可以包括基于辐射束B的角度来调节强度分布的调节器AD。调节器AD可以调节照射器IL的光瞳面(pupilplane)的强度分布的外径和/或内径。照射器IL可以调节辐射束，使得辐射束B的截面具有期望的均匀性和强度分布。如本文所使用的，术语“或”不是排他性术语，例如，“A或B”将包括A、B、或A和B。
掩模台MT可以支撑图案化装置MA。掩模台MT可以使用机械型、真空型或静电型夹紧技术或各种其他夹紧技术来保持图案化装置MA。根据一些实施例，掩模台MT可以是固定的框架或台。根据一些其他实施例，掩模台MT可以是可移动的框架或台。掩模台MT可以将图案化装置MA定位在相对于投影系统PL设定的位置处。辐射束B可以入射在由掩模台MT支撑的图案化装置MA上。入射在图案化装置MA上的辐射束B的截面可以被改变成由图案化装置MA设定的形状。投影系统PL可以是折射型、反射型、反折射型、磁型、电磁型或静电光学型。
根据一些实施例，图案化装置MA可以是透射型或反射型。图案化装置MA可以是例如掩模、可编程反射镜阵列或可编程LCD面板中的一者。当图案化装置MA是掩模型时，图案化装置MA可以是二元型、交替相移型、衰减相移型或各种混合类型。
当图案化装置MA是可编程反射镜阵列时，图案化装置MA可以包括例如以矩阵形式布置的小反射镜的集合。图案化装置MA中包括的每个小反射镜可以单独地倾斜，以便在不同方向上反射入射在小反射镜上的辐射束。倾斜的每个小反射镜可以形成从反射镜矩阵反射的辐射束B的图案。
随后，辐射束B可以穿过投影系统PL。投影系统PL可以将辐射束B聚焦到晶片W的目标部分C上。根据一些实施例，第二定位装置PW和位置传感器IF可以移动晶片台WT，使得辐射束B顺序地聚焦在位于晶片台WT上的晶片W的目标部分C上。参考图1，光刻设备LA被示出为包括一个晶片台WT和一个第二定位装置PW。光刻设备LA可以包括多个(例如，两个)晶片台和多个(例如，两个)第二定位装置。在这种情况下，分别位于不同晶片台上的晶片可以交替地且顺序暴露于光。
根据一些实施例，第二定位装置PW可以移动晶片台WT以实现设计的电路图案。根据一些实施例，第二定位装置PW可以移动晶片台WT，使得辐射束可以被聚焦在晶片W上的设定位置上。晶片上的设定位置可以是基于使用晶片对准标记P1和P2计算的模型函数来定义的。在这方面，模型函数可以是基于晶片对准标记P1和P2而识别的位置的函数，或者可以是晶片上的任何部件的如基于所识别的位置而识别的位置的函数。第二定位装置PW可以移动晶片台WT，使得在光刻工艺中晶片W上的层与下伏层对准，以形成正常地工作的半导体器件。
根据一些实施例，投影系统PL与晶片W之间的空间可以填充有诸如水的具有高折射率的液体。在一些情况下，晶片W的至少部分可以被液体覆盖。上述液体可以被称为沉浸液体，并且该沉浸液体可以填充光刻设备内的其他空间，例如，图案化装置MA与投影系统PL之间的空间。在这方面，“被沉浸”可以不仅意味着晶片W被简单地浸没在液体中，而且还意味着沉浸液体可以布设在用于执行曝光的辐射束B的路径中。
在曝光工艺期间，第一定位装置PM和附加位置传感器可以准确地移动从掩模库中取出并且定位在辐射束B的路径中的图案化装置MA。
当光刻设备LA在步进模式下工作时，赋予给辐射束的整个图案可以在掩模台MT和晶片台WT保持固定时被一次投影到目标部分C上。图案化装置MA和晶片W可以使用图案化装置MA上的掩模对准标记M1和M2以及晶片W上的晶片对准标记P1和P2来彼此对准。在这方面，目标部分C可以是全曝光块或部分曝光块。此后，晶片台WT可以在相对于晶片W的上表面平行的方向上移动，使得另一目标部分C可以暴露于光。在步进模式下，曝光场的最大大小可以定义在曝光期间成像的目标部分C的大小。
当光刻设备LA在扫描模式下工作时，掩模台MT和晶片台WT可以在辐射束B被投影到目标部分C上时以同步方式相对于彼此移动。可以基于投影系统PL的(缩小)倍率和图像反转特性来确定晶片台WT相对于掩模台MT的运动的速率和方向。在扫描模式下，曝光场的最大大小可以限制目标部分C在曝光期间的水平方向宽度。
当图案化装置MA是包括可编程反射镜阵列和可编程LCD面板的可编程图案化装置时，可以在掩模台MT在执行曝光工艺时保持固定时移动或扫描晶片台WT，使得辐射束B可以被聚焦到目标部分C上。在这种情况下，辐射束B可以是脉冲源。图案化装置MA可以被更新，以根据晶片台WT的移动来设定辐射束B的新截面。
图2是示出了光刻室或集群的示例实施例的示意俯视图。参考图2，图1的光刻设备LA可以被包括在光刻室LC中。光刻室LC可以包括输入/输出端口I/O1和I/O2、多个烘烤板BK、多个(例如，4个)旋涂机SC、多个激冷板CH、多个(例如，4个)显影器DE、机械手机器人RO、轨道控制单元TCU、装载间LB、光刻设备LA、监管控制系统SCS、光刻控制装置LACU和检查装置ID。
光刻室LC可以是在其中执行构成光刻工艺的一系列子工艺的装置。在光刻室LC中，可以执行诸如附着力促进、抗蚀剂涂覆、软烘烤、对准、曝光、曝光后烘烤、显影、晶片检查和硬烘烤的工艺。
附着力促进工艺可以是用于将光刻胶附着到晶片W或晶片W上的电路图案的工艺。在一些情况下，光刻胶材料可能缺乏对硅或含硅材料的表面的附着力。因此，在晶片上设置光刻胶材料之前，可以对晶片W的表面执行附着力促进工艺。典型的附着力促进方案是用六甲基二硅氮烷(HMDS)处理晶片表面。由于HMDS可以将晶片表面转化为疏水的，所以可以改善光刻胶材料与晶片W之间的附着力。
旋涂机SC可以执行旋涂工艺。旋涂工艺可以包括在晶片W上施涂光刻胶。光刻胶材料可以由从溶液施涂的有机聚合物制成。为了用光刻胶材料涂覆晶片W，已经施涂有处于溶液状态的光刻胶的晶片W可以高速自旋。可以通过晶片W的自旋来去除过量的抗蚀剂并且溶剂蒸发。因此，可以形成薄的固态光刻胶膜。
构成光刻胶膜的材料可以对UV(紫外)射线、DUV(深UV)射线、EUV(极UV)射线、准分子激光束、X射线和电子束中的任一种敏感。EUV曝光工艺中的光子数可以小于诸如DUV曝光工艺的曝光工艺中的光子数。因此，在EUV曝光工艺中，可能需要使用EUV吸收率高的光刻胶材料。因此，用于EUV的光刻胶材料可以包括例如作为聚合物材料的羟基苯乙烯。此外，可以向EUV光刻胶添加作为添加剂的碘苯酚。
根据一些实施例，可以可选地在旋涂工艺之后执行软烘烤工艺。在一些情况下，涂覆在晶片上的光刻胶的密度可能低，使得可能不执行后续工艺。软烘烤工艺可以使光刻胶致密化并且去除光刻胶中的残留溶剂。
可以使用烘烤板BK来执行软烘烤工艺。经受软烘烤工艺的晶片可以可选地布设在激冷板上并且可以在其上冷却。根据一些实施例，激冷板CH可以包括配置的散热结构以有效地冷却已经对其执行了烘烤工艺的高温晶片。烘烤板BK可以用于进一步执行曝光后烘烤工艺和硬烘烤工艺。
机械手机器人RO可以从输入/输出端口I/O1和I/O2拾取晶片并且在不同的工艺装置之间移动晶片。机械手机器人RO可以将已经对其执行了工艺的晶片转移到光刻设备的装载间LB。机械手机器人RO、输入/输出端口I/O1和I/O2以及装载间LB一起可以被称为运输轨道。
轨道控制单元TCU可以控制机械手机器人RO、输入/输出端口I/O1和I/O2以及装载间LB中的每一者的操作。轨道控制单元TCU可以由监管控制系统SCS控制。监管控制系统SCS可以由光刻控制装置LACU控制。
检查装置ID可以确定每个晶片的曝光特性、同一晶片的不同层的曝光特性的分布、不同晶片的曝光特性的分布和/或不同批次的曝光特性的分布。根据一些实施例，检查装置ID被示出为被包括在光刻室LC中。在实现方式中，检查装置可以被包括在光刻设备LA中，或者可以是与光刻室LC和光刻设备LA分开的装置。
根据一些实施例，检查装置ID可以包括散射光学系统。当检查装置ID包括散射光学系统时，检查装置ID可以将第一散射光束的强度彼此进行比较，并且可以基于比较结果来测量套刻作为各层之间的一致性。根据一些实施例，检查装置ID可以包括基于图像的光学系统。当检查装置ID包括基于图像的光学系统时，检查装置ID可以将光刻胶图案上的套刻标记的位置与下伏层上的套刻标记进行比较，并且可以基于比较结果来测量套刻。
根据一些实施例，检查装置ID可以在曝光之后立即检查光刻胶材料层。在这方面，光刻胶材料层的曝光部分和非曝光部分的折射率之间的差异可以非常小。因此，光刻胶材料层在显影之前的潜像具有非常低的对比度。根据一些实施例，可以在执行检查之前执行曝光后烘烤，以提高光刻胶材料层的曝光部分和非曝光部分之间的对比度。根据一些实施例，可以在去除光刻胶材料层的曝光部分或非曝光部分之后执行检查。根据一些实施例，可以通过执行诸如蚀刻、灰化和剥离的工艺来将光刻胶材料层中的图案转移到下伏层，然后，可以检查下伏层。
图3是示出了根据示例实施例的用于制造半导体器件的方法中的步骤的流程图。参考图1至图3，在S5中可以在晶片W上形成叠层(例如，图6中的10)。在S10中可以在叠层上设置光刻胶。设置光刻胶可以包括附着力促进工艺和旋涂工艺。可以使用光刻室LC来执行S10。随后，在S30中可以执行对准和曝光工艺。
如上所述，图案化装置MA和晶片W可以彼此对准。曝光工艺可以是部分地改变光刻胶性质以提供设定形状的光刻胶图案的工艺。在这方面，光刻胶可以是当暴露于光时经历光化学反应的材料，并且可以包括正性光刻胶和负性光刻胶。正性光刻胶可能通常不溶于称为抗蚀剂显影液的化学材料中。然而，在正性光刻胶经受曝光工艺之后，正性光刻胶可以改变以可溶于抗蚀剂显影液中。相反，负性光刻胶可能在曝光之前可溶于抗蚀剂显影溶液中。然而，在负性光刻胶经受曝光工艺之后，负性光刻胶可能变得不可溶于抗蚀剂显影溶液中。可以使用诸如光掩模的图案化装置MA来执行光刻胶的选择性曝光。图案化装置MA可以是被诸如铬的不透明材料部分地覆盖的玻璃片材，使得在形成有电路图案的区域中不透明材料被去除。透射穿过图案化装置MA的光可以被投影到光刻胶上，使得一个层的电路图案可以被转移到晶片W上的光刻胶。
在S30之后和在S40之前，可以可选地执行曝光后烘烤工艺。可以使用烘烤板BK来执行曝光后烘烤工艺。曝光后烘烤工艺可以是可选的用于在抗蚀剂膜内引发组分的附加化学反应或扩散的烘烤工艺。
在S40中可以形成光刻胶图案。可以使用显影剂DE来形成光刻胶图案。光刻胶图案的形成被称为显影工艺。显影工艺指去除光刻胶的曝光部分或未曝光部分的工艺。
在S50中可以执行评估。可以使用检查装置ID来执行评估。评估S50可以包括确定叠层是否已经改变的S52以及在S52中确定叠层已经改变时改变配方的S54。当叠层不是根据S5中预设的工艺条件而形成的而是根据改变后的工艺条件而形成的时，在S52中可以确定叠层已经改变。当存在叠层中包括的多个层当中的至少一个层的材料改变的第一变化或用于形成叠层的多个工艺当中的至少一个工艺改变的第二变化时，在S52中可以确定叠层已经改变。当在S52中确定出叠层尚未改变时，可以在不改变配方的情况下执行S60。当第一变化和第二变化不存在时，可以确定叠层尚未改变。评估可以允许在S60中执行的晶片检查配方被优化。
在S60中可以检查晶片W。可以使用检查装置ID来执行检查。当在S52中确定出叠层已经改变时，可以根据在S54中改变的配方检查晶片W。当在S52中确定出叠层尚未改变时，可以根据现有配方检查晶片W。可以检查和测量晶片W上的光刻胶图案的各种特性。这种检查可以是作为在已经执行显影工艺之后并且在执行蚀刻工艺之前执行的检查工艺的ADI(显影后检查)工艺。对晶片W的检查可以包括测量套刻。
在S70中可以评估光刻工艺。对光刻工艺的评估可以包括将套刻值与可接受的临界值进行比较。
当基于对光刻工艺的评估的结果，套刻值低于或等于临界值(G)时，也就是说，当光刻胶图案被可靠地形成时，在S80中可以执行后续工艺。后续工艺可以包括蚀刻、离子注入或沉积工艺。
当基于对光刻工艺的评估的结果，套刻值超过临界值(NG)时，也就是说，当光刻胶图案有缺陷时，可以不执行后续工艺。在S75中可以去除光刻胶图案，然后工艺可以返回到S10，其中在S10中可以再次设置光刻胶。然后，在S30中可以执行对准和曝光工艺，并且在S40中可以形成光刻胶图案。在这方面，S30中的对准和曝光工艺可以取决于对同一晶片执行的检查的结果。因此，可以改善重新执行的光刻工艺的套刻，使得可以改善半导体器件制造工艺的可靠性和良率。
图4是示出了根据示例实施例的晶片的图。图5是示出了图4中的曝光块区域的放大视图。图6是示出了根据示例实施例的用于制造半导体器件的方法的截面图。
参考图4和图5，晶片W可以包括多个曝光块SH。曝光块SH可以是暴露于单次曝光工艺的区域。曝光块SH可以包括一个或更多个芯片区域CHP。芯片区域CHP可以彼此隔离或者可以由划片道区域SL限定。划片道区域SL可以是用于在锯切工艺中将芯片区域CHP分成单独的半导体芯片的分开线。存储器元件、逻辑芯片、测量元件、通信元件、数字信号处理器(DSP)或SOC(片上系统)中的至少一者可以位于芯片区域CHP中。
在实现方式中，对准标记210和第一套刻标记110可以位于划片道区域SL上。在另一示例中，对准标记130和第一套刻标记110中的至少一者可以位于芯片区域CHP中。
对准标记210可以是用于准确地限定光刻的曝光区域的图案。对准标记210可以与曝光块SH的中心相邻。在实现方式中，每个曝光块SH可以包括一个对准标记210。在另一示例中，曝光块SH中的一些均可以包括两个或更多个对准标记210。在再一示例中，曝光块SH中的一些均可以不包括对准标记210。对准标记210可以包括例如参考图2描述的晶片对准标记P1和P2。
第一套刻标记110可以是用于套刻测量的图案。第一套刻标记110可以是用于测量在先前工艺中形成的层与在当前工艺中形成的层之间的一致性的图案。在这方面，各层之间的一致性可以包括例如相邻层之间的对准以及是否发生诸如短路和开路的电路缺陷。在实现方式中，可以以比布置对准标记130的布置密度高的布置密度来布置第一套刻标记110。
参考图6，其中堆叠有多个第一层L1的叠层10可以位于晶片W上。多个第一层L1可以沿着第三方向Z堆叠。第一层L1可以包括第一套刻标记110。第二层L2可以位于叠层10上。光刻胶图案PP可以位于第二层L2上。光刻胶图案PP可以包括第二套刻标记120。第一套刻标记110和第二套刻标记120均可以呈条图案或框图案。
根据一些实施例，第一层L1和第二层L2可以在光学上彼此区分开。在实现方式中，第一层L1可以是导电层并且第二层L2可以是绝缘层。在另一示例中，第一层L1可以是绝缘层并且第二层L2可以是导电层。在再一示例中，第一层L1和第二层L2可以分别是具有不同折射率的绝缘层或具有不同反射率的导电层。根据一些实施例，第一层L1和第二层L2均可以具有单层结构或包括多个层的多层结构。在一些情况下，第二层L2可以包括具有无定形碳的硬掩模层。
可以基于用于形成叠层10的工艺条件来设定作为用于测量套刻的设定信息的配方。工艺条件可以包括例如关于层L1的材料、形成层L1的工艺的信息。当工艺条件已经改变时，使用现有配方来测量套刻可能具有降低的准确性。因此，当工艺条件已经改变时，需要改变配方。然而，在按照每种工艺条件改变配方时存在限制。
特别地，对准工艺(图3中的S30)和套刻测量(图3中的S60)可以灵敏地对叠层10中包括的多个第一层L1中的至少一个第一层的材料已经改变的第一变化或用于形成叠层10的多个工艺中的至少一个工艺已经改变的第二变化做出响应。
当发生第一变化时，检测套刻的性能可能受影响。当发生第二变化时，第一套刻标记110或第二套刻标记120的轮廓可能受影响。因此，在根据一些实施例的用于制造半导体器件的方法中，可以基于套刻检测性能来检测第一变化，并且可以基于第一套刻标记110或第二套刻标记120的轮廓来检测第二变化。在根据一些实施例的用于制造半导体器件的方法中，可以基于第一变化和第二变化的检测结果(图3中的S52)来改变配方(图3中的S54)。因此，可以改善和/或提高套刻测量的准确性。下面将使用图7至图19来对此进行详细的描述。
图7是示出了根据示例实施例的用于制造半导体器件的方法中的步骤的流程图。图3的S52可以包括图7的S511、S512、S513和S514，并且图3的S54可以包括图7的S515和S516。
在根据一些实施例的用于制造半导体器件的方法中，可以按DBO(基于衍射的套刻)测量方案测量套刻。在实现方式中，可以在S60中按DBO测量方案测量套刻。可以使用叠层灵敏度来检测第一变化，并且可以使用第一不对称指数至第四不对称指数来检测第二变化。
参考图6，光30可以被照射到第一套刻标记110和第二套刻标记120，然后，光30可以从第一套刻标记110和第二套刻标记120衍射以生成衍射光束。可以在与晶片W垂直的方向上照射光30。光30的波长可以依据从检查装置(图2中的ID)提供的光而变化。衍射光束32和34可以包括+一阶光束32和-一阶光束34。+一阶光束32可以围绕第一套刻标记110和第二套刻标记120在向右方向(+X方向)上行进，并且-一阶光束34可以围绕第一套刻标记110和第二套刻标记120在向左方向(-X方向)上行进。衍射光束32和34还可以包括例如在与晶片W的上表面垂直的方向上行进的0阶光束。在基于衍射的套刻方案中，可以基于衍射光束32和34来测量套刻。当发生第一变化时，可以在衍射光束32和34的强度差异方面有变化。
参考图6和图7，在已经执行S40之后，在S511中可以计算叠层10的叠层灵敏度。参考图8，水平轴线表示波长，并且垂直轴线表示以任何单位指示的叠层灵敏度。(A)指示当在参考工艺条件下形成叠层10时的基于波长的叠层灵敏度。(B)和(C)均指示在S5之后在S511中测量的叠层灵敏度。叠层灵敏度可以基于衍射光束32的强度与衍射光束34的强度之间的差异。叠层灵敏度可以基于+一阶光束32的强度与-一阶光束34的强度之间的差异。可以基于光30的波长来获得叠层灵敏度。可以基于从检查装置(图2中的ID)照射的光的波长来获得叠层灵敏度。
随后，在S512中可以计算叠层灵敏度的CoD(确定系数)R2。参考图9和图10，可以基于参考工艺条件下的叠层灵敏度(S)与基于波长在S511中测量的叠层灵敏度(B)和(C)之间的比较结果来计算CoD(确定系数)R2。
在一个示例中，图11基于波长示出了基于第一套刻标记110或第二套刻标记120的变形量的位置误差。图12示出了没有变形的第一套刻标记或第二套刻标记的轮廓，并且图13示出了有变形的第一刻标记或第二套刻标记的轮廓。在图11中，作为示例使用NIR(近红外)、FIR(远红外)、绿光Green和红光Red来测量基于变形的位置误差。
参考图11至图13，第一套刻标记110或第二套刻标记120的变形量越大，位置误差越大。在实现方式中，第一套刻标记110或第二套刻标记120可以变形，使得其相对侧壁的高度可以彼此不同。因此，第一套刻标记110或第二套刻标记120可以具有不对称结构。这可以对光的衍射带来不对称效果，因此可能发生位置误差。位置误差可以基于+一阶光束32的强度与-一阶光束34的强度之间的差异。位置误差可以是例如通过从+一阶光束32的强度中减去-一阶光束34的强度而获得的值。不对称指数可以是位置误差的归一化值。
参考图7和图14，在S513中可以计算第一不对称指数至第四不对称指数。第一套刻标记110或第二套刻标记120可以包括用于在第一方向X上测量套刻的第一标记和用于在第二方向Y上测量套刻的第二标记。可以使用光来计算与第一标记相关的不对称指数AI_X_0和与第二标记相关的不对称指数AI_Y_0。可以使用光的90度偏振来计算与第一标记相关的不对称指数AI_Y_0和与第二标记相关的不对称指数AI_Y_90。光可以具有一个波长或者可以具有多个波长。(A)指示当在参考工艺条件下形成叠层10时的第一不对称指数AI_X_0、第二不对称指数AI_X_90、第三不对称指数AI_Y_0和第四不对称指数AI_Y_90。(B)和(C)均指示如在S5之后在S513中计算的第一不对称指数AI_X_0、第二不对称指数AI_X_90、第三不对称指数AI_Y_0和第四不对称指数AI_Y_90。
然后，在S514中可以确定叠层灵敏度的CoD(确定系数)R2是否大于或等于第一临界值V1以及第一不对称指数至第四不对称指数中的每一者与第一参考不对称指数至第四参考不对称指数中的每一者之间的差异是否等于或小于第二临界值V2。当叠层灵敏度的CoD(确定系数)R2大于或等于第一临界值V1并且第一不对称指数至第四不对称指数中的每一者与第一参考不对称指数至第四参考不对称指数中的每一者之间的差异小于或等于第二临界值V2时，可以执行S70。当叠层灵敏度的CoD(确定系数)R2小于第一临界值V1或者第一不对称指数至第四不对称指数中的每一者与第一参考不对称指数至第四参考不对称指数中的每一者之间的差异超过第二临界值V2时，可以执行S515。
在实现方式中，参考图9、图10和图14，可以假定第一临界值V1是0.8并且第二临界值V2是0.2。在这种情况下，关于(B)，叠层灵敏度的CoD(确定系数)R2可以是可以小于第一临界值V1的0.77，并且第一不对称指数0.76与第一参考不对称指数1之间的差异可以是可以超过第二临界值V2的0.24。第二不对称指数0.68与第二参考不对称指数1之间的差异可以是0.32，因此可以超过第二临界值V2。因此，可以执行S515。关于(C)，叠层灵敏度的CoD(确定系数)R2是可以大于第一临界值V1的0.96。第一不对称指数1、第二不对称指数1、第三不对称指数1和第四不对称指数1分别与第一参考不对称指数1.02、第二参考不对称指数1.09、第三参考不对称指数1.04和第四参考不对称指数1.18之间的差异分别是可以比第二临界值V2小的0.02、0.09、0.04和0.18。因此，可以执行S60。
返回参考图7，在S515中可以执行分组。可以例如基于叠层灵敏度的CoD(确定系数)R2以及第一不对称指数至第四不对称指数中的至少一者来执行分组。可以基于第一参考不对称指数至第四参考不对称指数中的每一者与第一不对称指数至第四不对称指数之间的差异来执行分组。在实现方式中，可以基于叠层灵敏度来执行分组。
在实现方式中，可以基于叠层灵敏度的CoD(确定系数)R2来执行分组。根据一些实施例，可以逐批次执行S50。批次可以包括多个晶片。在实现方式中，可以逐个批次地执行分组。可以对每个晶片执行S511至S514，然后，不满足S514的晶片可以基于其叠层灵敏度的CoD(确定系数)R2被分组。根据一些实施例，可以周期性地执行S50。在实现方式中，可以对在一定时间段内提供的每个晶片执行分组。可以对在一定时间段内提供的每个晶片执行S511至S514，然后，不满足S514的晶片可以基于其叠层灵敏度的CoD(确定系数)R2被分组。在实现方式中，具有叠层灵敏度的类似CoD(确定系数)R2的晶片可以被分组到单个组中。
随后，在S516中可以基于在S515中确定的每个组来改变配方。可以基于每个组来优化配方。在实现方式中，配方可以包括关于在S60中使用的用于套刻测量的波长的信息，并且在S516中可以改变用于套刻测量的波长。在实现方式中，在S516中可以优化配方。因此，可以使用在S516中优化以用于在S60中检查晶片的用于套刻测量的波长来测量套刻，因此，可以改善套刻测量的可靠性或准确性。
图15是示出了图6的第一套刻标记和第二套刻标记的图。图16是示出了根据示例实施例的用于制造半导体器件的方法中的步骤的流程图。
在根据一些实施例的用于制造半导体器件的方法中，可以按IBO(基于图像的套刻)测量方案测量套刻。在实现方式中，可以在S60中按IBO测量方案测量套刻。可以使用对比度指数来检测第一变化，并且可以使用基于波长的套刻来检测第二变化。
参考图6和图15，可以形成包括第二套刻标记120的光刻胶图案PP，然后，可以一起获取叠层10的第一套刻标记110和光刻胶图案PP的第二套刻标记120的图像。此方案可以基于第一套刻标记110的位置与第二套刻标记120的位置之间的比较结果来测量套刻。
参考图15和图16，在S40之后，在S521中可以计算对比度指数。对比度指数可以意指基于波长的图像对比度能够被识别的准确程度。对比度指数可以意指第一套刻标记110或第二套刻标记120的边界被识别的准确性。
在S523中可以基于波长来测量套刻并且可以创建基于波长的套刻图表。此时，可以按IBO测量方案测量套刻。
随后，在S524中可以确定对比度指数与参考对比度指数之间的差异是否小于或等于第三临界值V3以及基于波长的套刻图表与基于波长的参考套刻图表之间的差异是否小于或等于第四临界值V4。当在参考工艺条件下形成叠层10时，可以将对比度指数与参考对比度指数进行比较。当在参考工艺条件下形成叠层10时，可以基于波长将套刻图表与参考套刻图表进行比较。在实现方式中，可以将套刻图表的斜率与参考套刻图表的斜率进行比较。因此，可以确定套刻图表的斜率与参考套刻图表的斜率之间的差异是否等于或小于第四临界值V4。在另一示例中，可以将套刻图表的形状与参考套刻图表的形状彼此进行比较，因此，可以确定套刻图表的形状与参考套刻图表的形状之间的差异是否等于或小于第四临界值V4。
当对比度指数与参考对比度指数之间的差异小于或等于第三临界值V3并且基于波长的套刻图表与基于波长的参考套刻图表之间的差异小于或等于第四临界值V4时，可以执行S60。
当对比度指数与参考对比度指数之间的差异超过第三临界值V3时，或者当基于波长的套刻图表与基于波长的参考套刻图表之间的差异超过第四临界值V4时，可以在S525中执行分组。可以例如基于对比度指数和套刻图表中的至少一者来执行分组。可以例如基于对比度指数与参考对比度指数之间的差异来执行分组。可以基于套刻图表与参考套刻图表之间的差异来执行分组。
随后，在S526中可以基于在S525中确定的每个组来改变配方。在实现方式中，配方可以包括关于在S523中使用的用于套刻测量的波长的信息，并且在S526中可以改变用于套刻测量的波长。在实现方式中，在S526中可以优化配方。因此，可以使用如在S526中优化以用于在S60中检查晶片的用于套刻测量的波长来测量套刻，因此可以改善套刻测量的可靠性或准确性。
图17是示出了根据示例实施例的用于制造半导体器件的方法中的步骤的流程图。图18是示出了图17中的S20中包括的步骤的流程图。为了便于描述，将阐述其与如以上参考图1至图16阐述的那些的差异。
参考图17，在S10中可以在晶片上施涂光刻胶，然后在S20中可以执行评估。在执行评估之后，在S30中可以执行对准和曝光工艺。可以使用检查装置(图2中的ID)来执行评估。可以基于评估结果来优化在S30中执行的晶片对准配方。
在根据一些实施例的用于制造半导体器件的方法中，可以使用晶片质量来检测第一变化，并且可以按照每个波长使用对准标记的位置来检测第二变化。
参考图5和图18，在S211中可以计算晶片质量。晶片质量可以意指从对准标记130衍射的衍射光的强度。
在S213中，方法可以按照每个波长识别对准标记130的位置并且基于波长来创建对准标记的位置图表。
随后，在S214中可以确定晶片质量与参考晶片质量之间的差异是否小于或等于第五临界值V5以及基于波长的对准标记的位置图表与基于波长的对准标记的参考位置图表之间的差异是否小于或等于第六临界值V6。当在参考工艺条件下形成叠层10时，可以将晶片质量与参考晶片质量进行比较。可以将基于波长的对准标记的位置图表与其参考位置图表彼此进行比较。在实现方式中，可以将位置图表的斜率与参考位置图表的斜率进行比较，因此可以确定位置图表的斜率与参考位置图表的斜率之间的差异是否等于或小于第五临界值V5。在另一示例中，可以将位置图表的形状与参考位置图表的形状进行比较，因此可以确定位置图表的形状与参考位置图表的形状之间的差异是否等于或小于第六临界值V6。
当晶片质量与参考晶片质量之间的差异小于或等于第五临界值V5，并且位置图表与参考位置图表之间的差异小于或等于第六临界值V6时，可以执行S30。当晶片质量与参考晶片质量之间的差异超过第五临界值V5或者位置图表与参考位置图表之间的差异超过第六临界值V6时，在S215中可以执行分组。例如，可以基于晶片质量和位置图表中的至少一者来执行分组。可以基于晶片质量与参考晶片质量之间的差异来执行分组。可以基于位置图表与参考位置图表之间的差异来执行分组。
随后，在S216中可以基于在S215中确定的每个组来改变配方。在实现方式中，配方可以包括关于在S30中使用的用于对准的波长的信息，并且在S216中可以改变用于对准的波长。在实现方式中，在S216中可以优化对准配方。因此，可以使用来自S216的优化的波长来执行对准，以在S30中执行对准和曝光。用于对准的波长可以被称为测量波长。
图19是示出了根据示例实施例的用于制造半导体器件的方法中的步骤的流程图。为了便于描述，将阐述其与如以上参考图1至图18阐述的那些的差异。
参考图19，在根据一些实施例的用于制造半导体器件的方法中，可以在对准和曝光工艺S30之前执行评估S20，并且可以在晶片检查S60之前执行评估S50。评估S20可以是图17和图18的评估S20，并且评估S50可以是图7的评估S50或图16的评估S50。
通过总结和回顾，半导体工艺可以包括例如在晶片上沉积材料膜的沉积工艺、用于在晶片上限定图案的光刻工艺、蚀刻晶片材料的层的蚀刻工艺、将杂质注入到晶片中的工艺。可以执行这些半导体工艺，使得可以根据设计的布局来形成半导体器件。正在研究各种方案来在每个半导体工艺中并且在执行半导体工艺之后确定性能状态以及缺陷的存在与否。在这些方案当中，高可靠性和高的套刻测量是在半导体器件制造中实现高产品良率的关键因素之一。由于半导体器件小型化和高度集成，正在进行各种研究来改善套刻测量的准确性和可靠性。
将由本公开实现的技术目的是为了提供一种能够优化套刻配方以改善套刻测量的可靠性或准确性的用于制造半导体器件的方法。
根据本公开的目的不限于以上提及的目的。未提及的根据本公开的其他目的和优点可以基于以下描述被理解，并且可以基于根据本公开的实施例被更清楚地理解。此外，将容易地理解，根据本公开的目的和优点可以使用权利要求或其组合中示出的手段来实现。
已经在本文中公开了示例实施例，并且尽管采用了具体术语，但是这些术语仅在通用和描述性意义上被使用和将被解释，而不用于限制的目的。在一些情况下，如从提交本申请时起对本领域普通技术人员而言将清楚的是，除非另外具体地指示，否则结合特定实施例描述的特征、特性和/或要素可以被单独地使用或者与结合其他实施例描述的特征、特性和/或要素相结合地使用。因此，本领域技术人员将理解，在不脱离如所附权利要求所阐述的本发明的精神和范围的情况下，可以做出形式和细节上的各种改变。

Claims (20)

1.一种用于制造半导体器件的方法，所述方法包括：
在晶片上形成叠层，其中，所述叠层包括多个层；
在所述叠层上形成光刻胶图案；
确定所述叠层的所述多个层当中的至少一个层的材料是否已经改变以及用于形成所述叠层的所述多个层的多个工艺当中的至少一个工艺是否已经改变；
在确定出所述至少一个层的材料或所述至少一个工艺已经改变时，改变用于套刻测量的第一波长；以及
使用改变后的用于套刻测量的第一波长来测量套刻。
2.根据权利要求1所述的方法，其中：
所述叠层包括第一套刻标记，
所述光刻胶图案包括第二套刻标记，并且
确定所述至少一个层的材料是否已经改变包括：
基于第二波长来获取叠层灵敏度，所述叠层灵敏度基于衍射光束的强度之间的差异，所述衍射光束是响应于照射到所述第一套刻标记和所述第二套刻标记的光从所述第一套刻标记和所述第二套刻标记衍射而生成的；
将所述叠层灵敏度与参考叠层灵敏度彼此进行比较以获得确定系数；以及
当所述确定系数大于或等于临界值时，确定所述至少一个层的材料已经改变。
3.根据权利要求2所述的方法，其中：
形成所述叠层、形成所述光刻胶图案、确定所述至少一个层的材料是否已经改变以及所述至少一个工艺是否已经改变是对一批次的每个晶片执行的，并且
改变用于套刻测量的所述第一波长包括：
基于所述批次的每个晶片的叠层灵敏度，对所述批次的每个所述晶片进行分组；以及
逐个组地改变用于套刻测量的所述第一波长。
4.根据权利要求2所述的方法，其中：
形成所述叠层、形成所述光刻胶图案、确定所述至少一个层的材料是否已经改变以及所述至少一个工艺是否已经改变是对在预定义时间段内提供的每个所述晶片执行的，并且
改变用于套刻测量的所述第一波长包括：
基于在所述预定义时间段内提供的每个所述晶片的叠层灵敏度，对每个所述晶片进行分组；以及
逐个组地改变用于套刻测量的所述第一波长。
5.根据权利要求1所述的方法，其中：
所述叠层包括第一套刻标记，
所述光刻胶图案包括第二套刻标记，并且
确定所述至少一个工艺是否已经改变包括：
获取衍射光束的强度之间的差异，所述衍射光束是响应于照射到所述第一套刻标记和所述第二套刻标记的光从所述第一套刻标记和所述第二套刻标记衍射而生成的；以及
基于所述衍射光束的强度之间的差异，确定所述至少一个工艺是否已经改变。
6.根据权利要求5所述的方法，其中，所述光包括具有不同波长的第一光和第二光。
7.根据权利要求5所述的方法，其中：
所述第一套刻标记和所述第二套刻标记均包括用于在第一方向上测量套刻的第一标记和用于在第二方向上测量套刻的第二标记，并且
确定所述至少一个工艺是否已经改变还包括：
获取第一衍射光束的强度之间的第一差异，所述第一衍射光束是响应于照射到所述第一标记的第一光从所述第一标记衍射而生成的；
获取第二衍射光束的强度之间的第二差异，所述第二衍射光束是响应于照射到所述第二标记的所述第一光从所述第二标记衍射而生成的；
将所述第一差异与第一参考强度差异进行比较，并且将所述第二差异与第二参考强度差异进行比较；以及
基于比较结果，确定所述至少一个工艺是否已经改变。
8.根据权利要求7所述的方法，其中：
确定所述至少一个工艺是否已经改变还包括：
获取第三衍射光束的强度之间的第三差异，所述第三衍射光束是响应于照射到所述第一标记的第二光从所述第一标记衍射而生成的；
获取第四衍射光束的强度之间的第四差异，所述第四衍射光束是响应于照射到所述第二标记的所述第二光从所述第二标记衍射而生成的；
将所述第三差异与第三参考强度差异进行比较，并且将所述第四差异与第四参考强度差异进行比较；以及
基于比较结果，确定所述至少一个工艺是否已经改变，所述第二光是所述第一光的偏振光。
9.根据权利要求1所述的方法，其中：
所述叠层包括第一套刻标记，
所述光刻胶图案包括第二套刻标记，并且
确定所述至少一个工艺是否已经改变包括：
基于第三波长，获取所述第一套刻标记和所述第二套刻标记中的每一者的图像对比度；
将所述图像对比度与参考图像对比度进行比较，并且基于比较结果来获取确定系数；以及
当所述确定系数大于或等于临界值时，确定所述至少一个工艺已经改变。
10.根据权利要求1所述的方法，其中：
所述叠层包括第一套刻标记，
所述光刻胶图案包括第二套刻标记，并且
确定所述至少一个层的材料是否已经改变包括：
基于第二波长来测量套刻；
创建基于所述第二波长的所述套刻的图表；
将所述图表与参考图表彼此进行比较；以及
基于比较结果，确定所述至少一个层的材料是否已经改变。
11.一种用于制造半导体器件的方法，所述方法包括：
在晶片上形成叠层，其中，所述叠层包括多个层；
在所述叠层上形成光刻胶图案；
确定所述叠层的所述多个层当中的至少一个层的材料是否已经改变以及用于形成所述叠层的所述多个层的多个工艺当中的至少一个工艺是否已经改变；
在确定出所述至少一个层的材料或所述至少一个工艺已经改变时，改变用于对准的第一波长；
使用改变后的用于对准的第一波长来使所述晶片对准；以及
使所述光刻胶图案显影以生成显影后的光刻胶图案。
12.根据权利要求11所述的方法，其中：
所述叠层包括对准标记，并且
确定所述至少一个层的材料是否已经改变包括：
基于第二波长来获取晶片质量，所述晶片质量基于衍射光束的强度之间的差异，所述衍射光束是响应于照射到所述对准标记的光从所述对准标记衍射而生成的；
将所述晶片质量与参考晶片质量彼此进行比较；以及
基于比较结果，确定所述至少一个层的材料是否已经改变。
13.根据权利要求12所述的方法，其中：
形成所述叠层、形成所述光刻胶图案、确定所述至少一个层的材料是否已经改变以及所述至少一个工艺是否已经改变是对一批次的每个晶片执行的，并且
改变用于对准的所述第一波长包括：
基于所述批次的每个所述晶片的晶片质量，对所述批次的每个所述晶片进行分组；以及
逐个组地改变用于对准的所述第一波长。
14.根据权利要求12所述的方法，其中：
形成所述叠层、形成所述光刻胶图案、确定所述至少一个层的材料是否已经改变以及所述至少一个工艺是否已经改变是对在预定义时间段内提供的每个所述晶片执行的，并且
改变用于对准的所述第一波长还包括：
基于在所述预定义时间段内提供的每个所述晶片的晶片质量，对每个所述晶片进行分组；以及
逐个组地改变用于对准的所述第一波长。
15.根据权利要求11所述的方法，其中：
所述叠层包括对准标记，并且
确定所述至少一个层的材料是否已经改变包括：
基于第二波长来识别所述对准标记的位置；
基于所述第二波长来生成所述对准标记的位置的图表；
将所述图表与参考图表彼此进行比较；以及
基于比较结果，确定所述至少一个层的材料是否已经改变。
16.一种用于制造半导体器件的方法，所述方法包括：
在晶片上形成叠层，其中，所述叠层包括多个层；
在所述叠层上形成光刻胶图案；
使所述晶片对准，然后使所述光刻胶图案显影以生成显影后的光刻胶图案；
确定所述叠层的所述多个层中的至少一个层的材料是否已经改变以及用于形成所述叠层的所述多个层的多个工艺当中的至少一个工艺是否已经改变；
在确定出所述至少一个层的材料或所述至少一个工艺已经改变时，改变测量波长；以及
使用改变后的测量波长来使所述晶片对准和/或测量所述显影后的光刻胶图案的套刻。
17.根据权利要求16所述的方法，其中：
形成所述叠层、形成所述光刻胶图案、确定所述至少一个层的材料是否已经改变以及所述至少一个工艺是否已经改变是对一批次的每个晶片执行的，并且
改变所述测量波长包括：
对所述批次的每个所述晶片进行分组；以及
逐个组地改变所述测量波长。
18.根据权利要求16所述的方法，其中：
形成所述叠层、形成所述光刻胶图案、确定所述至少一个层的材料是否已经改变以及所述至少一个工艺是否已经改变是对在预定义时间段内提供的每个所述晶片执行的，并且
改变所述测量波长包括：
对在所述预定义时间段内提供的每个所述晶片进行分组；以及
逐个组地改变所述测量波长。
19.根据权利要求16所述的方法，所述方法还包括：确定所述套刻是否大于或等于临界值。
20.根据权利要求19所述的方法，所述方法还包括：
在确定出所述套刻等于或大于所述临界值时，去除所述显影后的光刻胶图案；以及
在确定出所述套刻小于所述临界值时，使用所述显影后的光刻胶图案来蚀刻所述叠层。
CN202311692230.4A 2022-12-14 2023-12-11 用于制造半导体器件的方法 Pending CN118197905A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0174542 2022-12-14
KR1020220174542A KR20240091530A (ko) 2022-12-14 2022-12-14 반도체 소자 제조 방법

Publications (1)

Publication Number Publication Date
CN118197905A true CN118197905A (zh) 2024-06-14

Family

ID=91391806

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311692230.4A Pending CN118197905A (zh) 2022-12-14 2023-12-11 用于制造半导体器件的方法

Country Status (4)

Country Link
US (1) US20240203796A1 (zh)
KR (1) KR20240091530A (zh)
CN (1) CN118197905A (zh)
TW (1) TW202425087A (zh)

Also Published As

Publication number Publication date
TW202425087A (zh) 2024-06-16
KR20240091530A (ko) 2024-06-21
US20240203796A1 (en) 2024-06-20

Similar Documents

Publication Publication Date Title
US9811003B2 (en) Metrology method and apparatus, substrate, lithographic system and device manufacturing method
JP6084704B2 (ja) ドーズおよびフォーカス決定方法、検査装置、パターニングデバイス、基板、ならびにデバイス製造方法
KR101642033B1 (ko) 메트롤로지 방법 및 장치, 리소그래피 장치, 리소그래피 처리 셀 및 메트롤로지 타겟들을 포함하는 기판
JP6251386B2 (ja) クリティカルディメンション関連特性を決定する方法、検査装置およびデバイス製造方法
TWI616716B (zh) 用於調適圖案化器件之設計的方法
US20110003256A1 (en) Lithographic Apparatus and Device Manufacturing Method
TW201337476A (zh) 角度分辨散射計及檢查方法
KR20200090488A (ko) 반도체 소자 제조 방법
CN110088683B (zh) 用于监测来自量测装置的照射的特性的方法
TWI796535B (zh) 測量圖案化製程之參數的方法、度量衡裝置與目標
CN111007702B (zh) 曝光半导体结构的方法、设备及非暂时性计算机可读介质
TW202004360A (zh) 度量衡方法、裝置及電腦程式
WO2021224009A1 (en) A substrate comprising a target arrangement, and associated at least one patterning device, lithographic method and metrology method
TWI792789B (zh) 量測基板上之目標之方法
US20240203796A1 (en) Method for manufacturing semiconductor device
TWI851032B (zh) 用於量測基板之表面之位置的高度量測感測器、微影設備、度量衡系統及用於判定高度量測感測器之聚焦平面之方法
US11854854B2 (en) Method for calibrating alignment of wafer and lithography system
KR20230136136A (ko) 측정 레시피를 결정하는 방법 및 연계된 메트롤로지방법들 및 장치들
KR20230121053A (ko) 리소그래피 공정을 모니터링하는 방법
TW202318098A (zh) 監測微影程序之方法及其相關設備
CN115698865A (zh) 用于测量光刻过程的参数的目标

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication