CN118157645A - 一种cc电路、电子设备及其供受电控制方法 - Google Patents

Abstract

本发明涉及接口电路技术领域，公开了一种CC电路、电子设备及其供受电控制方法。CC电路包括RES单元、PU单元、PD单元、控制晶体管和保护晶体管。RES单元的一端接地另一端与CC引脚连接，用于提供设备没电时从外部设备取电用的取电下拉电阻。PU单元的一端与内部电源连接，另一端与CC引脚连接。PD单元的一端接地，另一端与CC引脚连接。控制晶体管的源极和漏极串联于VCONN电源和CC引脚之间，栅极通过开关器件接地，开关器件受第三控制信号控制。控制晶体管的栅极连接电压Vnw，电压Vnw跟随内部电源电压和CC电压中更高的电压变化，保护晶体管设置在控制晶体管的后侧。该CC电路，能避免设备没电时，由于CC电压从控制晶体管漏出导致无法取电成功，且无需设置电荷泵。

Description

一种CC电路、电子设备及其供受电控制方法

技术领域

本发明涉及接口电路技术领域，具体涉及一种CC电路、电子设备及其供受电控制方法。

背景技术

目前市场上的电子设备普遍设置有Type-c接口，对于需要支持5A以上电流或者USB3.0以上速率的数据传输及视频输出功能的产品，其Type-c线缆中需要加入E-Marker芯片，即线缆芯片，为线缆的电子标签芯片，存储有线缆长度、支持最大电流和电压、USB信号类型、供应商和产品ID等等信息，以保障大功率电能传输以及高速率数据传输的可靠性和安全性。

E-Marker芯片的供电由VCONN电源提供，当设备作为SOURCE端且CC引脚检测连接到5.1KΩ下拉电阻时，VBUS引脚直接向SINK端设备供电，当CC引脚检测到1KΩ下拉电阻时，CC引脚切换到VCONN电源给E-marker芯片供电。目前，CC引脚与VCONN电源之间的切换采用MOS管P0控制，如图1所示，CC引脚的一端与用于控制通讯的TX&RX单元连接，另一端用于与外部设备连接，保护用的NMOS管设置于CC引脚与TX&RX单元之间，P0设置在N0靠近接口侧的前侧，PU单元和PD单元设置在NO靠近设备内部的TX&RX单元的后侧。为了避免设备没电时，从CC引脚流入的电流从MOS管P0漏掉，导致CC引脚为0而无法被检测，导致设备取电失败。现有的CC接口电路中，将保护用的MOS管N0移动到MOS管P0前，以隔离MOS管P0对CC引脚取电的影响，参照图2所示。但由于NMOS管N0会有阈值损失，经过NMOS管N0的输出电压总会比栅极电压小栅极阈值电压Vth,为了保证VCONN输出达到E-Marker芯片要求，需要在NMOS管N0的栅极增加电荷泵(Charge pump)，而电荷泵的电路复杂，增加研发难度和风险。为此需要设计一种结构简单，且可以避免VCONN电源切换控制影响CC引脚取电失败的CC电路结构。

发明内容

为了克服现有技术的不足，本发明的目的在于提供一种CC电路，无需增加电荷泵，同时也能避免设备没电时CC引脚的电流从VCONN电源切换的控制MOS管漏走而导致取电失败。

为解决上述问题，本发明所采用的技术方案如下：一种CC电路，包括：RES单元，一端接地，另一端与CC引脚连接，受第一控制信号控制，用于在所述第一控制信号的控制下，提供设备没电时从外部设备取电用的取电下拉电阻，当所述第一控制信号为低电平时，所述RES单元提供所述取电下拉电阻；PU单元，一端与内部电源连接，另一端与CC引脚连接，用于提供使设备被认定为SOURCE端的识别上拉电阻；PD单元，一端接地，另一端与CC引脚连接，用于提供使设备被认定为SINK端的识别下拉电阻；控制晶体管，源极和漏极串联于VCONN电源和CC引脚之间，栅极通过开关器件接地，所述开关器件受第三控制信号控制，所述控制晶体管的栅极连接电压Vnw，电压Vnw跟随内部电源电压和CC电压中更高的电压变化；保护晶体管，栅极与第二控制信号连接，源极和漏极串联在所述控制晶体管、所述PD单元和所述PU单元和CC引脚的连接节点之间，所述PD单元和所述PU单元设置在所述保护晶体管的一侧，所述控制晶体管设置在所述保护晶体管的另一侧，所述保护晶体管在所述第二控制信号的控制下，控制CC引脚与所述PD单元及所述PU单元连通。

相比现有技术，本发明的有益效果在于：用于控制VCONN电源与CC引脚之间切换的控制晶体管设置于保护晶体管之前，VCONN电源输出至CC引脚时不经过保护晶体管，不会受保护晶体管的阈值损失影响，避免增设电荷泵电路。同时控制晶体管的栅极连接Vnw电压，并通过开关器件接地，由于Vnw电压随CC引脚电压和内部电源电压更高的电压变化，当设备作为SINK端且没电时，Vnw电压等于CC引脚电压，控制晶体管会截止，可以避免设备取电时CC引脚电压从控制晶体管漏出导致CC引脚的电压无法被检测而取电失败，当设备取电成功后，也可以通过第三控制信号控制开关器件间接控制控制晶体管的导通或截止，实现CC引脚与VCONN电源的切换。

上述的CC电路，还包括Vnw产生电路，所述Vnw产生电路的第一输入端与CC引脚连接，第二输入端与内部电源连接，输出端生成所述电压Vnw与所述控制晶体管的栅极连接，所述Vnw产生电路的输出端与所述Vnw产生电路的第一输入端和第二输入端中输入电压更高的一端连通。

上述的CC电路，所述控制晶体管为PMOS管，PMOS管P1的栅极通过电阻R2与所述Vnw产生电路的输出端连接，PMOS管P1的栅极通过开关器件接地，PMOS管P1的源极与VCONN电源连接，PMOS管P1的漏极与CC引脚连接。

上述的CC电路，所述开关器件为NMOS管N2，NMOS管N2的漏极与PMOS管P1的栅极连接，NMOS管N2的源极接地，NMOS管N2的栅极与所述第三控制信号连接。

上述的CC电路，所述Vnw产生电路包括PMOS管P2和PMOS管P3，PMOS管P2的源极与内部电源连接，PMOS管P2的栅极与CC引脚连接，PMOS管P2的漏极与PMOS管P3的漏极连接，PMOS管P3的栅极与内部电源连接，PMOS管P3的源极与CC引脚连接，PMOS管P2的漏极和PMOS管P3的漏极之间的连接节点作为所述Vnw产生电路的输出端与所述控制晶体管的栅极连接。

上述的CC电路，PMOS管P2的栅极和PMOS管P3的源极之间的连接节点通过电阻R1与CC引脚连接。

上述的CC电路，所述保护晶体管为NMOS管。

一种电子设备，包括Type-c接口及接口控制电路，所述接口控制电路包括上述的CC电路和接口控制器，所述接口控制器与所述CC电路的RES单元、PU单元、PD单元、控制晶体管和保护晶体管均连接。

一种上述的电子设备的供受电控制方法，其特征在于，包括如下步骤：

S1：若设备内部电源无电，RES单元工作，向外部设备提供取电下拉电阻，作为SINK端从外部设备取电，待CC引脚电压稳定到一定值后，进入步骤S2；若设备内部电源有电，则直接进入步骤S2；

S2：接口控制器根据本设备作为Source端还是Sink端，通过第一控制信号、第二控制信号和第三控制信号分别控制RES单元、保护晶体管和控制晶体管工作或关闭，并控制PU单元和PD单元工作或关闭。

上述电子设备的供受电控制方法，其特征在于，所述步骤S2包括：

S2.1：若本设备作为SOURCE端，先使第一控制信号和第二控制信号为高电平，使第三控制信号为低电平，关闭PD单元，打开PU单元，向外部设备提供识别上拉电阻，检测外部设备；

S2.2：若本设备作为SOURCE端，CC引脚检测到5.1KΩ外部下拉电阻，则通过VBUS引脚向外部设备供电；

S2.3：若本设备作为SOURCE端，CC引脚检测到1KΩ外部下拉电阻，则将第三控制信号变为高电平，并关闭PU单元，VCONN电源向CC引脚输出，为线缆芯片供电；

S2.4：若本设备作为SINK端，使第一控制信号和第二控制信号为高电平，使第三控制信号为低电平，打开PD单元，关闭PU单元。

下面结合附图和具体实施方式对本发明作进一步详细说明。

附图说明

图1为传统的CC电路的原理图；

图2为现有的改进后的传统的CC电路的原理图；

图3为本发明实施例的CC电路的原理图；

图4为本发明实施例的CC电路中VCN_SW单元的电路原理图。

具体实施方式

下面详细描述本发明的实施例，参照图3和图4，本发明的实施例提供了一种CC电路，包括RES单元，PU单元、PD单元、VCN_SW单元和保护晶体管。RES单元的一端接地，另一端与CC引脚连接，受第一控制信号ctrl1控制，用于在第一控制信号ctrl1的控制下，用于在设备自身无电时，提供从外部设备取电用的取电下拉电阻，当第一控制信号ctrl1为低电平时，RES单元提供取电下拉电阻至CC引脚。PU单元的两端分别与内部电源提供的工作电压VDDA和CC引脚连接，用于设备作为SOURCE端时提供上拉电阻Rp给连接的外部设备。PD单元的两端分别与地和CC引脚连接，用于设备作为SINK端时提供下拉电阻Rd给连接的外部设备。VCN_SW单元用于控制CC引脚与VCONN电源连接，以向线缆中的E-Marker芯片供电。VCN_SW单元包括控制晶体管和开关器件，控制晶体管的源极和漏极串联于CC引脚和VCONN电源之间，栅极一方面与电压Vnw连接，另一方面通过开关器件接地。其中电压Vnw的电压值跟随工作电压VDDA和CC引脚上的电压中电位更高的一个电压变化，开关器件的通断受第三控制信号ctrl3控制。保护晶体管的栅极与第二控制信号ctrl2连接，源极和漏极串联在PD单元和PU单元与CC引脚连接的连接节点，以及VCN_SW单元与CC引脚的连接节点之间，即控制晶体管设置在保护晶体管的一侧，PU单元和PD单元设置在控制晶体管的另一侧，控制晶体管导通后，VCONN电源输出的电能可以不经过保护晶体管直接从CC引脚输出至连接的线缆，给线缆中的E-Marker供电。保护晶体管在第二控制信号ctrl2的控制下控制PU单元、PD单元与CC引脚之间的通断。

本发明实施例的CC电路，当设备内部没电时，跟外部的SOURCE设备端连接，给设备内部充电。此时由于设备内部所有节点都是低电位，第一控制信号ctrl1、第二控制信号ctrl2和第三控制信号ctrl3均为0，RES单元工作，提供取电下拉电阻给外部的SOURCE设备端，使本设备可以被外部设备识别并从外部设备中取电。电压VDDA为0，CC引脚相对电压VDDA是高电位，Vnw随着CC引脚电压变化，Vnw＝CC，控制晶体管的栅极电压Vgate＝CC，控制晶体管截止，VCN_SW单元关断，CC电流仅能从RES模块走，不会通过其他通道漏掉，CC引脚的电压会稳定到一定值，被外部连接设备检测到，从而VBUS上电成功，成功从外部设备取电。且上电后，由于VCN_SW单元设置在保护晶体管的前侧，VCONN电源输出的电流不会经过保护晶体管，不会受保护晶体管的阈值损失影响。CC引脚通讯时的电压一般低于1.2V，所以保护晶体管的栅极电压不需要很高，不需要增加电荷泵电路，即可保证对E-Marker芯片的供电，从而降低了电路结构的复杂程度，降低研发设计成本及风险。

可以理解的是，为了便于实现设备没电时，即第一控制信号ctrl1＝0时，RES单元向CC引脚提供取电下拉电阻，RES单元可以由取电下拉电阻和PMOS管组成，PMOS管的源极和漏极串联于取电下拉电阻和CC引脚之间，栅极与第一控制信号ctrl1连接。PMOS管可以由其他低电位时常通的可控开关器件替代。

参照图3，可以理解的是，保护晶体管宜采用耐压能力较高的NMOS管N1。RES单元、PU单元和PD单元一般由电阻和可控的开关器件组成，其具体结构为本领域内的公知常识，在此不做赘述。

参照图4，由于PMOS管导通需要的栅极电压较低，可以轻易的实现无损失传输，所以在本实施例中，控制晶体管采用PMOS管P1实现。PMOS管P1的源极与VCONN电源连接，漏极与CC引脚连接，栅极通过限流用的电阻R2与电压Vnw连接。开关器件采用NMOS管N2，PMOS管P1的栅极与NMOS管N2的漏极连接，NMOS管N2的源极接地，NMOS管N2的栅极与第三控制信号ctrl3连接。电阻R2的阻值一般在500KΩ左右，具体阻值根据实际需要设置。PMOS管P1宜采用n-well工艺，PMOS管P1的n-well与电压Vnw连接，如果CC引脚上有突变的高电平，由于Vnw会随着CC引脚电压变化，可以提高PMOS管P1的耐压能力，不易被高压损坏。

参照图4，电压Vnw由Vnw产生电路产生，Vnw产生电路的第一输入端与CC引脚连接，第二输入端与内部电源连接，输出端与PMOS管P1的栅极连接，输出端选择与第一输入端和第二输入端中电位更高的一端连通。Vnw产生电路可以为选通电位更高一端的选通器，在本实施例中，Vnw产生电路由两个PMOS管P2和P3组成。PMOS管P2的源极与内部电源连接，PMOS管P2的栅极与CC引脚连接，PMOS管P2的漏极与PMOS管P3的漏极连接。PMOS管P3的栅极与内部电源连接，PMOS管P3的源极与CC引脚连接，PMOS管P2的漏极和PMOS管P3的漏极之间的连接节点作为Vnw产生电路的输出端与PMOS管P1的栅极连接。当电压VDDA高于CC引脚的电压时，PMOS管P2导通，PMOS管P3截止，使Vnw＝VDDA；当CC引脚的电压高于电压VDDA时，PMOS管P2截止，PMOS管P3导通，使Vnw＝CC。参照图4，在本实施例中，PMOS管P2的栅极和PMOS管P3的源极之间的连接节点通过用于限流的电阻R1与CC引脚连接，电阻R1的阻值大约为100Ω，具体阻值根据实际需要设置。

本发明实施例的电子设备，包括但不限于手机、数码相机以及电脑等，包括Type-c接口及接口控制电路，接口控制电路包括上述的CC电路及接口控制器，接口控制器与CC电路中的RES单元、PU单元、PD单元、控制晶体管和保护晶体管连接，提供第一控制信号ctrl1、第二控制信号ctrl2和第三控制信号ctrl3，并控制PU单元和PD单元工作。可以理解的是，由于Type-c接口支持正反插，有两个CC引脚，所以包括两组上述的CC电路。

本发明实施例的电子设备，与外部设备连接时，其供受电过程如下：

S1：若设备内部电源无电，RES单元工作，向外部设备提供取电下拉电阻，作为SINK端从外部设备取电，待CC引脚电压稳定到一定值后，进入步骤S2；若设备内部电源有电，则直接进入步骤S2；

S2：接口控制器根据本设备作为SOURCE端还是SINK端，通过第一控制信号、第二控制信号和第三控制信号分别控制RES单元、保护晶体管和控制晶体管工作或关闭，并控制PU单元和PD单元工作或关闭。

在本实施例中，RES单元也采用PMOS管控制。具体的，当设备没电时，外部设备给本设备先进行充电。由于终端没电，内部节点都是低电位，第一控制信号ctrl1＝0，RES单元工作使外部设备可以检测到取电下拉电阻。第二控制信号ctrl2＝0，第三控制信号ctrl3＝0,使NMOS管N1和N2均截止，Vnw＝CC使PMOS管P1截止，保证CC引脚电压不从PMOS管P1处漏掉，可以被外部设备检测到，从而VBUS上电成功，取电成功。

设备从没电到取电完毕后，或设备本身内部有电时，CC电路可受控制信号控制。若本设备被设置为SOURCE端，先使第一控制信号ctrl1和第二控制信号ctrl2均为1，关闭RES单元，并使NMOS管N1导通。同时保持第三控制信号ctrl3＝0，此时Vnw＝VDDA，PMOS管P1仍然保持截止，VCN_SW单元关闭。关闭PD单元并打开PU单元给外部设备提供上拉电阻，检测外部设备连接。若外部设备连接的是5.1KΩ下拉电阻，则CC引脚可以进行通讯，按外部设备需求通过VBUS引脚给外部供电。若检测到外部设备连接的是1KΩ下拉电阻，则关掉PU单元，同时令第三控制信号ctrl3＝1，使NMOS管N2导通。由于电阻R2的阻值远大于NMOS管N2的导通电阻，所以PMOS管P1的栅极电压被下拉接近0，PMOS管P1导通，使VCONN电源可以通过CC引脚输出至电缆的E-Marker芯片。

若本设备被设置为SINK端，则使第一控制信号ctrl1＝1，使RES单元关闭，使第二控制信号ctrl2＝1，并使第三控制信号ctrl3＝0，使NMOS管N1导通，并维持PMOS管P1截止，关掉PU单元，打开PD单元向外部设备提供下拉电阻，从外部SOURCE设备获得持续的VBUS供电。

需要注意的是，在本发明的描述中，如有涉及到方位描述，例如上、下、前、后、左、右等指示的方位或位置关系的，均为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造或操作，不能理解为对本发明的限制。

在本发明的描述中，若干的含义是一个或者多个，多个的含义是两个及两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一或第二等的，只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。

本发明的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。

上述实施方式仅为本发明的优选实施方式，不能以此来限定本发明保护的范围，本领域的技术人员在本发明的基础上所做的任何非实质性的变化及替换均属于本发明所要求保护的范围。

Claims (10)

1.一种CC电路，其特征在于，包括：

RES单元，一端接地，另一端与CC引脚连接，受第一控制信号控制，用于在所述第一控制信号的控制下，提供设备没电时从外部设备取电用的取电下拉电阻，当所述第一控制信号为低电平时，所述RES单元提供所述取电下拉电阻；

PU单元，一端与内部电源连接，另一端与CC引脚连接，用于提供使设备被认定为SOURCE端的识别上拉电阻；

PD单元，一端接地，另一端与CC引脚连接，用于提供使设备被认定为SINK端的识别下拉电阻；

控制晶体管，源极和漏极串联于VCONN电源和CC引脚之间，栅极通过开关器件接地，所述开关器件受第三控制信号控制，所述控制晶体管的栅极连接电压Vnw，电压Vnw跟随内部电源电压和CC电压中更高的电压变化；

保护晶体管，栅极与第二控制信号连接，源极和漏极串联在所述控制晶体管、所述PD单元和所述PU单元和CC引脚的连接节点之间，所述PD单元和所述PU单元设置在所述保护晶体管的一侧，所述控制晶体管设置在所述保护晶体管的另一侧，所述保护晶体管在所述第二控制信号的控制下，控制CC引脚与所述PD单元及所述PU单元连通。

2.根据权利要求1所述的CC电路，其特征在于，还包括Vnw产生电路，所述Vnw产生电路的第一输入端与CC引脚连接，第二输入端与内部电源连接，输出端生成所述电压Vnw与所述控制晶体管的栅极连接，所述Vnw产生电路的输出端与所述Vnw产生电路的第一输入端和第二输入端中输入电压更高的一端连通。

3.根据权利要求2所述的CC电路，其特征在于，所述控制晶体管为PMOS管，PMOS管P1的栅极通过电阻R2与所述Vnw产生电路的输出端连接，PMOS管P1的栅极通过开关器件接地，PMOS管P1的源极与VCONN电源连接，PMOS管P1的漏极与CC引脚连接。

4.根据权利要求1所述的CC电路，其特征在于，所述开关器件为NMOS管N2，NMOS管N2的漏极与PMOS管P1的栅极连接，NMOS管N2的源极接地，NMOS管N2的栅极与所述第三控制信号连接。

5.根据权利要求2所述的CC电路，其特征在于，所述Vnw产生电路包括PMOS管P2和PMOS管P3，PMOS管P2的源极与内部电源连接，PMOS管P2的栅极与CC引脚连接，PMOS管P2的漏极与PMOS管P3的漏极连接，PMOS管P3的栅极与内部电源连接，PMOS管P3的源极与CC引脚连接，PMOS管P2的漏极和PMOS管P3的漏极之间的连接节点作为所述Vnw产生电路的输出端与所述控制晶体管的栅极连接。

6.根据权利要求5所述的CC电路，其特征在于，PMOS管P2的栅极和PMOS管P3的源极之间的连接节点通过电阻R1与CC引脚连接。

7.根据权利要求1所述的CC电路，其特征在于，所述保护晶体管为NMOS管。

8.一种电子设备，其特征在于，包括Type-c接口及接口控制电路，所述接口控制电路包括根据权利要求1至7任一项所述的CC电路和接口控制器，所述接口控制器与所述CC电路的RES单元、PU单元、PD单元、控制晶体管和保护晶体管均连接。

9.一种根据权利要求8所述的电子设备的供受电控制方法，其特征在于，包括如下步骤：

S1：若设备内部电源无电，RES单元工作，向外部设备提供取电下拉电阻，作为SINK端从外部设备取电，待CC引脚电压稳定到一定值后，进入步骤S2；若设备内部电源有电，则直接进入步骤S2；

S2：接口控制器根据本设备作为Source端还是Sink端，通过第一控制信号、第二控制信号和第三控制信号分别控制RES单元、保护晶体管和控制晶体管工作或关闭，并控制PU单元和PD单元工作或关闭。

10.根据权利要求9所述的电子设备的供受电控制方法，其特征在于，所述步骤S2包括：

S2.1：若本设备作为SOURCE端，先使第一控制信号和第二控制信号为高电平，使第三控制信号为低电平，关闭PD单元，打开PU单元，向外部设备提供识别上拉电阻，检测外部设备；

S2.2：若本设备作为SOURCE端，CC引脚检测到5.1KΩ外部下拉电阻，则通过VBUS引脚向外部设备供电；

S2.3：若本设备作为SOURCE端，CC引脚检测到1KΩ外部下拉电阻，则将第三控制信号变为高电平，并关闭PU单元，VCONN电源向CC引脚输出，为线缆芯片供电；

S2.4：若本设备作为SINK端，使第一控制信号和第二控制信号为高电平，使第三控制信号为低电平，打开PD单元，关闭PU单元。