CN118153519B - 基于自适应ldg方法的集成电路互连线寄生电容提取方法 - Google Patents

基于自适应ldg方法的集成电路互连线寄生电容提取方法 Download PDF

Info

Publication number
CN118153519B
CN118153519B CN202410576189.2A CN202410576189A CN118153519B CN 118153519 B CN118153519 B CN 118153519B CN 202410576189 A CN202410576189 A CN 202410576189A CN 118153519 B CN118153519 B CN 118153519B
Authority
CN
China
Prior art keywords
grid
conductor
adaptive
capacitance
self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202410576189.2A
Other languages
English (en)
Other versions
CN118153519A (zh
Inventor
邵如梦
朱洪强
蔡志匡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University of Posts and Telecommunications
Original Assignee
Nanjing University of Posts and Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University of Posts and Telecommunications filed Critical Nanjing University of Posts and Telecommunications
Priority to CN202410576189.2A priority Critical patent/CN118153519B/zh
Publication of CN118153519A publication Critical patent/CN118153519A/zh
Application granted granted Critical
Publication of CN118153519B publication Critical patent/CN118153519B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种基于自适应LDG方法的集成电路互连线寄生电容提取方法,该方法主要分为两个部分。第一部分是在计算区域中进行渐变的初始网格剖分,靠近导体的区域采用密网格,远离导体的区域采用粗网格,降低初始网格规模。第二部分是在网格自适应算法框架下循环求解电势函数满足的拉普拉斯方程并计算出寄生电容,直到电容值满足给定要求。每次循环中,通过判断电容值是否满足要求,决定结束计算还是继续加密网格。当电容值不满足要求时,根据后验误差估计对网格进行精准加密,生成新的自适应网格,进入下一次循环。本发明基于后验误差估计生成自适应网格,提高集成电路互连线寄生电容提取的精度,降低计算存储和时间。

Description

基于自适应LDG方法的集成电路互连线寄生电容提取方法
技术领域
本发明属于集成电路设计领域,尤其涉及一种基于自适应LDG方法的集成电路互连线寄生电容提取方法。
背景技术
半导体行业在近些年持续保持高速发展,芯片制程越来越小使得互连在芯片中的比例迅速增加。由于互连的复杂性和集成度越来越高,信号完整性问题(如电磁耦合引起的串扰噪声和延迟偏差)变得越来越严重。互连延迟和寄生效应已成为芯片设计中必须考虑的因素。如何准确快速地进行寄生参数的提取对于保证芯片设计满足严苛的功耗、性能、面积等指标要求,缩短芯片设计周期变得至关重要。因此,互连线的寄生参数提取一直是学术界的研究热点与难点,更为先进的高性能求解器亟待开发,以满足当前及未来的芯片设计需求。
目前用来提取互连线电容的数值方法主要分为确定型方法和随机型方法两类。其中确定型方法主要有有限差分、有限元、边界元等方法。随机型方法主要有随机游走等方法。随机型方法算法简单,但一般收敛速度较慢,而且易受随机噪声的影响。而确定型方法的算法一般更加复杂,但可以实现高阶收敛。其中,有限差分方法一般对计算区域和网格剖分的要求较为严苛,且高阶方法会造成计算模板变宽,给边界条件的处理带来麻烦。传统的有限元方法能适用各种计算区域,但通常采用连续的基函数,因此对计算网格有一定的要求,特别是对带有悬点的非协调网格并不友好。
发明内容
发明目的:本发明的目的在于提供一种基于自适应LDG方法的集成电路互连线寄生电容提取方法,区别于传统的连续有限元方法,局部间断Galerkin(LDG)方法采用间断的基函数,数值解在跨过单元边界时是间断的,因此具有适用于各种网格(包括曲边网格、含有悬点的网格等)、适合做网格自适应和单元多项式次数自适应、容易实现高阶精度、并行效率高等众多优点。本发明针对互连线电容提取问题,使用LDG方法数值求解电势满足的拉普拉斯方程,再用电势计算出电容,可用于任意结构导体间的分布电容提取。得益于LDG方法的众多优点,该方法具有高阶精度,能适用各种计算区域和网格剖分,并通过网格自适应方法减少求解时间,提高求解精度。
技术方案:本发明的一种基于自适应LDG方法的集成电路互连线寄生电容提取方法,包括如下步骤:
步骤1:对集成电路版图进行渐变的初始矩形网格剖分,得到越靠近导体区域网格越稠密,越远离导体区域网格越稀疏的渐变网格形态,即渐变初始网格;
步骤2:进入循环,在集成电路版图内部,电势 和位置的关系满足拉普拉斯方程:,基于渐变初始网格通过后验误差估计得到自适应网格,通过边界处理,在自适应网格上用局部间断有限元法将拉普拉斯方程离散,得到该方程的局部间断有限元格式,进而得到形如的线性方程组,其中为稀疏矩阵,为电势函数自由度向量,为常数向量,求解该方程组得到的值,然后根据得到电场强函数自由度向量
步骤3:通过高斯定理方程求出自适应网格下导体的电荷;
步骤4:根据自适应网格下导体电荷与电容的关系,求出当前自适应网格下导体的电容和耦合电容;
步骤5:判断求出的导体电容值是否满足停止准则,如果满足停止准则,跳出循环,以最后一套自适应网格下求出的主导体的电容和耦合电容作为最终结果,否则,进入步骤6;
步骤6:根据后验误差估计求出每个计算单元的局部误差和整个计算区域的全局误差;
步骤7:根据加密准则标记出需要加密的计算单元;
步骤8:加密被标记的计算单元,得到一套新的自适应网格,回到步骤2进入循环。
进一步的,步骤1具体为:设置最小网格尺寸,最小网格划分次数,网格渐变倍数,以导体边界为起始边,向起始边两侧划分次最小网格尺寸的网格,然后逐渐增大网格尺寸以尺寸继续划分,从1开始,每划分一次,加1。
进一步的,步骤2具体为:拉普拉斯方程转化为局部间断有限元格式的具体方法为:
引入辅助变量,将拉普拉斯方程改写为一阶线性方程组, ,然后分别乘上任意一个测试函数
并在每个单元K上分部积分,用数值解替代,由于在单元边界上没有定义, 所以在单元边界上需要替换成数值流通量,最终得到局部间断有限元弱形式:
其中是计算区域,是给定区域的一个网格剖分,表示单元上次数最多为的多项式空间,的单位外法向量; 数值流通量的定义如下:
均值和跳量定义如下:
其中上标表示的含义为:假设中两个相邻的单元,设是边上的任意一点,是该点对应的单位外法向量,分别是在单元内部对应点的迹;辅助参数满足,其中是一个具有非零分量的任意固定向量;
由于不依赖于, 所以可通过局部间断有限元弱形式第一个式中的进行局部表示,代入局部间断有限元弱形式第二个式后,将从第二个式中消除,从而得到作为唯一未知量的一个线性方程组形如,这个方程组是一个线性稀疏方程组,适合使用迭代方法进行求解,使用GMRES方法求解该线性方程组,就可得到电势的数值解,将代入局部间断有限元弱形式第一个式中就可得到
进一步的,步骤3具体为:根据高斯定理方程:
求出导体的电荷,其中为电场强度矢量, 为围绕该导体区域的封闭曲面,称为高斯面;介质的介电常数,其中F/m为真空的介电常数, 为该介质与真空的相对介电系数。
进一步的,步骤4具体为:在求解互连线电容时, 存在一个目标导体为主导体,其余导体为副导体;假定主导体电势为1伏特,副导体电势为0伏特,对于一个导体系统,当第个导体为主导体时,此时主导体的总电容值以及它与任意副导体之间的互电容都可用电荷来求得:
进一步的,步骤5具体为:停止准则为计算当前自适应网格和上一套自适应网格得到的导体电容相对误差的最大值,若该值小于给定阈值,则结束计算;否则,继续执行步骤6。
进一步的,步骤6具体为:根据后验误差估计求解每个计算单元的局部误差和整个计算区域的全局误差的具体方法为:
;其中,是整个计算区域的全局误差,是计算单元K的局部误差,是多项式次数,是Dirichlet边界条件,
进一步的,步骤7具体为:根据加密准则标记出需要加密的计算单元的具体方法为:将每个计算单元的局部误差从大到小排序,,求出满足不等式最小的值,其中为常数,将单元标记为需要加密的单元。
进一步的,步骤8具体为:加密被标记的计算单元的具体方法为:连接计算单元对边中点,将被标记单元一分为四,变成四个大小相同的小单元,加密完成后得到一套新的自适应网格。
有益效果:与现有技术相比,本发明具有如下显著优点:
(1)本发明提出的集成电路电容提取方法能实现任意阶精度,并且在编程实现时高阶方法和低阶方法具有一致性,克服了其它提取方法随着阶数增高,编程实现难度加大的缺点。
(2)本发明提出的集成电路电容提取方法适用于各种求解区域、网格剖分和加密策略,包括含有悬点的网格和曲边单元网格,突破了其它提取方法在这些方面的限制条件,适用范围更广。
(3)本发明提出的集成电路电容提取方法使用基于后验误差估计的自适应LDG方法,相比没有引入网格自适应技术的LDG方法,加密位置更加精准,能有效提高计算效率。
(4)本发明提出的集成电路电容提取方法直接选取导体边界作为高斯面计算电容,避免了传统方法高斯面穿过不规则网格时带来的复杂性,数值求解更加简单高效。
附图说明
图1是本发明的算法流程图。
图2是三角形网格示意图。
图3是矩形网格示意图。
图4是矩形自适应网格示意图。
图5是测试问题的电容结果对比图。
具体实施方式
为了使本技术领域的人员更好地理解本发明实施例的方案,下面结合附图和实施方式对本发明实施例作进一步的详细说明。
本发明公开基于自适应LDG方法(自适应局部间断Galerkin方法)的集成电路互连线寄生电容的提取方法,属于计算、推算或计数的技术领域。该方法主要分为两个部分。
第一部分是对计算区域进行一种渐变的初始网格剖分,在导体附近采用密网格,越是远离导体的区域采用越粗的网格,从而降低初始网格的规模。
第二部分是在网格自适应算法的框架下循环求解电势函数满足的拉普拉斯方程并计算出寄生电容,直到电容值满足给定要求为止。在第二部分的每一次循环中,该方法首先在当前自适应网格上对方程使用局部间断有限元方法进行离散,配合恰当的边界条件处理,得到一个关于电势函数自由度的稀疏线性方程组并求解该线性方程组得到电势的近似解;随后由电势近似解计算出电场强度的近似解,用高斯定理方程采用数值积分求得导体电荷,并根据导体电容与电荷的关系求出主导体的总电容和耦合电容;最后根据电容值是否满足要求决定是结束计算还是继续加密网格进行计算。当电容值不满足要求时,根据后验误差估计求出每个单元的局部误差和整个计算区域的全局误差,按照加密准则标记出需要加密的单元,通过连接被标记单元的对边中点将每个被标记单元加密为四个新的计算单元,从而得到新的自适应网格,进入下一次循环。
本发明基于后验误差估计生成自适应网格,网格加密位置精准,从而提高集成电路互连线寄生电容提取的精度,并且降低计算存储和时间。
如图1所示的,一种基于自适应LDG方法的集成电路互连线寄生电容的提取方法,具体步骤如下。
S1:设定计算区域并进行初始网格剖分。
根据集成电路版图设定相应的计算求解区域,并对做网格剖分得到初始网格。由于LDG离散方法不要求数值解在单元之间的连续性,因此可以根据需要采用各种网格剖分,例如常见的三角形网格、矩形网格,或者多边形网格、曲边网格等,并且允许网格带有悬点。以一个含三个导体的简单电路版图为例,图2给出了一个Gmsh软件生成的三角形网格在导体附近的网格图,图3给出了一个按一定规则生成的矩形渐变网格在导体附近的网格图。
S2:使用LDG方法在当前网格上求解电势:引入辅助变量将拉普拉斯方程改写为一阶线性方程组,使用LDG格式对方程组进行离散,得到关于电势自由度向量的线性方程组,使用广义最小残差法(GMRES)求解得到电势近似解。
对于拉普拉斯方程
是Dirichlet边界条件,引入辅助变量
将式(1)改写为一阶线性方程组
选择逼近函数空间为:
其中表示单元上次数最多为的多项式空间。
对式(3)和式(4)分别乘上任意一个测试函数,并在每个单元K上分部积分,用数值解替代精确解。在单元边界上,没有定义,替换成相应的数值流通量,从而得到LDG格式的弱形式:求,对任意以及任意单元K,满足
其中的单位外法向量。数值流通量的定义如下:
均值和跳量定义如下:
这里的上标表示的含义为:假设中两个相邻的单元,设是边上的任意一点,就是该点对应的单位外法向量,分别是在单元内部对应点的迹。辅助参数满足,其中是一个具有非零分量的任意固定向量。
因为不依赖于, 所以可以通过(7)式中的进行局部表示,代入(8)式后,可以将从(8)式中消除,从而得到作为唯一未知量的一个线性方程组
其中在所有单元上的自由度向量,C为稀疏的系数矩阵。最后使用GMRES方法求解这个线性方程组, 就可以得到电势分布函数的数值解。S3:计算导体电容:根据,用电势近似解求出电场强度近似解;选取导体边界为高斯面,利用高斯定理方程求出电荷,再根据电荷计算导体电容。
S4:计算当前网格与上一套网格得到的导体电容相对误差的最大值。若该值小于给定阈值,结束计算;否则,继续S5步骤。
S5:计算后验误差,根据加密策略标记需要加密的单元并进行加密,从而生成一套新的自适应网格,转到S2步骤。
具体地,计算单元K上的局部误差
全局误差。这里,k是多项式次数,表示单元K的直径,
对于单元加密策略,由于LDG方法适用各种网格,因此也支持各种加密方式。例如,对于矩形单元,可以将它加密成个小矩形单元;对于三角形单元,可以沿最长边中线将它加密成两个三角形单元,或者连接各边中点将它加密成四个三角形单元。图4给出了矩形自适应网格的一个例子。
为展示本发明相对于其它方法的优势,使用一个包含三个导体的电路版图来进行对比测试。该算例的介质为的矩形区域,介质中的三个矩形导体长度均为0.32, 宽度均为0.7,位置如图3所示。以矩形网格为例,加密采用将一个矩形单元等分为四个矩形单元的做法。为了进行对比,使用如下不同的方法求出电容值:
LDG1-U:采用一致加密网格,基于一次LDG方法提取电容。
LDG1-A:采用自适应加密网格,基于一次LDG方法提取电容。
LDG2-A:采用自适应加密网格,基于二次LDG方法提取电容。
FEM1-A:采用自适应加密网格(三角单元),基于一次有限元方法提取电容。
图5画出了这些方法计算得到的电容误差最大值与自由度之间的关系,其中电容参考解由FEM1-A在一套极密网格上的求解结果给出。
测试1:对比自适应网格和一致加密网格。曲线LDG1-A在曲线LDG1-U的下方,即在相同误差的情况下,自适应网格上的LDG方法使用的自由度少于一致加密网格上使用的自由度。结果表明,自适应LDG方法计算规模更小,效率更高,同时不会降低求解精度。
测试2:对比高阶方法和低阶方法。曲线LDG2-A一直都在曲线LDG1-A的下方,即相同误差的情况下,二次自适应LDG方法使用的自由度比一次自适应LDG方法使用的自由度更少。结果表明,高阶方法比低阶方法具有更快的收敛速度,计算效率更高。
测试3:对比自适应LDG方法和自适应有限元方法。曲线LDG1-A一直都在曲线FEM1-A的下方,即相同误差的情况下,相对于传统连续有限元方法,自适应LDG方法使用的自由度更少。结果表明,相对于传统的连续有限元方法,自适应LDG方法在同等求解精度下,计算规模更小。

Claims (1)

1.一种基于自适应LDG方法的集成电路互连线寄生电容提取方法,其特征在于,包括如下步骤:
步骤1:对集成电路版图进行渐变的初始矩形网格剖分,得到越靠近导体区域网格越稠密,越远离导体区域网格越稀疏的渐变网格形态,即渐变初始网格;
步骤2:进入循环,在集成电路版图内部,电势 和位置的关系满足拉普拉斯方程:,基于渐变初始网格通过后验误差估计得到自适应网格,通过边界处理,在自适应网格上用局部间断有限元法将拉普拉斯方程离散,得到该方程的局部间断有限元格式,进而得到形如的线性方程组,其中为稀疏矩阵,为电势函数自由度向量,为常数向量,求解该方程组得到的值,然后根据得到电场强函数自由度向量
步骤3:通过高斯定理方程求出自适应网格下导体的电荷;
步骤4:根据自适应网格下导体电荷与电容的关系,求出当前自适应网格下导体的电容和耦合电容;
步骤5:判断求出的导体电容值是否满足停止准则,如果满足停止准则,跳出循环,以最后一套自适应网格下求出的主导体的电容和耦合电容作为最终结果,否则,进入步骤6;
步骤6:根据后验误差估计求出每个计算单元的局部误差和整个计算区域的全局误差;
步骤7:根据加密准则标记出需要加密的计算单元;
步骤8:加密被标记的计算单元,得到一套新的自适应网格,回到步骤2进入循环;
步骤1具体为:设置最小网格尺寸,最小网格划分次数,网格渐变倍数,以导体边界为起始边,向起始边两侧划分次最小网格尺寸的网格,然后逐渐增大网格尺寸以尺寸继续划分,从1开始,每划分一次,加1;
步骤2具体为:拉普拉斯方程转化为局部间断有限元格式的具体方法为:
引入辅助变量,将拉普拉斯方程改写为一阶线性方程组, ,然后分别乘上任意一个测试函数
并在每个单元K上分部积分,用数值解替代,由于在单元边界上没有定义, 所以在单元边界上需要替换成数值流通量,最终得到局部间断有限元弱形式:
其中是计算区域,是给定区域的一个网格剖分,表示单元上次数最多为的多项式空间,的单位外法向量; 数值流通量的定义如下:
均值和跳量定义如下:
其中上标表示的含义为:假设中两个相邻的单元,设是边上的任意一点,是该点对应的单位外法向量,分别是在单元内部对应点的迹;辅助参数满足,其中是一个具有非零分量的任意固定向量;
由于不依赖于, 所以可通过局部间断有限元弱形式第一个式中的进行局部表示,代入局部间断有限元弱形式第二个式后,将从第二个式中消除,从而得到作为唯一未知量的一个线性方程组形如,这个方程组是一个线性稀疏方程组,适合使用迭代方法进行求解,使用GMRES方法求解该线性方程组,就可得到电势的数值解,将代入局部间断有限元弱形式第一个式中就可得到
步骤3具体为:根据高斯定理方程:
求出导体的电荷,其中为电场强度矢量, 为围绕该导体区域的封闭曲面,称为高斯面;介质的介电常数,其中F/m为真空的介电常数, 为该介质与真空的相对介电系数;
步骤4具体为:在求解互连线电容时, 存在一个目标导体为主导体,其余导体为副导体;假定主导体电势为1伏特,副导体电势为0伏特,对于一个导体系统,当第个导体为主导体时,此时主导体的总电容值以及它与任意副导体之间的互电容都可用电荷来求得:
步骤5具体为:停止准则为计算当前自适应网格和上一套自适应网格得到的导体电容相对误差的最大值,若该值小于给定阈值,则结束计算;否则,继续执行步骤6;
步骤6具体为:根据后验误差估计求解每个计算单元的局部误差和整个计算区域的全局误差的具体方法为:
;其中,是整个计算区域的全局误差,是计算单元K的局部误差,是多项式次数,是Dirichlet边界条件,
步骤7具体为:根据加密准则标记出需要加密的计算单元的具体方法为:将每个计算单元的局部误差从大到小排序,,求出满足不等式最小的值,其中为常数,将单元标记为需要加密的单元;
步骤8具体为:加密被标记的计算单元的具体方法为:连接计算单元对边中点,将被标记单元一分为四,变成四个大小相同的小单元,加密完成后得到一套新的自适应网格。
CN202410576189.2A 2024-05-10 2024-05-10 基于自适应ldg方法的集成电路互连线寄生电容提取方法 Active CN118153519B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410576189.2A CN118153519B (zh) 2024-05-10 2024-05-10 基于自适应ldg方法的集成电路互连线寄生电容提取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410576189.2A CN118153519B (zh) 2024-05-10 2024-05-10 基于自适应ldg方法的集成电路互连线寄生电容提取方法

Publications (2)

Publication Number Publication Date
CN118153519A CN118153519A (zh) 2024-06-07
CN118153519B true CN118153519B (zh) 2024-07-09

Family

ID=91285492

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410576189.2A Active CN118153519B (zh) 2024-05-10 2024-05-10 基于自适应ldg方法的集成电路互连线寄生电容提取方法

Country Status (1)

Country Link
CN (1) CN118153519B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118446159A (zh) * 2024-07-03 2024-08-06 全芯智造技术有限公司 用于处理电容的方法、设备和介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114357942A (zh) * 2022-03-17 2022-04-15 南京邮电大学 基于间断有限元法的集成电路互连线寄生电容提取方法
CN115204089A (zh) * 2022-07-12 2022-10-18 成都华大九天科技有限公司 一种基于ASM模型的GaN HEMT的参数提取方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1299225C (zh) * 2003-10-31 2007-02-07 清华大学 基于多右端技术的三维互连寄生电感电阻的快速提取方法
US11296677B2 (en) * 2016-08-29 2022-04-05 Resonant, Inc. Fast, highly accurate, full-FEM surface acoustic wave simulation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114357942A (zh) * 2022-03-17 2022-04-15 南京邮电大学 基于间断有限元法的集成电路互连线寄生电容提取方法
CN115204089A (zh) * 2022-07-12 2022-10-18 成都华大九天科技有限公司 一种基于ASM模型的GaN HEMT的参数提取方法

Also Published As

Publication number Publication date
CN118153519A (zh) 2024-06-07

Similar Documents

Publication Publication Date Title
CN118153519B (zh) 基于自适应ldg方法的集成电路互连线寄生电容提取方法
CN113609815B (zh) 一种电路仿真优化方法、装置、计算机设备及存储介质
US10169506B2 (en) Circuit design method and system
US10013522B2 (en) Method of extracting capacitances of arbitrarily oriented 3D interconnects
US20100058258A1 (en) Method of Estimating a Leakage Current in a Semiconductor Device
CN112836394B (zh) 基于相关性和高斯过程回归的设计空间参数迁移学习方法
Zhao et al. SAMG: Sparsified graph-theoretic algebraic multigrid for solving large symmetric diagonally dominant (SDD) matrices
CN114417769B (zh) 基于贝塞尔函数分段积分的集成电路电磁仿真方法及系统
KR100299902B1 (ko) Lsi 소비전력 견적시스템 및 견적방법
Kabir et al. Non-intrusive pseudo spectral approach for stochastic macromodeling of EM systems using deterministic full-wave solvers
Aridhi et al. Towards improving simulation of analog circuits using model order reduction
TWI777210B (zh) 用於設計上下文感知電路的方法
CN114077818A (zh) 集成电路设计中的全局误跟踪分析
El-Moselhy et al. A capacitance solver for incremental variation-aware extraction
Krishnan et al. Stochastic behavioral modeling of analog/mixed-signal circuits by maximizing entropy
CN113919253B (zh) 硅通孔阵列峰值温度和参数的优化方法及系统
Preibisch et al. Sensitivity analysis of via impedance using polynomial chaos expansion
Antao Modeling and Simulation of Mixed Analog-Digital Systems
Deymier et al. New high order FDTD method to solve EMC problems
Sgueglia et al. A novel parametric macromodeling technique for electromagnetic structures with propagation delays
Zhu et al. An Adaptive Interpolation Scheme for Wideband Frequency Sweep in Electromagnetic Simulations
Ochoa et al. Random-space dimensionality reduction scheme for expedient analysis of microwave structures with manufacturing variability
Zhao et al. A spectral approach to scalable vectorless thermal integrity verification
US11568117B2 (en) Generating simulation-friendly compact physical models for passive structures
Tao et al. Broadband lumped circuit parameter extraction method based on PEEC

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant