CN118139454A - 半导体装置、显示装置及半导体装置的驱动方法 - Google Patents

半导体装置、显示装置及半导体装置的驱动方法 Download PDF

Info

Publication number
CN118139454A
CN118139454A CN202311618076.6A CN202311618076A CN118139454A CN 118139454 A CN118139454 A CN 118139454A CN 202311618076 A CN202311618076 A CN 202311618076A CN 118139454 A CN118139454 A CN 118139454A
Authority
CN
China
Prior art keywords
transistor
insulating layer
layer
wiring
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311618076.6A
Other languages
English (en)
Inventor
楠纮慈
宍户英明
川岛进
斋藤元晴
热海知昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN118139454A publication Critical patent/CN118139454A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供一种新颖半导体装置、显示装置及半导体装置的驱动方法。第二晶体管的栅极与第一晶体管的源极和漏极中的一个及第三晶体管的源极和漏极中的一个电连接，第二晶体管的背栅极与第四晶体管的源极和漏极中的一个及第一电容器的一个端子电连接，第二晶体管的源极和漏极中的一个与第三晶体管的源极和漏极中的另一个、第一电容器的另一个端子及发光元件的一个端子电连接，第一晶体管、第三晶体管、第四晶体管中的半导体层的一部分分别设置在形成于绝缘层中的开口中。

Description

半导体装置、显示装置及半导体装置的驱动方法
技术领域
本发明的一个方式涉及一种半导体装置、显示装置及半导体装置的驱动方法。
注意，本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的一个方式的技术领域涉及一种物体、方法、驱动方法或制造方法。另外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(compositionofmatter)。具体而言，作为本说明书等所公开的本发明的一个方式的技术领域的一个例子，可以举出半导体装置、显示装置、发光装置、蓄电装置、光学装置、摄像装置、照明装置、运算装置、控制装置、存储装置、输入装置、输出装置、输入输出装置、信号处理装置、运算处理装置、电子计算机、电子设备、它们的驱动方法或它们的制造方法。
背景技术
例如，可应用于VR(虚拟现实)或AR(增强现实)等XR的显示装置被需求。具体而言，为了提高现实感及沉浸感，该显示装置被要求清晰度高且颜色再现性高等。
例如，可以将液晶显示装置、包括有机EL(Electro Luminescence)元件(也称为OLED(Organic LightEmittingDiode))或发光二极管(LED：Light Emitting Diode)等发光元件的发光装置等用于该显示装置。
例如，有机EL元件具有在一对电极之间夹有包含发光性有机化合物的层的结构。通过对该电极间施加电压且使电流流过该层，可以得到来自发光性有机化合物的发光。由于应用上述有机EL元件的显示装置例如不需要液晶显示装置等所需要的背光源，所以可以实现薄型、轻量、高对比度且低功耗的显示装置。另外，因为有机EL元件的响应速度很快，所以可以实现适于工作很快的影像的显示的显示装置。专利文献1公开了使用有机EL元件的显示装置的例子。
另外，在专利文献2中公开了如下电路结构，即在控制有机EL元件的发光强度的像素电路中，可以按每个像素校正晶体管的阈值电压不均匀来提高显示装置的显示质量。
[专利文献1]日本专利申请公开第2002-324673号公报
[专利文献2]日本专利申请公开第2015-132816号公报
发明内容
本发明的一个方式的目的之一是提供一种高清晰的半导体装置或显示装置。另外，本发明的一个方式的目的之一是提供一种实现小型化的半导体装置或显示装置。另外，本发明的一个方式的目的之一是提供一种提高显示质量的半导体装置或显示装置。另外，本发明的一个方式的目的之一是提供一种功耗得到降低的半导体装置或显示装置。另外，本发明的一个方式的目的之一是提供一种可靠性高的半导体装置或显示装置。另外，本发明的一个方式的目的之一是提供一种新颖的半导体装置或显示装置。另外，本发明的一个方式的目的之一是提供一种可以提高显示质量的半导体装置的驱动方法或显示装置的驱动方法。另外，本发明的一个方式的目的之一是提供一种可以降低功耗的半导体装置的驱动方法或显示装置的驱动方法。另外，本发明的一个方式的目的之一是提供一种可以提高可靠性的半导体装置的驱动方法或显示装置的驱动方法。另外，本发明的一个方式的目的之一是提供一种新颖的半导体装置的驱动方法或显示装置的驱动方法。
此外，上述目的的记载不妨碍其他目的的存在。注意，本发明的一个方式并不需要实现所有上述目的。可以从本说明书、附图或权利要求书等的记载显而易见地看出并抽出上述以外的其他目的。
(1)
本发明的一个方式是一种半导体装置，该半导体装置包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一电容器、发光元件以及绝缘层，第二晶体管的栅极与第一晶体管的源极和漏极中的一个及第三晶体管的源极和漏极中的一个电连接，第二晶体管包括背栅极，背栅极与第四晶体管的源极和漏极中的一个及第一电容器的一个端子电连接，第二晶体管的源极和漏极中的一个与第三晶体管的源极和漏极中的另一个、第一电容器的另一个端子及发光元件的一个端子电连接，第一晶体管包括第一半导体层，第一半导体层的一部分设置在形成于绝缘层中的第一开口中，第三晶体管包括第二半导体层，第二半导体层的一部分设置在形成于绝缘层中的第二开口中，第四晶体管包括第三半导体层，第三半导体层的一部分设置在形成于绝缘层中的第三开口中。
(2)
在上述(1)中，第一半导体层、第二半导体层及第三半导体层也可以包含氧化物半导体。
(3)
在上述(2)中，第二晶体管也可以包括第四半导体层，第四半导体层也可以设置在绝缘层上。
(4)
在上述(3)中，第四半导体层也可以通过与第一半导体层、第二半导体层及第三半导体层相同的工序形成。
(5)
在上述(4)中，也可以还包括第二电容器、第五晶体管及第六晶体管，第二晶体管的栅极也可以与第二电容器的一个端子电连接，第二晶体管的源极和漏极中的一个也可以与第二电容器的另一个端子、第五晶体管的源极和漏极中的一个及第六晶体管的源极和漏极中的一个电连接，第五晶体管的源极和漏极中的另一个也可以与发光元件的一个端子电连接。
(6)
本发明的一个方式是一种显示装置，该显示装置包括上述(1)至上述(5)中的任一个半导体装置以及驱动电路，驱动电路包括第七晶体管及第八晶体管，第七晶体管包括第五半导体层，第五半导体层的一部分设置在形成于绝缘层中的第四开口中，第八晶体管包括第六半导体层，第六半导体层的一部分设置在形成于绝缘层中的第五开口中，驱动电路具有通过第七晶体管输出使第一晶体管处于导通状态或非导通状态的电位的功能以及通过第八晶体管输出使第四晶体管处于导通状态或非导通状态的电位的功能。
(7)
在上述(6)中，驱动电路也可以具有以比输出使第一晶体管处于导通状态的电位的频率低的频率输出使第四晶体管处于导通状态的电位的功能。
(8)
本发明的一个方式是一种半导体装置的驱动方法，该半导体装置包括第一晶体管、第二晶体管、第四晶体管以及发光元件，第二晶体管的栅极与第一晶体管的源极和漏极中的一个电连接，第二晶体管包括背栅极，背栅极与第四晶体管的源极和漏极中的一个电连接，第二晶体管具有根据供应到其栅极的电位控制流过发光元件的电流的功能以及根据供应到其背栅极的电位改变第二晶体管的阈值电压的功能，使第四晶体管处于导通状态的频率被设定为比使第一晶体管处于导通状态的频率低。
(9)
在上述(8)中，也可以还包括绝缘层，第一晶体管也可以包括第一半导体层，第一半导体层的一部分也可以设置在形成于绝缘层中的第一开口中，第四晶体管也可以包括第三半导体层，第三半导体层的一部分也可以设置在形成于绝缘层中的第三开口中。
(10)
在上述(9)中，第一半导体层及第三半导体层也可以包含氧化物半导体。
(11)
在上述(10)中，第二晶体管也可以包括第四半导体层，第四半导体层也可以设置在绝缘层上。
(12)
在上述(11)中，第四半导体层也可以通过与第一半导体层及第三半导体层相同的工序形成。
本发明的一个方式可以提供一种高清晰的半导体装置或显示装置。另外，本发明的一个方式可以提供一种实现小型化的半导体装置或显示装置。另外，本发明的一个方式可以提供一种提高显示质量的半导体装置或显示装置。另外，本发明的一个方式可以提供一种功耗得到降低的半导体装置或显示装置。另外，本发明的一个方式可以提供一种可靠性高的半导体装置或显示装置。另外，本发明的一个方式可以提供一种新颖的半导体装置或显示装置。另外，本发明的一个方式可以提供一种可以提高显示质量的半导体装置的驱动方法或显示装置的驱动方法。另外，本发明的一个方式可以提供一种可以降低功耗的半导体装置的驱动方法或显示装置的驱动方法。另外，本发明的一个方式可以提供一种可以提高可靠性的半导体装置的驱动方法或显示装置的驱动方法。另外，本发明的一个方式可以提供一种新颖的半导体装置的驱动方法或显示装置的驱动方法。
注意，上述效果的记载不妨碍其他效果的存在。注意，本发明的一个方式并不需要具有所有上述效果。上述以外的其他效果可以从本说明书、附图或权利要求书等的记载显而易见，且可以从本说明书、附图或权利要求书等的记载中抽出上述以外的其他效果。
附图说明
图1是示出半导体装置的结构例子的电路图；
图2是示出半导体装置的工作例子的时序图；
图3是示出半导体装置的工作例子的电路图；
图4是示出半导体装置的工作例子的电路图；
图5是示出半导体装置的工作例子的电路图；
图6是示出半导体装置的工作例子的电路图；
图7是示出半导体装置的工作例子的电路图；
图8是示出半导体装置的工作例子的电路图；
图9是示出半导体装置的结构例子的电路图；
图10是示出半导体装置的结构例子的电路图；
图11是示出半导体装置的结构例子的电路图；
图12A至图12E是示出显示装置的结构例子的方框图；
图13是示出显示装置的驱动例子的时序图；
图14是示出显示装置的驱动例子的时序图；
图15是示出显示装置的驱动例子的时序图；
图16A至图16C及图16E是示出半导体装置的结构例子的电路图，图16D是示出半导体装置的工作例子的时序图；
图17A至图17C及图17E是示出半导体装置的结构例子的电路图，图17D是示出半导体装置的工作例子的时序图；
图18A至图18C是示出半导体装置的结构例子的电路图；
图19A至图19C是示出半导体装置的结构例子的电路图；
图20A是示出半导体装置的结构例子的俯视图，图20B及图20C是示出半导体装置的结构例子的截面图；
图21A是示出半导体装置的结构例子的俯视图，图21B是示出半导体装置的结构例子的截面图；
图22A是示出半导体装置的结构例子的俯视图，图22B及图22C是示出半导体装置的结构例子的截面图；
图23A及图23B是示出半导体装置的结构例子的截面图；
图24A及图24B是示出半导体装置的结构例子的电路图，图24C是示出半导体装置的结构例子的俯视图；
图25是示出半导体装置的结构例子的截面图；
图26A及图26B是示出半导体装置的结构例子的电路图，图26C是示出半导体装置的结构例子的俯视图；
图27是示出半导体装置的结构例子的截面图；
图28A是示出显示装置的结构例子的立体图，图28B至图28F是示出像素排列的一个例子的俯视图；
图29是示出像素布局的一个例子的俯视图；
图30是示出像素布局的一个例子的俯视图；
图31是示出像素布局的一个例子的俯视图；
图32是示出像素布局的一个例子的截面图；
图33A及图33B是示出像素布局的一个例子的截面图；
图34A至图34C是示出像素布局的一个例子的俯视图；
图35A至图35C是示出像素布局的一个例子的俯视图；
图36A及图36B是示出显示装置的结构例子的截面图；
图37A及图37B是示出显示装置的结构例子的截面图；
图38A至图38D是示出电子设备的一个例子的图；
图39A至图39F是示出电子设备的一个例子的图；
图40A至图40G是示出电子设备的一个例子的图；
图41是示出晶体管的Id-Vg特性的评价结果的图；
图42是示出晶体管的Id-Vg特性的评价结果的图；
图43是示出晶体管的关态电流的评价方法的图；
图44是示出晶体管的关态电流的评价结果的图；
图45是示出显示装置的结构的图；
图46是示出显示装置的评价结果的图；
图47是示出显示装置的评价结果的图；
图48是示出显示装置的评价结果的图；
图49是示出显示装置的评价结果的图；
图50是示出显示装置的评价结果的图；
图51是示出显示装置的结构的图；
图52是示出显示装置的结构的图；
图53是示出显示装置的模拟结果的图；
图54是示出显示装置的评价结果的图；
图55是示出显示装置的评价结果的图；
图56是示出晶体管的Id-Vg特性的评价结果的图；
图57是示出显示装置的评价结果的图。
具体实施方式
在本说明书等中，半导体装置是指利用半导体特性的装置，例如是指包括半导体元件(例如，晶体管、二极管或二极管等)的电路或包括该电路的装置等。此外，半导体装置是指能够利用半导体特性而发挥作用的所有装置。例如，作为半导体装置的例子，有包括半导体元件的集成电路、包括集成电路的芯片、封装中容纳有芯片的电子构件或者安装有电子构件的电子设备等。此外，例如，显示装置、发光装置、蓄电装置、光学装置、摄像装置、照明装置、运算装置、控制装置、存储装置、输入装置、输出装置、输入输出装置、信号处理装置、电子计算机或电子设备等本身是半导体装置，且有时包括半导体装置。
以下，参照附图说明实施方式。注意，实施方式可以以多个不同形式来实施。由此，所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容可以在不脱离其宗旨及范围的条件下被变换为各种各样的形式。因此，本发明的一个方式不应该被解释为仅限定在实施方式所记载的内容中。
此外，在本说明书等中，各实施方式所示的结构可以与其他实施方式所示的结构适当地组合而构成本发明的一个方式。此外，当在一个实施方式中示出多个结构时，可以适当地组合这些结构而看作本发明的一个方式。
注意，关于说明实施方式的附图，在发明的结构中，有时在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，由此省略反复说明。此外，在附图中，当表示具有相同功能的部分时有时例如使用相同的阴影线，而不特别附加附图标记。例如，在立体图或俯视图(也称为“平面图”)等中，为了明确起见，有时省略部分构成要素的图示。例如，有时省略附图中的部分隐藏线的记载。另外，例如，有时省略附图中的阴影线等的记载。
在附图中，为便于清楚地说明，有时夸大表示大小、层的厚度或区域。因此，附图例如不局限于附图中的尺寸或纵横比等。此外，在附图中，示意性地示出理想的例子，因此本发明例如不局限于附图所示的形状或数值等。例如，在实际的制造工序中，有时由于蚀刻等处理而层或抗蚀剂掩模等非意图性地被减薄，但是为了便于理解有时不反映于附图中。另外，例如在实际的电路工作中，有时由于噪声或定时偏差等引起电压或电流等的不均匀，但是为了便于理解它们有时不反映于附图中。
在本说明书及附图等中，根据功能对构成要素进行分类且以彼此独立的构成要素表示。然而，难以根据功能对构成要素进行分类，有时一个电路涉及到多个功能或者多个电路涉及到一个功能。因此，本说明书及附图等所示的构成要素不局限于其说明，根据情况可以适当地换词句。
在本说明书及附图等中，在多个构成要素使用同一符号并且需要区分它们时，有时对符号例如附加“A”、“b”、“_1”、“[n]”或“[m，n]”等识别符号。另外，当说明附加识别符号的多个构成要素之间共同的内容或者不需要区别它们时，有时不附加识别符号而记载。
注意，在本说明书等中，晶体管的“导通状态”或“开启状态”例如是指可以看作晶体管的源极和漏极电短路的状态或者可以使电流流过源极和漏极之间的状态等。例如，有时将如下状态称为“导通状态”或“开启状态”：在n沟道型晶体管中，栅极和源极之间的电压比阈值电压高的状态；或者在p沟道型晶体管中，栅极和源极之间的电压比阈值电压低的状态等。另外，晶体管的“非导通状态”、“断开状态”或“关闭状态”是指可以看作晶体管的源电极和漏电极在电性上断开的状态。例如，有时将如下状态称为“非导通状态”、“断开状态”或“关闭状态”：在n沟道型晶体管中，栅极和源极之间的电压比阈值电压低的状态；或者在p沟道型晶体管中，栅极和源极之间的电压比阈值电压高的状态等。
另外，在本说明书等中，有时将栅极和源极之间(栅极-源极间)的电压称为“栅极电压”，将漏极和源极之间(漏极-源极间)的电压称为“漏极电压”，将背栅极和源极之间(背栅极-源极间)的电压称为“背栅极电压”。另外，有时将流过漏极和源极之间的电流称为“漏极电流”。注意，可以适当地将n沟道型晶体管的栅极电压高、漏极电压高及背栅极电压高等记载分别转换为p沟道型晶体管的栅极电压低、漏极电压低及背栅极电压低等记载。另外，可以适当地将n沟道型晶体管的栅极电压低、漏极电压低及背栅极电压低等记载分别转换为p沟道型晶体管的栅极电压高、漏极电压高及背栅极电压高等记载。
另外，在本说明书等中，在没有特别说明的情况下，晶体管的“关态电流(off-statecurrent)”是指晶体管处于关闭状态时的漏极电流。注意，在本说明书等中，有时将关态电流以及流过栅极与源极及漏极之间的电流(也称为栅极漏电流)称为泄漏电流。
实施方式1
参照附图说明根据本发明的一个方式的半导体装置。另外，参照附图说明根据本发明的一个方式的显示装置。该半导体装置例如可以被用于该显示装置的一部分。
<半导体装置的结构例子>
图1是说明根据本发明的一个方式的半导体装置的结构例子的电路图。
如图1所示，半导体装置20A包括像素电路31A、发光元件32。像素电路31A包括晶体管M1、晶体管M2、晶体管M3、晶体管M4、晶体管M5、晶体管M6、电容器C1及电容器C2。
晶体管M1的栅极与布线GLa电连接。晶体管M1的源极和漏极中的一个与晶体管M2的栅极电连接。晶体管M1的源极和漏极中的另一个与布线DL电连接。晶体管M1具有使晶体管M2的栅极与布线DL之间处于导通状态或非导通状态的功能(作为开关的功能)。
晶体管M2的栅极与电容器C1的一个端子电连接。晶体管M2的源极和漏极中的一个与电容器C1的另一个端子电连接。晶体管M2的源极和漏极中的另一个与布线21电连接。另外，晶体管M2包括背栅极。晶体管M2的背栅极与电容器C2的一个端子电连接。另外，电容器C2的另一个端子与晶体管M2的源极和漏极中的一个电连接。
晶体管M3的栅极与布线GLb电连接。晶体管M3的源极和漏极中的一个与电容器C1的一个端子电连接。晶体管M3的源极和漏极中的另一个与电容器C1的另一个端子电连接。晶体管M3具有使晶体管M2的栅极与晶体管M2的源极和漏极中的一个之间处于导通状态或非导通状态的功能(作为开关的功能)。
晶体管M4的栅极与布线GLb电连接。晶体管M4的源极和漏极中的一个与电容器C2的一个端子电连接。晶体管M4的源极和漏极中的另一个与布线24电连接。晶体管M4具有使电容器C2的一个端子与布线24之间处于导通状态或非导通状态的功能(作为开关的功能)。
晶体管M5的栅极与布线GLc电连接。晶体管M5的源极和漏极中的一个与晶体管M2的源极和漏极中的一个电连接。晶体管M5的源极和漏极中的另一个与发光元件32的一个端子(例如，阳极端子)电连接。晶体管M5具有使晶体管M2的源极和漏极中的一个与发光元件32的一个端子之间处于导通状态或非导通状态的功能(作为开关的功能)。
晶体管M6的栅极与布线GLa电连接。晶体管M6的源极和漏极中的一个与晶体管M2的源极和漏极中的一个电连接。晶体管M6的源极和漏极中的另一个与布线23电连接。晶体管M6具有使晶体管M2的源极和漏极中的一个与布线23之间处于导通状态或非导通状态的功能(作为开关的功能)。
发光元件32的另一个端子(例如，阴极端子)与布线22电连接。
发光元件32以对应于流过发光元件32的电流量的发光强度发光。作为发光元件32，例如可以使用EL(Electro Luminescence)元件(包含有机物及无机物的EL元件、有机EL元件或无机EL元件)、发光二极管、微型LED(例如，发射光区域的面积为10000μm2以下的LED)、OLED(Organic Light Emitting Diode)、QLED(Quantum-dot Light EmittingDiode)或电子发射元件等各种元件。
晶体管M2可以根据供应到其栅极的电位改变漏极电流。因此，在像素电路31A中，晶体管M2具有控制流过发光元件32的电流量的功能。也就是说，晶体管M2具有控制发光元件32的发光强度的功能。在本说明书等中，有时将具有如晶体管M2那样的功能的晶体管称为“驱动晶体管”。
另外，晶体管M2可以根据供应到其背栅极的电位改变阈值电压。因此，像素电路31A可以根据供应到晶体管M2的背栅极(节点ND2)的电位校正晶体管M2的阈值电压。就是说，在使用像素电路31A的显示装置中，可以按像素电路31A校正晶体管M2的阈值电压的不均匀。在本说明书等中，将如像素电路31A那样的可以校正驱动晶体管(晶体管M2)的阈值电压的像素电路也称为装载有“内部校正电路”的像素电路。通过装载内部校正电路，可以提高该显示装置的显示质量。
有时将晶体管M2的源极和漏极中的一个、晶体管M3的源极和漏极中的另一个、晶体管M5的源极和漏极中的一个、晶体管M6的源极和漏极中的一个、电容器C1的另一个端子、电容器C2的另一个端子彼此电连接的区域称为节点ND1。
有时将晶体管M2的背栅极、晶体管M4的源极和漏极中的一个、电容器C2的一个端子彼此电连接的区域称为节点ND2。
有时将晶体管M2的栅极、晶体管M1的源极和漏极中的一个、晶体管M3的源极和漏极中的一个、电容器C1的一个端子彼此电连接的区域称为节点ND3。
电容器C1例如具有在节点ND3处于浮动状态时保持晶体管M2的源极和漏极中的一个与晶体管M2的栅极之间的电位差(电压)的功能。
电容器C2例如具有在节点ND2处于浮动状态时保持晶体管M2的源极和漏极中的一个与晶体管M2的背栅极之间的电位差(电压)的功能。
有时将布线GLa、布线GLb及布线GLc例如称为栅极线、扫描线或选择线等。有时将布线DL例如称为源极线、数据线或信号线等。
在本实施方式等中，除非特别叙述，构成像素电路31A的晶体管(晶体管M1至晶体管M6)为增强型(常关闭型)的n沟道型晶体管。因此，其阈值电压(有时记为“Vth”)大于0V。
注意，本发明的一个方式不局限于此。像素电路31A可以使用各种晶体管构成。
例如，构成像素电路31A的晶体管的一部分或全部也可以是p沟道型晶体管。
作为构成像素电路31A的晶体管，可以使用包括各种半导体的晶体管。例如，可以使用在沟道形成区域中包括单晶半导体、多晶半导体、微晶半导体或非晶半导体的晶体管。此外，作为该半导体，除了主成分由单一元素构成的单个半导体(例如，硅或锗等)以外，例如可以使用化合物半导体(例如，硅锗或砷化镓等)或氧化物半导体等。
另外，作为构成像素电路31A的晶体管，可以使用各种晶体管。例如，可以使用MOS型场效应晶体管、结型场效应晶体管或双极晶体管等。
另外，作为构成像素电路31A的晶体管，可以使用各种结构的晶体管。例如，可以使用平面型、交错型、FIN(鳍)型、TRI-GATE(三栅)型、顶栅型、底栅型或双栅型(夹着沟道形成区域两侧(例如上下)配置有栅极的结构)等各种结构的晶体管。另外，作为构成像素电路31A的晶体管，优选使用纵向晶体管(包括沟道形成区域的半导体的至少一部分沿着形成在绝缘层的开口中的该绝缘层的侧面而设置的晶体管)。
注意，在纵向晶体管中，源电极和漏电极位于不同的高度，因此在半导体的沟道形成区域中，电流在高度方向(也称为纵向、俯视时的纵深方向或垂直于被形成面的方向)上流过。也就可以说，沟道长度方向包含高度方向的成分。
纵向晶体管具有在俯视时可以重叠源极区域、沟道形成区域和漏极区域中的至少一部分的结构，所以可以缩小占有面积(也称为占位面积)。另外，因为具有可以使沟道长度变小且使沟道宽度变大的结构，所以可以减小通态电阻(增大通态电流)。因此，通过将纵向晶体管用于像素电路，例如可以提高使用该像素电路的显示装置的清晰度(也称为像素密度)。另外，例如可以作为像素排列采用条纹排列代替Pentile排列而不降低显示装置的清晰度。另外，例如可以在不降低该显示装置的清晰度的状态下装载内部校正电路。
在本发明的一个方式中，作为构成像素电路31A的晶体管的一部分或全部，优选使用纵向晶体管。尤其是，作为用作开关的晶体管(晶体管M1及晶体管M3至晶体管M6)，优选使用纵向晶体管。
注意，作为驱动晶体管(晶体管M2)，优选使用饱和性高(在晶体管的饱和区域中相对于漏极电压的漏极电流的变化小)的晶体管。例如，使用沟道长度大的晶体管即可。
在本发明的一个方式中，作为构成像素电路31A的晶体管，优选使用OS晶体管(在沟道形成区域中包含氧化物半导体的晶体管)。
因为形成沟道的氧化物半导体的带隙为2eV以上，所以OS晶体管具有关态电流极小的特性。室温环境下的每沟道宽度1μm的OS晶体管的关态电流值可以为1aA(1×10-18A)以下、1zA(1×10-21A)以下或1yA(1×10-24A)以下。注意，在Si晶体管(在沟道形成区域中包含硅的晶体管)中，室温环境下的每沟道宽度1μm的关态电流值为1fA(1×10-15A)以上且1pA(1×10-12A)以下。因此，也可以说OS晶体管的关态电流比Si晶体管的关态电流小10位左右。
因此，例如在构成像素电路31A的晶体管中，作为用作开关的晶体管(晶体管M1及晶体管M3至晶体管M6)使用OS晶体管，由此可以长期保持电容器C1及电容器C2各自所储存的电荷。
因此，例如在使用该像素电路的显示装置中，在显示不需要按每个帧进行改写的静态图像的情况下，即使停止驱动该像素电路的外围驱动电路的工作也可以继续显示图像。在本说明书等中，在显示静态图像时停止外围驱动电路的工作的驱动方法也被称为“空转停止驱动”。通过进行空转停止驱动，可以降低该显示装置的功耗。
另外，例如在使用该像素电路的显示装置中，可以长期保持供应到驱动晶体管的背栅极的电位。因此，无需每帧进行驱动晶体管的阈值电压的校正工作，例如即使每数帧一次的频率或每数秒一次的频率进行校正工作，也可以提高该显示装置的显示质量。
另外，即使在高温环境下，OS晶体管的关态电流也几乎不增加。具体而言，即使在室温以上且200℃以下的环境下，关态电流也几乎不增加。此外，即使在高温环境下，OS晶体管的通态电流也不容易下降。另一方面，在高温环境下，Si晶体管的通态电流下降。就是说，在高温环境下，OS晶体管的通态电流比Si晶体管大。另外，即使在125℃以上且150℃以下的环境下，OS晶体管的通态电流与关态电流的比率也大，因此可以进行良好的开关工作。因此，使用OS晶体管的半导体装置即使在高温环境下也稳定地工作并具有高可靠性。就是说，通过作为构成像素电路31A的晶体管使用OS晶体管，可以提高使用该像素电路的显示装置的可靠性。
另外，OS晶体管的源极和漏极之间的耐压(也称为漏极耐压)高。因此，使用OS晶体管的半导体装置即使以高电压驱动也稳定地工作并具有高可靠性。就是说，例如当在构成像素电路31A的晶体管中作为晶体管M2及晶体管M5使用OS晶体管时，即使供应到布线21的电位(也称为阳极电位)与供应到布线22的电位(也称为阴极电位)之间的电位差(电压)大，像素电路31A的工作也稳定。因此，可以提高使用该像素电路的显示装置的可靠性。
注意，在本发明的一个方式中，像素电路31A的结构不局限于使用OS晶体管的结构，也可以采用使用包含不同半导体材料的多种晶体管的结构。例如，像素电路31A也可以由在沟道形成区域中含有低温多晶硅(LTPS：Low Temperature Poly Silicon)的晶体管(LTPS晶体管)及OS晶体管构成。LTPS晶体管具有高场效应迁移率以及良好的频率特性。有时将组合LTPS晶体管和OS晶体管的结构称为LTPO。
例如，在构成像素电路31A的晶体管中，作为用作开关的晶体管(晶体管M1及晶体管M3至晶体管M6)和驱动晶体管(晶体管M2)分别使用OS晶体管和LTPS晶体管。当由LTPO(即，LTPS晶体管和OS晶体管的双方)构成像素电路31A时，可以降低使用该像素电路的显示装置的功耗并提高驱动能力。
在像素电路31A具有使用包含不同半导体材料的多种晶体管的结构的情况下，也可以根据晶体管的种类将晶体管设置于不同层。例如，在由Si晶体管及OS晶体管构成像素电路31A的情况下，也可以重叠设置包括Si晶体管的层和包括OS晶体管的层。通过具有这种结构，可以缩小像素电路31A的占有面积。
在本发明的一个方式的半导体装置20A中的构成像素电路31A的晶体管中，作为用作开关的晶体管(晶体管M1及晶体管M3至晶体管M6)使用纵向OS晶体管，作为驱动晶体管(晶体管M2)使用双栅型OS晶体管。关于这样的包括纵向晶体管和双栅型晶体管的双方的半导体装置的具体结构例子，参照后述的实施方式2的说明即可。
<半导体装置的工作例子>
接着，说明半导体装置20A的工作。
注意，在本说明书等中，有时将晶体管的栅极和晶体管的源极之间的电位差(电压)称为“栅极电压”。就是说，“晶体管的栅极电压＝晶体管的栅极的电位-晶体管的源极的电位”。另外，有时将晶体管的背栅极和晶体管的源极之间的电位差(电压)称为“背栅极电压”。就是说，“晶体管的背栅极电压＝晶体管的背栅极的电位-晶体管的源极的电位”。
图2是说明半导体装置20A的工作例子的时序图。图3至图8是说明半导体装置20A的工作例子的电路图。
在以下的工作说明中，布线DL被供应数据电位Vdata。布线21被供应电位Va，布线22被供应电位Vc，布线23被供应电位V0，布线24被供应电位V1。另外，布线GLa、布线GLb及布线GLc分别被供应电位H或电位L。电位H为比电位L高的电位。例如，电位H和电位L之差优选比晶体管的阈值电压大。在此，电位H是在将其供应到构成半导体装置20A的晶体管的栅极时使该晶体管处于开启状态(导通状态)的电位。另外，电位L是在将其供应到构成半导体装置20A的晶体管的栅极时使该晶体管处于关闭状态(非导通状态)的电位。
电位Va为阳极电位，电位Vc为阴极电位。电位V0例如可以为在将其供应到晶体管M2的栅极时可以使该晶体管M2处于关闭状态的电位。电位V1例如可以为在将其供应到晶体管M2的背栅极时可以将阈值电压降低到使该晶体管M2处于常开启状态(也称为负向漂移)的电位。电位V0例如为0V或电位L。电位V1例如为比电位V0高且比电位H低的电位。
在半导体装置20A中，发光元件32的发光强度根据流过发光元件32的电流Ie的大小被控制。在示出发光元件32的发光期间的图8中，用虚线箭头表示电流Ie。像素电路31A具有根据布线DL所供应的数据电位Vdata控制电流Ie的大小的功能。
在图2所示的时序图中，按工作的各期间(期间T11至期间T16)示出供应到布线GLa、布线GLb及布线GLc的电位(电位H或电位L)。另外，示出节点ND1、节点ND2及节点ND3各自的电位变化。
注意，在本说明书及附图等中，在电位发生变化时例如因布线等的负载(寄生电容及寄生电阻)而产生上升时间及下降时间。该时间例如大于0秒钟且小于1000纳秒、小于100纳秒、小于10纳秒或小于1纳秒。
另外，例如即使示出为两个不同工作的时序相同，也并不一定意味着完全相同的时序。例如，即使包括布线中的信号延迟等所造成的略微的时滞，也可以有时将其看作相同的时序。该时滞例如大于0秒钟且小于1000纳秒、小于100纳秒、小于10纳秒或小于1纳秒。因此，可以将“相同的时序”这个表现例如转换为“几乎相同的时序”、“大致相同的时序”或“实质上相同的时序”等表现。因此，“相同的时序”例如有时意味着“相同的时序或大致相同的时序”。
另外，供应到多个布线的每一个的电位H或电位L不需要为在布线之间相同的电位。例如，也可以考虑被供应该电位的晶体管的阈值电压等而按布线设定不同的电位。
另外，在时序图中有时以相同的长度示出各期间，但是各期间的长度也可以不同。例如，为了便于说明，在图2所示的时序图中以相同的长度示出各期间(期间T11至期间T16)，但是各期间的长度也可以不同。
在图3至图8中，例如有时与各布线或节点相邻地附有“H”、“L”、“V0”或“V1”等表示电位的符号(也称为“电位符号”)。另外，例如，为了容易理解各布线或节点的电位变化，对发生了电位变化的布线或节点附上的电位符号有时以带框的形式表示。另外，有时与关闭状态的晶体管重叠地附有“×”符号。
〔驱动晶体管的阈值电压的校正(Vth校正工作)〕
在图2所示的期间T11至期间T13中，进行如下工作，其中取得用来校正晶体管M2的阈值电压的电压，将该电压保持在电容器C2中。
流过发光元件32的电流Ie主要根据数据电位Vdata和晶体管M2的阈值电压决定。因此，在包括多个像素电路31A的显示装置中，当对各像素电路31A供应相同的数据电位Vdata而各像素电路31A中的晶体管M2的阈值电压不同时，不同的电流Ie流过各像素电路31A。因此，晶体管M2的阈值电压的不均匀是该显示装置的显示质量下降的原因之一。
于是，通过以使各像素电路31A的晶体管M2的阈值电压相同的方式进行校正，可以减小电流Ie的不均匀。在此，作为一个例子，说明一种方法：通过改变供应到晶体管M2的背栅极的电位，以使晶体管M2的阈值电压变为0V(或其附近)的方式进行校正。
在即将进入期间T11之前，布线GLa及布线GLb被供应电位L，布线GLc被供应电位H。因此，晶体管M1、晶体管M3、晶体管M4及晶体管M6处于关闭状态，晶体管M5处于开启状态。注意，在以下的工作说明中，在没有涉及各布线的电位的情况下，可视为保持紧接之前的期间的电位。
在期间T11，进行复位(初始化)工作。具体而言，布线GLb被供应电位H。此时，晶体管M3及晶体管M4处于开启状态(参照图3)。
因此，节点ND1的电位变为电位Ve0。并且，节点ND3的电位也通过晶体管M3变为电位Ve0。在此，电位Ve0比电位Vc高出发光元件32中的电压下降。另外，节点ND2通过晶体管M4被供应电位V1。当作为晶体管M2的背栅极电压被施加“电位V1-电位Ve0”时，晶体管M2处于常开启状态。
在期间T12，布线GLc被供应电位L。此时，晶体管M5变为关闭状态(参照图4)。
在刚晶体管M5变为关闭状态之后，作为晶体管M2的背栅极电压被施加“电位V1-电位Ve0”，因此晶体管M2处于常开启状态。因此，将电荷从布线21通过晶体管M2供应到节点ND1(在图4中用虚线箭头表示)。因此，随着时间经过而节点ND1的电位上升。另外，因为晶体管M3处于开启状态，所以节点ND3的电位也同样地上升。在此，随着节点ND1的电位逐渐上升，晶体管M2的背栅极电压逐渐降低。就是说，晶体管M2的阈值电压逐渐上升(也称为正向漂移)。然后，当晶体管M2的阈值电压无限接近于0V时，晶体管M2处于关闭状态，节点ND1的电位停止上升。此时，使晶体管M2的阈值电压变为0V的背栅极电压被设定为校正电压Vb。就是说，当节点ND1的电位停止上升时，节点ND1的电位为“电位V1-校正电压Vb”。
在期间T13，布线GLb被供应电位L。此时，晶体管M3及晶体管M4变为关闭状态(参照图5)。
因此，节点ND2及节点ND3处于浮动状态，各节点的电荷被保持。就是说，保持作为晶体管M2的背栅极电压在期间T12取得的校正电压Vb被施加的状态。
通过进行期间T11至期间T13的工作，可以以使晶体管M2的阈值电压变为0V的方式进行校正且保持校正完的状态。注意，在本说明书等中，有时将这样的校正方法称为“内部校正”。
〔显示数据的写入(数据写入工作)〕
在图2所示的期间T14及期间T15中，进行对像素电路31A写入数据电位Vdata的工作。
在期间T14，布线GLa被供应电位H。此时，晶体管M1及晶体管M6变为开启状态(参照图6)。
因此，节点ND3被供应数据电位Vdata，节点ND1被供应电位V0。就是说，作为晶体管M2的栅极电压被施加“数据电位Vdata-电位V0”。
在此，节点ND2处于浮动状态，节点ND1和节点ND2通过电容器C2而电容耦合。因此，当节点ND1的电位变为电位V0时，节点ND2的电位也同样地变为“电位V0+校正电压Vb”。就是说，可以在保持作为晶体管M2的背栅极电压被施加校正电压Vb且晶体管M2的阈值电压被校正为0V的状态下写入数据电位Vdata。
在期间T15，布线GLa被供应电位L。此时，晶体管M1及晶体管M6变为关闭状态(参照图7)。
因此，节点ND3处于浮动状态，节点ND3的电荷被保持。另外，将电荷从布线21通过晶体管M2供应到节点ND1，由此节点ND1的电位逐渐上升。
在此，节点ND3处于浮动状态，节点ND1和节点ND3通过电容器C1而电容耦合。因此，随着节点ND1的电位上升，节点ND3的电位也上升。就是说，保持作为晶体管M2的栅极电压被施加“数据电位Vdata-电位V0”的状态。同样地，节点ND2处于浮动状态，节点ND1和节点ND2通过电容器C2而电容耦合。因此，随着节点ND1的电位上升，节点ND2的电位也上升。就是说，保持作为晶体管M2的背栅极电压被施加校正电压Vb的状态。
〔发光元件的发光(发光工作)〕
在图2所示的期间T16，进行使发光元件32发光的工作。
在期间T16，布线GLc被供应电位H。此时，晶体管M5变为开启状态(参照图8)。
因此，电流从布线21经过晶体管M2、晶体管M5及发光元件32而流过布线22(在图8中，用虚线箭头表示)。就是说，电流Ie流过发光元件32，发光元件32以根据电流Ie的发光强度发光。
由于电流Ie从布线21流过布线22，在发光元件32中发生电压下降。因此，节点ND1的电位变为电位Ve1。此时，节点ND2及节点ND3处于浮动状态，所以与上述期间T15同样，随着节点ND1的电位变化而节点ND2及节点ND3的电位也发生变化。就是说，保持作为晶体管M2的栅极电压被施加“数据电位Vdata-电位V0”的状态。另外，保持作为晶体管M2的背栅极电压被施加校正电压Vb的状态。
注意，期间T16的工作也可以以与期间T15的工作同样的时序进行。就是说，布线GLa被供应电位L的时序与布线GLc被供应电位H的时序也可以相同。
在本发明的一个方式中，在半导体装置20A中进行上述Vth校正工作(期间T11至期间T13)，由此可以以晶体管M2的阈值电压变为0V的方式进行校正。此时，通过作为晶体管M4使用具有关态电流极小的特性的OS晶体管，可以长期保持以晶体管M2的阈值电压变为0V的方式进行校正的状态(就是说，作为晶体管M2的背栅极电压被施加校正电压Vb的状态)。
在此，在半导体装置20A中，流过发光元件32的电流Ie的电流量与“晶体管M2的栅极电压-晶体管M2的阈值电压”的平方成比。因此，当以晶体管M2的阈值电压变为0V的方式进行校正时，电流Ie的电流量与“数据电位Vdata-电位V0”的平方成比。就是说，电流Ie的电流量不依赖于晶体管M2的阈值电压。因此，可以长期保持不依赖于晶体管M2的阈值电压的电流Ie流过的状态。
因此，在本发明的一个方式中，在半导体装置20A中可以将进行上述Vth校正工作(期间T11至期间T13)的频率设定为比进行数据写入工作及发光工作(期间T14至期间T16)的频率低。例如，在半导体装置20A中，即使每多次进行数据写入工作及发光工作时进行一次的Vth校正工作，也可以保持以晶体管M2的阈值电压变为0V的方式进行校正的状态。因此，在使用该半导体装置的显示装置中，可以提高显示质量并降低功耗。
注意，本发明的一个方式不局限于上述半导体装置的结构例子。
图9是说明半导体装置20A的变形例子的半导体装置20B的电路图。半导体装置20B包括像素电路31B代替像素电路31A。像素电路31B的与像素电路31A不同之处在于晶体管M1及晶体管M3至晶体管M6都包括背栅极。在半导体装置20B的晶体管M1及晶体管M3至晶体管M6各自中，背栅极与栅极电连接。如此，在包括背栅极的晶体管中对背栅极和栅极供应相同的电位，由此可以降低通态电阻。
注意，在包括背栅极的晶体管中可以供应到背栅极的电位不局限于与栅极相同的电位。例如，通过对背栅极供应与源极相同的电位，在晶体管的外部产生的电场不容易影响到沟道形成区域，因此电特性变得稳定，并且可以提高可靠性。例如，通过对背栅极供应任意的电位，可以改变阈值电压。注意，供应到背栅极的电位不局限于固定电位。此外，供应到背栅极的电位可以以各晶体管为单位不同或相同。
图10是说明半导体装置20A的变形例子的半导体装置20C的电路图。半导体装置20C包括像素电路31C代替像素电路31A。像素电路31C的与像素电路31A不同之处在于不包括晶体管M6。在半导体装置20C的工作中，在进行数据写入工作时例如使晶体管M5处于导通状态，由此使节点ND1具有以发光元件32中的电压下降的部分高的电位即可。半导体装置20C也可以不但不包括晶体管M6而且不包括布线23。因此，可以缩小像素电路31C的占有面积。
图11是说明半导体装置20A的变形例子的半导体装置20D的电路图。半导体装置20D包括像素电路31D代替像素电路31A。像素电路31D的与像素电路31A不同之处在于不包括晶体管M5。因此，晶体管M2的源极和漏极中的一个与发光元件32的一个端子电连接。在半导体装置20D的工作中，在进行Vth校正工作时例如对布线22供应电位Va来不使电流流过发光元件32即可。半导体装置20D也可以不但不包括晶体管M5而且不包括布线GLc。因此，可以缩小像素电路31D的占有面积。
<显示装置的结构例子>
图12A至图12E是说明根据本发明的一个方式的显示装置的结构例子的方框图。
如图12A所示，显示装置40包括显示部42、第一驱动电路部43、第二驱动电路部44。显示部42例如包括配置为m行n列(m及n都是2以上的整数)的矩阵状的多个像素41。在图12A中，将配置在第1行第1列的像素41记为像素41[1，1]，将配置在第1行第n列的像素41记为像素41[1，n]，将配置在第m行第1列的像素41记为像素41[m，1]，将配置在第m行第n列的像素41记为像素41[m，n]。注意，有时将配置在第u行第v列(u为1以上且m以下的整数，v为1以上且n以下的整数)的像素41记为像素41[u，v]。作为像素41可以使用上述半导体装置20A。
另外，显示装置40包括m个布线45，该m个布线45以互相平行或大致平行的方式配置且其电位被第一驱动电路部43中的电路控制。一个布线45的电位供应到配置在行方向上的n个像素41。注意，也可以根据像素41的结构而使一个布线45包括多个布线。图12B所示的显示装置40A示出一个布线45包括两个布线的结构例子。在此，例如当作为像素41使用半导体装置20A时，一个布线45也可以是相当于布线GLa、布线GLb及布线GLc的布线。
另外，显示装置40包括n个布线46，该n个布线46以互相平行或大致平行的方式配置且其电位被第二驱动电路部44中的电路控制。一个布线46的电位供应到配置在列方向上的m个像素41。注意，也可以根据像素41的结构而使一个布线46包括多个布线。在此，例如当作为像素41使用半导体装置20A时，一个布线46也可以是相当于布线DL的布线。
第一驱动电路部43中的电路例如被用作扫描线驱动电路(有时也称为栅极线驱动电路、栅极驱动器、扫描驱动器或行驱动器)。就是说，在半导体装置20A中例如具有输出供应到布线GLa、布线GLb及布线GLc各自的电位(电位H或电位L)的功能。
第二驱动电路部44中的电路例如被用作信号线驱动电路(有时也称为源极线驱动电路、源极驱动器、数据驱动器或列驱动器)。就是说，在半导体装置20A中例如具有输出供应到布线DL的数据电位Vdata的功能。另外，例如也可以具有将显示在显示装置40上的图像的数据(图像数据)转换为数据电位Vdata(数字模拟转换)的功能。
注意，在显示装置40中，半导体装置20A可以将流过晶体管M2的电流或流过发光元件32的电流通过晶体管M6输出到布线23。此时，有时将布线23称为监控线。例如可以将输出到布线23电流在第二驱动电路部44中转换为模拟电压(电流-电压转换)或转换为数字信号(模拟数字转换)而输出到显示装置40的外部。例如，可以利用该模拟电压或该数字信号在显示装置的外部进行图像数据的校正(也称为外部校正)等。
在本说明书等中，有时将第一驱动电路部43及第二驱动电路部44中的电路总称为“外围驱动电路”。
外围驱动电路可以使用各种构成电路构成。作为该构成电路，例如可以举出移位寄存器电路、触发器电路、锁存电路、缓冲器电路、反相器电路及电平转换器电路等。另外，例如可以举出复用器电路、解复用器电路、源极跟随器电路、源极接地放大电路、采样保持电路及开关电路(例如，传输门及模拟开关等)等。另外，例如可以举出电流-电压转换电路、模拟数字转换电路、数字模拟转换电路、运算放大器电路、比较器电路、传输晶体管逻辑电路、编码器电路、译码器电路及门电路(例如，AND电路、OR电路及NOT电路等)等。另外，可以举出组合这些电路而成的电路。这些构成电路例如可以使用晶体管及电容器等构成。
在本发明的一个方式中，作为构成外围驱动电路的晶体管，与上述半导体装置20A同样地可以使用各种晶体管。例如作为构成外围驱动电路的晶体管的一部分或全部，可以使用具有与构成像素41的晶体管相同的结构的晶体管。就是说，例如优选使用具有与构成半导体装置20A的晶体管相同的结构的OS晶体管。尤其是，优选使用具有与晶体管M1及晶体管M3至晶体管M6相同的结构的纵向OS晶体管。
通过作为构成外围驱动电路的晶体管的一部分或全部使用纵向OS晶体管，例如可以缩小构成栅极驱动器的缓冲器电路的占有面积。由此，例如可以实现显示装置的窄边框化。另外，例如可以缩小构成源极驱动器的解复用器的占有面积。由此，可以实现显示装置的高分辨率化以及高清晰化。
作为构成外围驱动电路的晶体管的一部分或全部，例如也可以使用Si晶体管。另外，例如也可以使用OS晶体管和Si晶体管的双方。Si晶体管的工作速度比OS晶体管快。另外，通过使n沟道型晶体管的栅极与p沟道型晶体管的栅极电连接，可以构成CMOS电路(例如，晶体管互补性地工作的电路、CMOS逻辑门或CMOS逻辑电路等)。
在本发明的一个方式中，作为显示装置40的变形例子可以使用各种结构。例如，如图12C至图12E所示，也可以以夹着显示部42彼此相对的方式配置第一驱动电路部43L和第一驱动电路部43R。
图12C所示的显示装置40B示出包括其电位被第一驱动电路部43L中的电路控制的m个布线45L以及其电位被第一驱动电路部43R中的电路控制的m个布线45R的结构例子。一个布线45L、一个布线45R各自的电位供应到配置在行方向上的n个像素41。
在此，例如在作为像素41使用半导体装置20A时，一个布线45L可以是相当于布线GLa及布线GLb的布线，一个布线45R可以是相当于布线GLc的布线。此时，例如第一驱动电路部43L中的电路具有输出分别供应到布线GLa及布线GLb的电位，第一驱动电路部43R中的电路具有输出供应到布线GLc的电位的功能。
图12D所示的显示装置40C示出包括其电位被第一驱动电路部43L中的电路和第一驱动电路部43R中的电路的双方控制的m个布线45的结构例子。一个布线45的电位供应到配置在行方向上的n个像素41。通过采用这种结构，例如，可以将实质上的布线的负载(寄生电容及寄生电阻)减少到图12B所示的显示装置40的布线的负载之1/4。因此，例如可以实现显示装置的高速化、高清晰化、高分辨率化、窄边框化及大屏幕化等。
图12E所示的显示装置40D示出包括其电位被第一驱动电路部43L中的电路控制的m/2个布线45L以及其电位被第一驱动电路部43R中的电路控制的m/2个布线45R的结构例子。一个布线45L的电位供应到在奇数行沿行方向配置的n个像素41。一个布线45R的电位供应到在偶数行沿行方向配置的n个像素41。通过采用这种结构，例如，可以将移位寄存器的级数减少到1/2。因此，例如可以实现显示装置的高速化、高清晰化、高分辨率化、窄边框化及大屏幕化等。
另外，虽然未图示，例如也可以以夹着显示部42彼此相对的方式配置两个第二驱动电路部44。
在本发明的一个方式中，除了上述各种结构的显示装置40以外，例如也可以以俯视时与显示部42重叠的方式设置传感器部。该传感器部例如可以具有触摸传感器、无触摸传感器或指纹传感器等功能。另外，这些传感器例如可以采用静电电容式或光学式等。
另外，在设置有传感器部的显示装置40中，第一驱动电路部43(或者，第一驱动电路部43L及第一驱动电路部43R)例如可以包括具有驱动该传感器部的功能的电路。另外，第二驱动电路部44例如可以包括具有将用该传感器部检测的信号输出到该显示装置的外部的功能的电路。
在本发明的一个方式中，作为使用半导体装置20A的显示装置可以使用上述各种结构。将在后面说明可用于该显示装置中的外围驱动电路(例如，栅极驱动器及源极驱动器等)的各构成电路的具体结构例子。
<显示装置的驱动例子>
接着，说明显示装置40的工作。
图13是说明作为显示装置40中的像素41使用上述半导体装置20A时的该显示装置的驱动例子的时序图。
在该显示装置中总共m行的半导体装置20A与一个布线DL电连接。当驱动该显示装置时，例如在1帧期间，对总共m行的半导体装置20A至少逐行依次进行选择，且对被选择的半导体装置20A进行上述Vth校正工作、数据写入工作及发光工作。在该显示装置中，如此进行1帧的工作，由此实现图像显示。另外，通过连续执行该帧，实现动态图像的显示。
注意，在以下的工作说明中，有时将第u行(u为1以上且m以下的整数)半导体装置20A记为半导体装置20A_u。另外，有时将半导体装置20A_u中的晶体管M1至晶体管M6分别记为晶体管M1_u至晶体管M6_u。另外，有时将半导体装置20A_u中的电容器C1及电容器C2分别记为电容器C1_u及电容器C2_u。另外，有时将与半导体装置20A_u电连接的布线GLa、布线GLb及布线GLc分别记为布线GLa_u、布线GLb_u及布线GLc_u。另外，有时将半导体装置20A_u中的节点ND1至节点ND3分别记为节点ND1_u至节点ND3_u。另外，有时将半导体装置20A_u中的发光元件32记为发光元件32_u。另外，有时将供应到半导体装置20A_u的数据电位Vdata记为数据电位Vdata_u。另外，有时使晶体管M2_u的阈值电压变为0V的校正电压Vb被记为校正电压Vb_u。
另外，在图13中，“F11”、“F12_1”及“F12_2”的记载表示帧。就是说，依次进行帧F11的工作、帧F12_1的工作及帧F12_2的工作。另外，各帧的“1”、“2”及“m”的记载分别表示半导体装置20A_1、半导体装置20A_2及半导体装置20A_m被选择的期间(也称为行选择期间或水平期间)。注意，在图13中，省略半导体装置20A_3至半导体装置20A_m-1的图示。
在以下的工作说明中，作为初始状态，布线GLa_1至布线GLa_m的电位为电位L，布线GLb_1至布线GLb_m的电位为电位L，布线GLc_1至布线GLc_m的电位为电位H。
在帧F11，对总共m行的半导体装置20A逐行依次进行选择，且对被选择的半导体装置20A进行上述Vth校正工作、数据写入工作及发光工作。在本说明书等中，将进行这些工作的帧称为“进行校正的帧”。
在进行校正的帧中，首先布线GLb_1被供应电位H(相当于图2的期间T11)。接着，通过布线GLc_1被供应电位L，取得校正晶体管M2_1的阈值电压的校正电压Vb_1(相当于图2的期间T12)。接着，通过布线GLb_1被供应电位L，校正电压Vb_1保持在电容器C2_1中(相当于图2的期间T13)。接着，通过布线GLa_1被供应电位H，数据电位Vdata_1写入到晶体管M2_1(相当于图2的期间T14)。然后，通过布线GLa_1被供应电位L且布线GLc_1被供应电位H，发光元件32_1以根据数据电位Vdata_1的发光强度发光(相当于图2的期间T15及期间T16)。
在此，在布线GLb_1被供应电位L时，布线GLb_2被供应电位H(相当于图2的期间T11)。接着，通过布线GLc_2被供应电位L，取得校正晶体管M2_2的阈值电压的校正电压Vb_2(相当于图2的期间T12)。接着，通过布线GLb_2被供应电位L，校正电压Vb_2保持在电容器C2_2中(相当于图2的期间T13)。接着，通过在布线GLa_1被供应电位L之后布线GLa_2被供应电位H，数据电位Vdata_2写入到晶体管M2_2(相当于图2的期间T14)。然后，通过布线GLa_2被供应电位L且布线GLc_2被供应电位H，发光元件32_2以根据数据电位Vdata_2的发光强度发光(相当于图2的期间T15及期间T16)。
通过以总共m行反复这样的工作，校正晶体管M2_1至晶体管M2_m各自的阈值电压的校正电压Vb_1至校正电压Vb_m分别保持在电容器C2_1至电容器C2_m中，并且发光元件32_1至发光元件32_m分别以根据数据电位Vdata_1至数据电位Vdata_m的发光强度发光。
在帧F12_1及帧F12_2各自中，对总共m行的半导体装置20A逐行依次进行选择，且对被选择的半导体装置20A进行数据写入工作及发光工作。在本说明书等中，将进行这些工作的帧称为“不进行校正的帧”。
在不进行校正的帧中不进行Vth校正工作。就是说，布线GLb_1至布线GLb_m的电位保持为电位L。因此，校正晶体管M2_1至晶体管M2_m各自的阈值电压的校正电压Vb_1至校正电压Vb_m分别保持在电容器C2_1至电容器C2_m中。就是说，保持晶体管M2_1至晶体管M2_m各自的阈值电压校正为0V的状态。
因此，在不进行校正的帧中，布线GLb_1至布线GLb_m的电位保持为电位L，除此之外进行与上述进行校正的帧同样的工作。
在图13所示的驱动例子中，在启动显示装置之后执行进行校正的帧的帧F11，在帧F11后执行不进行校正的帧的帧F12_1，在帧F12_1后执行不进行校正的帧的帧F12_2。注意，虽然未图示，但是也可以在帧F12_2之后执行一次以上的不进行校正的帧。
进行校正的帧也可以根据需要执行。例如，也可以以每任意时间执行进行校正的帧。任意时间例如也可以为0.1秒钟以上(就是说，10Hz以下)，优选为1秒钟以上(就是说，1Hz以下)，更优选为10秒钟以上(就是说，0.1Hz以下)，进一步优选为100秒钟以上(就是说，0.01Hz以下)。另外，例如也可以为10分钟以上、1小时以上或1天以上。另外，例如也可以以每任意次数执行进行校正的帧。任意次数例如可以为2次以上，优选为10次以上，更优选为60次以上，进一步优选为600次以上。
在本发明的一个方式中，在显示装置40中使用具有关态电流极小的特性的OS晶体管时，即使如上述那样地反复执行不进行校正的帧，也可以长期保持以进行校正的帧校正的状态。因此，可以将执行进行校正的帧的频率设定为比执行不进行校正的帧的频率低。
换言之，也可以说在半导体装置20A中可以将进行Vth校正工作的频率设定为比进行数据写入工作的频率低。或者，也可以说可以将晶体管M3及晶体管M4处于导通状态的频率设定为比晶体管M1及晶体管M6处于导通状态的频率低。或者，也可以说将布线GLb被供应电位H的频率比布线GLa被供应电位H的频率低。
就是说，在显示装置40中，通过将执行不进行校正的帧的频率设定为高频率，可以延长将供应到布线GLb的电位保持为电位L的期间。因此，可以降低外围驱动电路的功耗。因此，可以降低显示装置的功耗。
另外，因为可以延长将供应到布线GLb的电位保持为电位L的期间，所以例如在如上所述那样地以与显示部42重叠的方式设置传感器部时，可以减少噪音给该传感器部带来的影响。
注意，本发明的一个方式不局限于上述显示装置的驱动例子。
图14是说明进行校正的帧的变形例子的时序图。在图14中，将图13中的帧F11替换为帧F21。在帧F21中，将布线GLa_1至布线GLa_m的电位保持为电位L。就是说，不进行数据写入工作及发光工作而仅进行Vth校正工作。另外，在帧F21中，以同一时序进行总共m行的Vth校正工作。帧F21例如在启动显示装置后进行即可。
图15是说明不进行校正的帧的变形例子的时序图。在图15中，将图13中的帧F12_1及帧F12_2分别替换为帧F22_1及帧F22_2。在帧F12_1及帧F12_2的每一个中，将布线GLc_1至布线GLc_m的电位保持为电位H。因此，可以降低外围驱动电路的功耗。因此，可以降低显示装置的功耗。
<外围驱动电路的结构例子>
接着，说明可用于显示装置40中的外围驱动电路的各构成电路的结构例子。
〔移位寄存器〕
图16A至图16E及图17A至图17E是说明可用于外围驱动电路的半导体装置的结构例子的电路图。该半导体装置例如可以被用作栅极驱动器的一部分。另外，例如可以被用作移位寄存器的一部分。
图16A所示的半导体装置70A包括m个寄存器部71及m个缓冲器部72。另外，半导体装置70A与m个布线GLa、m个布线GLb电连接。m个寄存器部71通过m个布线SR的每一个彼此电连接。在图16A中，摘要半导体装置70A的一部分而示出寄存器部71_u至寄存器部71_u+2、缓冲器部72_u至缓冲器部72_u+2、布线SR_u-1至布线SR_u+4、布线GLa_u至布线GLa_u+2、布线GLb_u至布线GLb_u+2。注意，m为2以上的整数，相当于在上述显示装置40中配置为矩阵状的像素41的行数m。另外，u为1以上且m以下的整数。
图16B是说明寄存器部71及缓冲器部72的结构例子的电路图。图16C是对应于寄存器部71及缓冲器部72的电路区块。寄存器部71可以被用作寄存器部71_1至寄存器部71_m的每一个。缓冲器部72可以被用作缓冲器部72_1至缓冲器部72_m的每一个。就是说，例如在寄存器部71_u中，布线IN21与布线SR_u-1电连接，布线IN22与布线SR_u+2电连接，布线OUT21与布线SR_u电连接。另外，例如在缓冲器部72_u中，布线OUT31与布线GLa_u电连接，布线OUT32与布线GLb_u电连接。注意，在图16A及图16C中，省略布线IN21、布线IN31、布线IN32、布线VLD及布线VLS的记载。注意，寄存器部71_1至寄存器部71_u-1以及寄存器部71_u+1至寄存器部71_m也与此同样。另外，缓冲器部72_1至缓冲器部72_u-1以及缓冲器部72_u+1至缓冲器部72_m也与此同样。
就是说，在半导体装置70A中，寄存器部71_u-1中的布线OUT21通过布线SR_u-1与寄存器部71_u中的布线IN21电连接，寄存器部71_u中的布线OUT21通过布线SR_u与寄存器部71_u+1中的布线IN21电连接。通过采用这样的结构，寄存器部71_1至寄存器部71_m的每一个依次被选择，在电连接到被选择的寄存器部71_u的缓冲器部72_u中，可以将所希望电位分别供应到布线GLa_u及布线GLb_u。注意，在半导体装置70A的电连接到不被选择的寄存器部71_u的缓冲器部72_u中，布线GLa_u及布线GLb_u都被供应布线VLS的电位。
图16B所示的寄存器部71包括晶体管M21、晶体管M22、晶体管M23、晶体管M24、晶体管M25及晶体管M26。晶体管M21具有根据布线IN21的电位使布线VLD与布线NL21之间处于导通状态或非导通状态的功能。晶体管M22具有根据布线IN22的电位使布线VLD与布线NL22之间处于导通状态或非导通状态的功能。晶体管M23具有根据布线NL22的电位使布线VLS与布线NL21之间处于导通状态或非导通状态的功能。晶体管M24具有根据布线IN21的电位使布线VLS与布线NL22之间处于导通状态或非导通状态的功能。晶体管M25具有根据布线NL21的电位使布线IN23与布线OUT21之间处于导通状态或非导通状态的功能。晶体管M26具有根据布线NL22的电位使布线VLS与布线OUT21之间处于导通状态或非导通状态的功能。
另外，图16B所示的缓冲器部72包括晶体管M31、晶体管M32、晶体管M33以及晶体管M34。晶体管M31具有根据布线NL21的电位使布线IN31与布线OUT31之间处于导通状态或非导通状态的功能。晶体管M32具有根据布线NL21的电位使布线IN32与布线OUT32之间处于导通状态或非导通状态的功能。晶体管M33具有根据布线NL22的电位使布线VLS与布线OUT31之间处于导通状态或非导通状态的功能。晶体管M34具有根据布线NL22的电位使布线VLS与布线OUT32之间处于导通状态或非导通状态的功能。
图16D是说明图16B所示的寄存器部71及缓冲器部72的工作例子的时序图。
在以下的工作说明中，布线VLD被供应电位H，布线VLS被供应电位L。另外，布线IN21、布线IN22、布线IN23、布线IN31及布线IN32被供应电位H或电位L。
图16D所示的时序图示出在工作的各期间(期间T71至期间T73)供应到布线IN21、布线IN22、布线IN23、布线IN31及布线IN32的各电位(电位H或电位L)。另外，示出布线NL21、布线NL22、布线OUT21、布线OUT31及布线OUT32各自的电位变化。
在期间T71，布线IN21及布线IN22被供应电位L。另外，布线NL22的电位为电位H。因此，布线NL21被供应电位L。此时，晶体管M25、晶体管M31及晶体管M32都处于关闭状态(非导通状态)，晶体管M26、晶体管M33及晶体管M34都处于开启状态(导通状态)。因此，不依赖于布线IN23、布线IN31及布线IN32各自的电位(电位H或电位L)而将电位L分别供应到布线OUT21、布线OUT31及布线OUT32。注意，在以下的工作说明中，在没有涉及各布线的电位的情况下，可视为保持紧接之前的期间的电位。
在期间T72，由于布线IN21被供应电位H，布线NL22的电位变为电位L，布线NL21的电位变为电位H。此时，晶体管M25、晶体管M31及晶体管M32都变为开启状态，晶体管M26、晶体管M33及晶体管M34都变为关闭状态。因此，布线IN23、布线IN31及布线IN32各自的电位(电位H或电位L)分别通过晶体管M25、晶体管M31及晶体管M32供应到布线OUT21、布线OUT31及布线OUT32。注意，即使此后布线IN21被供应电位L，布线NL22及布线NL21的电位也被保持。
在期间T73，由于布线IN22被供应电位H，布线NL22的电位变为电位H，布线NL21的电位变为电位L。此时，晶体管M25、晶体管M31及晶体管M32都变为关闭状态，晶体管M26、晶体管M33及晶体管M34都变为开启状态。因此，不依赖于布线IN23、布线IN31及布线IN32各自的电位(电位H或电位L)而将电位L分别供应到布线OUT21、布线OUT31及布线OUT32。注意，即使此后布线IN22被供应电位L，布线NL22及布线NL21的电位也被保持。
图16E是说明寄存器部71及缓冲器部72的变形例子的电路图。图16E所示的寄存器部71a及缓冲器部72a的与寄存器部71及缓冲器部72不同之处在于包括自举电路。就是说，寄存器部71a除了寄存器部71以外还包括晶体管M27、电容器C21，并且缓冲器部72a除了缓冲器部72以外还包括晶体管M35、晶体管M36、电容器C31、电容器C32。注意，有时将电容器C21、电容器C31及电容器C32称为自举电容器。
晶体管M27的栅极与布线VLD电连接。晶体管M25的栅极通过晶体管M27的源极及漏极与布线NL21电连接。另外，晶体管M25的栅极通过电容器C21与布线OUT21电连接。
晶体管M35的栅极与布线VLD电连接。晶体管M31的栅极通过晶体管M35的源极及漏极与布线NL21电连接。另外，晶体管M31的栅极通过电容器C31与布线OUT31电连接。
晶体管M36的栅极与布线VLD电连接。晶体管M32的栅极通过晶体管M36的源极及漏极与布线NL21电连接。另外，晶体管M32的栅极通过电容器C32与布线OUT32电连接。
在此，在寄存器部71中，在从布线IN23向布线OUT21传输电位H时，晶体管M25的电位因阈值电压而下降。于是，通过如寄存器部71a那样采用自举电路，晶体管M25可以通过利用自举电容器的电容耦合保持开启状态。因此，在阈值电压不引起电位下降的状态下可以将电位H供应到布线OUT21。
同样地，还在寄存器部72中，在从布线IN31向布线OUT31传输电位H时，晶体管M31的电位因阈值电压而下降，并且从布线IN32向布线OUT32传输电位H时，晶体管M32的电位因阈值电压而下降。于是，通过如寄存器部72a那样采用自举电路，晶体管M31及晶体管M32都可以通过利用自举电容器的电容耦合保持开启状态。因此，在阈值电压不引起电位下降的状态下可以将电位H传输到布线OUT31及布线OUT32。
图17A所示的半导体装置70B包括m个寄存器部71及m个反相器部73。另外，半导体装置70B与m个布线GLc电连接。m个寄存器部71通过m个布线SR的每一个彼此电连接。在图17A中，摘要半导体装置70B的一部分而示出寄存器部71_u至寄存器部71_u+2、反相器部73_u至反相器部73_u+2、布线SR_u-1至布线SR_u+4、布线GLc_u至布线GLc_u+2。
图17B是说明反相器部73的结构例子的电路图。图17C是对应于反相器部73的电路区块。反相器部73可以被用作反相器部73_1至反相器部73_m的每一个。就是说，例如在反相器部73_u中，布线IN41与布线SR_u电连接，布线IN42与布线SR_u+2电连接，布线OUT41与布线GLc_u电连接。注意，在图17A及图17C中，省略布线VLD及布线VLS的记载。反相器部73_1至反相器部73_u-1及反相器部73_u+1至反相器部73_m也与此同样。
就是说，与半导体装置70A同样，在半导体装置70B中，寄存器部71_1至寄存器部71_m中的每一个依次被选择，在电连接到被选择的寄存器部71_u的反相器部73_u中，可以将所希望电位供应到布线GLc_u。注意，在半导体装置70B的电连接到不被选择的寄存器部71_u的反相器部73_u中，布线GLc_u被供应布线VLD的电位。
图17B所示的反相器部73包括晶体管M41、晶体管M42、晶体管M43及晶体管M44。晶体管M41具有根据布线IN42的电位使布线VLD与布线NL41之间处于导通状态或非导通状态的功能。晶体管M42具有根据布线IN41的电位使布线VLS与布线NL41之间处于导通状态或非导通状态的功能。晶体管M43具有根据布线NL41的电位使布线VLD与布线OUT41之间处于导通状态或非导通状态的功能。晶体管M44具有根据布线IN41的电位使布线VLS与布线OUT41之间处于导通状态或非导通状态的功能。
图17D是说明图17B所示的反相器部73的工作例子的时序图。
在以下的工作说明中，布线VLD被供应电位H，布线VLS被供应电位L。另外，布线IN41、布线IN42分别被供应电位H或电位L。
图17D所示的时序图示出在工作的各期间(期间T74至期间T76)供应到布线IN41、布线IN42的各电位(电位H或电位L)。另外，示出布线NL41、布线OUT41各自的电位变化。
在期间T74中，布线IN41及布线IN42被供应电位L。另外，布线NL41的电位为电位H。此时，晶体管M43处于开启状态(导通状态)，晶体管M44处于关闭状态(非导通状态)。因此，布线OUT41被供应电位H。注意，在以下的工作说明中，在没有涉及各布线的电位的情况下，可视为保持紧接之前的期间的电位。
在期间T75，由于布线IN41被供应电位H，布线NL41的电位变为电位L。此时，晶体管M43变为关闭状态，晶体管M44变为开启状态。因此，布线OUT41被供应电位L。然后，由于布线IN41被供应电位L，晶体管M44变为关闭状态。此时，布线NL41及布线OUT41的电位被保持。
在期间T76，由于布线IN42被供应电位H，布线NL41的电位变为电位H。此时，晶体管M43变为开启状态。因此，布线OUT41被供应电位H。注意，即使此后布线IN42被供应电位L，布线NL41及布线OUT41的电位也被保持。
图17E是说明反相器部73的变形例子的电路图。图17E所示的反相器部73a的与反相器部73不同之处在于包括自举电路。就是说，反相器部73a除了反相器部73以外还包括晶体管M45、电容器C41。注意，有时将电容器C41称为自举电容器。
晶体管M45的栅极与布线VLD电连接。晶体管M43的栅极通过晶体管M45的源极及漏极与布线NL41电连接。另外，晶体管M43的栅极通过电容器C41与布线OUT41电连接。
在此，在反相器部73中，在从布线VLD向布线OUT41传输电位H时，晶体管M43的电位因阈值电压而下降。于是，通过如反相器部73a那样采用自举电路，晶体管M43可以通过利用自举电容器的电容耦合保持开启状态。因此，在阈值电压不引起电位下降的状态下可以将电位H供应到布线OUT41。
在本发明的一个方式中，在显示装置40中可以使用半导体装置70A及半导体装置70B。例如，在显示装置40中，可以将半导体装置70A及半导体装置70B用于栅极驱动器的一部分。此时，布线GLa_1至布线GLa_m的每一个对应于配置在m行且分别采用半导体装置20A的像素41中的布线GLa。同样地，布线GLb_1至布线GLb_m中的每一个对应于布线GLb，布线GLc_1至布线GLc_m中的每一个对应于布线GLc。
通过将半导体装置70A及半导体装置70B用于显示装置40，可以实现如上述图13至图15那样的驱动。就是说，在半导体装置70A中，可以将布线GLb_1至布线GLb_m都被供应电位H的频率设定为比布线GLa_1至布线GLa_m都被供应电位H的频率低。换言之，半导体装置70A可以说具有如下功能：以比将电位H输出到布线GLa_1至布线GLa_m低的频率将电位H输出到布线GLb_1至布线GLb_m。因此，可以降低显示装置的功耗。
注意，本发明的一个方式不局限于上述半导体装置70A及半导体装置70B的结构，也可以在能够实现上述显示装置的工作的范围内适当地改变结构。
〔解复用器〕
图18A至图18C是说明可用于外围驱动电路的半导体装置的结构例子的电路图。该半导体装置例如可以被用作源极驱动器的一部分。另外，例如可以被用作解复用器的一部分。
图18A所示的半导体装置80包括n/2个选择器部81。另外，半导体装置80与布线SMP1、布线SMP2、n/2个布线SL、n个布线DL电连接。在图18A至图18C中，摘要半导体装置80的一部分而示出选择器部81_1及选择器部81_2、选择器部81_n/2、布线SMP1、布线SMP2、布线SL_1及布线SL_2、布线SL_n/2、布线DL_1至布线DL_4、布线DL_n-1及布线DL_n。注意，n为2以上的整数，相当于在上述显示装置40中配置为矩阵状的像素41的列数n。
图18B及图18C分别是说明选择器部81的结构例子的电路图及方框图。可以将选择器部81用于选择器部81_1至选择器部81_n/2的每一个。就是说，例如在选择器部81_1中，布线IN51与布线SL_1电连接，布线SW51与布线SMP1电连接，布线SW52与布线SMP2电连接，布线OUT51与布线DL_1电连接，布线OUT52与布线DL_2电连接。另外，例如在选择器部81_n/2中，布线IN51与布线SL_n/2电连接，布线SW51与布线SMP1电连接，布线SW52与布线SMP2电连接，布线OUT51与布线DL_n-1电连接，布线OUT52与布线DL_n电连接。选择器部81_2至选择器部81_n/2-1也与此同样。
图18B所示的选择器部81包括晶体管M51及晶体管M52。晶体管M51具有根据布线SW51的电位使布线IN51与布线OUT51之间处于导通状态或非导通状态的功能。晶体管M52具有根据布线SW52的电位使布线IN51与布线OUT52之间处于导通状态或非导通状态的功能。
就是说，选择器部81具有根据布线SW51的电位及布线SW52的电位将布线IN51的电位传输到布线OUT51和布线OUT52中的任一个的功能。也就可以说，选择器部81包括一个输入(布线IN51)及两个输出(布线OUT51及布线OUT52)。
在本发明的一个方式中，在显示装置40中可以使用半导体装置80。例如，在显示装置40中可以将半导体装置80用于源极驱动器的一部分。此时，布线DL_1至布线DL_n的每一个对应于配置在n列且分别采用半导体装置20A的像素41中的布线DL。
通过在显示装置40中使用半导体装置80，可以使用其输出数比像素41的列数n少的源极驱动器IC。例如，当使用上述半导体装置80时，使用输出数为n/2的源极驱动器IC即可。因此，例如可以实现显示装置的小型化及低成本化。另外，也可以说能够驱动以比源极驱动器IC的输出数多的列数包括像素的显示装置。因此，例如可以实现显示装置的高分辨率化。
注意，在此示出半导体装置80中的选择器部81所包括的输出为两个的结构，但是不局限于此，也可以包括三个以上的输出。例如，当采用包括三个输出的结构时，可以使用输出数为n/3的源极驱动器IC。
〔晶体管的串联连接〕
图19A至图19C是说明晶体管的串联连接的电路图。
在本发明的一个方式中，构成像素电路及外围驱动电路的晶体管既可以为源极与漏极间包括一个栅极的单栅型晶体管，又可以为双栅型晶体管。图19A示出双栅型晶体管TrA的电路图符号例子。
晶体管TrA具有串联连接晶体管Tr1与晶体管Tr2的结构。在图19A所示的晶体管TrA中，晶体管Tr1的源极和漏极中的一个与端子S电连接，晶体管Tr1的源极和漏极中的另一个与晶体管Tr2的源极和漏极中的一个电连接。晶体管Tr2的源极和漏极中的另一个与端子D电连接。另外，在图19A所示的晶体管TrA中，晶体管Tr1的栅极及晶体管Tr2的栅极彼此电连接且与端子G电连接。
图19A所示的晶体管TrA具有通过改变端子G的电位来切换端子S与端子D间的导通状态或非导通状态的功能。因此，双栅型晶体管的晶体管TrA包括晶体管Tr1和晶体管Tr2且被用作一个晶体管。即可以说，在图19A中，晶体管TrA的源极和漏极中的一个与端子S电连接，源极和漏极中的另一个与端子D电连接，并且栅极与端子G电连接。
另外，构成像素电路及外围驱动电路的晶体管也可以为三栅型晶体管。图19B示出三栅型晶体管TrB的电路图符号例子。
晶体管TrB具有串联连接晶体管Tr1、晶体管Tr2及晶体管Tr3的结构。在图19B所示的晶体管TrB中，晶体管Tr1的源极和漏极中的一个与端子S电连接，晶体管Tr1的源极和漏极中的另一个与晶体管Tr2的源极和漏极中的一个电连接。另外，晶体管Tr2的源极和漏极中的另一个与晶体管Tr3的源极和漏极中的一个电连接。另外，晶体管Tr3的源极和漏极中的另一个与端子D电连接。另外，在图19B所示的晶体管TrB中，晶体管Tr1的栅极、晶体管Tr2的栅极及晶体管Tr3的栅极彼此电连接且与端子G电连接。
图19B所示的晶体管TrB具有通过改变端子G的电位来切换端子S与端子D间的导通状态或非导通状态的功能。因此，三栅型晶体管的晶体管TrB包括晶体管Tr1、晶体管Tr2及晶体管Tr3且被用作一个晶体管。即可以说，在图19B中，晶体管TrB的源极和漏极中的一个与端子S电连接，源极和漏极中的另一个与端子D电连接，并且栅极与端子G电连接。
另外，构成像素电路及外围驱动电路的晶体管也可以具有串联连接四个以上的晶体管的结构。图19C所示的晶体管TrC具有串联连接六个晶体管(晶体管Tr1至晶体管Tr6)的结构。另外，在图19C所示的晶体管TrC中，六个晶体管的各栅极彼此电连接且与端子G电连接。
图19C所示的晶体管TrC具有通过改变端子G的电位来切换端子S与端子D间的导通状态或非导通状态的功能。因此，晶体管TrC包括晶体管Tr1至晶体管Tr6且被用作一个晶体管。即可以说，在图19C中，晶体管TrC的源极和漏极中的一个与端子S电连接，源极和漏极中的另一个与端子D电连接，并且栅极与端子G电连接。
有时将如晶体管TrA、晶体管TrB及晶体管TrC那样的包括多个栅极且多个栅极彼此电连接而成的晶体管称为“多栅型晶体管”或“多栅晶体管”。
在本发明的一个方式中，通过使用多栅晶体管，可以实现实质沟道长度大的晶体管。因此，可以降低关态电流并提高漏极耐压(就是说，提高可靠性)。另外，可以得到饱和区域中的相对于漏极电压的漏极电流的变化小(饱和性高)的特性。通过使用这样的饱和性高的晶体管，例如可以实现理想的电流源电路以及电阻值极高的有源负载等。因此，例如可以实现特性优异的差动电路及电流镜电路等。
在本发明的一个方式中，作为构成上述各种构成电路的晶体管可以使用纵向OS晶体管。通过作为构成各构成电路的晶体管的一部分或全部使用纵向OS晶体管，可以缩小该电路的占有面积。由此，例如可以实现显示装置的窄边框化、高分辨率化及高清晰化等。
注意，根据本发明的一个方式的半导体装置及显示装置不局限于本实施方式中说明的半导体装置及显示装置。本实施方式所示的结构例子、工作例子以及对应于这些例子的附图等的至少一部分可以与其他本说明书等所示的其他结构例子、其他工作例子、其他附图以及其他实施方式等适当地组合。
实施方式2
在本实施方式中，使用图20A至图27说明本发明的一个方式的半导体装置。
本发明的一个方式是一种包括晶体管及第一绝缘层的半导体装置。
晶体管包括第一导电层、具有隔着第一绝缘层与第一导电层重叠的区域的第二导电层、半导体层、栅极绝缘层以及栅电极。第二导电层在与第一导电层重叠的区域中具有第一开口。第一绝缘层在与第一开口重叠的区域中具有到达第一导电层的第二开口。半导体层在第一开口及第二开口中与第一导电层的顶面、第一绝缘层的侧面及第二导电层的侧面接触。半导体层上设置有栅极绝缘层，栅极绝缘层上设置有栅电极。在该晶体管中，第一导电层被用作源电极和漏电极中的一个，第二导电层被用作源电极和漏电极中的另一个。该晶体管中可以重叠设置源电极、具有沟道形成区域的半导体层及漏电极，因此可以缩小占有面积。另外，半导体层的与第一绝缘层接触的区域被用作沟道形成区域。由此，可以使晶体管的沟道长度比曝光装置的极限分辨率小，可以实现通态电流大的晶体管。
半导体层优选包含金属氧化物。另外，第一绝缘层优选使用释放氧的材料。由此，可以将氧从第一绝缘层供应到半导体层(尤其是，沟道形成区域)，所以可以降低半导体层的氧空位(也称为VO：Oxygen Vacancy)。
在沟道长度小的晶体管中，从第一绝缘层供应到半导体层的氧量越多越好。另外，第一绝缘层的氧扩散系数优选大。具体而言，第一绝缘层的350℃下的氧扩散系数优选为5×10-12cm2/sec以上。由此，第一绝缘层中的氧的扩散速度增大，可以将氧有效地供应到半导体层。因此，即使是沟道长度小的晶体管也可以同时具有优异的电特性和高可靠性。
<结构例子1>
对本发明的一个方式的半导体装置进行说明。图20A示出半导体装置10的俯视图(也称为平面图)。图20B示出沿着图20A所示的点划线A1-A2的截断面的截面图，图20C示出沿着点划线B1-B2的截断面的截面图。注意，在图20A中，省略半导体装置10的构成要素的一部分(绝缘层等)。关于半导体装置的俯视图，与图20A同样地，后面的附图中也省略构成要素的一部分。
半导体装置10包括晶体管100、晶体管200、电容元件150、绝缘层110。晶体管100、晶体管200及电容元件150设置在衬底102上。晶体管100和晶体管200具有互不相同的结构。另外，晶体管100、晶体管200及电容元件150可以使部分工序共同化来形成。
晶体管100包括导电层104、绝缘层106、半导体层108、导电层112a及导电层112b。在晶体管100中，导电层104被用作栅电极(也称为第一栅电极)。绝缘层106的一部分被用作栅极绝缘层(也称为第一栅极绝缘层)。导电层112a被用作源电极和漏电极中的一个，导电层112b被用作源电极和漏电极中的另一个。构成晶体管100的各层可以具有单层结构或叠层结构。
衬底102上设置有导电层112a，导电层112a上设置有绝缘层110。绝缘层110以覆盖导电层112a的顶面及侧面的方式设置。绝缘层110在与导电层112a重叠的区域具有到达导电层112a的开口141。也可以说在开口141中导电层112a露出。
绝缘层110上设置有导电层112b。导电层112b具有隔着绝缘层110与导电层112a重叠的区域。导电层112b在与导电层112a重叠的区域具有开口143。开口143设置在重叠于开口141的区域。
半导体层108以覆盖开口141及开口143的方式设置。半导体层108具有与导电层112b的顶面及侧面、绝缘层110的侧面以及导电层112a的顶面接触的区域。半导体层108通过开口141及开口143与导电层112a电连接。半导体层108具有沿着导电层112b的顶面及侧面、绝缘层110的侧面以及导电层112a的顶面的形状的形状。半导体层108具有隔着绝缘层110与导电层112a重叠的区域。也可以说绝缘层110具有夹在导电层112a和半导体层108之间的区域。也就可以说，半导体层108的一部分设置在开口141及开口143的内部。
半导体层108的与导电层112a接触的区域被用作源极区域和漏极区域中的一个，与导电层112b接触的区域被用作源极区域和漏极区域中的另一个。在半导体层108中，源极区域与漏极区域之间设置有沟道形成区域。
绝缘层106以覆盖开口141及开口143的方式设置。绝缘层106设置在半导体层108、导电层112b及绝缘层110上。绝缘层106具有与半导体层108的顶面及侧面、导电层112b的顶面及侧面以及绝缘层110的顶面接触的区域。绝缘层106具有沿着半导体层108的顶面及侧面、导电层112b的顶面及侧面以及绝缘层110的顶面的形状的形状。
导电层104设置在绝缘层106上，并包括与绝缘层106的顶面接触的区域。导电层104包括隔着绝缘层106与半导体层108重叠的区域。导电层104具有沿着绝缘层106的顶面形状的形状。
晶体管100是在半导体层108的上方包括栅电极的所谓顶栅型晶体管。再者，由于半导体层108的底面与用作源电极及漏电极的导电层112a及导电层112b接触，所以可以说是TGBC(Top Gate Bottom Contact：顶栅底接触)型晶体管。此外，在晶体管100中源电极与漏电极的对于被形成面的衬底102的表面的高度彼此不同，在纵向(高度方向、俯视时的纵深方向或垂直于被形成面(衬底102的表面)的方向上漏极电流流过。也可以说，在晶体管100中沟道长度方向包含纵向成分。因此，可以将如本发明的一个方式的晶体管100那样的晶体管称为纵向晶体管、纵型晶体管、纵沟道型晶体管、纵型沟道晶体管或VFET(纵向场效应晶体管(Vertical Field Effect Transistor))等。
晶体管100可以由设置在导电层112a与导电层112b之间的绝缘层110(具体而言，绝缘层110b)的厚度控制沟道长度。因此，可以高精度地制造具有比用来制造晶体管的曝光装置的极限分辨率小的沟道长度的晶体管。此外，可以减小多个晶体管100间的特性不均匀。因此，包括晶体管100的半导体装置的工作稳定，可以提高可靠性。此外，当特性不均匀减小时，半导体装置的电路设计自由度提升，还可以降低半导体装置的工作电压。由此，可以降低半导体装置的功耗。
因为可以重叠设置源电极、具有沟道形成区域的半导体层和漏电极，所以可以使晶体管100的占有面积比将具有沟道形成区域的半导体层配置为平面状的所谓的平面晶体管小得多。
导电层112a、导电层112b及导电层104可以都被用作布线，晶体管100可以设置在这些布线重叠的区域。也就是说，在包括晶体管100及布线的电路中，可以缩小晶体管100及布线的占有面积。因此，可以缩小电路的占有面积来实现小型半导体装置。
晶体管200包括导电层204、导电层212a、导电层212b、绝缘层106、半导体层208、绝缘层120及导电层202。在晶体管200中，导电层204被用作栅电极(也称为第一栅电极)。绝缘层106的一部分被用作栅极绝缘层(也称为第一栅极绝缘层)。导电层202被用作背栅电极(也称为第二栅电极)，绝缘层120的一部分被用作背栅极绝缘层(也称为第二栅极绝缘层)。导电层212a被用作源电极和漏电极中的一个，导电层212b被用作源电极和漏电极中的另一个。构成晶体管200的各层可以具有单层结构或叠层结构。注意，晶体管200也可以不包括导电层202。
在半导体层208中，在源电极与漏电极之间隔着栅极绝缘层与栅电极重叠的区域的整体被用作沟道形成区域。半导体层208具有夹持沟道形成区域的一对区域208L以及其外侧的一对区域208D。
区域208L及区域208D是包含杂质元素的区域。作为该杂质元素，可以使用氢、硼、碳、氮、氟、磷、硫、砷、铝、镁、硅或贵气体等中的一个或多个。作为贵气体的典型例，可以举出氦、氖、氩、氪及氙。作为杂质元素，尤其优选使用硼、磷、铝、镁和硅中的一个或多个。
将导电层204、导电层212a及导电层212b用作掩模对半导体层208供应(也称为添加或注入)杂质元素。由此，在半导体层208中，不与导电层204、导电层212a、导电层212b及绝缘层106中的任何重叠的区域中形成区域208D，不与导电层204、导电层212a及导电层212b中的任何重叠并与绝缘层106重叠的区域中形成区域208L。
半导体层208中的与导电层212a接触的区域及与该区域相邻的区域208D被用作源极区域和漏极区域中的一个。半导体层208中与导电层212b接触的区域及与该区域相邻的区域208D被用作源极区域和漏极区域中的另一个。
绝缘层110上设置有导电层202，导电层202上设置有绝缘层120。绝缘层120以覆盖导电层202的顶面及侧面的方式设置。绝缘层120具有比导电层202的端部突出的部分。绝缘层120的端部与绝缘层110的顶面接触。
绝缘层120上设置有半导体层208。半导体层208具有隔着绝缘层120与导电层202重叠的区域。半导体层208可以使用与半导体层108相同的材料。另外，半导体层208可以通过与半导体层108相同的工序形成。例如，形成成为半导体层108及半导体层208的膜且对该膜进行加工，由此可以形成半导体层108及半导体层208。
半导体层208上设置有绝缘层106。绝缘层106的一部分被用作晶体管100的栅极绝缘层，绝缘层106的其他一部分被用作晶体管200的栅极绝缘层。绝缘层106在与半导体层208重叠的区域中具有开口147a及开口147b。
绝缘层106上设置有导电层204、导电层212a及导电层212b。导电层204具有隔着绝缘层106与半导体层208重叠的区域。另外，导电层204具有隔着半导体层208与导电层202重叠的区域。导电层212a及导电层212b以覆盖开口147a及开口147b的方式设置。导电层212a通过开口147a与半导体层208电连接，导电层212b通过开口147b与半导体层208电连接。导电层204、导电层212a及导电层212b可以使用与导电层104相同的材料。另外，导电层204、导电层212a及导电层212b可以通过与导电层104相同的工序形成。例如，形成成为导电层104、导电层204、导电层212a及导电层212b的膜且对该膜进行加工，由此可以形成导电层104、导电层204、导电层212a及导电层212b。
晶体管200是将半导体层208配置为平面状的平面晶体管。晶体管200是在半导体层208的上方具有栅电极的所谓顶栅型晶体管。例如，通过以用作栅电极的导电层204为掩模而将杂质元素添加到半导体层208，可以以自对准方式形成用作源极区域及漏极区域的区域208D。晶体管200可以说是TGSA(Top Gate Self-Aligned)型晶体管。
晶体管200可以以导电层204的长度控制沟道长度。由此，晶体管200的沟道长度为晶体管的制造中使用的曝光装置的限界解像度以上的值。就是说，可以使晶体管200的沟道长度比晶体管100的沟道长度大。通过增大沟道长度，可以实现饱和性高的晶体管。
注意，在本说明书等中，有时将晶体管的Id-Vd特性的饱和区域的漏极电流的变化小记载为“饱和性高”。
可以将沟道长度小的晶体管100和沟道长度大的晶体管200的部分工序共同而形成在相同衬底上。例如，作为被需求大通态电流的晶体管使用晶体管100且作为被需求高饱和性的晶体管使用晶体管200，可以实现高性能的半导体装置。
例如，在本发明的一个方式的半导体装置用于显示装置的像素电路时，可以缩小像素电路的占有面积，可以实现高清晰显示装置。此外，例如，在将本发明的一个方式的半导体装置用于显示装置的驱动电路(例如，栅极线驱动电路和源极线驱动电路中的一方或双方)时，可以缩小驱动电路的占有面积，因此可以实现窄边框的显示装置。
电容元件150包括用作一对电极的导电层112b及导电层202以及绝缘层120。导电层112b被用作晶体管100的源电极和漏电极中的另一个，还被用作电容元件150的一对电极中的一个。导电层202被用作晶体管200的背栅电极，还被用作电容元件150的一对电极中的另一个。夹在绝缘层120的导电层112b与导电层202之间的区域被用作电容元件150的电介质。通过以不同的工序形成导电层112b和导电层202，可以形成包括这些导电层作为一对电极的电容元件150。另外，通过以不同的工序形成导电层112b和导电层202，可以使用不同材料而扩大材料的选择范围。
在图20A等中，使用电容元件150由导电层112b、导电层202及绝缘层120构成的例子进行说明，但是对电容元件150的结构没有特别的限制。另外，半导体装置10也可以不包括电容元件150。注意，当不设置由导电层112b、导电层202及绝缘层120构成的电容元件150时，也可以以相同的工序形成导电层112b和导电层202。
在图20A等中，晶体管100的源电极和漏电极中的另一个与电容元件150的一对电极中的一个电连接，晶体管200的源电极和漏电极中的一个与电容元件150的一对电极中的另一个电连接，但是对晶体管100、晶体管200及电容元件150的电连接关系没有特别的限制。
以覆盖晶体管100、晶体管200及电容元件150的方式设置有绝缘层195。绝缘层195被用作晶体管100、晶体管200及电容元件150的保护层。
对用于半导体层108及半导体层208的半导体材料没有特别的限制。例如，可以使用由单个元素构成的半导体或化合物半导体。作为由单个元素构成的半导体例如可以举出硅及锗。作为化合物半导体例如可以举出砷化镓及硅锗。除此之外，作为化合物半导体例如可以使用有机半导体、氮化物半导体及氧化物半导体。注意，这些半导体材料也可以包含杂质作为掺杂剂。
对用于半导体层108及半导体层208的半导体材料的结晶性没有特别的限制，可以使用非晶半导体、单晶半导体或具有单晶以外的结晶性的半导体(微晶半导体、多晶半导体或其一部分具有结晶区域的半导体)。当使用单晶半导体或具有结晶性的半导体时可以抑制晶体管的特性劣化，所以是优选的。
半导体层108及半导体层208都可以使用硅。作为硅可以举出单晶硅、多晶硅、微晶硅、非晶硅。作为多晶硅例如可以举出低温多晶硅(LTPS：LowTemperaturePolySilicon)。在沟道形成区域中使用非晶硅的晶体管可以形成在大型玻璃衬底上，可以以低成本制造。在沟道形成区域中使用多晶硅的晶体管具有高场效应迁移率而能够进行高速工作。此外，在沟道形成区域中使用微晶硅的晶体管与使用非晶硅的晶体管相比具有高场效应迁移率而能够进行高速工作。
半导体层108及半导体层208优选都包含呈现半导体特性的金属氧化物(也称为氧化物半导体)。
用于半导体层108及半导体层208的金属氧化物的带隙都优选为2.0eV以上，更优选为2.5eV以上。
与使用非晶硅的晶体管相比，使用氧化物半导体的晶体管(以下记为OS晶体管)的场效应迁移率非常高。另外，OS晶体管的关态电流极小，可以长期保持与该晶体管串联连接的电容器中储存的电荷。另外，通过使用OS晶体管，可以降低半导体装置的功耗。
〔晶体管100〕
使用图20A至图20C、图21A及图21B说明晶体管100的详细结构。图21A及图21B是图20A及图20B所示的晶体管100的放大图。
绝缘层110优选具有一层以上的无机绝缘膜。作为可用于无机绝缘膜的材料，例如可以举出氧化物、氮化物、氧氮化物及氮氧化物。作为氧化物，例如可以举出氧化硅、氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪、氧化钽、氧化铈、镓锌氧化物及铝酸铪。作为氮化物，例如可以举出氮化硅及氮化铝。作为氧氮化物，例如可以举出氧氮化硅、氧氮化铝、氧氮化镓、氧氮化钇及氧氮化铪。作为氮氧化物，例如可以举出氮氧化硅及氮氧化铝。
注意，在本说明书等中，氧氮化物是指在其组成中含氧量多于含氮量的材料。氮氧化物是指在其组成中含氮量多于含氧量的材料。
在晶体管100中，绝缘层110具有与半导体层108接触的区域。在作为半导体层108使用金属氧化物时，为了提高半导体层108与绝缘层110的界面特性，绝缘层110的与半导体层108接触的区域的至少一部分优选包含氧。具体而言，绝缘层110中的与半导体层108的沟道形成区域接触的区域优选包含氧。绝缘层110中的与半导体层108的沟道形成区域接触的区域可以使用氧化物和氧氮化物中的一个以上。
绝缘层110优选具有叠层结构。图20B等示出绝缘层110包括绝缘层110a、绝缘层110a上的绝缘层110b、绝缘层110b上的绝缘层110c的例子。
半导体层108中的与绝缘层110b接触的区域被用作沟道形成区域。绝缘层110b优选包含氧，优选使用上述氧化物和氧氮化物中的任一个或多个。具体而言，绝缘层110b可以使用氧化硅和氧氮化硅中的一方或双方。
绝缘层110b更优选使用通过加热释放氧的膜。由于在晶体管100的制造工序中施加的热而绝缘层110b释放氧，因此可以将氧供应到半导体层108。通过将氧从绝缘层110b供应给半导体层108，尤其是供应到沟道形成区域，修复氧空位(VO)，可以减少氧空位(VO)。由此，可以实现呈现良好的电特性且可靠性高的晶体管。
例如，通过在含氧气氛下进行加热处理或者在含氧气氛下进行等离子体处理，可以将氧供应到绝缘层110b。另外，也可以在含氧气氛下利用溅射法在绝缘层110b的顶面形成氧化物膜来供应氧。然后，也可以去除该氧化物膜。
优选尽可能减少半导体层108中的氢，尤其是沟道形成区域中的氢。半导体层108中的氢与氧空位(VO)键合而形成氢进入氧空位(VO)而成的缺陷(也称为VOH)，所以晶体管特性(例如，晶体管的初始Id-Vg特性或者长期可靠性测试中的Id-Vg特性等)有可能劣化。因此，作为围绕半导体层108的材料，例如用于与半导体层108接触的绝缘层(例如，绝缘层110a、绝缘层110b、绝缘层110c及绝缘层106等)的材料，优选使用氢释放量少的材料。
绝缘层110b优选利用溅射法或等离子体增强化学气相沉积(PECVD：PlasmaEnhanced Chemical Vapor Deposition)法等沉积方法形成。尤其是，通过利用溅射法且作为沉积气体不使用氢气体的方法而形成，由此可以实现含氢量极少的膜。因此，可以抑制沟道形成区域被供应氢而实现晶体管100的电特性的稳定化。
优选在绝缘层110b中物质容易扩散。也可以说绝缘层110b中的物质的扩散系数优选大。特别优选的是，在绝缘层110b中氧容易扩散。就是说，绝缘层110b中的氧扩散系数优选大。绝缘层110b中的氧扩散在绝缘层110b中，经过绝缘层110b和半导体层108的界面供应到半导体层108。通过使用氧容易扩散的绝缘层110b，可以将绝缘层110b中的氧高效地供应到半导体层108(尤其是，沟道形成区域)。
绝缘层110b的350℃下的氧扩散系数优选为5×10-12cm2/sec以上，更优选为1×10-11cm2/sec以上，进一步优选为5×10-11cm2/sec以上，还进一步优选为1×10-10cm2/sec以上。由此，可以将绝缘层110b中的氧高效地供应到半导体层108。扩散系数越大越好，因此没有设定特别的上限。在扩散系数的计算中，例如可以使用热脱附谱分析法(TDS：ThermalDesorption Spectroscopy)。或者，也可以使用二次离子质谱分析法(SIMS：Secondary IonMass Spectrometry)。
这里，通过将导电率高的材料用于半导体层108，可以实现通态电流大的晶体管。然而，在使用导电率高的材料时容易形成氧空位(VO)，在沟道形成区域中的氧空位(VO)变多时，有时晶体管的阈值电压漂移，栅极电压为0V时流过的漏极电流(以下，也记为截止电流)增大。例如，在n沟道型晶体管中，在阈值电压负向漂移时，有时截止电流会增大。通过设置绝缘层110b，至少对半导体层108中的与绝缘层110b接触的区域，即沟道形成区域被供应氧，因此可以减少沟道形成区域中的氧空位(VO)。由此，可以抑制阈值电压漂移，所以可以实现截止电流小且通态电流大的晶体管。由此，可以实现低功耗且高性能的半导体装置。
在半导体层108中，与导电层112a接触的区域被用作晶体管100的源极区域和漏极区域中的一个，与导电层112b接触的区域被用作源极区域和漏极区域中的另一个。源极区域及漏极区域是具有比沟道形成区域低的电阻的区域。源极区域及漏极区域也可以说是与沟道形成区域相比载流子浓度更高的区域或氧空位密度更高的区域。
绝缘层110a设置在绝缘层110b与导电层112a之间。绝缘层110c设置在绝缘层110b与导电层112b之间。优选的是，绝缘层110a及绝缘层110c的从本身释放的杂质(例如，氢及水)量少且不容易透过杂质。由此，可以抑制绝缘层110a及绝缘层110c中的杂质扩散到沟道形成区域。因此，可以实现呈现良好的电特性且可靠性高的晶体管。
绝缘层110a及绝缘层110c都优选使用不容易透过氧的膜。由此，可以抑制绝缘层110b中的氧经过绝缘层110a扩散到导电层112a。同样地，可以抑制绝缘层110b中的氧经过绝缘层110c扩散到导电层112b。由此，可以抑制导电层112a及导电层112b的电阻变高。与此同时，可以抑制绝缘层110b中的氧扩散到绝缘层110a一侧及绝缘层110c一侧，因此从绝缘层110b供应到沟道形成区域的氧量增大而可以降低沟道形成区域中的氧空位(VO)及VOH。
通过将氧不容易扩散的膜用于绝缘层110a及绝缘层110c的每一个，可以将氧从绝缘层110b有效地供应到沟道形成区域。注意，也可以不设置绝缘层110a和绝缘层110c中的一方或双方。
绝缘层110a及绝缘层110c都优选包含氮，优选使用上述氮化物和氮氧化物中的任一个或多个。例如，绝缘层110a及绝缘层110c都可以使用氮化硅或氮氧化硅。此外，作为绝缘层110a和绝缘层110c中的一方或双方可以使用氧化物和氧氮化物中的任一个或多个。绝缘层110a及绝缘层110c例如都可以使用氧化铝。注意，绝缘层110a既可以使用与绝缘层110c相同的材料，也可以使用不同的材料。
注意，在本说明书等中，不同的材料是指构成元素的一部分或全部不同的材料或者构成元素相同而组成不同的材料。
绝缘层110a的厚度T110a例如可以为3nm以上、5nm以上、10nm以上、20nm以上、50nm以上或70nm以上且小于1μm、为500nm以下、400nm以下、300nm以下、200nm以下、150nm以下或120nm以下。如图21B所示，可以将厚度T110a设为在剖视时使绝缘层110a的被形成面(在此，导电层112a的顶面)与绝缘层110b底面的最短距离。
当绝缘层110a的厚度T110a大时，有时绝缘层110a释放的杂质之量增大而扩散到沟道形成区域的杂质之量增大。另一方面，当厚度T110a小时，有时绝缘层110b中的氧经过绝缘层110a扩散到导电层112a一侧而供应到沟道形成区域的氧之量降低。通过将厚度T110a设定为上述范围内，可以降低沟道形成区域的氧空位(VO)及VOH。另外，可以抑制绝缘层110b中的氧导致导电层112a的氧化而导电层112a的电阻变大。
绝缘层110c的厚度T110c例如可以为3nm以上、5nm以上、10nm以上、15nm以上或20nm以上且1μm以下、500nm以下、300nm以下、200nm以下、150nm以下、120nm以下或100nm以下。如图21B所示，在剖视时，厚度T110c可以为绝缘层110c的被形成面(在此，绝缘层110b的顶面)与导电层112b的底面的最短距离。
当绝缘层110c的厚度T110c大时，有时绝缘层110c释放的杂质之量增大而扩散到沟道形成区域的杂质之量增大。另一方面，当厚度T110c小时，有时绝缘层110b中的氧经过绝缘层110c扩散到导电层112b一侧而供应到沟道形成区域的氧之量降低。通过将厚度T110c设定为上述范围内，可以降低沟道形成区域的氧空位(VO)及VOH。另外，可以抑制绝缘层110b中的氧导致导电层112b的氧化而导电层112b的电阻变大。
半导体层108的与绝缘层110a接触的区域和与绝缘层110c接触的区域中的至少一个也可以为具有比沟道形成区域低的电阻的区域(以下，还记为低电阻区域)。该区域也可以说是与沟道形成区域相比载流子浓度更高的区域或氧空位密度更高的区域。当将释放杂质(例如，水及氢)的材料用于绝缘层110a时，与绝缘层110a接触的区域可以为低电阻区域。半导体层108也可以在接触于导电层112a的区域(源极区域和漏极区域中的一个)与沟道形成区域之间具有低电阻区域。同样地，当将释放杂质的材料用于绝缘层110c时，与绝缘层110c接触的区域可以为低电阻区域。半导体层108可以在接触于导电层112b的区域(源极区域和漏极区域中的另一个)与沟道形成区域之间具有低电阻区域。低电阻区域也可以被用作缓和漏极电场的缓冲区域。注意，这些低电阻区域也可以被用作源极区域或漏极区域。
通过在漏极区域与沟道形成区域之间设置低电阻区域，漏极区域附近不容易产生高电场而抑制产生热载流子，因此可以抑制晶体管的劣化。例如，在导电层112a被用作漏电极且导电层112b被用作源电极时，通过将半导体层108的与绝缘层110a接触的区域用作低电阻区域，在漏极区域附近不容易产生高电场而抑制产生热载流子，因此可以抑制晶体管的劣化。当导电层112a被用作源电极且导电层112b被用作漏电极时，通过将半导体层108的与绝缘层110c接触的区域用作低电阻区域，在漏极区域附近不容易产生高电场而抑制产生热载流子，因此可以抑制晶体管的劣化。
如上所述，当绝缘层110a及绝缘层110c释放的杂质之量过多时，杂质有可能扩散到沟道形成区域。即使在将释放杂质的材料用于绝缘层110a及绝缘层110c，释放的杂质之量优选少。
注意，绝缘层110优选至少包括绝缘层110b。例如，也可以不包括绝缘层110a和绝缘层110c中的一方或双方。另外，绝缘层110既可以具有两层或四层以上的叠层结构，又可以具有单层结构。
对开口141及开口143的顶面形状没有限制，例如可以呈圆形、椭圆形、三角形、四角形(包括长方形、菱形、正方形)、五角形等多边形或者这些多边形的角部呈圆形的形状。多边形也可以是凹多边形(至少一个内角超过180度的多边形)或凸多边形(内角都是180度以下的多边形)。如图20A等所示，开口141及开口143的顶面形状优选呈圆形。通过开口的顶面形状呈圆形，可以提高形成开口时的加工精度，可以形成微细的开口。注意，在本说明书等中，圆形不局限于正圆。
在本说明书等中，开口141的顶面形状是指绝缘层110的开口141一侧的顶面端部的形状。开口143的顶面形状是指导电层112b的开口143一侧的底面端部的形状。
如图20A等所示，可以使开口141的顶面形状和开口143的顶面形状一致或大致一致。此时，如图20B及图20C等所示，导电层112b的开口143一侧的底面端部与绝缘层110的开口141一侧的顶面端部优选一致或大致一致。导电层112b的底面是指绝缘层110一侧的面。绝缘层110的顶面是指导电层112b一侧的面。
此外，开口141的顶面形状与开口143的顶面形状也可以不一致。另外，当开口141和开口143的顶面形状呈圆形时，开口141和开口143既可以呈同心圆状又可以不呈同心圆状。
参照图21A及图21B说明晶体管100的沟道长度及沟道宽度。图21A及图21B是图20A及图20B所示的晶体管100的放大图。
在图21B中以虚线双箭头表示晶体管100的沟道长度L100。晶体管100的沟道长度L100相当于剖视时的绝缘层110b的开口141一侧的侧面的长度。也就是说，沟道长度L100根据绝缘层110b的厚度T110b及绝缘层110b的开口141一侧的侧面与绝缘层110b的被形成面(这里，绝缘层110a的顶面)所形成的角度θ110决定。因此，可以将沟道长度L100设为比曝光装置的极限分辨率小的值，可以实现微型晶体管。具体而言，可以实现现有的平板显示器的量产中使用的曝光装置(例如，最小线宽为2μm或1.5μm左右)中难以实现的沟道长度极小的晶体管。另外，在不使用最尖端的LSI技术中使用的非常昂贵的曝光装置的状态下，也可以实现沟道长度小于10nm的晶体管。
沟道长度L100例如可以为5nm以上、7nm以上或10nm以上且小于3μm、为2.5μm以下、2μm以下、1.5μm以下、1.2μm以下、1μm以下、500nm以下、300nm以下、200nm以下、100nm以下、50nm以下、30nm以下或20nm以下。例如，可以将沟道长度L100设定为100nm以上且1μm以下。
通过缩短沟道长度L100，可以增大晶体管100的通态电流。通过使用晶体管100，可以制造能够高速工作的电路。再者，可以缩小电路的占有面积。因此，可以实现小型半导体装置。例如，在本发明的一个方式的半导体装置用于大型显示装置或高清晰的显示装置的情况下，在布线数增加时也可以降低各布线的信号延迟，由此可以抑制显示不均匀。此外，由于可以缩小电路的占有面积，所以可以缩小显示装置的边框。
通过调整绝缘层110b的厚度T110b及角度θ110，可以控制沟道长度L100。在图21B中，以点划线双箭头表示绝缘层110b的厚度T110b。
绝缘层110b的厚度T110b例如可以为5nm以上、7nm以上或10nm以上且比3μm小、为2.5μm以下、2μm以下、1.5μm以下、1.2μm以下、1μm以下、500nm以下、300nm以下、200nm以下、100nm以下、50nm以下、30nm以下或20nm以下。
绝缘层110的开口141一侧的侧面优选呈垂直形状或锥形形状。角度θ110优选为90度以下。通过减小角度θ110，可以提高形成在绝缘层110上的层(例如，半导体层108)的覆盖性。另外，角度θ110越小，沟道长度L100可以越大，并且角度θ110越大，沟道长度L100可以越小。
角度θ110例如可以为30度以上、35度以上、40度以上、45度以上、50度以上、55度以上、60度以上、65度以上或70度以上且90度以下、85度以下或80度以下。角度θ110也可以为75度以下、70度以下、65度以下或60度以下。
注意，在图21B等中，示出剖视时绝缘层110的开口141一侧的侧面的形状为直线的结构，但是本发明的一个方式不局限于此。在剖视时，绝缘层110的开口141一侧的侧面的形状可以为曲线，也可以具有侧面的形状为直线的区域和曲线的区域的双方。
在此，导电层112b优选没有设置在开口141中。具体而言，导电层112b优选不具有与绝缘层110的开口141一侧的侧面接触的区域。当将导电层112b还设置在开口141的内侧时，晶体管100的沟道长度L100比绝缘层110b的侧面的长度短，因此有时沟道长度L100的控制变得困难。因此，优选的是，开口143的顶面形状与开口141的顶面形状一致或者在俯视时开口143具有开口141。
在图21A及图21B中以双点划线双箭头表示开口141的宽度D141。图21A示出开口141的顶面形状为圆形的例子。此时，宽度D141相当于该圆的直径，晶体管100的沟道宽度W100相当于该圆的圆周的长度。就是说，沟道宽度W100为π×D141。如此，在开口141的顶面形状为圆形时，与其他形状相比，可以实现沟道宽度W100小的晶体管。
开口141的宽度D141有时在深度方向上发生变化。作为开口141的宽度D141，例如可以使剖视时的绝缘层110b(或绝缘层110)的最高位置之径、最低位置之径和它们的中间点的位置之径这三个的平均值。或者，作为开口141之径，例如也可以使用剖视时的绝缘层110b(或绝缘层110)的最高位置之径、最低位置之径和它们的中间点的位置之径中的任意径。
在通过光刻法形成开口141时，开口141的宽度D141为曝光装置的极限分辨率以上。宽度D141例如可以为200nm以上、300nm以上、400nm以上或500nm以上且小于5μm、4.5μm以下、4μm以下、3.5μm以下、3μm以下、2.5μm以下、2μm以下、1.5μm以下或1μm以下。
在缩短晶体管100的沟道长度L100时，绝缘层110a及绝缘层110c优选使用从本身释放的氢量更少的材料。在将少量释放氢的材料用于绝缘层110a及绝缘层110c时，其厚度优选小。例如，在沟道长度L100为100nm以下时，绝缘层110a的厚度T110a及绝缘层110c的厚度T110c都优选为1nm以上、3nm以上或5nm以上且50nm以下、40nm以下、30nm以下、20nm以下、15nm以下或10nm以下。由此可以减少扩散到沟道形成区域的杂质量，可以实现在沟道长度L100短时也呈现良好的电特性且可靠性高的晶体管。
注意，在此，以在半导体层108中的与绝缘层110b接触的区域被用作沟道形成区域的结构为例进行说明，但是本发明的一个方式不局限于此。在半导体层108中的与绝缘层110a接触的区域也可以被用作沟道形成区域。同样地，与绝缘层110c接触的区域也可以被用作沟道形成区域。
图20B等示出在晶体管100中半导体层108、绝缘层106及导电层104覆盖开口141及开口143的例子，但本发明的一个方式不局限于此。此外，也可以具有如下结构：由绝缘层110以及导电层112a形成台阶，沿着该台阶设置半导体层108、绝缘层106及导电层104。
〔晶体管200〕
接着，使用图22A至图22C说明晶体管200的详细结构。图22A至图22C是图20A至图20C所示的晶体管200的放大图。
晶体管200的沟道长度是一对区域208D之间的半导体层208和导电层204重叠的区域的长度。在图22A及图22B中，用虚线双箭头表示晶体管200的沟道长度L200。晶体管200的沟道长度L200根据导电层204的长度而决定，是在晶体管的制造中使用的曝光装置的极限分辨率以上的值。例如，沟道长度L200可以为1.5μm以上。通过增大沟道长度，可以实现饱和性高的晶体管。
用作晶体管200的背栅电极的导电层202优选超过沟道形成区域的端部而延伸。具体而言，导电层202优选在沟道长度方向上具有比导电层204的端部突出的部分。
在本说明书等中，为了便于说明，有时将半导体层208的与导电层204重叠的部分称为沟道形成区域，但是实际上有时沟道还形成在不与导电层204重叠而与导电层202重叠的部分。
晶体管200的沟道宽度是正交于沟道长度方向的方向上的半导体层208与导电层204接触的区域的宽度。在图22A及图22C中，用点划线双箭头表示晶体管200的沟道宽度W200。
如上所述，可以将晶体管100的沟道长度L100设定为比曝光装置的极限分辨率小的值，可以将晶体管200的沟道长度L200设定为曝光装置的极限分辨率以上的值。例如，通过作为需要具有大通态电流的晶体管采用晶体管100且作为需要具有高饱和性的晶体管采用晶体管200，可以实现利用各晶体管的优点的高性能半导体装置10。并且，可以使部分工序共同化来形成晶体管100和晶体管200。具体而言，半导体层108及半导体层208可以通过相同的工序形成。绝缘层106的一部分被用作晶体管100的栅极绝缘层，绝缘层106的其他一部分被用作晶体管200的栅极绝缘层。导电层104、导电层204、导电层212a及导电层212b可以通过相同的工序形成。因此，可以提高半导体装置10的生产率并降低制造成本。
如图22A及图22C所示，优选在晶体管200的沟道宽度方向上导电层204及导电层202突出到半导体层208的端部的外侧。此时，如图22C所示，半导体层208的沟道宽度方向上的整体隔着绝缘层106及绝缘层120被导电层204和导电层202覆盖。通过采用这样的结构，可以使用一对栅电极所产生的电场电围绕半导体层208。
在图22A及图22C中，不使导电层204(即栅电极)和导电层202(即背栅电极)电连接。也可以对栅电极和背栅电极中的一个供应恒电位且对其另一个供应用来驱动晶体管200的信号。此时，在使用供应到栅电极和背栅电极中的另一个的信号驱动晶体管200时，可以利用供应到栅电极和背栅电极中的一个的电位控制阈值电压。
导电层204和导电层202也可以彼此电连接。通过对栅电极和背栅电极供应相同的电位，可以对半导体层208有效地施加用来引起沟道的电场，而可以增大晶体管200的通态电流。因此，可以实现微型的晶体管200。例如，可以在绝缘层106及绝缘层120中形成到达导电层202的开口且以覆盖该开口的方式形成导电层204。
导电层202也可以与导电层212a或导电层212b(即源电极或漏电极)电连接。例如，可以在绝缘层120中设置到达导电层202的开口且以覆盖该开口的方式形成导电层212a或导电层212b。
以与导电层202的顶面及侧面接触的方式设置的绝缘层120可以使用可用于绝缘层110的材料。
绝缘层120优选具有叠层结构。图22B等示出绝缘层120具有绝缘层120a与绝缘层120a上的绝缘层120b的叠层结构的结构。绝缘层120a及绝缘层120b都可以使用可用于绝缘层110的材料。
更优选将通过加热释放氧的膜用于与半导体层208的沟道形成区域接触的绝缘层120b。由于因晶体管200的制造工序中施加的热而绝缘层120b释放氧，可以将氧供应到半导体层208，尤其是供应到半导体层208的沟道形成区域。绝缘层120b中的氧扩散在绝缘层120b中，经过绝缘层120b和半导体层208的界面而供应到半导体层208。通过将氧从绝缘层120b供应到半导体层208，尤其是供应到沟道形成区域，修复氧空位(VO)，可以减少氧空位(VO)。由此，可以实现呈现良好的电特性且可靠性高的晶体管。
绝缘层120b的350℃下的氧扩散系数优选为1×10-12cm2/sec以上，更优选为5×10-12cm2/sec以上。
绝缘层120b可以使用可用于绝缘层110b的材料。绝缘层120b优选包含氧，可以使用氧化物和氧氮化物中的一个以上。具体而言，绝缘层120b例如可以使用氧化硅或氧氮化硅。
在此，与沟道长度小的晶体管100相比，在沟道长度大的晶体管200中，沟道形成区域的氧空位(VO)及VOH给电特性带来的影响很小。因此，从绝缘层120b供应到半导体层208的氧量也可以比从绝缘层110b供应到半导体层108的氧量少。从绝缘层120b释放的氧量也可以比从绝缘层110b释放的氧量少。
绝缘层110b中的物质的扩散系数优选比绝缘层120b中的物质的扩散系数大。尤其是，绝缘层110b中的氧扩散系数优选比绝缘层120b中的氧扩散系数大。由此，沟道长度小的晶体管100也可以是呈现良好的电特性且可靠性高的晶体管。
与导电层202接触的绝缘层120a优选使用导电层202所包含的金属元素不容易扩散的材料。由此，可以抑制导电层202所包含的金属元素经过绝缘层120扩散到半导体层208的沟道形成区域。
绝缘层120a可以使用可用于绝缘层110a及绝缘层110c的材料。绝缘层120a优选包含氮，可以使用氮化物和氮氧化物中的一个以上。具体而言，绝缘层120a例如可以使用氮化硅。或者，绝缘层120a也可以使用氧化物和氧氮化物中的任一个或多个。绝缘层120a例如可以使用氧化铝。注意，绝缘层120a、绝缘层110a及绝缘层110c既可以使用相同的材料，又可以使用不同的材料。
优选的是，绝缘层120a的从本身释放的杂质(例如，水及氢)少。由此，可以抑制包含在绝缘层120a中的杂质经过绝缘层120b扩散到半导体层208的沟道形成区域，可以实现呈现良好的电特性且可靠性高的晶体管。
注意，在此示出绝缘层120具有两层的叠层结构，但是本发明的一个方式不局限于此。绝缘层120既可以具有三层以上的叠层结构，又可以具有单层结构。
绝缘层120优选设置在至少与半导体层208的沟道形成区域接触的区域中且以覆盖导电层202的顶面及侧面的方式设置。在图22B等中，半导体层208具有比绝缘层120的端部突出的部分。半导体层208具有与绝缘层120的侧面接触的区域。半导体层208的端部的一部分与绝缘层120的顶面接触，其他一部分与绝缘层110的顶面接触。也可以说半导体层208的底面的一部分与绝缘层120的顶面接触，其他一部分与绝缘层110的顶面接触。或者，也可以将绝缘层120设置在设置半导体层208的区域中而使半导体层208的底面整体与绝缘层120的顶面接触。
注意，图22B等示出在任何位置上半导体层208的厚度都均匀的例子，但是本发明的一个方式不局限于此。在半导体层208的与绝缘层106重叠的区域和不与绝缘层106重叠的区域之间厚度也可以不同。例如，在形成开口147a及开口147b时，有时半导体层208的一部分被去除，半导体层208的不与绝缘层106重叠的区域的厚度比与绝缘层106重叠的区域的厚度小。或者，在半导体层208的与绝缘层106、导电层212a和导电层212b中的任意个重叠的区域和不与它们中的任意个重叠的区域之间厚度也可以不同。例如，在形成导电层212a及导电层212b时，有时半导体层208的一部分被去除，半导体层208的不与绝缘层106、导电层212a及导电层212b中的任意个重叠的区域的厚度比与它们中的任意个重叠的区域的厚度小。或者，在半导体层208的与绝缘层106重叠的区域、与绝缘层106、导电层212a和导电层212b中的任意个重叠的区域和不与它们中的任意个重叠的区域之间厚度也可以不同。
在半导体层208中，区域208D是电阻比沟道形成区域低的区域。区域208D可以说是与沟道形成区域相比载流子浓度更高的区域、氧空位密度更高的区域或杂质浓度更高的区域。
区域208L是与沟道形成区域相比电阻相等或低的区域。区域208L也可以说是与沟道形成区域相比载流子浓度相等或高的区域、氧空位密度相等或高的区域或者杂质浓度相等或高的区域。并且，区域208L是与区域208D相比电阻相等或高的区域。区域208L也可以说是与区域208D相比载流子浓度相等或低的区域、氧空位密度相等或低的区域或者杂质浓度相等或低的区域。
区域208L被用作用来缓和漏极电场的缓冲区域。由于区域208L不与导电层204重叠，因此在对导电层204供应栅极电压时也几乎不形成沟道。区域208L中的载流子浓度优选高于沟道形成区域。由此可以使区域208L用作LDD(Lightly Doped Drain：轻掺杂漏极)区域。通过在沟道形成区域与区域208D之间设置用作LDD区域的区域208L，可以实现具有高漏极耐压的晶体管200。
此外，半导体层208的载流子浓度优选具有如下分布：沟道形成区域最低，按区域208L、区域208D的顺序依次增高。通过在沟道形成区域和区域208D之间设置区域208L，例如即使在制造工序中氢等杂质从区域208D扩散，也可以将沟道形成区域中的载流子浓度保持为极低。
注意，区域208L中的载流子浓度也可以不均匀，有时具有从区域208D一侧越靠近沟道形成区域一侧越低的梯度。例如，也可以具有区域208L中的氢浓度和氧空位(VO)浓度中的一方或双方从区域208D一侧越靠近沟道形成区域一侧越低的梯度。
另外，在将杂质元素添加到半导体层208来形成区域208L及区域208D时，也可以将导电层104用作掩模且将该杂质元素通过绝缘层106供应到半导体层108。由此，在半导体层108的不与导电层104重叠的区域中形成区域108L。注意，在晶体管100中，半导体层108的与导电层112b接触的区域被用作源极区域或漏极区域。区域108L形成在该源极区域或漏极区域的一部分中。注意，区域108L的杂质元素浓度也可以与区域208L的杂质元素浓度不同。另外，也可以不形成区域108L。例如，当导电层104延伸并覆盖半导体层108的端部时，半导体层108的整体被导电层104遮盖，因此半导体层108不被供应杂质元素而不形成区域108L。
如图22A及图22B所示，导电层212a及导电层212b的端部的一部分优选位于开口147a及开口147b的内侧。换言之，在开口147a及开口147b中，导电层212a及导电层212b的端部的一部分优选与半导体层208接触。由此，可以使接触于导电层212a的区域与一对区域208D中的一个相邻，同样地可以使接触于导电层212b的区域与一对区域208D中的另一个相邻。
注意，对开口147a及开口147b的顶面形状没有特别的限制。开口147a及开口147b的顶面形状可以为可用于开口141及开口143的形状。图22A等示出开口147a及开口147b的顶面形状与开口141及开口143的顶面形状不同，即呈角部呈圆形的四角形的结构，但是本发明的一个方式不局限于此。开口147a及开口147b的顶面形状也可以与开口141及开口143的顶面形状相同。
另外，在此示出导电层212a及导电层212b通过与导电层204相同的工序形成的结构，但是本发明的一个方式不局限于此。导电层212a及导电层212b也可以通过与导电层204不同的工序形成。例如，在绝缘层106上形成导电层104及导电层204，将导电层204用作掩模来将杂质元素供应到半导体层208，由此形成源极区域及漏极区域。可以在导电层104及导电层204上形成绝缘层195，在绝缘层106及绝缘层195中形成到达源极区域的开口以及到达漏极区域的开口，以覆盖这些开口的方式形成导电层212a及导电层212b。
〔半导体层108及半导体层208〕
关于可用于半导体层108及半导体层208的金属氧化物，具体地进行说明。作为金属氧化物例如可以举出铟氧化物、镓氧化物及锌氧化物。金属氧化物优选至少包含铟或锌。此外，金属氧化物优选包含选自铟、元素M和锌中的两个或三个。元素M是与氧的键能高的金属元素或半金属元素，例如是与氧的键能比铟高的金属元素或半金属元素。作为元素M，具体而言，可以举出铝、镓、锡、钇、钛、钒、铬、锰、铁、钴、镍、锆、钼、铪、钽、钨、镧、铈、钕、镁、钙、锶、钡、硼、硅、锗及锑等。金属氧化物所包含的元素M优选为上述元素中的任一种或多种，更优选为选自铝、镓、锡和钇中的一种或多种，进一步优选为镓和锡中的一种或多种。注意，在本说明书等中，有时将金属元素和半金属元素总称为“金属元素”，本说明书等中记载的“金属元素”有时包括半金属元素。
半导体层108及半导体层208例如可以使用铟锌氧化物(In-Zn氧化物)、铟锡氧化物(也记为In-Sn氧化物或ITO)、铟钛氧化物(In-Ti氧化物)、铟镓氧化物(In-Ga氧化物)、铟钨氧化物(也记为In-W氧化物或IWO)、铟镓铝氧化物(In-Ga-Al氧化物)、铟镓锡氧化物(In-Ga-Sn氧化物)、镓锌氧化物(也记为Ga-Zn氧化物或GZO)、铝锌氧化物(也记为Al-Zn氧化物或AZO)、铟铝锌氧化物(也记为In-Al-Zn氧化物或IAZO)、铟锡锌氧化物(也记为In-Sn-Zn氧化物或ITZO(注册商标))、铟钛锌氧化物(In-Ti-Zn氧化物)、铟镓锌氧化物(也记为In-Ga-Zn氧化物或IGZO)、铟镓锡锌氧化物(In-Ga-Sn-Zn氧化物，也记为IGZTO)、铟镓铝锌氧化物(也记为In-Ga-Al-Zn氧化物、IGAZO、IGZAO或IAGZO)等。或者，可以使用包含硅的铟锡氧化物(也记为ITSO)、镓锡氧化物(Ga-Sn氧化物)、铝锡氧化物(Al-Sn氧化物)等。
当提高金属氧化物中的相对于所有金属元素的原子数之和的铟的原子数之比例时，可以提高晶体管的场效应迁移率。另外，可以实现通态电流大的晶体管。
注意，金属氧化物也可以代替铟或除了铟以外还包含一种或多种周期数大的金属元素。有如下倾向：金属元素的轨道重叠越大，金属氧化物中的载流子传导越大。因此，通过包含周期数大的金属元素，有时可以提高晶体管的场效应迁移率。作为周期数大的金属元素，可以举出属于第5周期的金属元素以及属于第6周期的金属元素等。作为该金属元素，具体而言，可以举出钇、锆、银、镉、锡、锑、钡、铅、铋、镧、铈、镨、钕、钷、钐及铕等。注意，镧、铈、镨、钕、钷、钐及铕被称为轻稀土元素。
金属氧化物也可以包含一种或多种非金属元素。当金属氧化物包含非金属元素时，有时载流子浓度增加或者带隙变窄等而可以提高晶体管的场效应迁移率。作为非金属元素，例如可以举出碳、氮、磷、硫、硒、氟、氯、溴及氢等。
当提高金属氧化物中的相对于所有的金属元素的原子数之和的锌的原子数之比例时，金属氧化物具有高结晶性，可以抑制金属氧化物中的杂质扩散。因此，晶体管的电特性的变动得到抑制而可以提高可靠性。
当提高金属氧化物中的相对于所有的金属元素的原子数之和的元素M的原子数之比例时，可以抑制在金属氧化物中形成氧空位(VO)。因此，起因于氧空位(VO)的载流子生成得到抑制，可以形成关态电流小的晶体管。另外，晶体管的电特性的变动得到抑制而可以提高可靠性。
根据用于半导体层108及半导体层208的金属氧化物的组成而晶体管的电特性及可靠性不同。因此，通过根据晶体管所需的电特性及可靠性使金属氧化物的组成不同，可以实现兼具优异的电特性及高可靠性的半导体装置。
在金属氧化物为In-M-Zn氧化物时，该In-M-Zn氧化物中的In的原子数比优选为M的原子数比以上。作为这种In-M-Zn氧化物的金属元素的原子数比，例如可以举出In：M：Zn＝1：1：1、In：M：Zn＝1：1：1.2、In：M：Zn＝2：1：3、In：M：Zn＝3：1：2、In：M：Zn＝4：2：3、In：M：Zn＝4：2：4.1、In：M：Zn＝5：1：3、In：M：Zn＝5：1：6、In：M：Zn＝5：1：7、In：M：Zn＝5：1：8、In：M：Zn＝6：1：6、In：M：Zn＝10：1：1、In：M：Zn＝10：1：3、In：M：Zn＝10：1：4、In：M：Zn＝10：1：6、In：M：Zn＝10：1：7、In：M：Zn＝10：1：8、In：M：Zn＝5：2：5、In：M：Zn＝10：1：10、In：M：Zn＝20：1：10、In：M：Zn＝40：1：10以及它们附近的组成等。此外，附近的组成包括所希望的原子数比的±30％的范围。通过增大金属氧化物中的铟的原子数比，可以增大晶体管的通态电流或提高场效应迁移率等。
In-M-Zn氧化物中的In的原子数比也可以小于M的原子数比。作为这种In-M-Zn氧化物的金属元素的原子数比，例如可以举出In：M：Zn＝1：3：2、In：M：Zn＝1：3：3、In：M：Zn＝1：3：4以及它们附近的组成。通过增高金属氧化物中的M的原子个数的比例，可以抑制氧空位(VO)的生成。
注意，在作为元素M包含多个金属元素时，该金属元素的原子数的比例的总计可以为元素M的原子数的比例。
在本说明书等中，相对于含有的所有金属元素的原子数之和的铟的原子数之比例有时记载为铟的含有率。其他金属元素也是同样的。
通过将铟的含有率高的材料用于半导体层108及半导体层208，可以增大晶体管的通态电流或提高场效应迁移率等。并且，通过包含元素M，可以抑制产生氧空位(VO)。元素M的含有率(相对于所有的含有金属元素的原子数之和的元素M的原子数的比率)优选为0.1％以上且3％以下，更优选为0.1％以上且2％以下。由此，可以实现电特性良好的晶体管。例如，优选使用In：M：Zn＝40：1：10及其附近的金属氧化物。元素M优选为上述元素中的任一种或多种，更优选为选自铝、镓、锡和钇中的一种或多种。具体而言，可以使用In：Sn：Zn＝40：1：10及其附近的金属氧化物。或者，可以使用In：Al：Zn＝40：1：10及其附近的金属氧化物。
在此，通过将多晶结构的金属氧化物用于半导体层108及半导体层208，晶界成为再结合中心而俘获载流子，因此有时晶体管的通态电流变小。在使用具有容易成为多晶结构的组成的金属氧化物时，优选包含阻碍晶化的元素。例如，与铟锡氧化物(ITO)相比，包含硅的铟锡氧化物(ITSO)不容易成为多晶结构，所以可以将其用于半导体层108及半导体层208。在使用ITSO时，硅的含有率(相对于所有的含有金属元素的原子数之和的硅的原子数的比率)优选为1％以上且20％以下，更优选为3％以上且20％以下，更优选为3％以上且15％以下，更优选为5％以上且15％以下。具体而言，可以使用In：Sn：Si＝45：5：4、In：Sn：Si＝95：5：8及其附近的金属氧化物。
在半导体层108及半导体层208的组成分析中例如可以使用能量色散X射线分析法(EDX：Energy Dispersive X-ray Spectrometry)、X射线光电子能谱法(XPS：X-rayPhotoelectron Spectrometry)、电感耦合等离子体质谱分析法(ICP-MS：InductivelyCoupled Plasma-Mass Spectrometry)或电感耦合等离子体原子发射光谱法(ICP-AES：Inductively Coupled Plasma-Atomic Emission Spectrometry)。或者，也可以组合多个上述方法而分析。注意，含有率低的元素有时受分析精度的影响实际上的含有率与分析所得的含有率不同。例如，当元素M的含有率低时，有时分析所得的元素M的含有率低于实际上的含有率。
金属氧化物可以利用溅射法或原子层沉积(ALD：Atomic Layer Deposition)法形成。注意，在利用溅射法形成金属氧化物的情况下，形成后的金属氧化物的组成与溅射靶材的组成有时不同。尤其是，形成后的金属氧化物中的锌的含有率有时减少到溅射靶材的50％左右。
半导体层108及半导体层208也可以具有包括两个以上的金属氧化物层的叠层结构。半导体层108及半导体层208所包括的两个以上的金属氧化物层的组成也可以彼此相同或大致相同。通过采用组成相同的金属氧化物层的叠层结构，例如可以使用相同的溅射靶材形成，因此可以降低制造成本。
半导体层108及半导体层208所包括的两个以上的金属氧化物层的组成也可以彼此不同。例如，可以使用In：M：Zn＝1：3：4[原子数比]或其附近的组成的第一金属氧化物层以及设置于该第一金属氧化物层上的In：M：Zn＝1：1：1[原子数比]或其附近的组成的第二金属氧化物层的叠层结构。此外，作为元素M特别优选使用镓、铝或锡。第一金属氧化物层和第二金属氧化物层中的元素M既可以相同，又可以彼此不同。例如，第一金属氧化物层和第二金属氧化物层也可以为彼此组成不同的IGZO层。
例如，可以使用其组成为In：Zn＝4：1[原子数比]或其附近的第一金属氧化物层以及在该第一金属氧化物层上设置的其组成为In：M：Zn＝1：1：1[原子数比]或其附近的第二金属氧化物层的叠层结构。
例如，可以使用选自铟氧化物、铟镓氧化物和IGZO中的任一个及IAZO、IAGZO和ITZO(注册商标)中的任一个的叠层结构。
注意，在具有包含第一金属氧化物的第一金属氧化物层和包含第二金属氧化物的第二金属氧化物层的叠层结构且第一金属氧化物的组成与第二金属氧化物的组成相同或大致相同时，有时难以明确地确认到第一金属氧化物层与第二金属氧化物层的边界(界面)。
半导体层108及半导体层208优选包括具有结晶性的金属氧化物。作为具有结晶性的金属氧化物的结构，例如可以举出CAAC(c-axis alignedcrystal)结构、多晶结构、微晶(nc：nano-crystal)结构。通过使用具有结晶性的金属氧化物，可以降低半导体层108及半导体层208中的缺陷态密度，由此可以实现可靠性高的半导体装置。
通过沟道形成区域使用结晶性高的金属氧化物，可以降低沟道形成区域中的缺陷态密度。另一方面，通过使用结晶性低的金属氧化物，可以实现能够流过大电流的晶体管。
在利用溅射法形成金属氧化物时，形成时的衬底温度越高，越可以形成结晶性高的金属氧化物。形成时的衬底温度例如可以根据形成时放置衬底的载物台的温度调整。此外，相对于在形成时使用的沉积气体整体的氧气体的流量比率(以下，也称为氧流量比)或处理室内的氧分压越高，越可以形成结晶性高的金属氧化物。
半导体层108及半导体层208的结晶性例如可以通过X射线衍射(XRD：XRayDiffraction)图、透射电子显微镜(TEM：Transmission Electron Microscope)图像或电子衍射(ED：Electron Diffraction)图分析。或者，也可以组合多个上述方法而分析。
当作为半导体层108及半导体层208使用金属氧化物时，优选尽量减少沟道形成区域中的VOH以使其成为高纯度本征或实质上高纯度本征。为了得到这种VOH被充分减少的金属氧化物，重要的是：去除金属氧化物中的水、氢等杂质(有时记载为脱水或脱氢化处理)；以及对金属氧化物供氧来修复氧空位(VO)。通过将VOH等杂质被充分减少的金属氧化物用于晶体管的沟道形成区域，可以赋予稳定的电特性。注意，有时将氧供应给金属氧化物来修复氧空位(VO)的处理记为加氧化处理。
当作为半导体层108及半导体层208使用金属氧化物时，沟道形成区域的载流子浓度优选为1×1018cm-3以下，更优选低于1×1017cm-3，进一步优选低于1×1016cm-3，更优选低于1×1013cm-3，进一步优选低于1×1012cm-3。注意，对沟道形成区域的载流子浓度的下限值没有限制，例如可以为1×10-9cm-3。
OS晶体管的因被照射放射线而引起的电特性变动小，即对于放射线的耐受性高，因此可以在有可能入射放射线的环境下也使用。OS晶体管也可以说是对于放射线具有高可靠性。例如，可以将OS晶体管用于X射线的平板探测器的像素电路。此外，OS晶体管可以用于在宇宙空间中使用的半导体装置。作为放射线，可以举出电磁辐射线(例如，X射线及γ射线)及粒子放射线(例如，α射线、β射线、质子辐射及中子辐射)。
半导体层108及半导体层208也可以包含用作半导体的层状物质。层状物质是具有层状结晶结构的材料群的总称。层状结晶结构是由共价键或离子键形成的层通过如范德华键合那样的比共价键或离子键弱的键合层叠的结构。层状物质在单位层中具有高导电性，即，具有高二维导电性。通过将用作半导体并具有高二维导电性的材料用于沟道形成区域，可以提供通态电流大的晶体管。
作为上述层状物质，例如可以举出石墨烯、硅烯、硫族化物等。硫族化物是包含氧族元素(属于第16族元素)的化合物。此外，作为硫族化物，可以举出过渡金属硫族化物、第13族硫族化物等。作为能够用于晶体管的沟道形成区域的过渡金属硫族化物，具体地可以举出硫化钼(典型的是MoS2)、硒化钼(典型的是MoSe2)、碲化钼(典型的是MoTe2)、硫化钨(典型的是WS2)、硒化钨(典型的是WSe2)、碲化钨(典型的是WTe2)、硫化铪(典型的是HfS2)、硒化铪(典型的是HfSe2)、硫化锆(典型的是ZrS2)、硒化锆(典型的是ZrSe2)等。
〔导电层112a、导电层112b、导电层104、导电层204、导电层212a、导电层212b、导电层202〕
导电层112a、导电层112b、导电层104、导电层204、导电层212a、导电层212b及导电层202既可以具有单层结构又可以具有两层以上的叠层结构。作为可用于导电层112a、导电层112b、导电层104、导电层204、导电层212a、导电层212b及导电层202的材料，例如可以举出铬、铜、铝、金、银、锌、钽、钛、钨、锰、镍、铁、钴、钼和铌中的一个或多个以及以上述金属中的一个或多个为成分的合金。可以将包含铜、银、金和铝中的一个或多个的低电阻的导电材料用于导电层112a、导电层112b、导电层104、导电层204、导电层212a、导电层212b及导电层202。其中，铜或铝在量产性上尤其具有优势，因此是优选的。
导电层112a、导电层112b、导电层104、导电层204、导电层212a、导电层212b及导电层202可以使用具有导电性的金属氧化物(氧化物导电体)。作为氧化物导电体(OC：OxideConductor)，例如可以举出氧化铟、氧化锌、In-Sn氧化物(ITO)、In-Zn氧化物、In-W氧化物、In-W-Zn氧化物、In-Ti氧化物、In-Ti-Sn氧化物、In-Sn-Si氧化物(也称为包含硅的ITO或ITSO)、添加有镓的氧化锌及In-Ga-Zn氧化物。尤其是，优选使用包含铟的导电氧化物，因为其导电性高。
例如，在具有半导体特性的金属氧化物中形成氧空位(VO)，对该氧空位(VO)添加氢而在导带附近形成施主能级。其结果，金属氧化物的导电性增高，而成为导电体。可以将成为导电体的金属氧化物称为氧化物导电体。
作为导电层112a、导电层112b、导电层104、导电层204、导电层212a、导电层212b及导电层202，也可以采用含有上述氧化物导电体(金属氧化物)的导电膜和含有金属或合金的导电膜的叠层结构。通过使用含有金属或合金的导电膜，可以降低布线电阻。
作为导电层112a、导电层112b、导电层104、导电层204、导电层212a、导电层212b及导电层202，也可以应用Cu-X合金膜(X为Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。通过使用Cu-X合金膜，可以以湿蚀刻法进行加工，从而可以降低制造成本。
注意，用于导电层112a、导电层112b、导电层104、导电层204、导电层212a、导电层212b及导电层202的材料可以相同或不同。
导电层112a及导电层112b具有与半导体层108接触的区域。在作为半导体层108使用金属氧化物的情况下有如下担忧：在作为导电层112a及导电层112b使用容易氧化的金属(例如，铝)时，在导电层112a与半导体层108之间以及导电层112b与半导体层108之间形成绝缘氧化物(例如，氧化铝)，阻碍它们的导通。因此，导电层112a及导电层112b优选使用不容易氧化的导电材料、即使被氧化也保持低电阻的导电材料或氧化物导电材料。
作为导电层112a及导电层112b，例如优选使用钛、氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、钌、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物。由于这些材料为不容易被氧化的导电材料或即使被氧化也保持低电阻的材料，所以是优选的。注意，在导电层112a具有叠层结构时，至少与半导体层108接触的层优选使用不容易被氧化的导电材料。
导电层112a及导电层112b可以使用上述氧化物导电体。具体而言，可以使用氧化铟、氧化锌、ITO、In-Zn氧化物、In-W氧化物、In-W-Zn氧化物、In-Ti氧化物、In-Ti-Sn氧化物、包含硅的In-Sn氧化物或添加有镓的氧化锌等导电氧化物。
导电层112a及导电层112b也可以使用氮化物导电体。作为氮化物导电体例如可以举出氮化钽及氮化钛。
在此，在电容元件150中，绝缘层120b上设置有导电层112b。如上所述，导电层112b优选使用不容易被氧化的导电材料、即使被氧化也保持低电阻的导电材料或氧化物导电材料。并且，从绝缘层120b释放的氧量比从绝缘层110b释放的氧量少。因此，具有与绝缘层120b接触的区域的导电层112b被氧化而导电层112b的电阻变高的可能性很低。
导电层112a、导电层112b及导电层104也可以具有叠层结构。例如，导电层112a也可以具有两层结构。就是说，导电层112a例如也可以具有导电层112a_1(未图示)与导电层112a_1上的导电层112a_2(未图示)的叠层结构。
具有与半导体层108接触的区域的导电层112a_2优选使用不容易被氧化的导电材料、即使被氧化也保持低电阻的导电材料或氧化物导电材料。可用于导电层112a_2的材料可以参照关于导电层112a的记载。
导电层112a_1不具有与半导体层108接触的区域，因此对使用的材料没有特别的限制。例如，导电层112a_1优选使用其电阻率比导电层112a_2低的材料。由此，可以降低导电层112a的电阻。例如，导电层112a_2可以适当地使用In-Sn-Si氧化物(ITSO)，导电层112a_1可以使用铜或钨。
此外，导电层112a_1的厚度与导电层112a_2的厚度可以相同，可以大致相同，也可以不同。例如，也可以将其电阻率比导电层112a_2低的材料用于导电层112a_1且使导电层112a_1的厚度比导电层112a_2的厚度大。由此，可以降低导电层112a的电阻。
导电层112a_2的端部与导电层112a_1的端部可以对齐，可以大致对齐，也可以不对齐。例如，可以以覆盖导电层112a_1的方式设置导电层112a_2。就是说，导电层112a_2与导电层112a_1的顶面及侧面接触。导电层112a_2也可以说具有比导电层112a_1的端部突出的部分。
可以将上述导电层112a的结构还用于其他结构例子。
〔绝缘层106〕
绝缘层106可以具有单层结构或两层以上的叠层结构。绝缘层106优选包括一层以上的无机绝缘膜。作为可用于无机绝缘膜的材料，例如可以举出氧化物、氮化物、氧氮化物及氮氧化物。绝缘层106可以使用可用于绝缘层110的材料。
绝缘层106具有与半导体层108及半导体层208接触的区域。在半导体层108及半导体层208使用金属氧化物时，构成绝缘层106的膜中的至少与半导体层108及半导体层208接触的膜优选使用上述氧化物和氧氮化物中的任一个。此外，绝缘层106优选使用通过加热释放氧的膜。
具体而言，在绝缘层106具有单层结构时，绝缘层106优选使用氧化物或氧氮化物。具体而言，绝缘层106可以使用氧化硅或氧氮化硅。
在绝缘层106具有叠层结构时，优选的是，与半导体层108及半导体层208接触一侧的绝缘膜优选包含氧化物或氧氮化物且与导电层104及导电层204接触一侧的绝缘膜包含氮化物或氮氧化物。作为该氧化物或氧氮化物，例如可以使用氧化硅或氧氮化硅。作为该氮化物或氮氧化物，例如可以使用氮化硅或氮氧化硅。
氮化硅以及氮氧化硅具有本身释放的杂质(例如，水及氢)量很少且不容易使氧及氢透过的特征，因此可以用作绝缘层106。由于从绝缘层106向半导体层108及半导体层208的杂质扩散得到抑制，可以实现良好的晶体管的电特性且提高可靠性。
注意，在微型晶体管中，在栅极绝缘层的厚度小时，有时栅极漏电流增大。通过栅极绝缘层使用相对介电常数高的材料(也称为high-k材料)，可以在保持物理厚度的同时实现晶体管工作时的低电压化。作为可用于绝缘层106的high-k材料，例如可以举出氧化镓、氧化铪、氧化锆、含有铝及铪的氧化物、含有铝及铪的氧氮化物、含有硅及铪的氧化物、含有硅及铪的氧氮化物以及含有硅及铪的氮化物。
〔绝缘层195〕
用作晶体管100、晶体管200及电容元件150的保护层的绝缘层195优选使用杂质不容易扩散的材料。通过设置绝缘层195，可以有效地抑制杂质从外部扩散到该晶体管中，从而可以提高半导体装置的可靠性。作为杂质，例如可以举出水及氢。
绝缘层195可以为包含无机材料的绝缘层或包含有机材料的绝缘层。绝缘层195例如可以使用氧化物、氧氮化物、氮氧化物或氮化物的无机材料。更具体而言，可以使用氮化硅、氮氧化硅、氧氮化硅、氧化铝、氧氮化铝、氮化铝、氧化铪和铝酸铪中的一个或多个。作为有机材料例如可以使用丙烯酸树脂和聚酰亚胺树脂中的一个或多个。作为有机材料也可以使用感光性材料。此外，也可以层叠两层以上的上述绝缘膜而使用。绝缘层195也可以具有包含无机材料的绝缘层及包含有机材料的绝缘层的叠层结构。
〔衬底102〕
虽然对衬底102的材料没有特别的限制，但是至少需要具有能够承受后续的加热处理的耐热性。例如，可以使用以硅或碳化硅为材料的单晶半导体衬底或多晶半导体衬底、以硅锗等为材料的化合物半导体衬底、SOI衬底、玻璃衬底、石英衬底、蓝宝石衬底、陶瓷衬底或有机树脂衬底作为衬底102。另外，衬底102上也可以设置有半导体元件。注意，半导体衬底及绝缘性衬底的形状可以为圆形或角形。
作为衬底102，也可以使用柔性衬底，并且在柔性衬底上直接形成晶体管100等。或者，也可以在衬底102与晶体管100等之间设置剥离层。通过设置剥离层，可以在剥离层上制造半导体装置的一部分或全部之后将其从衬底102分离并转置到其他衬底上。此时，也可以将晶体管100等转置到耐热性低的衬底或柔性衬底上。
在本发明的一个方式中，例如在实施方式1所示的半导体装置20A中，作为晶体管M1及晶体管M3至晶体管M6优选使用如晶体管100那样的纵向晶体管。例如，也可以作为晶体管M2使用晶体管200且作为电容器C1及电容器C2使用电容元件150。注意，作为电容器C1及电容器C2，也可以使用在后面的实施方式3中说明的电容元件C11(参照图33B)及电容元件C12(参照图33A)。
<结构例子2>
图23A示出可用于本发明的一个方式的半导体装置的晶体管100A的截面图。晶体管100A的与图20B等所示的晶体管100主要不同之处在于包括背栅极。注意，可以参照有关上述晶体管100的记载，因此省略详细说明。
晶体管100A包括导电层112a、导电层103、绝缘层107、绝缘层110、半导体层108、导电层112b、绝缘层106及导电层104。构成晶体管100A的各层既可以具有单层结构，又可以具有叠层结构。
导电层112a设置在衬底102上。导电层112a被用作晶体管100A的源电极和漏电极中的一个。
绝缘层107位于导电层112a上。绝缘层107以覆盖导电层112a的顶面及侧面的方式设置。
导电层103位于绝缘层107上。导电层112a与导电层103被绝缘层107彼此电绝缘。在导电层103中与导电层112a重叠的区域设置到达绝缘层107的开口148。
绝缘层110设置在绝缘层107及导电层103上。绝缘层110以覆盖导电层103的顶面及侧面以及绝缘层107的顶面的方式设置。
绝缘层110优选具有叠层结构。图23A示出绝缘层110具有绝缘层110a、绝缘层110a上的绝缘层110b、绝缘层110b上的绝缘层110c的叠层结构的例子。
绝缘层110a位于绝缘层107及导电层103上。绝缘层110a以覆盖导电层103的顶面及侧面的方式设置。绝缘层110a以覆盖开口148的一部分的方式设置。绝缘层110a通过该开口148与绝缘层107接触。
绝缘层110a上设置有绝缘层110b，绝缘层110b上设置有绝缘层110c。绝缘层107及绝缘层110中设置有到达导电层112a的开口141。
导电层112b位于绝缘层110c上。导电层112b中设置有与开口141重叠的开口143。导电层112b被用作晶体管100A的源电极和漏电极中的另一个。导电层112b具有隔着绝缘层107及绝缘层110与导电层112a重叠的区域。
在本说明书等中，开口148的顶面形状是指导电层103的开口148一侧的顶面端部的形状或底面端部的形状。注意，与开口141及开口143同样，对开口148的顶面形状没有限制。
当开口141和开口148的顶面形状呈圆形时，开口141和开口148优选呈同心圆状。由此，在剖视时可以使开口141的左右两边的半导体层108和导电层103之间的最短距离相等。另外，开口141和开口148有时不呈同心圆状。
半导体层108与导电层112a的顶面、绝缘层107的侧面、绝缘层110的侧面以及导电层112b的顶面及侧面接触。半导体层108以覆盖开口141及开口143的方式设置。半导体层108以接触于绝缘层107及绝缘层110中的开口141一侧的侧面及导电层112b中的开口143一侧的侧面(也可以说顶面的一部分以及开口143一侧的侧面)的方式设置。半导体层108通过开口141及开口143与导电层112a接触。
图23A示出半导体层108的端部与导电层112b的顶面接触的例子，但是本发明的一个方式不局限于此。半导体层108也可以覆盖导电层112b的端部，并且半导体层108的端部也可以与绝缘层110c的顶面接触。
绝缘层106位于绝缘层110c、半导体层108及导电层112b上。绝缘层106以隔着半导体层108覆盖开口141及开口143的方式设置。绝缘层106的一部分被用作晶体管100A的栅极绝缘层。
导电层104位于绝缘层106上。导电层104隔着绝缘层106与半导体层108重叠。导电层104被用作晶体管的栅电极。
在晶体管100A中，半导体层108具有隔着绝缘层106与导电层104重叠且隔着绝缘层110的一部分(尤其是，绝缘层110a及绝缘层110b)与导电层103重叠的区域。换言之，半导体层108中存在由导电层104和导电层103夹持的区域，其中绝缘层106夹在半导体层108和导电层104之间且绝缘层110的一部分(尤其是，绝缘层110a及绝缘层110b)夹在半导体层108和导电层103之间。
导电层103被用作晶体管100A的背栅电极。此外，绝缘层110的一部分被用作晶体管100A的背栅极绝缘层。
通过在晶体管100A中设置背栅电极，可以使半导体层108的背沟道一侧电位固定，并可以提高晶体管100A的Id-Vd特性的饱和性。
因为晶体管100A包括背栅电极，所以可以固定半导体层108的背沟道一侧的电位，可以抑制阈值电压的漂移。在此，当晶体管的阈值电压漂移时，在栅极电压为0V时流过的漏极电流(以下，还记为截止电流)有时变大。通过抑制晶体管100A的阈值电压的漂移，可以实现截止电流小的晶体管。注意，有时将截止电流小的状态记为常关闭。
注意，图23A示出半导体层108、绝缘层106及导电层104覆盖开口141及开口143的例子，但是本发明的一个方式不局限于此。也可以由绝缘层107、绝缘层110及导电层112b与导电层112a形成台阶且沿着该台阶设置半导体层108、绝缘层106及导电层104。
<结构例子3>
图23B示出可用于本发明的一个方式的半导体装置的晶体管100B的截面图。晶体管100B的与图20B等所示的晶体管100主要不同之处在于绝缘层110的开口141一侧的侧面呈垂直形状。就是说，晶体管100B具有将图21B中的角度θ110设定为90度的结构。注意，可以参照有关上述晶体管100的记载，因此省略详细说明。
<结构例子4>
图24A示出可用于本发明的一个方式的半导体装置的晶体管100C的等效电路图。晶体管100C是包括晶体管100_1至晶体管100_p(p为2以上的整数)的晶体管群。晶体管100_1至晶体管100_p并联连接，可以将晶体管100C视为一个晶体管。
晶体管100_1至晶体管100_p的栅电极彼此电连接。晶体管100_1至晶体管100_p的源电极彼此电连接。晶体管100_1至晶体管100_p的漏电极彼此电连接。
注意，在图24A中，晶体管100_1至晶体管100_p为n沟道型晶体管，但是本发明的一个方式不局限于此。晶体管100_1至晶体管100_p也可以为p沟道型晶体管。
以p为4的情况为例进行具体的说明。图24B示出本发明的一个方式的晶体管100C的等效电路图。图24C示出晶体管100C的俯视图。图25示出沿着图24C中的点划线A3-A4的截断面的截面图。
晶体管100C包括晶体管100_1至晶体管100_4。晶体管100_1至晶体管100_4都可以采用上述晶体管100的结构。注意，在此以晶体管100为例进行说明，但是本发明的一个方式不局限于此。作为晶体管100_1至晶体管100_4也可以采用晶体管100A或晶体管100B。
图24C等示出将晶体管100_1至晶体管100_4配置为2行2列的结构，但是对晶体管的配置没有特别的限制。例如，也可以将晶体管100_1至晶体管100_4配置为1行4列。晶体管的配置方式可以是矩阵状，也可以不是矩阵状。
晶体管100_1至晶体管100_4都包括导电层104、绝缘层106、半导体层108、导电层112a及导电层112b。导电层104被用作晶体管100_1至晶体管100_4的栅电极。绝缘层106的一部分被用作晶体管100_1至晶体管100_4的栅极绝缘层。导电层112a被用作晶体管100_1至晶体管100_4的源电极和漏电极中的另一个，导电层112b被用作该源电极和漏电极中的一个。
注意，关于晶体管100_1至晶体管100_4各自中的开口141_1至开口141_4以及开口143_1至开口143_4，可以参照开口141及开口143的记载，因此省略详细说明。
在此，当将晶体管100C视为一个晶体管时，该晶体管的沟道宽度为晶体管100_1至晶体管100_4各自的沟道宽度之和。例如，当开口141_1至开口141_4的顶面形状呈圆形且将开口141_1至开口141_4各自的宽度记载为宽度D141时，可以将晶体管100C视为沟道宽度为“D141×π×4”的晶体管(参照图21A及图21B)。可以将由p个晶体管构成的晶体管100C视为沟道宽度为“D141×π×p”的晶体管。此外，可以将晶体管100C视为具有沟道长度L100的晶体管(参照图21B)。通过并联连接多个晶体管，沟道宽度变大，而可以增高通态电流。另外，通过调节并联连接的晶体管的个数(p)可以使沟道宽度不同。以实现所希望的通态电流的方式决定并联连接的晶体管的个数(p)即可。
注意，图24C等示出晶体管100_1至晶体管100_4共同使用半导体层108的结构。通过采用这样的共同使用半导体层108的结构，可以在抑制晶体管100_1至晶体管100_4的占有面积增大的状态下增大沟道宽度。注意，本发明的一个方式不局限于此，晶体管100_1至晶体管100_4各自中的半导体层108也可以彼此分离。
注意，可以将结构例子4所示的晶体管100C的结构还用于其他结构例子。例如，可以将晶体管100C用作图20A至图23B所示的半导体装置所包括的晶体管中一个或多个。
<结构例子5>
图26A示出可用于本发明的一个方式的半导体装置的晶体管100D的等效电路图。晶体管100D是包括晶体管100_1至晶体管100_q(q为2以上的整数)的晶体管群。晶体管100_1至晶体管100_q串联连接，可以将晶体管100D视为一个晶体管。
注意，在图26A中，晶体管100_1至晶体管100_q为n沟道型晶体管，但是本发明的一个方式不局限于此。晶体管100_1至晶体管100_q也可以为p沟道型晶体管。
以q为4的情况为例进行具体的说明。图26B示出本发明的一个方式的晶体管100D的等效电路图。图26C示出晶体管100D的俯视图。图27示出沿着图26C中的点划线A5-A6的截断面的截面图。
晶体管100D包括晶体管100_1至晶体管100_4。晶体管100_1至晶体管100_4都可以采用上述晶体管100的结构。注意，在此以晶体管100为例进行说明，但是本发明的一个方式不局限于此。作为晶体管100_1至晶体管100_4也可以采用晶体管100A或晶体管100B。
图26C等示出示出将晶体管100_1至晶体管100_4配置为2行2列的结构，但是对晶体管的配置没有特别的限制。例如，也可以将晶体管100_1至晶体管100_4配置为1行4列。晶体管的配置方式可以是矩阵状，也可以不是矩阵状。
晶体管100_1包括导电层104、绝缘层106、半导体层108_1、导电层112a及导电层112b。导电层112a被用作晶体管100_1的源电极和漏电极中的一个，导电层112b被用作该源电极和漏电极中的另一个。
晶体管100_2包括导电层104、绝缘层106、半导体层108_2、导电层112a及导电层112c。导电层112a被用作晶体管100_2的源电极和漏电极中的一个，导电层112c被用作该源电极和漏电极中的另一个。导电层112a由晶体管100_1和晶体管100_2共同使用。
晶体管100_3包括导电层104、绝缘层106、半导体层108_3、导电层112c及导电层112d。导电层112c被用作晶体管100_3的源电极和漏电极中的一个，导电层112d被用作该源电极和漏电极中的另一个。导电层112c由晶体管100_2和晶体管100_3共同使用。
晶体管100_4包括导电层104、绝缘层106、半导体层108_4、导电层112d及导电层112e。导电层112d被用作晶体管100_4的源电极和漏电极中的一个，导电层112e被用作该源电极和漏电极中的另一个。导电层112d由晶体管100_3和晶体管100_4共同使用。
注意，关于晶体管100_1至晶体管100_4各自中的开口141_1至开口141_4以及开口143_1至开口143_4，可以参照开口141及开口143的记载，因此省略详细说明。
晶体管100_1的源电极和漏电极中的一个与晶体管100_2的源电极和漏电极中的一个电连接。晶体管100_2的源电极和漏电极中的另一个与晶体管100_3的源电极和漏电极中的一个电连接。晶体管100_3的源电极和漏电极中的另一个与晶体管100_4的源电极和漏电极中的一个电连接。
在此，当将晶体管100D视为一个晶体管时，该晶体管的沟道长度为晶体管100_1至晶体管100_4的沟道长度之和。例如，当将晶体管100_1至晶体管100_4各自的沟道长度记载为沟道长度L100时，可以将晶体管100D视为沟道长度为“L100×4”的晶体管(参照图21B)。可以将由q个晶体管构成的晶体管100D视为沟道长度为“L100×q”的晶体管。此外，可以将晶体管100D视为具有沟道宽度W100的晶体管(参照图21A及图21B)。通过串联连接多个晶体管，沟道长度变大，而可以提高饱和性。另外，通过调节串联连接的晶体管的个数(q)，可以使沟道长度不同。以实现所希望的饱和性的方式决定串联连接的晶体管的个数(q)即可。
注意，在图26C等中，晶体管100_2及晶体管100_3也可以共同使用以连续的方式设置的半导体层108。通过采用这种结构，可以抑制晶体管100_2及晶体管100_3的占有面积增大。
注意，可以将结构例子5所示的晶体管100D的结构还用于其他结构例子。例如，可以将晶体管100D用作图20A至图23B所示的半导体装置所包括的晶体管中一个或多个。
另外，也可以将晶体管100D用作晶体管100C中的各晶体管。就是说，可以使并联连接的晶体管群还串联连接(以下，也称为串并联连接)。或者，也可以将晶体管100C用作晶体管100D中的各晶体管。就是说，可以使串联连接的晶体管群还并联连接(以下，也称为并串联连接)。
在本发明的一个方式中，例如在实施方式1所示的显示装置40中，作为构成外围驱动电路的晶体管可以使用晶体管100C及晶体管100D。
本实施方式所示的结构等可以与其他实施方式所示的结构等适当地组合。此外，在本说明书等中，在一个实施方式中示出多个结构例子的情况下，可以适当地组合而使用该结构例子。
实施方式3
在本实施方式中，使用图28A至图37B说明本发明的一个方式的显示装置。本发明的一个方式的显示装置例如可以为高分辨率显示装置或大型显示装置。另外，本发明的一个方式的显示装置例如可以为高清晰显示装置。
本发明的一个方式的半导体装置可以用于显示装置或包括该显示装置的模块。作为包括该显示装置的模块，可以举出该显示装置安装有柔性印刷电路板(FPC：Flexibleprinted circuit)或TCP(Tape Carrier Package：带载封装)等连接器的模块或通过COG(Chip OnGlass：玻璃覆晶封装)方式或COF(Chip OnFilm：薄膜覆晶封装)方式等安装有集成电路(IC)的模块等。
本发明的一个方式的显示装置也可以具有触摸面板的功能。例如，还可以将能够检测出手指等检测对象的接近或接触的各种检测元件(也可以说传感器元件)用于显示装置。
作为传感器的方式，例如可以举出静电电容式、电阻膜式、表面声波式、红外线式、光学式及压敏式。
作为静电电容式，例如有表面型静电电容式、投影型静电电容式。另外，作为投影型静电电容式，例如有自电容式、互电容式。优选使用互电容式，因为可以同时进行多点感测。
作为触摸面板，例如可以举出Out-Cell型、On-Cell型及In-Cell型。注意，In-Cell型触摸面板是指在支撑显示元件(也称为显示器件)的衬底和对置衬底中的一方或双方设置有构成检测元件的电极的结构。
<显示装置的结构例子1>
图28A是显示装置50A的立体图。
显示装置50A具有贴合衬底152与衬底151的结构。在图28A中，以虚线表示衬底152。
显示装置50A包括显示部162、连接部140、电路部164、电路部163及导电层165等。图28A示出显示装置50A安装有IC173及FPC172的例子。因此，也可以将图28A所示的结构称为包括显示装置50A、IC及FPC的显示模块。
连接部140设置在显示部162的外侧。连接部140可以沿着显示部162的一个边或多个边设置。连接部140也可以为一个或多个。图28A示出以围绕显示部的四个边的方式设置连接部140的例子。在连接部140中，显示元件的公共电极与导电层电连接，可以对公共电极供应电位。
电路部164例如包括扫描线驱动电路(也称为栅极驱动器或扫描驱动器)。另外，电路部163例如包括信号线驱动电路(也称为源极驱动器或数据驱动器)。
导电层165具有对显示部162、电路部164及电路部163供应信号及电力的功能。该信号及电力从显示装置50A的外部经由FPC172输入到导电层165或者从IC173输入到导电层165。
图28A示出通过COG方式或COF方式等在衬底151上设置IC173的例子。作为IC173，例如可以使用包括扫描线驱动电路和信号线驱动电路中的一方或双方的IC。注意，显示装置50A及显示模块不一定必须设置有IC。另外，也可以将IC利用COF方式等安装于FPC。
此外，也可以用IC173和电路部164中的一方或双方构成扫描线驱动电路。此时，有时将IC173称为栅极驱动器IC。另外，也可以用IC173和电路部163中的一方或双方构成信号线驱动电路。此时，有时将IC173称为源极驱动器IC。
本发明的一个方式的半导体装置例如可以用于显示装置50A的显示部162、电路部164和电路部163中的至少一部分。
例如，在将本发明的一个方式的半导体装置用于显示装置的像素电路时，可以缩小该像素电路的占有面积而实现高清晰显示装置。例如，可以实现具有300ppi以上、500ppi以上、1000ppi以上、2000ppi以上或3000ppi以上的清晰度的显示装置。
此外，例如在将本发明的一个方式的半导体装置用于显示装置的驱动电路(例如，扫描线驱动电路和信号线驱动电路中的一方或双方)时，可以缩小该驱动电路的占有面积而实现窄边框的显示装置。
另外，本发明的一个方式的半导体装置具有良好的电特性，通过将该半导体装置用于显示装置，可以提高显示装置的可靠性。
在本发明的一个方式中，作为显示装置50A例如可以使用实施方式1所示的显示装置40等。此时，显示部162相当于显示部42，电路部164相当于第一驱动电路部43，电路部163相当于第二驱动电路部44。
显示部162是显示装置50A中的图像显示区域，包括周期性地排列的多个像素210。图28A中示出一个像素210的放大图。
图28A所示的像素210包括呈现红色(R)光的像素230R、呈现绿色(G)光的像素230G及呈现蓝色(B)光的像素230B。通过由像素230R、像素230G及像素230B构成一个像素210，可以实现全彩色显示。像素230R、像素230G及像素230B都被用作子像素。在图28A所示的显示装置50A中，示出将用作子像素的像素230R、像素230B及像素230G配置为条纹排列的例子。注意，构成一个像素210的子像素的个数不局限于三个，也可以是四个以上。例如，也可以包括分别呈现R、G、B及白色(W)的光的四个子像素。或者，也可以包括分别呈现R、G、B及黄色(Y)的光的四个子像素。
注意，在本说明书等中，有时对关系到红色光的构成要素附上识别符号“R”，对关系到绿色光的构成要素附上识别符号“G”，对关系到蓝色光的构成要素附上识别符号“B”，来分别说明各内容。另外，有时不附上这些识别符号来说明它们之间共同的内容。例如，当需要区别多个像素230时，有时示出为像素230R、像素230G或像素230B。另外，例如当不需要区别像素230R、像素230G及像素230B时，有时简单地示出为像素230。
像素230R、像素230G及像素230B都包括显示元件、控制该显示元件的驱动的电路(像素电路)。
注意，如图28B至图28F所示，在本发明的一个方式的显示装置中，对像素排列没有特别的限制，可以采用各种排列。作为像素排列，例如可以举出条纹排列(参照图28B)、S条纹排列(参照图28C)、Delta排列(参照图28D)、锯齿形(zigzag)排列(参照图28E)及Pentile排列(参照图28F)等。另外，例如可以举出马赛克状排列、Diamond排列及拜耳排列等。
另外，在图28B至图28F中，作为各子像素(像素230R、像素230G及像素230B)的顶面形状，例如可以举出三角形、四角形(包括长方形及正方形)、五角形等多边形、这些多边形的角部呈圆形的形状、椭圆形及圆形等。在此，各子像素的顶面形状相当于各子像素中的显示元件的显示区域的顶面形状。各子像素的顶面形状及尺寸可以分别独立地决定。注意，可以适当地调换像素230R、像素230G及像素230B各自的配置。另外，显示元件、像素电路各自的排列既可以相同又可以不同。
在此，Pentile排列是模拟地提高清晰度的特殊像素排列。因此，在显示装置中，例如优选采用条纹排列等。在本发明的一个方式中，通过作为构成像素电路的晶体管的一部分或全部例如采用实施方式2中说明的晶体管100等的结构，可以缩小像素电路的占有面积。因此，作为像素排列例如可以采用条纹排列等代替Pentile排列而不降低显示装置的清晰度。
作为显示元件可以使用各种元件，例如可以举出液晶元件及发光元件。除此之外，还可以使用快门方式或光干涉方式的MEMS(Micro Electro Mechanical Systems：微电子机械系统)元件或采用微囊方式、电泳方式、电润湿方式或电子粉流体(注册商标)方式等的显示元件等。另外，也可以使用利用光源以及采用量子点材料的颜色转换技术的QLED(量子点LED，Quantum-dot LED)。
作为使用液晶元件的显示装置，例如可以举出透射型液晶显示装置、反射型液晶显示装置及半透射型液晶显示装置。
作为可用于使用液晶元件的显示装置的模式，例如，可以举出垂直取向(VA：Vertical Alignment)模式、FFS(Fringe Field Switching：边缘电场转换)模式、IPS(In-Plane-Switching：平面切换)模式、TN(Twisted Nematic：扭曲向列)模式、ASM(AxiallySymmetric aligned Micro-cell：轴对称排列微单元)模式、OCB(Optically CompensatedBirefringence：光学补偿弯曲)模式、FLC(Ferroelectric Liquid Crystal：铁电性液晶)模式、AFLC(AntiFerroelectric Liquid Crystal：反铁电液晶)模式、ECB(ElectricallyControlled Birefringence：电控双折射)模式及宾主模式。作为VA模式，例如可以举出MVA(Multi-Domain Vertical Alignment：多象限垂直取向)模式、PVA(Patterned VerticalAlignment：垂直取向构型)模式及ASV(Advanced Super View：高级超视觉)模式。
作为可用于液晶元件的液晶材料，例如可以举出热致液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC：Polymer Dispersed Liquid Crystal：聚合物分散液晶)、高分子网络型液晶(PNLC：Polymer Network Liquid Crystal)、铁电液晶及反铁电液晶。这些液晶材料根据条件呈现出胆甾相、近晶相、立方相、手向列相、各向同性相或蓝相等。另外，作为液晶材料，可以使用正型液晶和负型液晶中的任一种。
作为发光元件，例如可以举出LED、有机EL(Electro Luminescence)元件(也称为OLED(Organic LED))、半导体激光器等自发光性发光元件。作为LED，例如可以使用小型LED或微型LED等。
作为发光元件含有的发光物质，例如可以举出发射荧光的物质(荧光材料)、发射磷光的物质(磷光材料)、呈现热活化延迟荧光的物质(热活化延迟荧光(Thermallyactivated delayed fluorescence：TADF)材料)及无机化合物(量子点材料等)。
发光元件的发光颜色可以为红外、红色、绿色、蓝色、青色、品红色、黄色或白色等。此外，当发光元件具有微腔结构时，可以进一步提高颜色纯度。
在发光元件所包括的一对电极中，一方的电极被用作阳极(也称为阳极电极)且另一方的电极被用作阴极(也称为阴极电极)。
在本实施方式中，主要以作为显示元件使用发光元件的情况为例进行说明。尤其是，以作为发光元件使用EL元件的情况为例进行说明。因此，本发明的一个方式是使用有机EL元件的显示装置。
本发明的一个方式的显示装置也可以采用如下结构中的任意个：向与形成有发光元件的衬底相反的方向发射光的顶部发射(top emission)型、向形成有发光元件的衬底一侧发射光的底部发射(bottom emission)型、向双面发射光的双面发射(dual emission)型。
本发明的一个方式的半导体装置可以缩小占有面积，所以可以在底部发射结构显示装置中提高像素的开口率。例如，可以实现开口率为50％以上、55％以上或60％以上的显示装置。
注意，在本说明书等中，开口率是指相对于像素面积的光被射出的区域的面积的比例。
<像素电路的结构例子>
图29至图31示出像素230的布局的结构例子。图29是对应于实施方式1中说明的半导体装置20A(图1所示的电路图)的俯视图。
图29示出相当于晶体管M1的晶体管M11、相当于晶体管M2的晶体管M12、相当于晶体管M3的晶体管M13、相当于晶体管M4的晶体管M14、相当于晶体管M5的晶体管M15、相当于晶体管M6的晶体管M16、相当于电容器C1的电容元件C11、相当于电容器C2的电容元件C12、相当于布线GLa的布线GL1、相当于布线GLb的布线GL2、相当于布线GLc的布线GL3、相当于布线DL的布线SL、相当于布线23的布线VL0、相当于布线21的布线ANO以及与发光元件32的一个电极电连接的像素电极111。注意，在图29中，为了容易理解像素电极111的下方的结构，用透明的阴影示出像素电极111。另外，布线ANO包括布线ANO_1及布线ANO_2。布线ANO_1和布线ANO_2彼此电连接并被用作布线ANO。注意，在图29中省略布线22及布线24。布线22相当于后述的公共电极115。另外，布线24相当于后述的导电层112aB(布线VL1)。
图30是从图29中去掉像素电极111的俯视图。图31是从图30中去掉布线VL0、布线SL及布线ANO_2的俯视图。图31示出相当于布线24的布线VL1。注意，在图29至图31中，用双点划线示出一个像素230的范围。
图32、图33A和图33B分别示出图29中的沿着点划线G1-G2的截断面的截面图、沿着点划线B3-G4的截断面的截面图和沿着点划线G5-G6的截断面的截面图。
图29至图33B示出作为晶体管M11、晶体管M13、晶体管M14、晶体管M15及晶体管M16采用实施方式2中说明的图20B等所示的晶体管100的结构且作为晶体管M12采用晶体管200的结构的例子。
晶体管M11包括导电层112a、导电层112b、半导体层108、绝缘层106、导电层104。在晶体管M11中，导电层112b被用作源电极和漏电极中的一个，导电层112a被用作源电极和漏电极中的另一个。绝缘层106的一部分被用作栅极绝缘层，导电层104被用作栅电极。另外，导电层104被用作布线GL1。
导电层112b及绝缘层110在与导电层112a重叠的区域中具有开口143及开口141。半导体层108以覆盖开口143及开口141的方式设置。半导体层108上设置有绝缘层106，绝缘层106上设置有导电层104。
晶体管M12包括导电层202、绝缘层120、半导体层208、绝缘层106、导电层204、导电层212a、导电层212b。在晶体管M12中，导电层204被用作栅电极(也可以说第一栅电极)，绝缘层106的一部分被用作栅极绝缘层(也可以说第一栅极绝缘层)。导电层202被用作背栅电极(也可以说第二栅电极)，绝缘层120的一部分被用作背栅极绝缘层(也可以说第二栅极绝缘层)。导电层212a被用作源电极和漏电极中的一个，导电层212b被用作源电极和漏电极中的另一个。
绝缘层110上设置有导电层202，以覆盖导电层202的方式设置有绝缘层120。绝缘层120上设置有半导体层208，以覆盖半导体层208的方式设置有绝缘层106。绝缘层106上设置有导电层204、导电层212a及导电层212b。绝缘层106具有到达半导体层208的开口147a及开口147b，导电层212a及导电层212b通过开口147a及开口147b与半导体层208接触。
绝缘层106具有到达导电层112b的开口188，以覆盖开口188的方式设置有导电层204。导电层204通过开口188与导电层112b电连接。
图34A示出导电层112a的俯视图。在图34A中，除了导电层112a以外还示出导电层112aA及导电层112aB，它们可以通过相同的工序形成。导电层112aB被用作布线VL1。导电层112aB(布线VL1)延伸在列方向上。
注意，将附图的横向和纵向分别看作行方向和列方向，但是不局限于此，也可以调换行方向和列方向。
图34B示出导电层202及绝缘层120的俯视图。在图34B中，用虚线示出绝缘层120。
图34C示出导电层112b的俯视图。在图34C中，除了导电层112b以外还示出导电层112bA、导电层112bB、导电层112bC、导电层112p及导电层112q，它们可以通过相同的工序形成。导电层112b中除了晶体管M11中的开口143以外还设置有晶体管M13中的开口143A。导电层112bA中设置有晶体管M14中的开口143B。导电层112bB中设置有晶体管M15中的开口143C。导电层112bC中设置有晶体管M16中的开口143D。导电层112p中设置有开口143p，导电层112q中设置有开口143q。开口143、开口143A至开口143D、开口143p及开口143q可以通过相同的工序形成。注意，在图34C中，开口143p及开口143q的顶面形状与开口143、开口143A至开口143D的顶面形状不同，但是对开口143p及开口143q的顶面形状没有特别的限制。例如，开口143、开口143A至开口143D、开口143p及开口143q的顶面形状也可以呈圆形。另外，绝缘层110的与开口143、开口143A至开口143D、开口143p及开口143q重叠的区域中设置有开口141、开口141A至开口141D、开口141p及开口141q。
图35A示出半导体层108及半导体层208的俯视图。在图35A中，除了半导体层108及半导体层208以外还示出半导体层108A、半导体层108B、半导体层108C及半导体层108D，它们可以通过相同的工序形成。
图35B示出导电层104、导电层204、导电层212a及导电层212b的俯视图。在图35B中，除了导电层104、导电层204、导电层212a及导电层212b以外还示出导电层104A、导电层104B、导电层104p、导电层104q、导电层104r、导电层104s及布线ANO_1，它们可以通过相同的工序形成。导电层104被用作布线GL1，导电层104A被用作布线GL2，导电层104B被用作布线GL3。导电层104(布线GL1)、导电层104A(布线GL2)、导电层104B(布线GL3)及布线ANO_1延伸在行方向上。
图35C示出布线VL0、布线SL及布线ANO_2的俯视图。在图35C中，除了布线VL0、布线SL及布线ANO_2以外还示出导电层234，它们可以通过相同的工序形成。布线VL0、布线SL及布线ANO_2延伸在列方向上。
如图32所示，布线ANO_1上设置有绝缘层195及绝缘层233。绝缘层195及绝缘层233具有到达布线ANO_1的开口183，以覆盖开口183的方式设置有布线ANO_2。布线ANO_1和布线ANO_2通过开口183彼此电连接，并被用作布线ANO。
晶体管M11中的导电层112a通过导电层104s与布线SL电连接。导电层104s通过开口190、开口143p及开口141p与导电层112a电连接。绝缘层110中设置有到达导电层112a的开口141p，绝缘层110上设置有具有开口143p的导电层112p。导电层112p上设置有绝缘层106，绝缘层106的与开口143p重叠的区域中设置有开口190。以覆盖开口190、开口143p及开口141p的方式设置有导电层104s。导电层104s上设置有绝缘层195及绝缘层233，绝缘层195及绝缘层233的与导电层104s重叠的区域中设置有开口191，以覆盖开口191的方式设置有布线SL。
晶体管M12中的导电层212a通过开口189、开口143q及开口141q与导电层112aA电连接。绝缘层110中设置有到达导电层212a的开口141q，绝缘层110上设置有具有开口143q的导电层112q。导电层112q上设置有绝缘层106，绝缘层106的与开口143q重叠的区域中设置有开口189。以覆盖开口189、开口143q及开口141q的方式设置有导电层212a。
晶体管M13包括导电层112aA、导电层112b、半导体层108A、绝缘层106、导电层104A。在晶体管M13中，导电层112aA被用作源电极和漏电极中的一个，导电层112b被用作源电极和漏电极中的另一个。绝缘层106的一部分被用作栅极绝缘层，导电层104A被用作栅电极。导电层112b被用作晶体管M11的源电极和漏电极中的一个，还被用作晶体管M13的源电极和漏电极中的另一个。
导电层112b及绝缘层110在与导电层112aA重叠的区域中具有开口143A及开口141A。半导体层108A以覆盖开口143A及开口141A的方式设置。半导体层108A上设置有绝缘层106，绝缘层106上设置有导电层104A。
晶体管M14包括导电层112aB、导电层112bA、半导体层108B、绝缘层106、导电层104A。在晶体管M14中，导电层112bA被用作源电极和漏电极中的一个，导电层112aB被用作源电极和漏电极中的另一个。绝缘层106的一部分被用作栅极绝缘层，导电层104A被用作栅电极。导电层104A被用作晶体管M13的栅电极，还被用作晶体管M14的栅电极。
导电层112bA及绝缘层110在与导电层112aB重叠的区域中具有开口143B及开口141B。半导体层108B以覆盖开口143B及开口141B的方式设置。半导体层108B上设置有绝缘层106，绝缘层106上设置有导电层104A。
晶体管M15包括导电层112aA、导电层112bB、半导体层108C、绝缘层106、导电层104B。在晶体管M15中，导电层112bB被用作源电极和漏电极中的一个，导电层112aA被用作源电极和漏电极中的另一个。绝缘层106的一部分被用作栅极绝缘层，导电层104B被用作栅电极。导电层112aA被用作晶体管M13的源电极和漏电极中的一个，还被用作晶体管M15的源电极和漏电极中的另一个。
导电层112bB及绝缘层110在与导电层112aA重叠的区域中具有开口143C及开口141C。半导体层108C以覆盖开口143C及开口141C的方式设置。半导体层108C上设置有绝缘层106，绝缘层106上设置有导电层104B。
如图32所示，晶体管M15中的导电层112bB通过导电层104p及导电层234与像素电极111电连接。绝缘层106具有到达导电层112bB的开口181，以覆盖开口181的方式设置有导电层104p。导电层104p上设置有绝缘层195及绝缘层233。绝缘层195及绝缘层233具有到达导电层104p的开口182，以覆盖开口182的方式设置有导电层234。导电层234上设置有绝缘层235。绝缘层235具有到达导电层234的开口184，以覆盖开口184的方式设置有像素电极111。
晶体管M16包括导电层112aA、导电层112bC、半导体层108D、绝缘层106、导电层104。在晶体管M16中，导电层112aA被用作源电极和漏电极中的一个，导电层112bC被用作源电极和漏电极中的另一个。绝缘层106的一部分被用作栅极绝缘层，导电层104被用作栅电极。导电层112aA被用作晶体管M13的源电极和漏电极中的一个，被用作晶体管M15的源电极和漏电极中的另一个，并被用作晶体管M16的源电极和漏电极中的一个。导电层104被用作晶体管M11的栅电极，并被用作晶体管M16的栅电极。
导电层112bC及绝缘层110在与导电层112aA重叠的区域中具有开口143D及开口141D。半导体层108D以覆盖开口143D及开口141D的方式设置。半导体层108D上设置有绝缘层106，绝缘层106上设置有导电层104。
如图33A所示，电容元件C12包括导电层112aA、导电层202、夹在导电层112aA和导电层202之间的绝缘层110。导电层202上设置有绝缘层120。绝缘层120具有到达导电层202的开口185，以覆盖开口185的方式设置有导电层112bA。注意，对开口185的顶面形状没有特别的限制。导电层112bA上设置有绝缘层106，绝缘层106上设置有导电层104q。导电层104q通过设置在绝缘层106中的开口186及开口187与导电层112bA电连接。导电层104q可以通过与导电层104及导电层204相同的工序形成。例如，作为导电层104q优选使用电阻率比导电层112bA低的材料。由此，可以降低电容元件C12和晶体管M14之间的布线电阻。注意，也可以不设置导电层104q。虽然示出由于导电层112bA具有与导电层202接触的区域而它们电连接的结构，但是本发明的一个方式不局限于此。也可以采用如下结构：导电层112bA不具有与导电层202接触的区域而导电层112bA和导电层202通过导电层104q电连接。具体而言，也可以在开口185中不设置导电层112bA而以覆盖开口185及开口187的方式设置导电层104q。
如图33B所示，电容元件C11包括导电层112b、导电层212a、夹在导电层112b和导电层212a之间的绝缘层106。
用作晶体管M11的源电极和漏电极中的另一个的导电层112a通过导电层104s与布线SL电连接。绝缘层110及绝缘层106中设置有到达导电层112a的开口190，以覆盖开口190的方式设置有导电层104s。导电层104s上设置有绝缘层195及绝缘层233，绝缘层195及绝缘层233中设置有到达导电层104s的开口191，以覆盖开口191的方式设置有布线SL。
用作晶体管M12的源电极和漏电极中的另一个的导电层212b通过开口193与布线ANO_2电连接。绝缘层195及绝缘层233中设置有到达导电层212b的开口193，以覆盖开口193的方式设置有布线ANO_2。
用作晶体管M16的源电极和漏电极中的另一个的导电层112bC通过导电层104r与布线VL0电连接。绝缘层106中设置有到达导电层112bC的开口194，以覆盖开口194的方式设置有导电层104r。导电层104r上设置有绝缘层195及绝缘层233，绝缘层195及绝缘层233中设置有到达导电层104r的开口196，以覆盖开口196的方式设置有布线VL0。
在图29至图31等所示的像素230的布局的一个例子中，布线ANO_1及布线ANO_2是被供应流过电连接到像素电极111的发光元件(发光元件32等)的电流的布线，优选具有低电阻值。因此，例如布线ANO_1的宽度优选比布线GL1、布线GL2及布线GL3各自的宽度大。例如，布线ANO_2的宽度优选比布线SL、布线VL0及布线VL1各自的宽度大。
注意，在图29至图31等所示的像素230的布局的一个例子中，也可以设置布线ANO_1和布线ANO_2中的一个而不设置其中的另一个。例如通过不设置布线ANO_1，可以降低布线SL的寄生电容而可以提高包括像素230的显示装置的工作速度。另外，例如通过不设置布线ANO_2，可以降低布线GL1、布线GL2及布线GL3各自的寄生电容，可以提高包括像素230的显示装置的工作速度。
另外，在图29至图31等所示的像素230的布局的一个例子中，像素电极111以不与布线ANO_1及布线VL0重叠的方式设置。注意，像素电极111的一部分以与布线ANO_2的一部分重叠的方式设置，但是像素电极111也可以以不与布线ANO_2重叠的方式设置。通过缩小像素电极111、布线ANO_1、布线ANO_2及布线VL0彼此重叠的区域或不设置它们彼此重叠的区域，可以降低像素电极111的寄生电容。因此，在像素230中，可以增大电容元件C11及电容元件C12各自的静电电容给像素电极111的寄生电容带来的影响。因此，可以使包括像素230及像素230的显示装置的工作稳定化。
另外，在图29至图31等所示的像素230的布局的一个例子中，作为晶体管M11及晶体管M13至晶体管M16都采用如图21A及图21B所示的晶体管100那样的纵向晶体管，作为晶体管M12采用如图22A至图22C所示的晶体管200那样的所谓的平面晶体管。
因为晶体管M11及晶体管M13至晶体管M16都被用作开关，所以优选增大通态电流。由此，可以提高包括像素230的显示装置的工作速度。为了增大晶体管的通态电流，例如缩小沟道长度即可。例如，优选将晶体管M11及晶体管M13至晶体管M16各自的沟道长度设定为比晶体管M12的沟道长度小。例如，通过作为晶体管M11及晶体管M13至晶体管M16都使用纵向晶体管，沟道长度可以比曝光装置的极限分辨率小(就是说，比像素230中的各导电层、各绝缘层及各半导体层等的最小加工尺寸小)。另外，通过使用纵向晶体管，可以缩小占有面积而实现显示装置的高清晰化。
另外，晶体管M12被用作控制流过电连接到像素电极111的发光元件(发光元件32等)的电流量的驱动晶体管，所以优选具有高饱和性。由此，可以使电流稳定地流过发光元件，可以实现包括像素230的显示装置的稳定发光强度。为了提高晶体管的饱和性，例如增大沟道长度即可。例如，晶体管M12的沟道长度优选比晶体管M11及晶体管M13至晶体管M16各自的沟道长度大。例如，通过作为晶体管M12使用所谓的平面晶体管，可以增大沟道长度。
虽然未图示，但是当在显示装置中将像素230配置为矩阵状时，布线GL1、布线GL2、布线GL3及布线ANO_1都延伸在附图的横向上，由配置在横向上的多个像素230共用。另外，布线SL、布线VL0、布线VL1及布线ANO_2都延伸在附图的纵向上，由配置在纵向上的多个像素230共用。此时，优选以其布局互相颠倒的方式设置相邻的像素230。
例如通过将配置在图29至图31等所示的像素230的右邻的其他像素230的布局左右颠倒，相邻的像素230可以共用布线ANO_2、布线VL1、开口183及开口193等。因此，可以缩小像素230的占有面积而实现包括像素230的显示装置的高清晰化。
例如通过将配置在图29至图31等所示的像素230的左邻的其他像素230的布局左右颠倒，相邻的像素230可以共用布线VL0及开口196等。因此，可以缩小像素230的占有面积而实现包括像素230的显示装置的高清晰化。
例如通过将在图29至图31等所示的像素230的上方以与其相邻的方式配置的其他像素230的布局上下颠倒，相邻的像素230可以共用布线ANO_1及开口183等。因此，可以缩小像素230的占有面积而实现包括像素230的显示装置的高清晰化。
例如通过将在图29至图31等所示的像素230的下方以与其相邻的方式配置的其他像素230的布局上下颠倒，相邻的像素230可以共用导电层104s、导电层104r、开口190、开口191、开口194及开口196等。因此，可以缩小像素230的占有面积而实现包括像素230的显示装置的高清晰化。
说明与上述显示装置不同的结构例子。
<显示装置的结构例子2>
图36A示出显示装置50A的包括FPC172的区域的一部分、电路部164的一部分、显示部162的一部分、连接部140的一部分及包括端部的区域的一部分的截面的一个例子。关于电路部163可以参照电路部164的记载。
图36A所示的显示装置50A在衬底151与衬底152之间包括晶体管205D、晶体管205R、晶体管205G、晶体管207G、晶体管207B、发光元件130R、发光元件130G及发光元件130B等。发光元件130R是呈现红色光的像素230R所包括的显示元件，发光元件130G是呈现绿色光的像素230G所包括的显示元件，发光元件130B是呈现蓝色光的像素230B所包括的显示元件。注意，在说明发光元件130R、发光元件130G和发光元件130B之间共同的内容时，有时简单地记为发光元件130。
显示装置50A采用SBS(SideBySide)结构。在SBS结构中，可以分别进行各发光元件的材料及结构的最优化，材料及结构的选择自由度增大，发光强度的提高以及可靠性的提高变得容易。
显示装置50A采用顶部发射型。在顶部发射型中，可以以与发光元件的发光区域重叠的方式配置晶体管等，所以与底部发射型相比可以进一步提高像素的开口率。
晶体管205D、晶体管205R、晶体管205G、晶体管207G及晶体管207B都形成在衬底151上。这些晶体管可以使部分工序共同化来制造。
作为晶体管205D、晶体管205R、晶体管205G、晶体管207G和晶体管207B中的任一个以上可以采用上述的晶体管100、晶体管100A、晶体管100B、晶体管100C、晶体管100D和晶体管200中的一种或多种。图36A示出作为晶体管205D、晶体管205R及晶体管205G使用上述晶体管100且作为晶体管207G及晶体管207B使用上述晶体管200的结构例子。
通过作为设置在显示部162中的晶体管使用上述的晶体管100、晶体管100A、晶体管100B、晶体管100C和晶体管100D中的一种或多种，可以实现高清晰显示装置。另外，作为发光元件130的驱动晶体管可以使用饱和性高的晶体管200。由此，可以实现高可靠性显示装置。
通过在电路部164中使用上述的晶体管100、晶体管100A、晶体管100B、晶体管100C和晶体管100D中的一种或多种，可以实现高速工作的显示装置。有时设置在电路部164中的晶体管需要具有比设置在显示部162中的晶体管大的通态电流。电路部164中优选使用沟道长度小的晶体管。例如，在电路部164中可以使用上述的晶体管100、晶体管100A、晶体管100B、晶体管100C和晶体管100D中的一种或多种。通过在电路部164中使用晶体管100、晶体管100A、晶体管100B、晶体管100C和晶体管100D中的一种或多种，可以缩小占有面积，由此可以实现窄边框的显示装置。此外，在电路部164中也可以使用晶体管200。
注意，本实施方式中的显示装置所包括的晶体管不局限于本发明的一个方式的半导体装置所包括的晶体管。例如，也可以组合本发明的一个方式的半导体装置所包括的晶体管和其他结构的晶体管。该显示装置例如可以包括平面晶体管、交错型晶体管和反交错型晶体管中的任一个以上。该显示装置所包括的晶体管可以具有顶栅型和底栅型中的任何一个结构。或者，也可以在形成沟道的半导体层上下设置有栅极。
作为晶体管205D、晶体管205R、晶体管205G、晶体管207G及晶体管207B可以使用OS晶体管。
本实施方式所示的显示装置也可以包括Si晶体管。
在提高像素电路所包括的发光元件的发光强度时，需要增大流过发光元件的电流量。为此，需要提高像素电路所包括的驱动晶体管的漏极-源极间电压。因为OS晶体管的漏极-源极间的耐压比Si晶体管高，所以可以对OS晶体管的漏极-源极间施加高电压。由此，通过作为像素电路所包括的驱动晶体管使用OS晶体管，可以增大流过发光元件的电流量而提高发光元件的发光强度。
当晶体管在饱和区域中工作时，与Si晶体管相比，OS晶体管可以使对于栅极-源极间电压的变化的从漏极流向源极的电流的变化细小。因此，通过作为像素电路所包括的驱动晶体管使用OS晶体管，可以根据栅极-源极间电压的变化详细决定从漏极流向源极的电流，所以可以控制流过发光元件的电流量。由此，可以增大像素电路的灰度数。
关于晶体管在饱和区域中工作时流过的电流的饱和性，与Si晶体管相比，OS晶体管即使逐渐地提高漏极-源极间电压也可以使稳定的电流(饱和电流)流过。因此，通过将OS晶体管用作驱动晶体管，即使例如发光元件的电流-电压特性发生不均匀，也可以使稳定的电流流过发光元件。也就是说，OS晶体管当在饱和区域中工作时即使改变漏极-源极间电压，从漏极流向源极的电流也几乎不变，因此可以使发光元件的发光强度稳定。
电路部164所包括的晶体管和显示部162所包括的晶体管既可以具有相同的结构，又可以具有不同的结构。电路部164所包括的多个晶体管既可以具有相同的结构，又可以具有两种以上的不同结构。与此同样，显示部162所包括的多个晶体管既可以具有相同的结构，又可以具有两种以上的不同结构。
显示部162所包括的所有晶体管都可以为OS晶体管，显示部162所包括的所有晶体管都可以为Si晶体管，显示部162所包括的部分晶体管也可以为OS晶体管且剩下的晶体管也可以为Si晶体管。
例如，通过在显示部162中使用LTPS晶体管和OS晶体管的双方，可以实现具有低功耗及高驱动能力的显示装置。另外，有时将组合LTPS晶体管和OS晶体管的结构称为LTPO。例如，可以举出如下结构：作为被用作控制布线间的导通/非导通的开关的晶体管等使用OS晶体管且作为控制电流的晶体管等使用LTPS晶体管。
例如，显示部162所包括的晶体管之一被用作控制流过发光元件的电流的晶体管且也可以称为驱动晶体管。驱动晶体管的源极和漏极中的一个与发光元件的像素电极电连接。作为该驱动晶体管可以使用LTPS晶体管。由此，可以增大在像素电路中流过发光元件的电流。
另一方面，显示部162所包括的晶体管的其他之一被用作控制像素的选择和非选择的开关，也可以被称为选择晶体管。选择晶体管的栅极与栅极线(扫描线)电连接，源极和漏极中的一个与源极线(信号线)电连接。选择晶体管优选使用OS晶体管。因此，即便使刷新频率显著小(例如，1Hz以下)也可以维持像素的灰度，由此通过在显示静态图像时停止驱动器(驱动电路)，可以降低功耗。
以覆盖晶体管205D、晶体管205R、晶体管205G、晶体管207G及晶体管207B的方式设置有绝缘层195，绝缘层195上设置有绝缘层235。
绝缘层235上设置有发光元件130R、发光元件130G及发光元件130B。
发光元件130R包括绝缘层235上的像素电极111R、像素电极111R上的EL层113R以及EL层113R上的公共电极115。图36A所示的发光元件130R发射红色(R)光。EL层113R包括发射红色光的发光层。
发光元件130G包括绝缘层235上的像素电极111G、像素电极111G上的EL层113G及EL层113G上的公共电极115。图36A所示的发光元件130G发射绿色(G)光。EL层113G包括发射绿色光的发光层。
发光元件130B包括绝缘层235上的像素电极111B、像素电极111B上的EL层113B及EL层113B上的公共电极115。图36A所示的发光元件130B发射蓝色(B)光。EL层113B包括发射蓝色光的发光层。
注意，在图36A中以相同厚度示出EL层113R、EL层113G、EL层113B，但不局限于此。EL层113R、EL层113G、EL层113B各自的厚度也可以不同。例如，优选对应加强EL层113R、EL层113G、EL层113B所发射的光的光程来设定厚度。由此，可以实现微腔结构来提高从各发光元件发射的光的色纯度。
像素电极111R通过设置在绝缘层106、绝缘层195及绝缘层235中的开口与晶体管205R所具有的导电层112b电连接。同样地，像素电极111G与晶体管205G所具有的导电层112b电连接，像素电极111B与晶体管205B(未图示)所具有的导电层112b电连接。
像素电极111R、像素电极111G、像素电极111B的各端部被绝缘层237覆盖。绝缘层237被用作分隔壁。绝缘层237可以使用无机绝缘材料和有机绝缘材料中的一方或双方设置为单层结构或叠层结构。绝缘层237例如可以使用可用于绝缘层195的材料及可用于绝缘层235的材料。绝缘层237可以使像素电极与公共电极电绝缘。另外，绝缘层237可以使彼此相邻的发光元件电绝缘。
绝缘层237至少设置在显示部162中。绝缘层237不仅可以设置在显示部162中还可以设置在连接部140及电路部164中。此外，绝缘层237也可以设置为延伸到显示装置50A的端部。
公共电极115是发光元件130R、发光元件130G及发光元件130B共用的连续的膜。多个发光元件共用的公共电极115与设置在连接部140中的导电层123电连接。导电层123优选使用利用与像素电极111R、像素电极111G、像素电极111B相同的材料且通过与像素电极111R、像素电极111G、像素电极111B相同的工序形成的导电层。
在本发明的一个方式的显示装置中，作为像素电极和公共电极中的提取光一侧的电极优选使用透射可见光的导电膜。此外，作为不提取光一侧的电极，优选使用反射可见光的导电膜。
不提取光一侧的电极也可以使用透射可见光的导电膜。在此情况下，优选在反射层与EL层间配置该电极。换言之，EL层的发光也可以被该反射层反射而从显示装置提取。
作为形成发光元件的一对电极的材料，可以适当地使用金属、合金、导电化合物及它们的混合物等。作为该材料，具体地可以举出铝、镁、钛、铬、锰、铁、钴、镍、铜、镓、锌、铟、锡、钼、钽、钨、钯、金、铂、银、钇及钕等金属以及适当地组合它们的合金。另外，作为该材料，可以举出铟锡氧化物(也称为In-Sn氧化物或ITO)、In-Si-Sn氧化物(也称为ITSO)、铟锌氧化物(In-Zn氧化物)及In-W-Zn氧化物等。另外，作为该材料，可以举出铝、镍和镧的合金(Al-Ni-La)等含铝合金(铝合金)、银和镁的合金及银、钯和铜的合金(也记作Ag-Pd-Cu、APC)等含银合金。另外，作为该材料，可以举出以上没有列举的属于元素周期表中第1族或第2族的元素(例如，锂、铯、钙、锶)、铕、镱等稀土金属、适当地组合它们的合金以及石墨烯等。
发光元件优选采用微腔谐振器(微腔)结构。因此，发光元件所包括的一对电极中的一个优选包括具有可见光透射性及反射性的电极(半透射-半反射电极)，另一个优选包括具有可见光反射性的电极(反射电极)。当发光元件具有微腔结构时，可以在两个电极之间使从发光层得到的发光谐振，并且可以增强从发光元件发射的光。
透明电极的光透射率为40％以上。例如，优选将可见光(波长为400nm以上且小于750nm的光)透射率为40％以上的电极用作发光元件的透明电极。半透射-半反射电极的对可见光的反射率为10％以上且95％以下，优选为30％以上且80％以下。反射电极对可见光的反射率为40％以上且小于100％，优选为70％以上且小于100％。另外，这些电极的电阻率优选为1×10-2Ωcm以下。
EL层113R、EL层113G、EL层113B都被设置为岛状。在图36A中，相邻的EL层113R的端部与EL层113G的端部重叠，相邻的EL层113G的端部与EL层113B的端部重叠，相邻的EL层113R的端部与EL层113B的端部重叠。在使用金属掩模(或高精细金属掩模)沉积岛状EL层的情况下，如图36A所示，有时彼此相邻的EL层的端部重叠，但本发明不局限于此。也就是说，彼此相邻的EL层也可以不重叠而分离。另外，在显示装置中也可以存在彼此相邻的EL层重叠的部分和彼此相邻的EL层不重叠而分离的部分的双方。
EL层113R、EL层113G、EL层113B都至少包括发光层。发光层包含一种或多种发光物质。作为发光物质，适当地使用呈现蓝色、紫色、蓝紫色、绿色、黄绿色、黄色、橙色或红色等发光颜色的物质即可。此外，作为发光物质，也可以使用发射近红外光的物质。
作为发光物质，可以举出荧光材料、磷光材料、TADF材料及量子点材料等。
发光层除了发光物质(客体材料)以外还可以包含一种或多种有机化合物(主体材料、辅助材料等)。作为一种或多种有机化合物，可以使用空穴传输性高的物质(空穴传输材料)和电子传输性高的物质(电子传输材料)中的一或双方。此外，作为一种或多种有机化合物，也可以使用双极性物质(电子传输性及空穴传输性高的物质)或TADF材料。
例如，发光层优选包含磷光材料、容易形成激基复合物的空穴传输材料及电子传输材料的组合。通过采用这样的结构，可以高效地得到利用从激基复合物到发光物质(磷光材料)的能量转移的ExTET(Exciplex-Triplet Energy Transfer：激基复合物-三重态能量转移)的发光。通过选择形成发射与发光物质的最低能量一侧的吸收带的波长重叠的光的激基复合物的组合，可以使能量转移变得顺利，从而高效地得到发光。通过采用上述结构，可以同时实现发光元件的高效率、低电压驱动以及长寿命。
EL层除了发光层之外还可以包括包含空穴注入性高的物质的层(空穴注入层)、包含空穴传输材料的层(空穴传输层)、包含电子阻挡性高的物质的层(电子阻挡层)、包含电子注入性高的物质的层(电子注入层)、包含电子传输材料的层(电子传输层)和包含空穴阻挡性高的物质的层(空穴阻挡层)中的一个或多个。除此之外，EL层也可以包含双极性物质和TADF材料中的一方或双方。
发光元件可以使用低分子化合物或高分子化合物，还可以包含无机化合物。构成发光元件的层可以通过蒸镀法(包括真空蒸镀法)、转印法、印刷法、喷墨法或涂敷法等的方法形成。
发光元件可以采用单结构(包括只有一个发光单元的结构)，也可以采用串联结构(包括多个发光单元的结构)。发光单元至少包括一个发光层。串联结构具有多个发光单元通过电荷产生层串联连接的结构。电荷产生层具有在对一对电极间施加电压时向两个发光单元中的一方注入电子且向另一方注入空穴的功能。通过采用串联结构，可以实现能够以高发光强度发光的发光元件。此外，串联结构由于与单结构相比可以降低为了得到相同的发光强度的电流，所以可以提高可靠性。另外，也可以将串联结构称为叠层结构。
在图36A中使用串联结构的发光元件时，优选的是，EL层113R包括发射红色光的多个发光单元，EL层113G包括发射绿色光的多个发光单元，并且EL层113B包括发射蓝色光的多个发光单元。
发光元件130R、发光元件130G及发光元件130B上设置有保护层131。保护层131和衬底152由粘合层142粘合。衬底152设置有遮光层117。作为发光元件的密封，例如可以采用固体密封结构或中空密封结构。在图36A中，衬底152和衬底151之间的空间被粘合层142填充，即采用固体密封结构。或者，也可以采用使用惰性气体(氮或氩等)填充该空间的中空密封结构。此时，粘合层142也可以以不与发光元件重叠的方式设置。另外，也可以使用与设置为框状的粘合层142不同的树脂填充该空间。
保护层131至少设置在显示部162中，优选以覆盖显示部162整体的方式设置。保护层131优选以除了显示部162以外还覆盖连接部140及电路部164的方式设置。另外，保护层131优选以延伸至显示装置50A的端部的方式设置。另一方面，为了使FPC172与导电层166电连接，连接部197中有不设置有保护层131的部分。
通过在发光元件130R、发光元件130G及发光元件130B上设置保护层131，可以提高发光元件的可靠性。
保护层131既可以为单层结构，又可以为两层以上的叠层结构。另外，对保护层131的导电性没有限制。作为保护层131，可以使用绝缘膜、半导体膜和导电膜中的至少一种。
当保护层131包括无机膜时，可以抑制发光元件的劣化，诸如防止公共电极115的氧化、抑制杂质(水分、氧等)进入发光元件中等，由此可以提高显示装置的可靠性。
作为保护层131可以使用无机绝缘膜。作为可用于无机绝缘膜的材料，例如可以举出氧化物、氮化物、氧氮化物及氮氧化物。这些无机绝缘膜的材料的具体例子是如上所述的。尤其是，保护层131优选包括氮化物或氮氧化物，更优选包括氮化物。
作为保护层131也可以使用包含ITO、In-Zn氧化物、Ga-Zn氧化物、Al-Zn氧化物或IGZO等的无机膜。该无机膜优选具有高电阻，具体而言，该无机膜优选具有比公共电极115高的电阻。该无机膜还可以包含氮。
在经过保护层131提取发光元件的发光的情况下，保护层131的可见光透射性优选高。例如，ITO、IGZO以及氧化铝都是可见光透射性高的无机材料，所以是优选的。
作为保护层131，例如可以采用氧化铝膜和氧化铝膜上的氮化硅膜的叠层结构或者氧化铝膜和氧化铝膜上的IGZO膜的叠层结构。通过使用该叠层结构，可以抑制杂质(水及氧等)进入EL层一侧。
并且，保护层131也可以包括有机膜。例如，保护层131也可以包括有机膜和无机膜的双方。作为可用于保护层131的有机膜，例如可以举出可用于绝缘层235的有机绝缘膜等。
在衬底151与衬底152不重叠的区域中设置连接部197。在连接部197中，导电层165通过导电层166及连接层242与FPC172电连接。示出导电层165采用加工与导电层112b相同的导电膜而得的导电层的单层结构的例子。示出导电层166采用加工与像素电极111R、像素电极111G、像素电极111B相同的导电膜而得的导电层的单层结构的例子。在连接部197的顶面上露出导电层166。因此，通过连接层242可以使连接部197与FPC172电连接。
显示装置50A采用顶部发射型。发光元件所发射的光射出到衬底152一侧。衬底152优选使用可见光透射性高的材料。像素电极111R、像素电极111G、像素电极111B包含反射可见光的材料，对置电极(公共电极115)包含使可见光透射的材料。
优选在衬底152的衬底151一侧的面设置遮光层117。遮光层117可以设置在相邻的发光元件之间、连接部140及电路部164等中。
另外，也可以在衬底152的衬底151一侧的面或保护层131上设置滤色片等着色层。在与发光元件重叠地设置滤色片时，可以提高从像素发射的光的色纯度。
着色层是选择性地透射特定波长区域的光而吸收其他波长区域的光的有色层。例如，可以使用透射红色波长区域的光的红色(R)滤色片、透射绿色波长区域的光的绿色(G)滤色片、透射蓝色波长区域的光的蓝色(B)滤色片等。各着色层可以使用金属材料、树脂材料、颜料、染料中的一种或多种。着色层利用印刷法、喷墨法、使用光刻法的蚀刻方法等在所需的位置形成。
此外，可以在衬底152的外侧(与衬底151一侧相反一侧的面)配置各种光学构件。作为光学构件，例如可以举出偏振片、相位差板、光扩散层(扩散薄膜等)、防反射层及聚光薄膜(condensing film)。此外，在衬底152的外侧也可以配置抑制尘埃的附着的抗静电膜、不容易被弄脏的具有拒水性的膜、抑制使用时的损伤的硬涂膜、冲击吸收层等表面保护层。例如，通过作为表面保护层设置玻璃层或二氧化硅层(SiOx层)，可以抑制表面被弄脏或受到损伤，所以是优选的。另外，作为表面保护层也可以使用DLC(类金刚石碳)、氧化铝(AlOx)、聚酯类材料或聚碳酸酯类材料等。另外，作为表面保护层优选使用对可见光的透射率高的材料。另外，表面保护层优选使用硬度高的材料。
衬底151及衬底152分别可以使用玻璃、石英、陶瓷、蓝宝石、树脂、金属、合金及半导体等。从发光元件取出光一侧的衬底使用使该光透射的材料。通过将具有柔性的材料用于衬底151及衬底152，可以提高显示装置的柔性，由此可以实现柔性显示器(例如，可弯曲显示器、可折叠显示器、卷轴显示器、可滑动显示器及可伸缩显示器等)。作为衬底151和衬底152中的至少一方，也可以使用偏振片。
作为衬底151及衬底152，分别可以使用如下材料：聚对苯二甲酸乙二醇酯(PET)或聚萘二甲酸乙二醇酯(PEN)等聚酯树脂、聚丙烯腈树脂、丙烯酸树脂、聚酰亚胺树脂、聚甲基丙烯酸甲酯树脂、聚碳酸酯(PC)树脂、聚醚砜(PES)树脂、聚酰胺树脂(尼龙、芳族聚酰胺等)、聚硅氧烷树脂、环烯烃树脂、聚苯乙烯树脂、聚酰胺-酰亚胺树脂、聚氨酯树脂、聚氯乙烯树脂、聚偏二氯乙烯树脂、聚丙烯树脂、聚四氟乙烯(PTFE)树脂、ABS树脂以及纤维素纳米纤维等。此外，也可以作为衬底151和衬底152中的至少一方使用其厚度为具有柔性程度的玻璃。
在将圆偏振片重叠于显示装置的情况下，例如可以将光学各向同性高的衬底用作显示装置所包括的衬底。光学各向同性高的衬底的双折射较低(也可以说双折射量较少)。作为光学各向同性高的薄膜，例如可以举出三乙酸纤维素(TAC，也称为三醋酸纤维素)薄膜、环烯烃聚合物(COP)薄膜、环烯烃共聚物(COC)薄膜及丙烯酸树脂薄膜等。
作为粘合层142，可以使用紫外线固化粘合剂等光固化粘合剂、反应固化粘合剂、热固化粘合剂、厌氧粘合剂等各种固化粘合剂。作为这些粘合剂，可以举出环氧树脂、丙烯酸树脂、硅酮树脂、酚醛树脂、聚酰亚胺树脂、酰亚胺树脂、PVC(聚氯乙烯)树脂、PVB(聚乙烯醇缩丁醛)树脂、EVA(乙烯-醋酸乙烯酯)树脂等。尤其是，优选使用环氧树脂等透湿性低的材料。此外，也可以使用两液混合型树脂。此外，也可以使用粘合薄片等。
作为连接层242，可以使用各向异性导电膜(ACF：Anisotropic ConductiveFilm)、各向异性导电膏(ACP：Anisotropic ConductivePaste)等。
在本发明的一个方式中，当制造发光元件时，可以利用蒸镀法等真空工艺以及旋涂法、喷墨法等溶液工艺。作为蒸镀法，可以举出溅射法、离子镀法、离子束蒸镀法、分子束蒸镀法、真空蒸镀法等物理蒸镀法(PVD法)以及化学气相沉积法(CVD法)等。尤其是，可以利用蒸镀法(真空蒸镀法)、涂敷法(浸涂法、染料涂布法、棒式涂布法、旋涂法、喷涂法)、印刷法(喷墨法、丝网印刷(孔版印刷)法、胶版印刷(平版印刷)法、柔版印刷(凸版印刷)法、照相凹版印刷法或微接触印刷法等)等方法形成包括在EL层中的功能层(空穴注入层、空穴传输层、空穴阻挡层、发光层、电子阻挡层、电子传输层、电子注入层、电荷产生层等)。
<显示装置的结构例子3>
图36B示出显示装置50B的显示部162的截面的一个例子。显示装置50B的与显示装置50A主要不同之处在于各颜色的子像素中使用包括被发光元件共用的EL层113的发光元件、以及着色层(滤色片等)。图36B所示的结构可以组合于图36A所示的包括FPC172的区域、电路部164、显示部162的衬底151至绝缘层235的叠层结构、连接部140及端部的结构。注意，在后述的显示装置的说明中，有时省略说明与先前说明的显示装置同样的部分。
图36B所示的显示装置50B包括发光元件130R、发光元件130G、发光元件130B、透射红色光的着色层132R、透射绿色光的着色层132G及透射蓝色光的着色层132B等。
发光元件130R包括像素电极111R、像素电极111R上的EL层113以及EL层113上的公共电极115。发光元件130R的发光通过着色层132R作为红色光提取到显示装置50B的外部。
发光元件130G包括像素电极111G、像素电极111G上的EL层113以及EL层113上的公共电极115。发光元件130G的发光通过着色层132G作为绿色光提取到显示装置50B的外部。
发光元件130B包括像素电极111B、像素电极111B上的EL层113以及EL层113上的公共电极115。发光元件130B的发光通过着色层132B作为蓝色光提取到显示装置50B的外部。
发光元件130R、发光元件130G及发光元件130B共用EL层113及公共电极115。与各颜色的子像素分别设置有不同EL层的结构相比，各颜色的子像素共用EL层113的结构可以减少制造工序数。
例如，图36B所示的发光元件130R、发光元件130G及发光元件130B发射白色光。发光元件130R、发光元件130G及发光元件130B所发射的白色光透射着色层132R、着色层132G、着色层132B，由此可以得到所希望的颜色的光。
白色发光元件优选包括两个以上的发光层。在使用两个发光层得到白色发光的情况下，以两个发光层的各发光颜色处于补色关系的方式选择发光层即可。例如，通过使第一发光层的发光颜色与第二发光层的发光颜色处于补色关系，可以得到在发光元件整体上以白色发光的结构。此外，在使用三个以上的发光层得到白色发光的情况下，三个以上的发光层的各发光颜色组合而得到在发光元件整体上以白色发光的结构即可。
EL层113优选例如包括含有发射蓝色光的发光物质的发光层以及含有发射比蓝色波长长的可见光的发光物质的发光层。EL层113优选例如包括发射黄色光的发光层及发射蓝色光的发光层。或者，EL层113优选例如包括发射红色光的发光层、发射绿色光的发光层及发射蓝色光的发光层。
发射白色光的发光元件优选采用串联结构。具体而言，可以采用：包括发射黄色(Y)光的发光单元及发射蓝色(B)光的发光单元的两级串联结构；包括发射红色(R)光及绿色(G)光的发光单元以及发射蓝色光的发光单元的两级串联结构；依次包括发射蓝色光的发光单元、发射黄色光、黄绿色光或绿色光的发光单元以及发射蓝色光的发光单元的三级串联结构；或者依次包括发射蓝色光的发光单元、发射黄色光、黄绿色光或绿色光及红色光的发光单元以及发射蓝色光的发光单元的三级串联结构等。例如，作为发光单元的叠层数及颜色顺序，可以举出从阳极一侧层叠B和Y的两级结构、层叠B和X(发光单元X)的两级结构、层叠B、Y和B的三级结构、层叠B、X和B的三级结构，作为发光单元X中的发光层的叠层数及颜色顺序，可以采用从阳极一侧层叠R和Y的两层结构、层叠R和G的两层结构、层叠G和R的两层结构、层叠G、R和G的三层结构或层叠R、G和R的三层结构等。另外，也可以在两个发光层之间设置其他层。
另外，通过采用微腔结构，发射白色光的结构的发光元件有时加强红色、绿色或蓝色等特定颜色而发光。
或者，例如图36B所示的发光元件130R、发光元件130G及发光元件130B发射蓝色光。此时，EL层113包括一层以上的发射蓝色光的发光层。关于呈现蓝色光的像素230B，可以提取发光元件130B所发射的蓝色光。另外，关于呈现红色光的像素230R及呈现绿色光的像素230G，通过在发光元件130R或发光元件130G与衬底152之间设置颜色转换层，可以将发光元件130R或发光元件130G所发射的蓝色光转换为更长波长的光而提取为红色光或绿色光。并且，优选的是，在发光元件130R上的颜色转换层与衬底152之间设置着色层132R并在发光元件130G上的颜色转换层与衬底152之间设置着色层132G。发光元件所发射的光的一部分有时不经颜色转换层的转换而透射。通过经由着色层提取透射颜色转换层的光，可以由着色层吸收所希望的颜色光之外的光而提高子像素所呈现的光的色纯度。
<显示装置的结构例子4>
图37A所示的显示装置50E是采用MML(MetalMaskLess，无金属掩模)结构的显示装置的一个例子。也就是说，显示装置50E包括不用金属掩模(或高精细金属掩模)制造的发光元件。注意，衬底151至绝缘层235的叠层结构以及保护层131至衬底152的叠层结构是与显示装置50A同样的，所以省略说明。
MML结构的发光元件可以不使用金属掩模而制造。因此，可以实现超过起因于金属掩模的对准精度的清晰度的上限的显示装置。另外，可以不需要金属掩模的制造所需的设备及金属掩模的洗涤工序。另外，可以实现显示装置的批量生产。
另外，通过采用MML结构可以实现集成微型发光元件而成的显示装置。由此，例如不需要采用Pentile排列等特殊像素排列来模拟地提高清晰度而实现一种显示装置，其中采用将R、G、B排列在一个方向上的所谓的条纹排列，且清晰度为500ppi以上、1000ppi以上、2000ppi以上、3000ppi以上或5000ppi以上。
在此，在采用MML结构的发光元件中，包括发光层的层不是使用高精细金属掩模形成，而是在整个面上沉积包括发光层的层之后通过光刻法进行加工来形成。因此，可以实现至今难以实现的高清晰的显示装置或高开口率的显示装置。再者，由于可以按每种颜色分别形成发光层，所以可以实现极为鲜明、对比度高且显示质量高的显示装置。另外，通过在发光层上设置牺牲层，可以降低在显示装置的制造工序中发光层受到的损伤，而可以提高发光元件的可靠性。
例如，在使用发射蓝色光的发光元件、发射绿色光的发光元件及发射红色光的发光元件这三种构成显示装置时，可以通过重复三次发光层的沉积及利用光刻的加工来形成三种岛状的发光层。
在图37A中，绝缘层235上设置有发光元件130R、发光元件130G及发光元件130B。
发光元件130R包括绝缘层235上的导电层124R、导电层124R上的导电层126R、导电层126R上的层133R、层133R上的公共层114以及公共层114上的公共电极115。图37A所示的发光元件130R发射红色(R)光。层133R包括发射红色光的发光层。在发光元件130R中，可以将层133R及公共层114统称为EL层。可以将导电层124R和导电层126R中的一方或双方称为像素电极。
发光元件130G包括绝缘层235上的导电层124G、导电层124G上的导电层126G、导电层126G上的层133G、层133G上的公共层114以及公共层114上的公共电极115。图37A所示的发光元件130G发射绿色(G)光。层133G包括发射绿色光的发光层。在发光元件130G中，可以将层133G及公共层114统称为EL层。可以将导电层124G和导电层126G中的一方或双方称为像素电极。
发光元件130B包括绝缘层235上的导电层124B、导电层124B上的导电层126B、导电层126B上的层133B、层133B上的公共层114以及公共层114上的公共电极115。图37A所示的发光元件130B发射蓝色(B)光。层133B包括发射蓝色光的发光层。在发光元件130B中，可以将层133B及公共层114统称为EL层。可以将导电层124B和导电层126B中的一方或双方称为像素电极。
在本说明书等中，将发光元件所包括的EL层中的对各发光元件设置的岛状层记为层133R、层133G或层133B且将多个发光元件共用的层记为公共层114。另外，在本说明书等中，有时将不包括公共层114的层133R、层133G及层133B称为岛状的EL层、形成为岛状的EL层等。
层133R、层133G及层133B彼此分离。通过在各发光元件中设置岛状的EL层，可以抑制相邻的发光元件间的泄漏电流。因此，可以抑制串扰所导致的非意图的发光，从而可以实现对比度非常高的显示装置。
另外，在图37A中，以相同厚度示出层133R、层133G及层133B的厚度，但是不局限于此。层133R、层133G及层133B各自的厚度也可以不同。
导电层124R通过设置在绝缘层106、绝缘层195及绝缘层235中的开口与晶体管205R中的导电层112b电连接。同样地，导电层124G与晶体管205G中的导电层112b电连接，导电层124B与晶体管205B中的导电层112b电连接。
导电层124R、导电层124G及导电层124B以覆盖设置在绝缘层235中的开口的方式形成。导电层124R、导电层124G及导电层124B的凹部分别填充有层128。
层128具有使导电层124R、导电层124G及导电层124B的凹部平坦化的功能。导电层124R、导电层124G、导电层124B及层128上设置有与导电层124R、导电层124G及导电层124B电连接的导电层126R、导电层126G及导电层126B。因此，与导电层124R、导电层124G及导电层124B的凹部重叠的区域也可以被用作发光区域，由此可以提高像素的开口率。导电层124R及导电层126R优选使用用作反射电极的导电层。
层128可以为绝缘层或导电层。层128可以适当地使用各种无机绝缘材料、有机绝缘材料及导电材料。尤其是，层128优选使用绝缘材料形成，尤其优选使用有机绝缘材料形成。作为层128例如可以使用可用于上述绝缘层237的有机绝缘材料。
虽然图37A示出层128的顶面具有平坦部的例子，但是对层128的形状没有特别的限制。层128的顶面可以具有凸曲面、凹曲面和平面中的至少一个形状。
层128的顶面的高度与导电层124R的顶面的高度可以一致或大致一致，也可以互不相同。例如，层128的顶面的高度可以低于或高于导电层124R的顶面的高度。
导电层126R的端部也可以与导电层124R的端部对齐，并也可以覆盖导电层124R的端部的侧面。导电层124R及导电层126R的各端部优选具有锥形形状。具体而言，导电层124R及导电层126R的各端部优选具有锥角大于0度且小于90度的锥形形状。在像素电极的端部具有锥形形状时，沿着像素电极的侧面设置的层133R具有倾斜部。通过使像素电极的侧面具有锥形形状，可以使沿着像素电极的侧面设置的EL层的覆盖性良好。
导电层124G、导电层126G以及导电层124B、导电层126B是与导电层124R、导电层126R同样的，所以省略详细说明。
导电层126R的顶面及侧面被层133R覆盖。同样地，导电层126G的顶面及侧面被层133G覆盖，导电层126B的顶面及侧面被层133B覆盖。因此，可以将设置有导电层126R、导电层126G及导电层126B的整个区域用作发光元件130R、发光元件130G及发光元件130B的发光区域，由此可以提高像素的开口率。
层133R、层133G及层133B各自的顶面的一部分及侧面被绝缘层125及绝缘层127覆盖。层133R、层133G及层133B、以及绝缘层125及绝缘层127上设置有公共层114，公共层114上设置有公共电极115。公共层114及公共电极115都是多个发光元件共用的连续的膜。
在图37A中，导电层126R与层133R之间没有设置图36A等所示的绝缘层237。也就是说，显示装置50E没有设置接触像素电极并覆盖像素电极的顶面端部的绝缘层(也称为分隔壁、堤坝、间隔物等)。因此，可以使相邻的发光元件间的间隔非常小。由此，可以实现高清晰或高分辨率的显示装置。另外，也不需要用来形成该绝缘层的掩模(例如光掩模)，由此可以减少显示装置的制造成本。
如上所述，层133R、层133G及层133B都包括发光层。层133R、层133G及层133B优选包括发光层以及发光层上的载流子传输层(电子传输层或空穴传输层)。另外，层133R、层133G及层133B优选包括发光层以及发光层上的载流子阻挡层(空穴阻挡层或电子阻挡层)。另外，层133R、层133G及层133B也可以包括发光层、发光层上的载流子阻挡层以及载流子阻挡层上的载流子传输层。层133R、层133G及层133B的表面在显示装置的制造工序中露出，所以通过在发光层上设置载流子传输层和载流子阻挡层中的一方或双方，可以抑制发光层露出到最外表面而可以减少发光层所受到的损伤。由此，可以提高发光元件的可靠性。
公共层114例如包括电子注入层或空穴注入层。或者，公共层114既可以具有电子传输层与电子注入层的叠层，又可以具有空穴传输层与空穴注入层的叠层。发光元件130R、发光元件130G及发光元件130B共用公共层114。
层133R、层133G及层133B的各侧面被绝缘层125覆盖。绝缘层127隔着绝缘层125覆盖层133R、层133G及层133B的各侧面。
通过由绝缘层125和绝缘层127中的至少一个覆盖层133R、层133G及层133B的侧面(甚至覆盖其顶面的一部分)，可以抑制公共层114(或公共电极115)与像素电极以及层133R、层133G及层133B的侧面接触，由此可以抑制发光元件的短路。由此，可以提高发光元件的可靠性。
绝缘层125优选与层133R、层133G及层133B的各侧面接触。通过采用绝缘层125与层133R、层133G及层133B接触的结构，可以防止层133R、层133G及层133B的膜剥离，而可以提高发光元件的可靠性。
绝缘层127以填充绝缘层125的凹部的方式设置在绝缘层125上。绝缘层127优选覆盖绝缘层125的侧面的至少一部分。
通过设置绝缘层125及绝缘层127可以填埋相邻的岛状的层之间，所以可以减少设置在岛状的层上的层(例如，载流子注入层、公共电极等)的被形成面的高低差很大的凹凸而进一步实现平坦化。因此，可以提高载流子注入层及公共电极等的覆盖性。
公共层114及公共电极115设置在层133R、层133G、层133B、绝缘层125及绝缘层127上。在设置绝缘层125及绝缘层127之前，产生起因于设置有像素电极及岛状EL层的区域及不设置像素电极及岛状EL层的区域(发光元件间的区域)的台阶。本发明的一个方式的显示装置通过包括绝缘层125及绝缘层127而可以使该台阶平坦化，由此可以提高公共层114及公共电极115的覆盖性。因此，可以抑制断开导致的连接不良。或者，可以抑制因台阶导致公共电极115局部薄膜化而使电阻上升。
绝缘层127的顶面优选具有平坦性更高的形状。绝缘层127的顶面也可以具有平面、凸曲面和凹曲面中的至少一个形状。例如，绝缘层127的顶面优选具有曲率半径大的凸曲面形状。
作为绝缘层125可以使用无机绝缘膜。作为可用于无机绝缘膜的材料，例如可以举出氧化物、氮化物、氧氮化物及氮氧化物等。这些无机绝缘膜的材料的具体例子是如上所述的。绝缘层125可以为单层结构，也可以为叠层结构。尤其是氧化铝在蚀刻中与EL层的选择比高，在后面说明的绝缘层127的形成中具有保护EL层的功能，因此是优选的。尤其是，通过将利用ALD法形成的氧化铝膜、氧化铪膜或氧化硅膜等无机绝缘膜用于绝缘层125，可以形成针孔较少且保护EL层的功能良好的绝缘层125。另外，绝缘层125也可以采用利用ALD法形成的膜与利用溅射法形成的膜的叠层结构。绝缘层125例如可以采用利用ALD法形成的氧化铝膜与利用溅射法形成的氮化硅膜的叠层结构。
绝缘层125优选具有相对于水和氧中的至少一方的阻挡绝缘层的功能。绝缘层125优选具有抑制水和氧中的至少一方的扩散的功能。另外，绝缘层125优选具有俘获或固定(也被称为吸杂)水和氧中的至少一方的功能。
在绝缘层125被用作阻挡绝缘层时，可以具有抑制可能会从外部扩散到各发光元件的杂质(典型的是，水和氧中的至少一方)的进入的结构。通过采用该结构，可以提供一种可靠性高的发光元件，并且可以提供一种可靠性高的显示装置。
绝缘层125的杂质浓度优选低。由此，可以抑制杂质从绝缘层125混入到EL层而EL层劣化。另外，通过降低绝缘层125中的杂质浓度，可以提高对水和氧中的至少一方的阻挡性。例如，优选的是，绝缘层125中的氢浓度和碳浓度中的一方充分低，优选为氢浓度和碳浓度中的双方优选充分低。
设置在绝缘层125上的绝缘层127具有使形成在相邻的发光元件间的绝缘层125的高低差很大的凹凸平坦化的功能。换言之，通过包括绝缘层127，产生提高形成公共电极115的面的平坦性的效果。
作为绝缘层127，可以使用包含有机材料的绝缘层。作为有机材料，优选使用感光性有机树脂，例如优选使用包括丙烯酸树脂的感光性树脂组成物。注意，在本说明书等中，丙烯酸树脂不是仅指聚甲基丙烯酸酯或甲基丙烯酸树脂，有时也指广义上的丙烯酸类聚合物整体。
作为绝缘层127也可以使用丙烯酸树脂、聚酰亚胺树脂、环氧树脂、酰亚胺树脂、聚酰胺树脂、聚酰亚胺酰胺树脂、硅酮树脂、硅氧烷树脂、苯并环丁烯类树脂、酚醛树脂及上述树脂的前体等。另外，作为绝缘层127，也可以使用聚乙烯醇(PVA)、聚乙烯醇缩丁醛、聚乙烯吡咯烷酮、聚乙二醇、聚甘油、普鲁兰、水溶性纤维素或者醇可溶性聚酰胺树脂等有机材料。另外，作为感光性树脂也可以使用光致抗蚀剂。作为感光性有机树脂，可以使用正型材料或负型材料。
作为绝缘层127也可以使用吸收可见光的材料。通过绝缘层127吸收来自发光元件的发光，可以抑制光从发光元件经过绝缘层127泄漏到相邻的发光元件(杂散光)。因此，能够提高显示装置的显示质量。另外，即使在显示装置中不使用偏振片也可以提高显示质量，所以可以实现显示装置的轻量化及薄型化。
作为吸收可见光的材料，可以举出包括黑色等的颜料的材料、包括染料的材料、具有光吸收性的树脂材料(例如，聚酰亚胺等)以及可用于滤色片的树脂材料(滤色片材料)。尤其是，在使用层叠或混合两种颜色或三种以上的颜色的滤色片材料而成的树脂材料时可以提高遮蔽可见光的效果，所以是优选的。尤其是，通过混合三种以上的颜色的滤色片材料，可以实现黑色或近似于黑色的树脂层。
<显示装置的结构例子5>
图37B示出显示装置50F的显示部162的截面的一个例子。显示装置50F的与显示装置50E主要不同之处在于各颜色的子像素中使用分别包括层133R、层133G及层133B的发光元件以及着色层(滤色片等)。图37B所示的结构可以组合于图37A所示的包括FPC172的区域、电路部164、显示部162的衬底151至绝缘层235的叠层结构、连接部140及端部的结构。
图37B所示的显示装置50F包括发光元件130R、发光元件130G、发光元件130B、透射红色光的着色层132R、透射绿色光的着色层132G及透射蓝色光的着色层132B等。
发光元件130R的发光通过着色层132R作为红色光提取到显示装置50F的外部。同样地，发光元件130G的发光通过着色层132G作为绿色光提取到显示装置50F的外部。发光元件130B的发光通过着色层132B作为蓝色光提取到显示装置50F的外部。
发光元件130R、发光元件130G及发光元件130B分别包括层133R、层133G及层133B。层133R、层133G及层133B使用相同的工序和相同的材料形成。另外，层133R、层133G及层133B彼此分离。通过在各发光元件中设置岛状的EL层，可以抑制相邻的发光元件间的泄漏电流。因此，可以抑制串扰所导致的非意图的发光，从而可以实现对比度非常高的显示装置。
例如，图37B所示的发光元件130R、发光元件130G及发光元件130B发射白色光。发光元件130R、发光元件130G及发光元件130B所发射的白色光透射着色层132R、着色层132G及着色层132B，由此可以得到所希望的颜色的光。
或者，例如图37B所示的发光元件130R、发光元件130G及发光元件130B发射蓝色光。此时，层133R、层133G及层133B包括一层以上的发射蓝色光的发光层。在呈现蓝色光的像素230B中可以提取发光元件130B所发射的蓝色光。另外，在呈现红色光的像素230R及呈现绿色光的像素230G中，通过在发光元件130R或发光元件130G与衬底152之间设置颜色转换层，可以将发光元件130R或发光元件130G所发射的蓝色光转换为更长波长的光而提取为红色光或绿色光。并且，优选的是，在发光元件130R上的颜色转换层与衬底152之间设置着色层132R并在发光元件130G上的颜色转换层与衬底152之间设置着色层132G。通过经由着色层提取透射颜色转换层的光，可以由着色层吸收所希望的颜色光之外的光而提高子像素所呈现的光的色纯度。
本实施方式可以与其他实施方式适当地组合。
实施方式4
在本实施方式中，说明在沟道形成区域中包含氧化物半导体的晶体管(OS晶体管)。此外，在OS晶体管的说明中，简单地说明与在沟道形成区域中包含硅的晶体管(也称为Si晶体管)的对比。
〔OS晶体管〕
优选将载流子浓度低的氧化物半导体用于OS晶体管。例如，氧化物半导体的沟道形成区域的载流子浓度为1×1018cm-3以下，优选低于1×1017cm-3，更优选低于1×1016cm-3，进一步优选低于1×1013cm-3，还进一步优选低于1×1010cm-3，且为1×10-9cm-3以上。在以降低氧化物半导体的载流子浓度为目的的情况下，可以降低该氧化物半导体中的杂质浓度以降低该氧化物半导体中的缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为高纯度本征或实质上高纯度本征。此外，有时将载流子浓度低的氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物半导体。
因为高纯度本征或实质上高纯度本征的氧化物半导体具有较低的缺陷态密度，所以有时具有较低的陷阱态密度。此外，被氧化物半导体的陷阱态俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，有时在陷阱态密度高的氧化物半导体中形成沟道形成区域的晶体管的电特性不稳定。
因此，为了使晶体管的电特性稳定，降低氧化物半导体中的杂质浓度是有效的。为了降低氧化物半导体中的杂质浓度，优选还降低附近膜中的杂质浓度。作为杂质例如可以举出氢或氮等。注意，氧化物半导体中的杂质例如是指构成氧化物半导体的主要成分之外的元素。例如，浓度低于0.1原子％的元素可以说是杂质。
在OS晶体管中，当氧化物半导体的沟道形成区域中存在杂质或氧空位时，电特性容易变动而可能使可靠性下降。此外，在OS晶体管中，氢进入氧化物半导体中的氧空位而形成缺陷(下面有时称为VOH)，可能会产生成为载流子的电子。另外，在OS晶体管中，当在沟道形成区域中形成VOH时，有时沟道形成区域中的供体浓度增加。因此，在OS晶体管中，随着沟道形成区域中的供体浓度增加，有时阈值电压不均匀。因此，当在氧化物半导体的沟道形成区域中包含氧空位时，OS晶体管会具有常开启特性(在栅极电压为0V时漏极电流流过的特性)。由此，在氧化物半导体的沟道形成区域中，优选尽量减少杂质、氧空位及VOH。
另外，氧化物半导体的带隙优选比硅的带隙(典型的是1.1eV)大，优选为2eV以上，更优选为2.5eV以上，更优选为3.0eV以上。通过使用具有比硅大的带隙的氧化物半导体，可以减少晶体管的关态电流(也称为Ioff)。
例如，在Si晶体管中，随着晶体管的微型化发展，出现短沟道效应(SCE：ShortChannel Effect)。因此，Si晶体管的微型化很困难。作为出现短沟道效应的原因之一可以举出硅的带隙较小。另一方面，在OS晶体管中，使用作为带隙大的半导体材料的氧化物半导体，因此可以抑制短沟道效应。换言之，OS晶体管是没有短沟道效应或短沟道效应极少的晶体管。
短沟道效应是指随着晶体管的微型化(沟道长度的缩小)出现的电特性的下降。作为短沟道效应的具体例子，例如有阈值电压的降低、亚阈值摆幅值(有时记载为S值)的增大、泄漏电流的增大等。在此，S值是指：以固定的漏极电压使漏极电流的值变化一个位数的亚阈值区域中的栅极电压的变化量。
作为对短沟道效应的耐性的指标，广泛地使用特征长度(CharacteristicLength)。特征长度是指沟道形成区域的势的弯曲性指标。特征长度越小，势越急剧上升，因此可以说抗短沟道效应能力高。
OS晶体管为积累型晶体管，Si晶体管为反型晶体管。因此，与Si晶体管相比，OS晶体管中的源极区域-沟道形成区域间的特征长度及漏极区域-沟道形成区域间的特征长度小。因此，OS晶体管的抗短沟道效应能力比Si晶体管高。就是说，当想要制造沟道长度小的晶体管时，OS晶体管比Si晶体管更合适。
即使在将氧化物半导体的载流子浓度降低到沟道形成区域被i型化或实质上被i型化的情况下，在短沟道晶体管中由于Conduction-Band-Lowering(CBL，导带降低)效应而沟道形成区域的导带底也变低，因此源极区域或漏极区域与沟道形成区域之间的导带底的能量差有可能减小到0.1eV以上且0.2eV以下。由此，可以将OS晶体管看作具有n+/n-/n+的积累型无结晶体管结构或n+/n-/n+的积累型non-junction晶体管结构，其中沟道形成区域为n-型区域，源极区域及漏极区都为n+型区域。
当作为OS晶体管采用上述结构时，即便进行微型化或高集成化也可以实现良好的电特性。例如，即使OS晶体管的栅极长度为20nm以下、15nm以下、10nm以下、7nm以下或6nm以下且1nm以上、3nm以上或5nm以上，也可以得到良好的电特性。另一方面，在Si晶体管中，因为出现短沟道效应所以有时难以具有20nm以下或15nm以下的栅极长度。因此，与Si晶体管相比，OS晶体管可以用作沟道长度小的晶体管。栅极长度是晶体管工作时载流子移动沟道形成区域内部的方向上的栅电极的长度，是晶体管的俯视图中的栅电极的底面的宽度。
此外，通过使OS晶体管微型化可以提高晶体管的高频特性。具体而言，可以提高晶体管的截止频率。当OS晶体管的栅极长度在于上述范围内时，例如在室温环境下，晶体管的截止频率可以为50GHz以上，优选为100GHz以上，更优选为150GHz以上。
如以上的说明那样，OS晶体管具有比Si晶体管优异的效果，诸如关态电流小以及可以制造沟道长度小的晶体管。
本实施方式所示的构成、结构或方法等可以与其他实施方式等所示的构成、结构或方法等适当地组合而使用。
实施方式5
在本实施方式中，使用图38A至图40G对本发明的一个方式的电子设备进行说明。
本实施方式的电子设备在显示部中包括本发明的一个方式的显示装置或者使用本发明的一个方式的半导体装置的显示装置。本发明的一个方式的显示装置容易实现高清晰化及高分辨率化。因此，可以用于各种电子设备的显示部。
另外，可以将本发明的一个方式的半导体装置还用于电子设备的显示部以外。例如，通过在电子设备的控制部等中使用本发明的一个方式的半导体装置可以实现低功耗，所以是优选的。
作为电子设备，例如除了电视装置、台式或笔记本型个人计算机、用于计算机等的显示器、数字标牌、弹珠机等大型游戏机等具有较大的屏幕的电子设备以外，还可以举出数码相机、数码摄像机、数码相框、移动电话机、便携式游戏机、便携式信息终端、声音再现装置等。
特别是，因为本发明的一个方式的显示装置可以提高清晰度，所以可以用于包括较小的显示部的电子设备。作为这种电子设备可以举出手表型信息终端设备及手镯型信息终端设备等可戴在手腕上的可穿戴设备、可戴在头上的可穿戴设备等诸如头戴显示器等VR用设备、眼镜型AR用设备及MR用设备等。
本发明的一个方式的显示装置优选具有极高的分辨率诸如HD(像素数为1280×720)、FHD(像素数为1920×1080)、WQHD(像素数为2560×1440)、WQXGA(像素数为2560×1600)、4K(像素数为3840×2160)或8K(像素数为7680×4320)等。尤其是，优选设定为4K、8K或其以上的分辨率。另外，本发明的一个方式的显示装置中的像素密度(清晰度)优选为100ppi以上，优选为300ppi以上，更优选为500ppi以上，进一步优选为1000ppi以上，更进一步优选为2000ppi以上，更进一步优选为3000ppi以上，还进一步优选为5000ppi以上，进一步优选为7000ppi以上。通过使用上述具有高分辨率和高清晰度中的一方或双方的显示装置，可以进一步提高真实感及纵深感等。此外，对本发明的一个方式的显示装置的屏幕比例(纵横比)没有特别的限制。例如，显示装置可以适应1：1(正方形)、4：3、16：9或16：10等各种屏幕比例。
本实施方式的电子设备也可以包括传感器(该传感器具有检测、检出或测量如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)。
本实施方式的电子设备可以具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图像及文字图像等)显示在显示部上的功能；触摸面板的功能；显示日历、日期或时间等的功能；执行各种软件(程序)的功能；进行无线通信的功能；读出储存在存储介质中的程序或数据的功能；等。
使用图38A至图38D说明可戴在头上的可穿戴设备的一个例子。这些可穿戴设备具有显示AR内容的功能、显示VR内容的功能、显示SR内容的功能和显示MR内容的功能中的至少一个。当电子设备具有显示AR、VR、SR、MR等中的至少一个的内容的功能时，可以提高使用者的沉浸感。
图38A所示的电子设备700A以及图38B所示的电子设备700B都包括一对显示面板751、一对外壳721、通信部(未图示)、一对安装部723、控制部(未图示)、成像部(未图示)、一对光学构件753、眼镜架757以及一对鼻垫758。
显示面板751可以应用本发明的一个方式的显示装置。因此，可以实现能够进行清晰度极高的显示的电子设备。
电子设备700A及电子设备700B都可以将由显示面板751显示的图像投影于光学构件753中的显示区域756。因为光学构件753具有透光性，所以使用者可以与通过光学构件753看到的透过图像重叠地看到显示于显示区域的图像。因此，电子设备700A及电子设备700B都是能够进行AR显示的电子设备。
电子设备700A及电子设备700B上作为成像部也可以设置有能够拍摄前方的照相机。另外，通过在电子设备700A及电子设备700B设置陀螺仪传感器等的加速度传感器，可以检测使用者的头部朝向并将对应该方向的图像显示在显示区域756上。
通信部具有无线通信装置，通过该无线通信装置可以供应影像信号等。另外，代替无线通信装置或者除了无线通信装置以外还可以包括能够连接供应影像信号及电源电位的电缆的连接器。
电子设备700A以及电子设备700B设置有电池，可以以无线方式和有线方式中的一方或双方进行充电。
外壳721也可以设置有触摸传感器模块。触摸传感器模块具有检测外壳721的外侧的面是否被触摸的功能。通过触摸传感器模块，可以检测使用者的点按操作或滑动操作等而执行各种处理。例如，通过点按操作可以执行动态图像的暂时停止或再生等的处理，通过滑动操作可以执行快进、快退等的处理等。另外，通过在两个外壳721的每一个设置触摸传感器模块，可以扩大操作范围。
作为触摸传感器模块，可以使用各种触摸传感器。例如，可以采用静电电容式、电阻膜方式、红外线方式、电磁感应方式、表面声波式或光学方式等各种方式。尤其是，优选将静电电容式或光学方式的传感器应用于触摸传感器模块。
在使用光学方式的触摸传感器时，作为受光元件可以使用光电转换元件。在光电转换元件的活性层中可以使用无机半导体和有机半导体中的一方或双方。
图38C所示的电子设备800A以及图38D所示的电子设备800B都包括一对显示部820、外壳821、通信部822、一对安装部823、控制部824、一对成像部825以及一对透镜832。
显示部820可以应用本发明的一个方式的显示装置。因此，可以实现能够进行清晰度极高的显示的电子设备。由此，使用者可以感受高沉浸感。
显示部820设置在外壳821内部的通过透镜832能看到的位置上。另外，通过在一对显示部820间上显示不同图像，可以进行利用视差的三维显示。
可以将电子设备800A以及电子设备800B都称为面向VR的电子设备。装上电子设备800A或电子设备800B的使用者通过透镜832能看到显示在显示部820上的图像。
电子设备800A及电子设备800B优选具有一种机构，其中能够调整透镜832及显示部820的左右位置，以根据使用者的眼睛的位置使透镜832及显示部820位于最合适的位置上。此外，优选具有一种机构，其中通过改变透镜832及显示部820之间的距离来调整焦点。
使用者可以使用安装部823将电子设备800A或电子设备800B装在头上。在图38C等中，例示出安装部823具有如眼镜的镜脚(也称为脚丝)那样的形状，但是不局限于此。只要使用者能够装上，安装部823就例如可以具有头盔型或带型的形状。
成像部825具有取得外部的信息的功能。可以将成像部825所取得的数据输出到显示部820。在成像部825中可以使用图像传感器。另外，也可以设置多个摄像头以能够对应望远、广角等多种视角。
注意，在此示出包括成像部825的例子，设置能够测量出与对象物的距离的测距传感器(以下，也称为检测部)即可。换言之，成像部825是检测部的一个方式。作为检测部例如可以使用图像传感器或激光雷达(LIDAR：Light Detection and Ranging)等距离图像传感器。通过使用由摄像头取得的图像以及由距离图像传感器取得的图像，可以取得更多的信息，可以实现精度更高的姿态操作。
电子设备800A也可以包括被用作骨传导耳机的振动机构。例如，作为显示部820、外壳821和安装部823中的任一个或多个可以采用包括该振动机构的结构。由此，不需要另行设置头戴式耳机、耳机或扬声器等音响设备，而只装上电子设备800A就可以享受影像和声音。
电子设备800A以及电子设备800B也可以都包括输入端子。可以将供应来自影像输出设备等的影像信号以及用于对设置在电子设备内的电池进行充电的电力等的电缆连接到输入端子。
本发明的一个方式的电子设备也可以具有与耳机750进行无线通信的功能。耳机750包括通信部(未图示)，并具有无线通信功能。耳机750通过无线通信功能可以从电子设备接收信息(例如声音数据)。例如，图38A所示的电子设备700A具有通过无线通信功能将信息发送到耳机750的功能。另外，例如图38C所示的电子设备800A具有通过无线通信功能将信息发送到耳机750的功能。
电子设备也可以包括耳机部。图38B所示的电子设备700B包括耳机部727。例如，可以采用以有线方式连接耳机部727和控制部的结构。连接耳机部727和控制部的布线的一部分也可以配置在外壳721或安装部723的内部。
同样，图38D所示的电子设备800B包括耳机部827。例如，可以采用以有线方式连接耳机部827和控制部824的结构。连接耳机部827和控制部824的布线的一部分也可以配置在外壳821或安装部823的内部。另外，耳机部827和安装部823也可以包括磁铁。由此，可以用磁力将耳机部827固定到安装部823，收纳变得容易，所以是优选的。
电子设备也可以包括能够与耳机或头戴式耳机等连接的声音输出端子。另外，电子设备也可以包括声音输入端子和声音输入机构中的一方或双方。作为声音输入机构，例如可以使用麦克风等收音装置。通过将声音输入机构设置到电子设备，可以使电子设备具有所谓的耳麦的功能。
如此，作为本发明的一个方式的电子设备，眼镜型(电子设备700A以及电子设备700B等)和护目镜型(电子设备800A以及电子设备800B等)的双方都是优选的。
本发明的一个方式的电子设备可以以有线或无线方式将信息发送到耳机。
图39A所示的电子设备6500是可以被用作智能手机的便携式信息终端设备。
电子设备6500包括外壳6501、显示部6502、电源按钮6503、按钮6504、扬声器6505、麦克风6506、照相机6507及光源6508等。显示部6502具有触摸面板功能。
显示部6502可以使用本发明的一个方式的显示装置。
图39B是包括外壳6501的麦克风6506一侧的端部的截面示意图。
外壳6501的显示面一侧设置有具有透光性的保护构件6510，被外壳6501及保护构件6510包围的空间内设置有显示面板6511、光学构件6512、触摸传感器面板6513、印刷电路板6517、电池6518等。
显示面板6511、光学构件6512及触摸传感器面板6513使用粘合层(未图示)固定到保护构件6510。
在显示部6502的外侧的区域中，显示面板6511的一部分叠回，且该叠回部分连接有FPC6515。FPC6515安装有IC6516。FPC6515与设置于印刷电路板6517的端子连接。
显示面板6511可以使用本发明的一个方式的柔性显示器。由此，可以实现极轻量的电子设备。此外，由于显示面板6511极薄，所以可以在抑制电子设备的厚度的情况下安装大容量的电池6518。此外，通过折叠显示面板6511的一部分以在像素部的背面设置与FPC6515的连接部，可以实现窄边框的电子设备。
图39C示出电视装置的一个例子。在电视装置7100中，外壳7101中组装有显示部7000。在此示出利用支架7103支撑外壳7101的结构。
可以对显示部7000适用本发明的一个方式的显示装置。
可以通过利用外壳7101所具备的操作开关以及另外提供的遥控操作机7111进行图39C所示的电视装置7100的操作。另外，也可以在显示部7000中具备触摸传感器，也可以通过用指头等触摸显示部7000进行电视装置7100的操作。另外，也可以在遥控操作机7111中具备显示从该遥控操作机7111输出的信息的显示部。通过利用遥控操作机7111所具备的操作键或触摸面板，可以进行频道及音量的操作，并可以对显示在显示部7000上的影像进行操作。
另外，电视装置7100具备接收机及调制解调器等。可以通过利用接收机接收一般的电视广播。再者，通过调制解调器连接到有线或无线方式的通信网络，从而进行单向(仅是从发送者到接收者)或双向(发送者和接收者之间或接收者之间等)的信息通信。
图39D示出笔记本型个人计算机的一个例子。笔记本型个人计算机7200包括外壳7211、键盘7212、指向装置7213、外部连接端口7214等。在外壳7211中组装有显示部7000。
可以对显示部7000适用本发明的一个方式的显示装置。
图39E和图39F示出数字标牌的一个例子。
图39E所示的数字标牌7300包括外壳7301、显示部7000及扬声器7303等。此外，还可以包括LED灯、操作键(包括电源开关或操作开关)、连接端子、各种传感器、麦克风等。
图39F示出设置于圆柱状柱子7401上的数字标牌7400。数字标牌7400包括沿着柱子7401的曲面设置的显示部7000。
在图39E和图39F中，可以将本发明的一个方式的显示装置用于显示部7000。
显示部7000越大，一次能够提供的信息量越多。显示部7000越大，越容易吸引人的注意，例如可以提高广告宣传效果。
通过将触摸面板用于显示部7000，不仅可以在显示部7000上显示静态图像或动态图像，使用者还能够直觉性地进行操作，所以是优选的。另外，在用于提供线路信息或交通信息等信息的用途时，可以通过直觉性的操作提高易用性。
如图39E和图39F所示，数字标牌7300或数字标牌7400优选可以通过无线通信与使用者所携带的智能手机等信息终端设备7311或信息终端设备7411联动。例如，显示在显示部7000上的广告信息可以显示在信息终端设备7311或信息终端设备7411的屏幕上。此外，通过操作信息终端设备7311或信息终端设备7411，可以切换显示部7000的显示。
可以在数字标牌7300或数字标牌7400上以信息终端设备7311或信息终端设备7411的屏幕为操作单元(控制器)执行游戏。由此，不特定多个使用者可以同时参加游戏，享受游戏的乐趣。
图40A至图40G所示的电子设备包括外壳9000、显示部9001、扬声器9003、操作键9005(包括电源开关或操作开关)、连接端子9006、传感器9007(该传感器具有检测、检出或测量如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)、麦克风9008等。
在图40A至图40G中，可以将本发明的一个方式的显示装置用于显示部9001。
图40A至图40G所示的电子设备具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图像及文字图像等)显示在显示部上的功能；触摸面板的功能；显示日历、日期或时间等的功能；通过利用各种软件(程序)控制处理的功能；进行无线通信的功能；读出储存在存储介质中的程序或数据并进行处理的功能；等。注意，电子设备的功能不局限于上述功能，而可以具有各种功能。电子设备也可以包括多个显示部。另外，也可以在电子设备中设置照相机等而使其具有如下功能：拍摄静态图像或动态图像，且将所拍摄的图像储存在存储介质(外部存储介质或内置于照相机的存储介质)中的功能；将所拍摄的图像显示在显示部上的功能；等。
下面，详细地说明图40A至图40G所示的电子设备。
图40A是示出便携式信息终端9101的立体图。可以将便携式信息终端9101例如用作智能手机。注意，在便携式信息终端9101中，也可以设置扬声器9003、连接端子9006、传感器9007等。另外，作为便携式信息终端9101，可以将文字或图像信息显示在其多个面上。在图40A中示出显示三个图标9050的例子。另外，可以将以虚线的矩形示出的信息9051显示在显示部9001的其他面上。作为信息9051的一个例子，例如有：提示收到电子邮件、SNS或电话等的信息；电子邮件或SNS等的标题；电子邮件或SNS等的发送者姓名；日期等。还有：时间；电池余量；以及电波强度等。或者，可以在显示有信息9051的位置上显示图标9050等。
图40B是示出便携式信息终端9102的立体图。便携式信息终端9102具有将信息显示在显示部9001的三个以上的面上的功能。在此，示出信息9052、信息9053、信息9054分别显示于不同的面上的例子。例如，在将便携式信息终端9102放在上衣口袋里的状态下，使用者能够确认显示在从便携式信息终端9102的上方看到的位置上的信息9053。例如，使用者可以确认到该显示而无需从口袋里拿出便携式信息终端9102，由此能够判断是否接电话。
图40C是示出平板终端9103的立体图。平板终端9103例如可以执行移动电话、电子邮件及文章的阅读和编辑、播放音乐、网络通信、计算机游戏等各种应用软件。平板终端9103在外壳9000的正面包括显示部9001、照相机9002、麦克风9008及扬声器9003，在外壳9000的左侧面包括被用作用于操作的按钮的操作键9005，在外壳9000的底面包括连接端子9006。
图40D是示出手表型便携式信息终端9200的立体图。可以将便携式信息终端9200例如用作智能手表(注册商标)。另外，显示部9001的显示面弯曲，可沿着其弯曲的显示面进行显示。此外，便携式信息终端9200例如通过与可进行无线通信的耳麦相互通信可以进行免提通话。此外，通过利用连接端子9006，便携式信息终端9200可以与其他信息终端进行数据传输及进行充电。充电也可以通过无线供电进行。
图40E至图40G是示出可以折叠的便携式信息终端9201的立体图。另外，图40E是将便携式信息终端9201展开的状态的立体图，图40G是折叠的状态的立体图，图40F是从图40E的状态和图40G的状态中的一个转换成另一个时中途的状态的立体图。便携式信息终端9201在折叠状态下可携带性好，而在展开状态下因为具有无缝拼接较大的显示区域所以显示的浏览性强。便携式信息终端9201所包括的显示部9001被由铰链9055连结的三个外壳9000支撑。显示部9001例如可以在曲率半径0.1mm以上且150mm以下的范围弯曲。
本实施方式所示的结构等可以与其他实施方式等所示的结构适当地组合而使用。
实施例1
在本实施例中，说明实际制造的OLED面板(也称为OLED显示器、有机EL面板或有机EL显示器)。使用沟道长度小于1μm的纵向OS晶体管制造一种OLED面板，其中清晰度为513ppi，作为像素排列采用RGB条纹排列，并且装载有内部校正电路。将上述实施方式等所示的半导体装置及显示装置中的至少一部分用于该OLED面板。
因此，在本实施例中，由于适当地参照上述实施方式等的说明即可，所以有时省略说明。
<纵向OS晶体管>
说明用于所制造的OLED面板的纵向OS晶体管(OSVFET)。
制造具有如图21A及图21B所示的晶体管100那样的结构的OSVFET。所制造的OSVFET是将具有nc结构的金属氧化物用于半导体层的OSVFET(nc结构的OSVFET)。沟道长度为0.5μm，沟道宽度为2πμm(6.3μm左右)。此时，考虑到栅电极、源电极及漏电极等的余地，该OSVFET的布局宽度为与接触孔几乎相同的4μm。注意，该OSVFET的布局面积为具有如图22A至图22C所示的晶体管200那样的结构的所谓的平面晶体管的1/3左右。
〔Id-Vg特性〕
图41是示出所制造的OSVFET的Id-Vg特性的评价结果的图表。在图41中，横轴表示栅极和源极之间的电压(栅极电压Vg)，纵轴表示从漏极流向源极的电流(漏极电流Id)。图41示出如下条件下的漏极电流Id：在室温环境下，将漏极和源极之间的电压(漏极电压Vd)设定为10V，在-10V至10V的范围内改变栅极电压Vg。
根据图41所示的Id-Vg特性，所制造的OSVFET具有良好的特性。该OSVFET的Vg＝10V且Vd＝5.1V时的通态电流为55.4μA/μm，是沟道长度为4μm的所谓的平面晶体管的30倍左右。另外，该通态电流也比具有一般的沟道长度的LTPS晶体管大。因此，可以说OSVFET可以在缩小占位面积(占有面积)的同时提高电流能力。
另外，所制造的OSVFET即使作为漏极电压Vd和栅极电压Vg的双方施加10V也具有正常的特性。因此，可以呈现OSVFET充分的耐压。
〔关态电流〕
所制造的OSVFET的关态电流小得达到测量下限。因此，通过将2500个沟道长度为0.5μm且沟道宽度为4πμm(12.6μm左右)的OSVFET并联连接，实现实质上10πmm(3.1cm左右)的沟道宽度，并且进行Id-Vg特性的评价。
图42是示出增大实质沟道宽度的OSVFET的Id-Vg特性的评价结果的图表。图42示出如下条件下的漏极电流Id：在125℃环境下，将漏极电压Vd设定为5.1V，在-6V至2V的范围内改变栅极电压Vg。
根据图42所示的Id-Vg特性，将实质沟道宽度增大到10πmm(3.1cm左右)的OSVFET的关态电流也小得达到测量下限。
图43是为了进行OSVFET的关态电流的定量评价而使用的TEG(Test ElementGroup：测试元件组)的电路图。使用该TEG，根据连接到关闭状态下的OSVFET的漏极的浮动节点的电位发生变化的时间计算出关态电流。
在图43中，将用作评价对象(DUT：Deviceundertest：待测器件)的OSVFET连接到电路部931，使该OSVFET处于关闭状态。接着，通过使电路部932的晶体管处于开启状态，将用作浮动节点的布线934初始化为规定电位，然后使该晶体管处于关闭状态，由此使该布线处于浮动状态。此时，根据用作DUT的OSVFET的关态电流而浮动节点的电位逐渐发生变化。通过利用电路部933的源极跟随器观测该电位变化，可以计算出用作DUT的OSVFET的关态电流。
作为用作DUT的OSVFET，通过将4000个沟道长度为0.5μm且沟道宽度为2πμm(6.3μm左右)的OSVFET并联连接，制造实质沟道宽度为8πmm(2.5cm左右)的OSVFET。注意，准备两个OSVFET，其中用于OSVFET的半导体层的金属氧化物的结晶性互不相同。一个是将具有CAAC结构的金属氧化物用于半导体层的OSVFET(CAAC结构的OSVFET)。另一个是nc结构的OSVFET。
通过对用作DUT的OSVFET的栅极施加-3V来使其处于关闭状态，根据初始化为1.2V的浮动节点的电位的变化计算出关态电流。
图44是示出所制造的OSVFET的关态电流的评价结果的阿伦尼乌斯图。在图44中，横轴表示温度T的倒数(1000/T)，纵轴表示每沟道宽度1μm的关态电流Ioff。在图44中标绘出125℃、100℃及85℃的各环境下的关态电流的计算值。圆形标绘表示CAAC结构的OSVFET的关态电流的计算值，实线是可以从该计算值得到的回归直线。另外，菱形标绘表示nc结构的OSVFET的关态电流的计算值，虚线是可以从该计算值得到的回归直线。
根据图44所示的阿伦尼乌斯图可以确认到：在所制造的OSVFET中，CAAC结构的OSVFET和nc结构的OSVFET的85℃环境下的关态电流都为100yA/μm(100×10-24A/μm)左右，与所谓的平面晶体管的135yA/μm(135×10-24A/μm)几乎相同。因此，可以呈现OSVFET具有极小的关态电流。
〔寄生电容〕
表1示出OSVFET的寄生电容的估计结果。表1示出根据OSVFET布局估计的栅电极和漏电极之间(栅极-漏极)的寄生电容以及栅电极和源电极之间(栅极-源极)的寄生电容。注意，在表1中，作为对比示出所谓的平面型OS晶体管(平面)的寄生电容为1时的OSVFET(纵向)的寄生电容。
[表1]
根据表1，OSVFET的寄生电容被估计为比所谓的平面晶体管大。因此，当将OSVFET用于OLED面板的像素电路时，有可能受到寄生电容的影响而流过发光元件的电流量减少。然而，如上所述，OSVFET具有充分的耐压，因此作为其措施提高数据电位。
<OLED面板>
使用上述OSVFET制造一种OLED面板，其中清晰度为513ppi，作为像素排列采用RGB条纹排列，并且装载有内部校正电路。
表2示出所制造的OLED面板的规格。
[表2]
规格
屏幕对角线 5.72英寸
分辨率 1440(H)×RGB×2560(V)
像素尺寸 49.5μm(H)×49.5μm(V)
像素密度 513ppi
像素排列 RGB条纹
像素电路 6Tr(晶体管)+2C(电容器)
开口率 39％
着色方式 白色串联OLED+CF(滤色片)
发射结构 顶部发射型
源极驱动器 外部IC
解复用器 分成两个
扫描驱动器 集成
所制造的OLED面板具有图45所示的结构。在图45中，对角线5.72英寸的显示部942中以2560行1440×3列的矩阵状配置有多个像素941。在显示部942中，由栅极驱动器部943L及栅极驱动器部943R逐行依次选择像素941，将数据电位从源极驱动器IC947通过解复用器部944供应到被选择的像素941。
注意，图45所示的结构对应于图12C(或图28A)所示的结构。就是说，显示部942对应于显示部42(或显示部162)。另外，像素941对应于像素41(或像素230)。另外，栅极驱动器部943L及栅极驱动器部943R对应于第一驱动电路部43L及第一驱动电路部43R(或电路部164)。另外，源极驱动器IC947及解复用器部944对应于第二驱动电路部44(或IC173及电路部163)。就是说，在本实施例中，以对应2560行的像素941的方式采用图16A所示的半导体装置70A及图17A所示的半导体装置70B的m＝2560的结构。另外，以对应1440×3列的像素941的方式采用图18A所示的半导体装置80的n＝4320(1440×3)的结构。
在该OLED面板中，采用具有图1所示的结构(使用六个晶体管和两个电容器的结构)的像素电路。通过在该像素电路中使用OSVFET，如图29至图31所示，可以在一个子像素的尺寸(16.5μm×49.5μm)内布置六个晶体管。
注意，该OLED面板具有顶部发射型结构，像素的开口率为39％。
另外，在该OLED面板中，采用具有图16A及图17A所示的结构的栅极驱动器(也称为扫描驱动器)。通过在该栅极驱动器中使用OSVFET，边框宽度为1.8mm，可以与使用所谓的平面晶体管时的边框宽度3.1mm相比缩小42％左右，可以实现窄边框化。
在该OLED面板中，采用具有图18A所示的包括两个输出的结构的解复用器(DeMUX)。通过在该DeMUX中使用OSVFET，可以在一个子像素的宽度(16.5μm)内布置构成该DeMUX的多个晶体管。
另外，在所制造的OLED面板中，作为发光元件采用发射白色光的串联结构的OLED(WhitetandemOLED：白色串联OLED)，使用滤色片(CF)实现彩色化。当采用串联结构时，需要对构成像素电路及栅极驱动器的各晶体管施加高电压，如上所述，由于OSVFET具有充分的耐压，所以可以无误地工作。
注意，所制造的OLED面板具有顶部发射型结构，像素的开口率为39％。
制造具有这样的结构的OLED面板，以图2及图13所示的驱动方法使其工作。
图46至图49都是示出确认所制造的OLED面板的显示的结果的照片。确认到：构成该OLED面板的像素电路、栅极驱动器及DeMUX都无误地工作，可以显示各种图像。
图50是一种照片，其中通过放大一个像素的区域(49.5μm×49.5μm)，示出确认到RGB条纹排列的各像素正常发光的结果。因此，通过使用OSVFET可以采用RGB条纹排列，而可以呈现能够实现一种具有比采用Pentile排列的OLED面板高的图像质量的OLED面板的可能性。
表3示出OLED面板的功耗的评价结果。表3示出以60Hz的刷新频率使OLED面板工作，阈值电压的校正频率为60Hz(每帧进行校正)的情况(60Hz校正驱动)和0.2Hz(每5秒钟进行校正)的情况(0.2Hz校正驱动)下的栅极驱动器的功耗。注意，表3示出通过模拟估计的结果(模拟值)以及所制造的OLED面板的实测结果(测量值)。
[表3]
模拟值 测量值
60Hz校正驱动 27.0mW 29.3mW
0.2Hz校正驱动 19.7mW 22.5mW
减少率 27％ 23％
根据表3，模拟中被估计为：在阈值电压的校正频率为0.2Hz时，与60Hz的情况相比可以减少功耗27％。另外，实测中可确认到可以减少功耗23％。
注意，本实施例所示的OLED面板可以与上述实施方式等所示的结构等适当地组合而实施。由此，例如可以将其用于各种电子设备诸如智能手机及平板电脑等移动设备、VR设备及AR设备等可穿戴设备等。
实施例2
在本实施例中，设想在上述实施例1的OLED面板中内置触摸传感器以及驱动该触摸传感器的电路的情况，通过模拟确认该触摸传感器的行为。
图51是说明用于模拟的内置有触摸传感器的OLED面板的结构的方框图。表4示出该OLED面板的规格。
[表4]
规格
屏幕对角线 5.72英寸
分辨率 1440(H)×RGB×2560(V)
像素尺寸 49.5μm(H)×49.5μm(V)
像素密度 513ppi
像素排列 RGB条纹
像素电路 6Tr(晶体管)+2C(电容器)
Vth校正 内部
开口率 39％
着色方式 白色串联OLED+CF(滤色片)
发射结构 顶部发射型
源极驱动器 外部IC
解复用器 分成两个
扫描驱动器 集成
行驱动器 集成
读出电路 集成
如图51所示，在用于模拟的OLED面板中以对图45所示的结构追加的方式设置重叠于显示部942上的传感器部952。另外，传感器部952中以32行18列的矩阵状设置有多个传感器单元951。注意，作为触摸传感器采用投射电容式之互电容式。就是说，传感器单元951包括电容器。
另外，作为传输电路配置行驱动器部953L及行驱动器部953R，作为接收电路配置读出电路部954。行驱动器部953L及行驱动器部953R通过传感器单元951中的电容器与读出电路部954电连接。由行驱动器部953L及行驱动器部953R逐行依次将信号传输到传感器单元951。该信号通过传感器单元951中的电容器由读出电路部954接收，并且通过读出电路部954输出到OLED面板的外部。
行驱动器部953L及行驱动器部953R具有与栅极驱动器部943L及栅极驱动器部943R同样的结构。就是说，在本实施例中，以对应32行的传感器单元951的方式采用图16A所示的半导体装置70A中的m＝32的结构。
读出电路部954中按传感器单元951的列设置有源极跟随器。
图52是说明读出电路部954中的半导体装置960的结构的方框图。半导体装置960对于N列(N为2以上的整数)的传感器单元951包括源极跟随器部961_1至源极跟随器部961_N以及偏置部962。在本实施例中，对于18列的传感器单元951，图52所示的半导体装置960采用N＝18，即包括源极跟随器部961_1至源极跟随器部961_18的结构。另外，在半导体装置960中，通过施加高电源电位TPVDD、低电源电位TPVSS及偏置电位TPBIAS，使其作为源极跟随器工作。另外，在半导体装置960中，通过施加初始化信号TPINI及初始化电位TPVRES，进行读出工作。
注意，行驱动器部953L、行驱动器部953R及读出电路部954使用本发明的一个方式的纵向OS晶体管且通过与栅极驱动器部943L、栅极驱动器部943R及解复用器部944相同的工序制造。
图53是通过模拟确认触摸传感器的行为的结果。在模拟中，在读出电路部954中供应初始化信号TPINI，来将其初始化为初始化电位TPVRES，然后从行驱动器部953L及行驱动器部953R传输20V左右的传输信号TPTX。由此确认到，读出电路部954通过传感器单元951中的电容器接收32mV左右的信号(接收信号TPRXa或接收信号TPRXb)，并且通过读出电路部954输出30mV左右的信号(输出信号TPOUTa或输出信号TPOUTb)。此时，可以确认到作为无触摸时的接收信号TPRXa和有触摸时的接收信号TPRXb之差得到4.5mV左右。另外，可以确认到作为无触摸时的输出信号TPOUTa和有触摸时的输出信号TPOUTb之差得到4.3mV左右。
通过本实施例可以呈现能够实现一种内置有触摸传感器的OLED面板的可能性。注意，本实施例所示的内置有触传感器的OLED面板可以与上述实施方式等所示的结构等适当地组合而实施。例如，通过使用本发明的一个方式的显示装置的驱动方法，可以减少噪音给触摸传感器带来的影响。
实施例3
在本实施例中，说明使用具有与上述实施例1所示的发光元件不同的结构的发光元件制造的OLED面板。
表5示出所制造的OLED面板的规格。
[表5]
规格
屏幕对角线 5.72英寸
分辨率 1440(H)×RGB×2560(V)
像素尺寸 49.5μm(H)×49.5μm(V)
像素密度 513ppi
像素排列 RGB条纹
像素电路 6Tr(晶体管)+2C(电容器)
开口率 39％
着色方式 MML-SBS
发射结构 顶部发射型
源极驱动器 外部IC
解复用器 分成两个
扫描驱动器 集成
在所制造的OLED面板中，作为发光元件采用SBS(Side By Side)结构的OLED来实现彩色化。此时，作为该OLED的制造方法采用MML结构。
通过采用MML(无金属掩模)结构，可以不使用高精细金属掩模而利用光刻法制造发光元件，因此可以提高OLED面板的清晰度及开口率。由此，容易实现OLED面板的高亮度(例如，500cd/m2以上、1000cd/m2以上或2000cd/m2以上)。
注意，有时将采用MML(无金属掩模)结构而实现OLED面板的高开口率化、低功耗化及高色纯度化等的技术或使用该技术的OLED面板称为HarPOS(注册商标)(High apertureratio Patterned Organic Semiconductor：开口率高的图案化有机半导体)。
图54及图57都是示出确认所制造的OLED面板的显示的结果的照片。可确认到：采用MML(无金属掩模)结构的OLED面板也可以显示各种图像。
图55是放大一个像素的区域(49.5μm×49.5μm)的照片。可确认到：采用MML(无金属掩模)结构的OLED面板也以RGB条纹排列正常发光。
根据本实施例，可以呈现通过采用MML(无金属掩模)结构能够实现一种清晰度高且开口率高的OLED面板。
实施例4
在本实施例中，说明CAAC结构的OSVFET的Id-Vg特性。
制造CAAC结构的OSVFET。在所制造的OSVFET与上述实施例1所示的nc结构的OSVFET之间用于半导体层的金属氧化物的结晶性不同，除此之外的结构同样。因此沟道长度为0.5μm，沟道宽度为2πμm(6.3μm左右)。
图56是示出所制造的OSVFET的Id-Vg特性的评价结果的图表。在图56中，横轴表示栅极和源极之间的电压(栅极电压Vg)，纵轴表示从漏极流向源极的电流(漏极电流Id)。图56示出如下条件下的漏极电流Id：在室温环境下，将漏极和源极之间的电压(漏极电压Vd)设定为10V，在-10V至10V的范围内改变栅极电压Vg。
根据图56所示的Id-Vg特性，本实施例中制造的OSVFET与上述实施例1所示的OSVFET同样地具有良好的特性。另外，所制造的OSVFET的Vg＝10V且Vd＝5.1V下的通态电流为46.7μA/μm。
根据本实施例，可以呈现能够使用各种结晶结构的OSVFET实现OLED面板的可能性。
(关于本说明书等的记载的附加说明)
下面，对上述实施方式及实施方式中的各结构的说明附加注释。
在本说明书等中，当记载为“X与Y连接”时，表示在本说明书等中公开了如下情况：X与Y电连接的情况；X与Y在功能上连接的情况；以及X与Y直接连接的情况。因此，不局限于附图或文中所示的连接关系等规定的连接关系，例如其他的连接关系也在附图或文中所记载的范围内记载。X和Y都是对象物(例如，装置、元件、电路、布线、电极、端子、导电膜或层等)。
在此，“X与Y电连接”的描述是指当在X与Y之间存在具有某种电作用的对象物时，能够进行X和Y的电信号的授受的情况。作为X与Y电连接的情况的一个例子，可以在X和Y之间连接一个以上的能够电连接X和Y的元件(例如，开关、晶体管、电容元件、电感器、电阻器、二极管、显示器件、发光器件或负载等)。
作为X与Y在功能上连接的情况的一个例子，可以在X与Y之间连接有一个以上的能够在功能上连接X与Y的电路(例如，逻辑电路(例如，反相器、NAND电路或NOR电路等)、信号转换电路(例如，数字模拟转换电路、模拟数字转换电路或伽马校正电路等)、电位电平转换电路(例如，电源电路(例如，升压电路或降压电路等)或改变信号的电位电平的电平转移电路等)、电压源、电流源、切换电路、放大电路(例如，能够增大信号振幅或电流量等的电路、运算放大器、差分放大电路、源极跟随电路或缓冲电路等)、信号产生电路、存储电路或控制电路等)。注意，例如，即使在X与Y之间夹有其他电路，当从X输出的信号传送到Y时，就可以说X与Y在功能上是连接着的。
此外，当明确地记载为“X与Y电连接”时，包括如下情况：X与Y电连接的情况(换言之，以中间夹有其他元件或其他电路的方式连接X与Y的情况)；以及X与Y直接连接的情况(换言之，以中间不夹有其他元件或其他电路的方式连接X与Y的情况)。
例如，可以表达为“X、Y、晶体管的源极(在本说明书等中有时被称为第一端子和第二端子中的一个)与晶体管的漏极(在本说明书等中有时被称为第一端子和第二端子中的另一个)互相电连接，X、晶体管的源极、晶体管的漏极与Y依次电连接”。或者，可以表达为“晶体管的源极与X电连接，晶体管的漏极与Y电连接，X、晶体管的源极、晶体管的漏极与Y依次电连接”。或者，可以表达为“X通过晶体管的源极及晶体管的漏极与Y电连接，X、晶体管的源极、晶体管的漏极、Y依次设置”。通过使用与这种例子同样的表达方法规定电路结构中的连接顺序，可以区分晶体管的源极与漏极而决定技术范围。注意，这种表达方法是一个例子，不局限于上述表达方法。在此，X和Y都是对象物(例如，装置、元件、电路、布线、电极、端子、导电膜或层等)。
此外，即使在电路图上独立的构成要素彼此电连接，也有时一个构成要素兼有多个构成要素的功能。例如，在布线的一部分用作电极时，一个导电膜兼有布线和电极的两个构成要素的功能。因此，本说明书等中的“电连接”的范畴内还包括这种一个导电膜兼有多个构成要素的功能的情况。
在本说明书等中，“电阻器”例如包括具有高于0Ω的电阻值的电路元件或具有高于0Ω的电阻值的布线等。因此，在本说明书等中，“电阻器”例如包括具有电阻值的布线、电流从漏极流向源极的晶体管、二极管或线圈等。因此，“电阻器”例如也可以称为“电阻”、“负载”或“具有电阻值的区域”等。与此相反，例如有时“电阻”、“负载”或“具有电阻值的区域”也可以称为“电阻器”等。电阻值例如优选为1mΩ以上且10Ω以下，更优选为5mΩ以上且5Ω以下，进一步优选为10mΩ以上且1Ω以下。此外，例如也可以为1Ω以上且1×109Ω以下。
在将布线用作电阻器的情况下，该电阻器的电阻值有时取决于该布线的长度。此外，有时将具有与被用作布线的导电体不同的电阻率的导电体用作电阻器。或者，在将半导体用作电阻器的情况下，该电阻器的电阻值有时通过对该半导体掺杂杂质而决定。
在本说明书等中，“电容元件”例如可以包括具有高于0F的静电电容值的电路元件、具有高于0F的静电电容值的布线的区域、寄生电容或晶体管的栅极电容等。因此，在本说明书等中，“电容元件”不局限于包括一对电极及在该电极之间的电介质的电路元件。“电容元件”例如包括产生在布线和布线之间的寄生电容或产生在晶体管的源极和漏极中的一个与栅极之间的栅极电容等。此外，例如，“电容元件”、“寄生电容”或“栅极电容”等可以称为“电容器”等。与此相反，例如，“电容器”可以称为“电容元件”、“寄生电容”或“栅极电容”等。此外，例如，“电容元件”的“一对电极”可以称为“一对导电体”、“一对导电区域”或“一对区域”等。静电电容值例如可以为0.05fF以上且10pF以下。此外，例如，还可以为1pF以上且10μF以下。
另外，在本说明书等中，晶体管包括被称为栅极(也称为栅极端子、栅极区域或栅电极)、源极(也称为源极端子、源极区域或源电极)及漏极(也称为漏极端子、漏极区域或漏电极)的三个端子。另外，晶体管在漏极和源极之间包括形成沟道的区域(也称为沟道形成区域)。晶体管中可以使电流经过沟道形成区域流过源极和漏极之间。注意，沟道形成区域是电流主要流过的区域。栅极是控制流在源极与漏极之间的沟道形成区域的电流量的控制端子。用作源极或漏极的两个端子是晶体管的输入输出端子。
根据晶体管的导电型(n沟道型或p沟道型)及对晶体管的三个端子施加的电位的高低，两个输入输出端子中的一方用作源极而另一方用作漏极。例如，在电路工作中电流方向发生变化等时作为源极的功能和作为漏极的功能有时调换。因此，在本说明书等中，“源极”和“漏极”可以相互调换。在本说明书等中，在说明晶体管的连接关系时，使用“源极和漏极中的一个”(第一电极或第一端子)或“源极和漏极中的另一个”(第二电极或第二端子)的表述。
此外，根据晶体管的结构，有时除了上述三个端子以外还包括背栅极。在此情况下，在本说明书等中，有时将晶体管的栅极和背栅极中的一个称为第一栅极，将晶体管的栅极和背栅极中的另一个称为第二栅极。并且，在相同晶体管中，有时可以将“栅极”与“背栅极”相互调换。此外，在晶体管包括三个以上的栅极时，在本说明书等中，例如有时将各栅极称为第一栅极、第二栅极或第三栅极等。
在本说明书等中，作为晶体管可以采用具有两个以上的栅电极的多栅结构晶体管。多栅结构的晶体管由于将沟道形成区域串联连接所以具有多个晶体管串联连接的结构。因此，多栅结构的晶体管可以降低关态电流，并能够提高晶体管的耐压性(提高可靠性)。或者，在多栅结构的晶体管中，当晶体管在饱和区域工作时，即便漏极-源极间的电压发生变化，漏极-源极间电流的变化也不太大，从而可以得到倾斜角平坦的电压-电流特性。具有倾斜角平坦的电压-电流特性的晶体管可以实现理想的电流源电路或电阻值极高的有源负载。其结果是，具有倾斜角平坦的电压-电流特性的晶体管例如可以实现特性良好的差动电路或电流反射镜电路等。
此外，在本说明书等中，电路图示出一个电路元件的情况有时包括该电路元件具有多个电路元件的情况。例如，电路图示出一个电阻的情况包括两个以上的电阻串联连接的情况。此外，例如，电路图示出一个电容器的情况包括两个以上的电容器并联连接的情况。此外，例如，电路图示出一个晶体管的情况包括两个以上的晶体管串联连接且各晶体管的栅极彼此电连接的情况。同样，例如，电路图示出一个开关的情况包括该开关具有两个以上的晶体管，两个以上的晶体管串联电连接或者并联电连接并且各晶体管的栅极彼此电连接的情况。
此外，在本说明书等中，“节点”例如可以根据电路结构或器件结构等称为“端子”、“布线”、“电极”、“导电层”、“导电体”或“杂质区域”等。此外，例如，“端子”或“布线”等可以称为“节点”。
此外，在本说明书等中，可以适当地调换“电压”和“电位”。“电压”是指与基准电位之间的电位差。例如，当基准电位为地电位(接地电位)时，也可以将“电压”称为“电位”。地电位不一定意味着0V。此外，电位是相对性的。即，例如根据基准电位的变化而供应到布线的电位、施加到电路等的电位或从电路等输出的电位等也产生变化。
此外，在本说明书等中，“高电平电位(也称为“H电位”或“H”)”或“低电平电位(也称为“L电位”或“L”)”不意味着特定的电位。例如，在两个布线都被记为“用作供应高电平电位的布线”的情况下，两个布线所供应的高电平电位也可以互不相同。同样，在两个布线都被记为“用作供应低电平电位的布线”的情况下，两个布线所供应的低电平电位也可以互不相同。
另外，在本说明书等中，“电流”是指电荷的移动现象(导电)。例如，“发生正带电体的导电”的记载可以替换为“在与其相反方向上发生负带电体的导电”的记载。因此，在本说明书等中，在没有特别的说明的情况下，“电流”是指载流子移动时的电荷的移动现象(导电)。在此，作为载流子例如可以举出电子、空穴、阴离子、阳离子或络离子等。另外，载流子根据电流流过的系统(例如，半导体、金属、电解液或真空中等)不同。此外，例如布线等中的“电流的方向”是正载流子移动的方向，以正电流量记载。换言之，负载流子移动的方向与电流方向相反，以负电流量记载。因此，在本说明书等中，在没有特别的说明的情况下，关于电流的正负(或电流的方向)，例如“电流从元件A向元件B流过”等记载可以替换为“电流从元件B向元件A流过”等记载。另外，例如“对元件A输入电流”等记载可以替换为“从元件A输出电流”等记载。
此外，在本说明书等中，“第一”、“第二”或“第三”等序数词是为了避免构成要素的混淆而附加上的。因此，该序数词不限制构成要素的个数。此外，该序数词不限制构成要素的顺序。例如，在本说明书等中，一个实施方式中的附有“第一”的构成要素有可能在其他的实施方式或权利要求书等中被看作附有“第二”的构成要素。此外，例如，在本说明书等中，一个实施方式中的附有“第一”的构成要素有可能在其他实施方式或权利要求书等中被省略。
另外，在本说明书等中，为了方便起见，例如有时使用“上”、“下”、“上方”或“下方”等表示配置的词句以参照附图说明构成要素的位置关系。此外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于本说明书等中所说明的表示配置的词句，根据情况可以适当地换词句。例如，通过将所示的附图的方向旋转180度，也可以将“位于导电体的顶面的绝缘体”的表述称为替换为“位于导电体的底面的绝缘体”。此外，通过将所示的附图的方向旋转90度，也可以将“位于导电体的顶面的绝缘体”的表述替换为“位于导电体的左面(或右面)的绝缘体”。
此外，“上”或“下”这样的术语不限定于构成要素的位置关系为“正上”或“正下”且直接接触的情况。例如，关于“绝缘层A上的电极B”的表述，不一定必须在绝缘层A上直接接触地形成有电极B，也可以包括在绝缘层A与电极B之间包括其他构成要素的情况。
此外，在本说明书等中，例如有时为了说明配置为矩阵状的构成要素及其位置关系而使用“行”或“列”等词句。此外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，例如“行”或“列”等词句不局限于本说明书等中说明的词句，根据情况可以适当地替换。例如，通过将附图的方向旋转90度，有时可以将“行方向”的表述换称为“列方向”。
此外，在本说明书等中，例如“重叠”等术语不限定于构成要素的叠层顺序等的状态。例如，关于“与绝缘层A重叠的电极B”的表述，不一定必须在绝缘层A上形成有电极B。关于“与绝缘层A重叠的电极B”的表述，例如也可以包括在绝缘层A下形成有电极B的状态或在绝缘层A的右侧(或左侧)形成有电极B的状态等。
此外，在本说明书等中，“相邻”或“接近”这样的术语不限定于构成要素直接接触的情况。例如，关于“相邻于绝缘层A的电极B”的表述，不一定必须直接接触地形成有绝缘层A和电极B，也可以包括在绝缘层A与电极B之间包括其他构成要素的情况。
此外，在本说明书等中，根据状况，例如有时可以互相调换“膜”或“层”等词句。例如，有时可以将“导电层”变换为“导电膜”。例如，有时可以将“绝缘膜”变换为“绝缘层”。此外，根据状况，例如有时可以使用其他词句代替“膜”或“层”等词句。例如，有时可以将“导电层”或“导电膜”变换为“导电体”。此外，有时可以将“导电体”变换为“导电层”或“导电膜”。例如，有时可以将“绝缘层”或“绝缘膜”变换为“绝缘体”。此外，有时可以将“绝缘体”变换为“绝缘层”或“绝缘膜”。
注意，例如在本说明书等中，“电极”、“布线”或“端子”等词句不在功能上限定其构成要素。例如，有时将“电极”用作“布线”的一部分，反之亦然。再者，“电极”或“布线”例如还包括多个“电极”或“布线”被形成为一体的情况等。此外，例如，有时将“端子”用作“布线”或“电极”的一部分，反之亦然。再者，“端子”的词句例如还包括多个“电极”、“布线”或“端子”等被形成为一体的情况等。因此，例如，“电极”可以为“布线”或“端子”的一部分。此外，例如，“端子”可以为“布线”或“电极”的一部分。此外，例如，“电极”、“布线”或“端子”等的词句例如有时置换为“区域”等词句。
在本说明书等中，根据状况，例如有时可以互相调换“布线”、“信号线”或“电源线”等词句。例如，有时可以将“布线”变换为“信号线”。此外，例如有时可以将“布线”变换为“电源线”。反之亦然，例如有时可以将“信号线”或“电源线”变换为“布线”。此外，例如有时可以将“电源线”变换为“信号线”。反之亦然，例如有时可以将“信号线”变换为“电源线”。此外，根据状况，例如可以将施加到布线的“电位”变换为“信号”。反之亦然，例如有时可以将“信号”变换为“电位”。
另外，在本说明书等中，“开关”包括多个端子，且具有切换(选择)该端子间的导通或非导通的功能。例如，在开关包括两个端子且该两个端子间导通的情况下，该开关处于“导通状态”或“开启状态”。另外，在该两个端子间非导通的情况下，该开关处于“非导通状态”或“关闭状态”。注意，“该开关被切换为导通状态和非导通状态中的一个状态”或者“该开关维持导通状态和非导通状态中的一个状态”有时被称为“控制导通状态”。
就是说，开关是指具有控制是否使电流流过的功能的元件。或者，开关是指具有选择并切换电流路径的功能的元件。作为开关，例如可以使用电开关或机械开关等。换言之，开关只要可以控制电流，就不局限于特定的元件。
另外，作为开关的种类，有通常处于非导通状态通过控制导通状态而成为导通状态的开关，有时将该开关称为“A接点”。另外，还有通常处于导通状态通过控制导通状态而成为非导通状态的开关，有时将该开关称为“B接点”。
作为电开关，例如有晶体管(例如双极晶体管或MOS晶体管等)、二极管(例如PN二极管、PIN二极管、肖特基二极管、金属-绝缘体-金属(MIM：Metal InsulatorMetal)二极管、金属-绝缘体-半导体(MIS：Metal Insulator Semiconductor)二极管或者二极管接法的晶体管等)或者组合这些元件的逻辑电路等。当将晶体管仅用作开关时，对晶体管的极性(导电型)没有特别的限制。
作为机械开关，例如可以举出利用了MEMS(微电子机械系统)技术的开关。该开关具有以机械方式可动的电极，并且通过移动该电极来选择导通状态或非导通状态。
在本说明书等中，晶体管的“沟道长度”例如有时是指半导体(或在晶体管处于开启状态时，在半导体中电流流过的部分)和栅极重叠的区域中的源极和漏极之间的距离或者形成沟道的区域中的源极和漏极之间的距离。
此外，在本说明书等中，晶体管的“沟道宽度”例如有时是指半导体(或在晶体管处于开启状态时，在半导体中电流流过的部分)和栅极重叠的区域中的源极和漏极相对的部分的长度或者形成沟道的区域中的源极和漏极相对的部分的长度。
在本说明书等中，例如“衬底”、“晶片”或“裸片”等词句不在功能上限定其构成要素。例如，有时可以根据情况将“衬底”、“晶片”或“裸片”的词句互相调换。
在本说明书等中，“平行”不一定意味着完全的平行。因此，可以将“平行”等词句例如适当地替换为“几乎平行”、“大致平行”或“实质上平行”等词句。“平行”、“几乎平行”、“大致平行”或“实质上平行”例如也可以包括两个直线或平面以-5°以上且5°以下的角度配置的状态。或者，也可以包括两个直线或平面以-10°以上且10°以下的角度配置的状态。或者，有时包括两个直线或平面以-30°以上且30°以下的角度配置的状态。因此，“平行”例如有时意味着“平行或大致平行”。此外，“垂直”不一定意味着完全的垂直。因此，可以将“垂直”等词句例如适当地替换为“几乎垂直”、“大致垂直”或“实质上垂直”等词句。“垂直”、“几乎垂直”、“大致垂直”或“实质上垂直”例如也可以包括两个直线或平面以85°以上且95°以下的角度配置的状态。或者，也可以包括两个直线或平面以80°以上且100°以下的角度配置的状态。或者，有时包括两个直线或平面以60°以上且120°以下的角度配置的状态。因此，“垂直”例如有时意味着“垂直或大致垂直”。
此外，在本说明书等中，“高度一致或大致一致”是指在剖视时距基准面(例如，衬底表面等平坦的面)的高度相等。例如，在半导体装置的制造工艺中，有时进行平坦化处理以使单层或多个层的表面露出。此时，平坦化处理的被处理面距基准面的高度相等。但是，根据平坦化处理时使用的处理装置、处理方法或者被处理面的材料，该被处理面的多个层的高度有时不完全相等。在本说明书等中，这情况也被看作“高度一致或大致一致”。例如，如下情况也称为“高度一致或大致一致”：包括距基准面的高度不同的两个层(在此，第一层及第二层)，其中第一层的顶面高度与第二层的顶面高度之差为20nm以下。
在本说明书等中，“端部一致或大致一致”是指在俯视时叠层中的每一个层的轮廓的至少一部分重叠。例如，是指在半导体装置的制造工艺中上层及下层通过同一掩模图案或其一部分同一掩模图案被加工的情况。但是，严密地说，有时轮廓不重叠而上层的轮廓位于下层的端部的内侧或者上层的轮廓位于下层的端部的外侧。在本说明书等中这些情况也包括在“端部大致一致”的情况中。
在本说明书等中，例如关于计数值或计量值、可以换算成计数值或计量值的对象、方法以及现象等，当提到“同一”、“相同”、“相等”或“均匀”(包括这些词的同义词)等时，除非特别叙述，包括±20％的误差。
在本说明书等中，半导体的杂质是指构成该半导体的主要成分之外的物质。例如，浓度低于0.1atomic％的元素是杂质。当半导体包含杂质时，例如，半导体中的缺陷态密度有可能提高，载流子迁移率有可能降低或结晶性有可能降低等。在半导体是氧化物半导体时，作为改变该半导体的特性的杂质，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素或氧化物半导体的主要成分以外的过渡金属等。尤其是，例如有氢(也包含在水中)、锂、钠、硅、硼、磷、碳或氮等。另外，有时例如由于杂质的混入导致氧空位形成在氧化物半导体中。
在本说明书等中，金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物例如被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(Oxide Semiconductor，也可以简称为OS)等。例如，在将金属氧化物用于晶体管的包括沟道形成区域的半导体的情况下，有时将该金属氧化物称为氧化物半导体。换言之，在使用金属氧化物作为能够构成包括具有放大作用、整流作用和开关作用中的至少一个的晶体管的沟道形成区域的物质时，可以将该金属氧化物称为金属氧化物半导体(metal oxidesemiconductor)。此外，可以将OS晶体管换称为包含金属氧化物或氧化物半导体的晶体管。
此外，在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。
此外，有时在根据本说明书的附图等中附上表示X方向、Y方向以及Z方向的箭头。在本说明书等中，“X方向”是指沿着X轴的方向，除了明确指出的情况以外，有时不区分正方向和反方向。“Y方向”及“Z方向”也是同样的。另外，X方向、Y方向以及Z方向是彼此交叉的方向。例如，X方向、Y方向以及Z方向是彼此正交的方向。在本说明书等中，有时将X方向、Y方向和Z方向中的一个称为“第一方向”。此外，有时将其他另一个称为“第二方向”。另外，有时将剩下的一个称为“第三方向”。

Claims (12)

1.一种半导体装置，包括：
第一晶体管；
第二晶体管；
第三晶体管；
第四晶体管；
第一电容器；
发光元件；以及
绝缘层，
其中，所述第二晶体管的栅极与所述第一晶体管的源极和漏极中的一个及所述第三晶体管的源极和漏极中的一个电连接，
所述第二晶体管包括背栅极，
所述第二晶体管的所述背栅极与所述第四晶体管的源极和漏极中的一个及所述第一电容器的一个端子电连接，
所述第二晶体管的源极和漏极中的一个与所述第三晶体管的所述源极和所述漏极中的另一个、所述第一电容器的另一个端子及所述发光元件的一个端子电连接，
所述第一晶体管包括第一半导体层，
所述第一半导体层的一部分位于所述绝缘层中的第一开口中，
所述第三晶体管包括第二半导体层，
所述第二半导体层的一部分位于所述绝缘层中的第二开口中，
所述第四晶体管包括第三半导体层，
并且，所述第三半导体层的一部分位于所述绝缘层中的第三开口中。
2.根据权利要求1所述的半导体装置，
其中所述第一半导体层、所述第二半导体层及所述第三半导体层都包含氧化物半导体。
3.根据权利要求1所述的半导体装置，
其中所述第二晶体管包括第四半导体层，
并且所述第四半导体层位于所述绝缘层上。
4.根据权利要求3所述的半导体装置，
其中所述第一半导体层、所述第二半导体层、所述第三半导体层及所述第四半导体层通过相同的工序形成。
5.根据权利要求1所述的半导体装置，还包括：
第二电容器；
第五晶体管；以及
第六晶体管，
其中所述第二晶体管的所述栅极与所述第二电容器的一个端子电连接，
所述第二晶体管的所述源极和所述漏极中的所述一个与所述第二电容器的另一个端子、所述第五晶体管的源极和漏极中的一个、所述第六晶体管的源极和漏极中的一个电连接，
并且所述第五晶体管的所述源极和所述漏极中的另一个与所述发光元件的所述一个端子电连接。
6.一种显示装置，包括：
权利要求1所述的半导体装置；以及
驱动电路，
其中，所述驱动电路包括第七晶体管及第八晶体管，
所述第七晶体管包括第五半导体层，
所述第五半导体层的一部分位于所述绝缘层中的第四开口中，
所述第八晶体管包括第六半导体层，
所述第六半导体层的一部分位于所述绝缘层中的第五开口中，
所述驱动电路被构成为通过所述第七晶体管输出使所述第一晶体管处于导通状态或非导通状态的电位并通过所述第八晶体管输出使所述第四晶体管处于导通状态或非导通状态的电位。
7.根据权利要求6所述的显示装置，
其中所述驱动电路被构成为以比输出使所述第一晶体管处于导通状态的电位的频率低的频率输出使所述第四晶体管处于导通状态的电位。
8.一种半导体装置，包括：
第一晶体管；
第二晶体管；
第三晶体管；
第四晶体管；以及
发光元件，
其中，所述第二晶体管的栅极与所述第一晶体管的源极和漏极中的一个电连接，
所述第二晶体管包括背栅极，
所述第二晶体管的所述背栅极与所述第四晶体管的源极和漏极中的一个电连接，
所述第二晶体管被构成为根据供应到所述第二晶体管的所述栅极的电位控制流过所述发光元件的电流之量并根据供应到所述第二晶体管的所述背栅极的电位改变所述第二晶体管的阈值电压，
并且，使所述第四晶体管处于导通状态的频率比使所述第一晶体管处于导通状态的频率低。
9.根据权利要求8所述的半导体装置，
其中所述半导体装置还包括绝缘层，
所述第一晶体管包括第一半导体层，
所述第一半导体层的一部分位于所述绝缘层中的第一开口中，
所述第四晶体管包括第三半导体层，
并且所述第三半导体层的一部分位于所述绝缘层中的第三开口中。
10.根据权利要求9所述的半导体装置，
其中所述第一半导体层及所述第三半导体层都包含氧化物半导体。
11.根据权利要求9所述的半导体装置，
其中所述第二晶体管包括第四半导体层，
并且所述第四半导体层位于所述绝缘层上。
12.根据权利要求11所述的半导体装置，
其中所述第一半导体层、所述第三半导体层及所述第四半导体层通过相同的工序形成。
CN202311618076.6A 2022-12-01 2023-11-29 半导体装置、显示装置及半导体装置的驱动方法 Pending CN118139454A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2022-192744 2022-12-01
JP2023-041008 2023-03-15
JP2023-079277 2023-05-12
JP2023079277 2023-05-12

Publications (1)

Publication Number Publication Date
CN118139454A true CN118139454A (zh) 2024-06-04

Family

ID=91239643

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311618076.6A Pending CN118139454A (zh) 2022-12-01 2023-11-29 半导体装置、显示装置及半导体装置的驱动方法

Country Status (1)

Country Link
CN (1) CN118139454A (zh)

Similar Documents

Publication Publication Date Title
JP7392026B2 (ja) 半導体装置の作製方法
KR20200006601A (ko) 반도체 장치 및 반도체 장치의 제작 방법
CN113105213A (zh) 金属氧化物膜以及半导体装置
TW201133785A (en) Semiconductor device and method for manufacturing the same
KR102512925B1 (ko) 표시 장치, 표시 모듈, 및 전자 기기
TW201133789A (en) Semiconductor device and method for manufacturing semiconductor device
US20180182355A1 (en) Display device and display method
US10490116B2 (en) Semiconductor device, memory device, and display system
CN110024135B (zh) 半导体装置
KR20200097727A (ko) 반도체 장치
CN111033757B (zh) 半导体装置及显示装置
JP6744190B2 (ja) 半導体装置、及び表示システム
CN118139454A (zh) 半导体装置、显示装置及半导体装置的驱动方法
US20240188330A1 (en) Semiconductor device, display apparatus, and driving method of semiconductor device
CN115335891A (zh) 显示装置及电子设备
WO2024100499A1 (ja) 半導体装置
KR20210068526A (ko) 반도체 장치
WO2024134442A1 (ja) 半導体装置
US20240054955A1 (en) Display device
WO2024134441A1 (ja) 半導体装置
WO2024134444A1 (ja) 半導体装置、及び、半導体装置の作製方法
WO2024074954A1 (ja) 半導体装置及び表示装置
WO2024047488A1 (ja) 半導体装置
WO2023203429A1 (ja) 半導体装置、及び表示装置
WO2024116030A1 (ja) 半導体装置、及び、半導体装置の作製方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication