CN118137817A - 一种半桥驱动电路、半桥转换器、电路板及电子设备 - Google Patents
一种半桥驱动电路、半桥转换器、电路板及电子设备 Download PDFInfo
- Publication number
- CN118137817A CN118137817A CN202211540971.6A CN202211540971A CN118137817A CN 118137817 A CN118137817 A CN 118137817A CN 202211540971 A CN202211540971 A CN 202211540971A CN 118137817 A CN118137817 A CN 118137817A
- Authority
- CN
- China
- Prior art keywords
- circuit
- node
- voltage
- switch
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 27
- 230000000087 stabilizing effect Effects 0.000 claims description 13
- 238000002955 isolation Methods 0.000 claims description 9
- 238000007599 discharging Methods 0.000 claims 1
- 230000011664 signaling Effects 0.000 claims 1
- 230000004044 response Effects 0.000 description 23
- 238000004804 winding Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000001276 controlling effect Effects 0.000 description 5
- 230000001105 regulatory effect Effects 0.000 description 4
- 230000001934 delay Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 101100163357 Mus musculus Arid3a gene Proteins 0.000 description 1
- 101100224604 Schizosaccharomyces pombe (strain 972 / ATCC 24843) dri1 gene Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Inverter Devices (AREA)
Abstract
本发明涉及电路领域,公开一种半桥驱动电路、半桥转换器、电路板及电子设备。半桥驱动电路包括第一开关电路、第二开关电路、死区时间调节电路及开关驱动电路,第一开关电路响应第一控制信号,进入导通状态时,控制第一节点的电压小于第一预设电压,以使开关驱动电路控制第一开关管进入截止状态,第二开关电路可响应第二控制信号,进入导通状态或截止状态,死区时间调节电路可在第一开关电路及第二开关电路皆进入截止状态时,延长预设时长后控制第一节点的电压大于第一预设电压,以使开关驱动电路控制第一开关管进入导通状态。如此有利于在驱动交替导通的开关管时,不同开关管的导通之间存在死区时间,避免开关管共通,提升电路工作可靠性。
Description
技术领域
本发明涉及电路领域,具体涉及一种半桥驱动电路、半桥转换器、电路板及电子设备。
背景技术
半桥转换器为用于将输入的直流电转换成目标直流电输出的器件。
在半桥转换器中,由串联连接的两个开关管组成桥,半桥转换器工作过程中,需要控制串联连接的两个开关管交替导通,以将电压施加在变压器原边绕组的两端,变压器原边的能量再传递到变压器副边。
在控制串联连接的两个开关管交替导通时,相关技术一般是使用互补电平信号驱动该两个开关管,然而,当该两个开关管出现开关速度不一致的情况下,容易造成一个开关管尚未关断时另一个开关管即已导通的风险,此时输入电源通过该两个开关管直接接地,造成短路,导致该两个开关管有大电流流过,从而容易导致该两个开关管损坏,进而降低半桥转换器工作可靠性。
发明内容
本发明实施例的一个目的旨在提供一种半桥驱动电路、半桥转换器、电路板及电子设备,能够提高半桥转换器工作可靠性。
在第一方面,本发明实施例提供了一种半桥驱动电路,用于驱动半桥电路,所述半桥电路包括串联连接的第一开关管及第二开关管,所述半桥驱动电路包括:
第一开关电路,用于响应输入第一控制信号,进入导通状态或截止状态,所述第一开关电路包括第一节点,当进入导通状态时,控制所述第一节点的电压小于第一预设电压;
第二开关电路,用于响应输入的第二控制信号,进入导通状态或截止状态;
死区时间调节电路,包括第二节点,所述死区时间调节电路在所述第一节点与所述第一开关电路电连接,且还在所述第二节点与所述第二开关电路电连接,用于当所述第一开关电路及所述第二开关电路皆进入截止状态时,延时预设时长后控制所述第一节点的电压大于所述第一预设电压;
开关驱动电路,在所述第一节点分别与所述死区时间调节电路及所述第一开关电路电连接,所述开关驱动电路包括第三节点,所述开关驱动电路在所述第三节点与所述第一开关管电连接,用于当所述第一节点的电压大于所述第一预设电压时,控制所述第一开关管进入导通状态,当所述第一节点的电压小于所述第一预设电压时,控制所述第一开关管进入截止状态。
在第二方面,本发明实施例提供了一种半桥转换器,包括:
半桥电路,包括串联连接的第一开关管及第二开关管;
多个如上所述的半桥驱动电路,所述半桥驱动电路与所述第一开关管或所述第二开关管电连接。
在第三方面,本发明实施例提供了一种电路板,包括如上所述的半桥驱动电路。
在第四方面,本发明实施例提供了一种电子设备,包括如上所述的电路板。
在本发明实施例提供的半桥驱动电路用于驱动半桥电路,半桥电路包括串联连接的第一开关管及第二开关管,半桥驱动电路包括第一开关电路、第二开关电路、死区时间调节电路及开关驱动电路,第一开关电路可响应输入第一控制信号,进入导通状态或截止状态,第一开关电路包括第一节点,当进入导通状态时,控制第一节点的电压小于第一预设电压,第二开关电路可响应输入的第二控制信号,进入导通状态或截止状态,死区时间调节电路,包括第二节点,死区时间调节电路在第一节点与第一开关电路电连接,且还在第二节点与第二开关电路电连接,当第一开关电路及第二开关电路皆进入截止状态时,可延时预设时长后控制第一节点的电压大于第一预设电压,开关驱动电路在第一节点分别与死区时间调节电路及第一开关电路电连接,开关驱动电路包括第三节点,开关驱动电路在第三节点与第一开关管电连接,当第一节点的电压大于第一预设电压时,可控制第一开关管进入导通状态,当第一节点的电压小于第一预设电压时,可控制第一开关管进入截止状态。本实施例在需要第一开关管导通时,通过延时预设时长后控制第一开关管进入导通状态,从而引入死区时间,如此有利于在需要第一开关管与第二开关管交替导通时,第一开关管结束导通到第二开关管开始导通之间存在一段死区时间,第二开关管结束导通到第一开关管开始导通之间亦存在一段死区时间,能够避免第一开关管与第二开关管同时导通,从而避免第一开关管与第二开关管由于共通导致的短路大电流而造成损坏,进而确保半桥电路工作可靠性。
附图说明
一个或多个实施例通过与之对应的附图中的图片仅作为示例性说明,这些示例性说明并不构成对实施例的限定,附图中具有相同参考数字标号的元件表示为类似的元件,除非有特别申明,附图中的图不构成比例限制。
图1是本发明实施例提供的一种半桥转换器的结构示意图;
图2是本发明实施例提供的一种半桥驱动电路的结构示意图;
图3是本发明实施例提供的一种驱动波形示意图;
图4是本发明另一实施例提供的一种半桥驱动电路的结构示意图;
图5是本发明实施例提供的一种半桥驱动电路的电路结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明的是,如果不冲突,本发明实施例中的各个特征可以相互结合,均在本发明的保护范围之内。另外,虽然在装置示意图中进行了功能模块划分,在流程图中示出了逻辑顺序,但是在某些情况下,可以以不同于装置中的模块划分,或流程图中的顺序执行所示出或描述的步骤。再者,本发明所采用的“第一”、“第二”、“第三”等字样并不对数据和执行次序进行限定,仅是对功能和作用基本相同的相同项或相似项进行区分。
本发明实施例提供一种半桥转换器。请参阅图1,半桥转换器100包括半桥电路11及多个半桥驱动电路12。
半桥电路11包括串联连接的第一开关管Q1及第二开关管Q2。
第一开关管Q1及第二开关管Q2可以为任意合适开关元器件,诸如MOS(Metal-Oxide-Semiconductor,金属氧化物半导体)场效应晶体管管、IGBT(Insulated GateBipolar Transistor,绝缘栅双极型晶体管)等。
半桥驱动电路12与第一开关管Q1或第二开关管Q2电连接,用于驱动第一开关管Q1或第二开关管Q2,以使第一开关管Q1、第二开关管Q2工作在导通状态或断开状态。
为了提高驱动能力,在一些实施例中,如图1所示,半桥电路11还包括驱动芯片111。
驱动芯片111包括高侧输入端HI、低侧输入端LI、高侧输出端HO及低侧输出端LO,驱动芯片111的高侧输入端HI与一个半桥驱动电路12电连接,驱动芯片111的低侧输入端LI与另一个半桥驱动电路12电连接,驱动芯片111的高侧输出端HO与第一开关管Q1电连接,驱动芯片111的低侧输出端LO与第二开关管Q2电连接。
驱动芯片111可响应驱动芯片111的高侧输入端HI的电压,控制驱动芯片111的高侧输出端HO的电压,以及响应驱动芯片111的低侧输入端LI的电压,控制驱动芯片111的低侧输出端LO的电压。
举例而言,当驱动芯片111的高侧输入端HI的电压为高电平信号时,驱动芯片111控制驱动芯片111的高侧输出端HO的电压为高电平信号,当驱动芯片111的高侧输入端HI的电压为低电平信号时,驱动芯片111控制驱动芯片111的高侧输出端HO的电压为低电平信号,当驱动芯片111的低侧输入端LI的电压为高电平信号时,驱动芯片111控制驱动芯片111的低侧输出端LO的电压为高电平信号,当驱动芯片111的低侧输入端LI的电压为高电平信号时,驱动芯片111控制驱动芯片111的低侧输出端LO的电压为高电平信号。
在一些实施例中,如图1所示,半桥电路11还包括电阻R10、电阻R11、电阻R12、电阻R13、电容C2、电容C3、电容C4、电容C5、变压器T1、二极管D3、二极管D4及电感L1。
电阻R10的一端与驱动芯片111高侧输出端HO电连接,电阻R10的另一端分别与电阻R11的一端及第一开关管Q1电连接,电阻R11的另一端连接于半桥中点A,电阻R12的一端与驱动芯片111低侧输出端LO电连接,电阻R12的另一端分别与电阻R13的一端及第二开关管Q2电连接,电阻R13的另一端接地,电容C2的一端与输入电源VDC电连接,电容C2的另一端分别与电容C3的一端及变压器T1原边绕组的异名端电连接,电容C3的另一端接地,电容C4的一端连接于半桥中点A,电容C4的另一端与变压器T1原边绕组的同名端电连接,变压器T1副边绕组的同名端与二极管D3的阳极电连接,二极管D3的阴极分别与电感L1的一端及二极管D4的阴极电连接,电感L1的另一端与电容C5的一端电连接,电容C5的另一端接地,二极管D4的阳极与变压器T1副边绕组的异名端电连接。
在半桥转换器100中,串联连接的第一开关管Q1与第二开关管Q2组成桥,电容C2与电容C3对输入电压VDC进行分压,电容C2与电容C3的取值相等,使得电容C2与电容C3各分得输入电压VDC的一半,即0.5VDC。半桥变换器100工作时,第一开关管Q1与第二开关管Q2处于交替导通状态。
当用于驱动第一开关管Q1的半桥驱动电路12输出高电平信号、用于驱动第二开关管Q2的半桥驱动电路12输出低电平信号时,第一开关管Q1导通、第二开关管Q2关断,此时变压器T1原边绕组的同名端与异名端之间被施加电压0.5VDC,此时二极管D3导通,变压器T1原边的能量向副边传递。
当用于驱动第一开关管Q1的半桥驱动电路12输出低电平信号、用于驱动第二开关管Q2的半桥驱动电路12输出高电平信号时,第一开关管Q1关断、第二开关管Q2导通,此时变压器T1原边绕组的异名端与同名端之间被施加电压0.5VDC,此时二极管D4导通,变压器T1原边的能量向副边传递。
当用于驱动第一开关管Q1的半桥驱动电路12输出低电平信号、用于驱动第二开关管Q2的半桥驱动电路12输出低电平信号时,第一开关管Q1与第二开关管Q2皆关断,二极管D3与二极管D4同时续流,此时变压器T1副边处于短路状态,变压器T1原边亦处于短路状态。
电容C4用于吸收变压器T1产生偏磁现象时变压器T1原边电压中的直流分量,从而消除变压器T1产生的偏磁现象的影响。
在一些实施例中,请参阅图2,本发明实施例提供的半桥驱动电路12包括第一开关电路121、第二开关电路122、死区时间调节电路123及开关驱动电路124。
第一开关电路121可响应输入的第一控制信号,进入导通状态或截止状态。其中,第一控制信号可包括不同电平类型信号,举例而言,控制信号为PWM(Pulse WidthModulation,脉冲宽度调制)信号,则第一控制信号可包括高电平信号和低电平信号,高电平信号与低电平信号为不同电平类型信号。
第一开关电路121可响应不同电平类型的信号,进入导通状态或截止状态。例如,第一开关电路121响应低电平信号,进入导通状态,或者响应高电平信号,进入截止状态。又例如,第一开关电路121响应高电平信号,进入导通状态,或者响应低电平信号,进入截止状态。
第一开关电路121包括第一节点121a,当第一开关电路121响应输入的第一控制信号,进入导通状态时,第一开关电路121控制第一节点121a的电压小于第一预设电压,其中,第一预设电压可以根据实际需求进行自由设置,此处不对第一预设电压作出限制。
第二开关电路122可响应输入的第二控制信号,进入导通状态或截止状态。其中,第二控制信号可包括不同电平类型信号,举例而言,第二控制信号为PWM信号,则第二控制信号可包括高电平信号和低电平信号,高电平信号与低电平信号为不同电平类型信号。
第二开关电路122可响应不同电平类型的信号,进入导通状态或截止状态。例如,第二开关电路122响应高电平信号,进入导通状态,或者响应低电平信号,进入截止状态。又例如,第二开关电路122响应低电平信号,进入导通状态,或者响应高电平信号,进入截止状态。
值得说明的是,在半桥驱动电路12工作过程中,在同一时刻下输入至第一开关电路121的第一控制信号与输入至第二开关电路122的第二控制信号可以为不同电平类型信号,亦可以为相同电平类型信号,例如,第一控制信号为高电平信号,第二控制信号为低电平信号,或者第一控制信号为低电平信号,第二控制信号为高电平信号,或者第一控制信号与第二控制信号皆为高电平信号,或者第一控制信号与第二控制信号皆为低电平信号。
死区时间调节电路123包括第二节点123a,死区时间调节电路123在第一节点121a与第一开关电路121电连接,且还在第二节点123a与第二开关电路122电连接,当第一开关电路121及第二开关电路122皆进入截止状态时,死区时间调节电路123可延长预设时长后控制第一节点121a的电压大于第一预设电压。其中,预设时长可以根据实际需求进行自由设置,此处不对预设时长作出限制。
开关驱动电路124在第一节点121a分别与死区时间调节电路123及第一开关电路121电连接,开关驱动电路124包括第三节点124a,开关驱动电路124在第三节点124a与第一开关管Q1电连接,开关驱动电路124可响应第一节点121a的电压,输出对应的驱动信号以控制第一开关管Q1进入对应的工作状态,当第一节点121a的电压大于第一预设电压时,可控制第一开关管Q1进入导通状态,当第一节点121a的电压小于第一预设电压时,可控制第一开关管Q1进入截止状态。
在本实施例中,当需要第一开关管Q1进入导通状态时,第一开关电路121响应第一控制信号,进入截止状态,第二开关电路122响应第二控制信号,亦进入截止状态,此时死区时间调节电路123延时预设时长后控制第一节点121a的电压大于第一预设电压,使得开关驱动电路124控制第一开关管Q1进入导通状态,当需要第一开关管Q1进入截止状态时,第一开关电路121响应第一控制信号,进入导通状态,并控制第一节点121a的电压小于第一预设电压,使得开关驱动电路124控制第一开关管Q1进入截止状态。因此,当需要第一开关管Q1进入导通状态时,第一开关管Q1需延时预设时长后才进入导通状态。
同理,当需要第二开关管Q2进入导通状态时,第二开关管Q2亦需延时预设时长后才进入导通状态。
在实际操作中,用于驱动第一开关管Q1与第二开关管Q2的半桥驱动电路12可被施加互补的控制信号,例如,请参阅图3,PWM11为用于驱动第一开关管Q1的半桥驱动电路12被施加的第一控制信号,PWM12为该半桥驱动电路12被施加的第二控制信号,DRI1为该半桥驱动电路12输出的驱动信号,PWM21为用于驱动第二开关管Q2的半桥驱动电路12被施加的第一控制信号,PWM22为该半桥驱动电路12被施加的第二控制信号,DRI2为该半桥驱动电路12输出的驱动信号。
当需要第一开关管Q1进入导通状态时,第一开关电路121在t0时刻响应输入的高电平信号,进入截止状态,第二开关电路122亦在t0时刻响应输入的低电平信号,进入截止状态,此时死区时间调节电路123延时预设时长td后控制第一节点121a的电压大于第一预设电压,使得开关驱动电路124在t1时刻控制第一开关管Q1进入导通状态。
同理,当需要第二开关管Q2进入导通状态时,用于驱动第二开关管Q2的半桥驱动电路12亦在t2时刻延时预设时长td后,即在t3时刻控制第二开关管Q2进入导通状态。
由于需要第一开关管Q1进入导通状态时,需要延时预设时长td后才进入导通状态,第二开关管Q2则同理,因此,第一开关管Q1结束导通到第二开关管Q2开始导通之间,或者第二开关管Q2结束导通到第一开关管Q1开始导通之间,预留了避免第一开关管Q1与第二开关管Q2同时导通的死区时间,该死区时间可由预设时长td确定。
因此,由于半桥驱动电路12驱动半桥电路11中串联连接的每个开关管的过程中,需要每个开关管进入导通状态时,皆需要延迟预设时长td后才进入导通状态,如此有利于在控制半桥电路中串联连接的开关管交替导通时,使得任意一个开关管结束导通到另一个开关管开始导通之间存在一段死区时间,能够避免交替导通的开关管同时导通,从而避免交替导通的开关管由于共通导致流经短路大电流而造成损坏,进而确保半桥电路工作可靠性。
在一些实施例中,请参阅图5,第一开关电路121包括二极管D1。
二极管D1的阳极在第一节点121a分别与死区时间调节电路123及开关驱动电路124电连接,二极管D1的阴极可被施加第一控制信号。
在本实施例中,当第一控制信号为高电平信号时,二极管D1进入反向截止状态,当第一控制信号为低电平信号时,二极管D1进入正向导通状态,此时二极管D1控制第一节点121a的电压小于第一预设电压。
举例而言,第一预设电压为2.5V,低电平信号为0V,二极管D1的导通压降为0.7V,则第一节点121a的电压为0.7V-0V=0.7V,此时第一节点121a的电压小于第一预设电压。
可以理解的是,当二极管D1进入反向截止状态时,二极管D1失去对第一节点121a的电压的控制。
在一些实施例中,请参阅图4,半桥驱动电路12还包括分压电路125。
分压电路125与外部电源VCC电连接,且还在第一节点121a分别与第一开关电路121及死区时间调节电路124电连接。
在一些实施例中,请参阅图5,分压电路125包括第二电阻R2及第三电阻R3。
第二电阻R2的一端与外部电源电连接,第二电阻R2的另一端在第一节点121a分别与第三电阻R3的一端、第一开关电路121及死区时间调节电路124电连接,第三电阻R3的另一端接地。
在本实施例中,当第一开关电路121进入截止状态,即第一开关电路121失去对第一节点121a的电压的控制时,可使得第一节点121a的电压限制在第二电阻R2与第三电阻R3对外部电源VCC的电压分压后第三电阻R3上的电压以下。
在一些实施例中,如图5所示,第二开关电路122包括NPN型三极管M1、第四电阻R4及第五电阻R5。
第四电阻R4的一端可被施加第二控制信号,第四电阻R4的一端分别与NPN型三极管M1的基极及第五电阻R5的一端电连接,第五电阻R5的另一端及NPN型三极管M1的发射极接地,NPN型三极管M1的集电极在第二节点123a与死区时间调节电路124电连接。
在本实施例中,当第二控制信号为高电平信号时,NPN型三极管M1进入饱和导通状态,此时,NPN型三极管M1控制第二节点123a的电压为0.2V左右,当第二控制信号为低电平信号时,NPN型三极管M1进入截止状态,此时NPN型三极管M1失去对第二节点123a的电压的控制。
在一些实施例中,请参阅图4,死区时间调节电路123包括充放电路1231及隔离电路1232。
充放电路1231在第二节点123a与第二开关电路122及隔离电路1232电连接,且还在第一节点121a与第一开关电路121及开关驱动电路124电连接。
在本实施例中,由于第二开关电路122进入导通状态时,第二节点123a的电压为0.2左右,于是,当第一开关电路121及第二开关电路122皆由导通状态转为截止状态时,此时充放电路1231开始充电,由于此时第一开关电路121无法控制第一节点121a的电压,且第二开关电路122无法控制第二节点123a的电压,使得第二节点123a的电压从0.2V左右不断上升,隔离电路1232可根据第二节点123a的电压,控制第一节点121a的电压,使得第一节点121a的电压随着第二节点123a的电压变化而变化,于是,当第二节点123a的电压上升时,第一节点121a的电压亦跟着上升,当第二节点123a的电压大于第二预设电压时,第一节点121a的电压大于第一预设电压。
在一些实施例中,第一预设电压大于第二预设电压。其中,第二预设电压可以根据实际需求进行自由设置,此处不对第二预设电压作出限制。可以理解的是,当第一预设电压确定时,第二预设电压随之确定。
在本实施例中,当第二开关电路122进入导通状态时,充放电路1231及第二开关电路122形成放电回路,此时充放电路1231放电,使得第一节点121a下降。利用隔离电路1232的隔离作用,一方面,充放电路1231的放电电流无法流向第一节点121a,避免第一节点121a的电压受到干扰,另一方面,充放电路1231的放电电流无法通过第一开关电路121灌流至控制信号输入端,避免第一控制信号受到干扰。
在一些实施例中,如图5所示,充放电路1231包括第一电阻R1及第一电容C1。
第一电阻R1的一端与外部电源VCC电连接,第一电阻R1的另一端在第二节点123a分别与第一电容C1的一端、隔离电路1232及第二开关电路122电连接,第一电容C1的另一端接地。
在本实施例中,当第二开关电路122进入截止状态时,外部电源VCC通过第一电阻R1给第一电容C1充电,由于此时第二开关电路122无法控制第二节点123a的电压,使得第二节点123a得以不断上升,由于此时第一开关电路121亦进入截止状态,第一开关电路121亦无法控制第一节点121a的电压,使得第二节点123a不断上升时,第一节点121a的电压亦得以随着第二节点123a的电压的上升而上升,当第一节点121a的电压上升到大于第一预设电压时,可触发开关驱动电路124控制第一开关管Q1进入导通状态。
可以理解的是,通过调整第一电阻R1与第一电容C1的阻值,可调整第一电容C1的充电电流及充电速度,从而能够调整第一节点121a的电压由开始上升到大于第一预设电压的时长,即预设时长。
可以理解的是,由于分压电路125的作用,第一节点121a的电压不会一直上升到外部电源VCC的电压,最高只会上升到第二电阻R2与第三电阻R3对外部电源VCC的电压分压后第三电阻R3上的电压。
在一些实施例中,如图5所示,隔离电路1232包括二极管D2。
二极管D2的阳极在第一节点121a分别与第一开关电路121及开关驱动电路124电连接,二极管D2的阴极在第二节点123a分别与充放电路1231及第二开关电路122电连接。
在本实施例中,当第二节点123a的电压开始从0.2V上升时,由于此时二极管D2处于正向导通状态,二极管D2可控制第一节点121a的电压与第二节点123a的电压差值为二极管D2的导通压降,于是,第一节点121a的电压开始随着第二节点123a的电压上升而上升,当第二节点123a的电压上升到第二预设电压,即第一预设电压减去二极管D2的导通压降时,第一节点121a的电压即上升到第一预设电压。
在一些实施例中,请参阅图4,开关驱动电路124包括稳压电路1241及第三开关电路1242。
稳压电路1241在第一节点121a分别与第一开关电路121及死区时间调节电路123电连接,稳压电路1241包括第四节点1241a,稳压电路1241在第四节点1241a与第三开关电路1242电连接,第三开关电路1242在第三节点124a与第一开关管Q1电连接。
在本实施例中,稳压电路1241可根据第一节点121a的电压,控制第四节点1241a的电压,第三开关电路1242可响应第四节点1241a的电压,控制第一开关管Q1进入对应的工作状态。
举例而言,当第一节点121a的电压大于第一预设电压时,稳压电路1241控制第四节点1241a的电压为高电平信号,此时第三开关电路1242响应输入的高电平信号,控制第一开关管Q1进入导通状态;当第一节点121a的电压小于第一预设电压时,稳压电路1241控制第四节点1241a的电压为低电平信号,此时第三开关电路1242响应输入的低电平信号,控制第一开关管Q1进入截止状态。
在一些实施例中,请参阅图5,稳压电路1241包括稳压二极管ZD1。
稳压二极管ZD1的阴极在第一节点121a分别与第一开关电路121及死区时间调节电路123电连接,稳压二极管ZD1的阳极在第四节点1241a与第三开关电路1242电连接。
在本实施例中,稳压二极管ZD1可在第一节点121a的电压的作用下,进入对应的工作状态,同时控制第四节点1241a的电压为对应电平类型信号。当第一节点121a的电压大于第一预设电压,即稳压二极管ZD1的稳压值时,可触发稳压二极管ZD1进入反向击穿状态,同时控制第四节点1241a的电压为高电平信号,当第一节点121a的电压小于第一预设电压时,稳压二极管ZD1进入截止状态,同时控制第四节点1241a的电压为低电平信号。
在一些实施例中,如图5所示,第三开关电路1242包括NPN型三极管M2、PNP型三极管M3、第六电阻R6、第七电阻R7、第八电阻R8及第九电阻R9。
第六电阻R6的一端在第四节点1241a与稳压电路1241电连接,第六电阻R6的另一端分别与NPN型三极管M2的基极及第七电阻R7的一端电连接,第七电阻R7的另一端及NPN型三极管M2的发射极接地,NPN型三极管M2的集电极与第八电阻R8的一端电连接,第八电阻R8的另一端与PNP型三极管M3的基极及第九电阻的一端电连接,PNP型三极管M3的发射极及第九电阻R9的另一端与外部电源VCC电连接,PNP型三极管M3的集电极在第三节点124a与驱动芯片111电连接。
在本实施例中,NPN型三极管M2可响应第四节点1241a的电压,进入对应的工作状态,以使PNP型三极管M3进入对应的工作状态,以便PNP型三极管M3控制第三节点124a的电压为对应电平类型信号。当第四节点1241a的电压为高电平信号时,NPN型三极管M2进入导通状态,以使PNP型三极管M3亦进入导通状态,此时PNP型三极管M3控制第三节点124a的电压为高电平信号;当第四节点1241a的电压为低电平信号,NPN型三极管M2进入截止状态,以使PNP型三极管M3亦进入截止状态,此时PNP型三极管M3控制第三节点124a的电压为低电平信号。
第六电阻R6可限制流入NPN型三极管M2的基极的电流,避免NPN型三极管M2进入导通状态时由于流入大电流而损坏,第七电阻R7可提高NPN型三极管M2的抗干扰能力,避免NPN型三极管M2误导通,第八电阻R8可限制流入PNP型三极管M3的基极的电流,避免PNP型三极管M3进入导通状态时由于流入大电流而损坏,第九电阻R9可提高NPN型三极管M3的抗干扰能力,避免PNP型三极管M3误导通。
为了详细阐述本发明实施例提供的半桥驱动电路的工作原理,下面结合图5进行阐述。
当需要第一开关管Q1进入导通状态时,二极管D1的阴极被施加的第一控制信号由低电平信号变为高电平信号,二极管D1进入反向截止状态,与此同时,NPN型三极管M1的基极被施加的第二控制信号由高电平信号变为低电平信号,NPN型三极管M1进入截止状态,此时外部电源VCC通过第一电阻R1给第一电容C1充电,使得第二节点123a的电压开始不断上升,第一节点121a的电压亦开始不断上升,经过延时时长后第一节点121a的电压上升到大于第一预设电压(稳压二极管ZD1的稳压值)时,稳压二极管ZD1进入反向击穿状态,此时第四节点1241a(稳压二极管ZD1的阳极)的电压为高电平信号,于是,NPN型三极管M2进入导通状态,PNP型三极管M3亦进入导通状态,外部电源VCC的电压施加在第三节点124a而使得第三节点124a的电压为高电平信号,第一开关管Q1响应输入的高电平信号,进入导通状态。
当需要第一开关管Q1进入截止状态时,NPN型三极管M1的基极被施加的第二控制信号由低电平信号变为高电平信号,NPN型三极管M1进入饱和导通状态,此时第一节点121a的电压稳定在0.2V左右,与此同时,二极管D1的阴极被施加的第一控制信号由高电平信号变为低电平信号,二极管D1进入正向导通状态,二极管D1将第一节点121a的电压钳位在0.7V,由于0.7V小于第一预设电压,从而稳压二极管ZD1进入截止状态,此时第四节点1241a的电压为低电平信号,于是,NPN型三极管M2进入截止状态,PNP型三极管M3亦进入截止状态,外部电源VCC的电压未施加在第三节点124a而使得第三节点124a的电压为低电平信号,第一开关管Q1响应输入的低电平信号,进入截止状态。
作为本发明实施例的另一方面,本发明实施例提供一种电路板,该电路板包括如上所述半桥驱动电路。其中,该电路板可以为独立的一块电路板,亦可以为多块电路板拼接而成的电路板。
作为本发明实施例的又一方面,本发明实施例提供一种电子设备,该电子设备包括如上所述的电路板。
最后要说明的是,本发明可以通过许多不同的形式来实现,并不限于本说明书所描述的实施例,这些实施例不作为对本发明内容的额外限制,提供这些实施方式的目的是使对本发明的公开内容的理解更加透彻全面。并且在本发明的思路下,上述各技术特征继续相互组合,并存在如上所述的本发明不同方面的许多其它变化,均视为本发明说明书记载的范围;进一步地,对本领域普通技术人员来说,可以根据上述说明加以改进或变换,而所有这些改进和变换都应属于本发明所附权利要求的保护范围。
Claims (10)
1.一种半桥驱动电路,用于驱动半桥电路,所述半桥电路包括串联连接的第一开关管及第二开关管,其特征在于,所述半桥驱动电路包括:
第一开关电路,用于响应输入第一控制信号,进入导通状态或截止状态,所述第一开关电路包括第一节点,当进入导通状态时,控制所述第一节点的电压小于第一预设电压;
第二开关电路,用于响应输入的第二控制信号,进入导通状态或截止状态;
死区时间调节电路,包括第二节点,所述死区时间调节电路在所述第一节点与所述第一开关电路电连接,且还在所述第二节点与所述第二开关电路电连接,用于当所述第一开关电路及所述第二开关电路皆进入截止状态时,延时预设时长后控制所述第一节点的电压大于所述第一预设电压;
开关驱动电路,在所述第一节点分别与所述死区时间调节电路及所述第一开关电路电连接,所述开关驱动电路包括第三节点,所述开关驱动电路在所述第三节点与所述第一开关管电连接,用于当所述第一节点的电压大于所述第一预设电压时,控制所述第一开关管进入导通状态,当所述第一节点的电压小于所述第一预设电压时,控制所述第一开关管进入截止状态。
2.根据权利要求1所述的半桥驱动电路,其特征在于,所述死区时间调节电路包括:
充放电路,在所述第二节点与所述第二开关电路电连接,用于当所述第一开关电路及所述第二开关电路皆进入截止状态时充电,并在充电所述预设时长后控制所述第二节点的电压大于第二预设电压;
隔离电路,在所述第二节点分别与所述充放电路及所述第二开关电路电连接,且还在所述第一节点分别与所述第一开关电路及所述开关驱动电路电连接,用于当所述第二节点的电压大于所述第二预设电压时,控制所述第一节点的电压大于所述第一预设电压。
3.根据权利要求2所述的半桥驱动电路,其特征在于,所述充放电路包括第一电阻及第一电容;
所述第一电阻的一端用于与外部电源电连接,所述第一电阻的另一端在所述第二节点分别与所述第一电容的一端及所述第二开关电路电连接,所述第一电容的另一端接地。
4.根据权利要求2所述的半桥驱动电路,其特征在于,所述隔离电路包括二极管;
所述二极管的阳极在所述第一节点分别与所述第一开关电路及所述开关驱动电路电连接,所述二极管的阴极在所述第二节点分别与所述充放电路及所述第二开关电路电连接。
5.根据权利要求1所述的半桥驱动电路,其特征在于,所述开关驱动电路包括:
稳压电路,在所述第一节点与所述第一开关电路及所述死区时间调节电路电连接,所述稳压电路包括第四节点,用于根据所述第一节点的电压,控制所述第四节点的电压;
第三开关电路,在所述第四节点与所述稳压电路电连接,且还在所述第三节点与所述第一开关管电连接,用于当所述第四节点的电压为第一类电平信号时,控制所述第一开关管进入导通状态,当所述第四节点的电压为第二类电平信号时,控制所述第一开关管进入截止状态。
6.根据权利要求5所述的半桥驱动电路,其特征在于,所述稳压电路包括稳压二极管;
所述稳压二极管的阴极在所述第一节点分别与所述第一开关电路及所述死区时间调节电路电连接,所述稳压二极管的阳极在所述第四节点与所述第三开关电路电连接。
7.根据权利要求1至6任一项所述的半桥驱动电路,其特征在于,还包括分压电路;
所述分压电路用于与外部电源电连接,且还在所述第一节点分别与所述第一开关电路、所述死区时间调节电路及所述开关驱动电路电连接。
8.一种半桥转换器,其特征在于,包括:
半桥电路,包括串联连接的第一开关管及第二开关管;
多个如权利要求1至7任一项所述的半桥驱动电路,所述半桥驱动电路与所述第一开关管或所述第二开关管电连接。
9.一种电路板,其特征在于,包括如权利要求1至7任一项所述的半桥驱动电路。
10.一种电子设备,其特征在于,包括如权利要求9所述的电路板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211540971.6A CN118137817A (zh) | 2022-12-01 | 2022-12-01 | 一种半桥驱动电路、半桥转换器、电路板及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211540971.6A CN118137817A (zh) | 2022-12-01 | 2022-12-01 | 一种半桥驱动电路、半桥转换器、电路板及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN118137817A true CN118137817A (zh) | 2024-06-04 |
Family
ID=91239542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211540971.6A Pending CN118137817A (zh) | 2022-12-01 | 2022-12-01 | 一种半桥驱动电路、半桥转换器、电路板及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN118137817A (zh) |
-
2022
- 2022-12-01 CN CN202211540971.6A patent/CN118137817A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7236041B2 (en) | Isolated gate driver circuit for power switching devices | |
JP3141613B2 (ja) | 電圧駆動形素子の駆動方法及びその回路 | |
US8040162B2 (en) | Switch matrix drive circuit for a power element | |
EP2015453B1 (en) | Drive circuit for voltage driven switching element | |
US6285235B1 (en) | Gate control circuit for voltage drive switching element | |
EP0369448A2 (en) | Drive circuit for use with voltage-driven semiconductor device | |
US20060044025A1 (en) | Power transistor control device | |
US10305412B2 (en) | Semiconductor device | |
JPH0946201A (ja) | 絶縁ゲート型半導体装置の駆動方法及び装置 | |
US20140002141A1 (en) | System and Method for a Driver Circuit | |
US5631810A (en) | Control of switching devices in synchronized-rectification system | |
JP2777307B2 (ja) | 短絡保護回路 | |
JP4161737B2 (ja) | 半導体装置の駆動方法および装置 | |
CN114337200B (zh) | 隔离驱动电路、直流变换电路及直流变换装置 | |
JPH0947015A (ja) | 自己消弧形半導体素子の駆動回路 | |
CN110768649B (zh) | 功率半导体开关的门极电路及门极驱动电路 | |
CN116191842B (zh) | 一种高压集成电路 | |
CN107947774B (zh) | 用于IGBT栅极驱动芯片的LDMOS电平移位dv/dt噪声抑制电路 | |
JP2008193717A (ja) | 半導体装置の駆動方法および装置 | |
CN219329698U (zh) | 一种半桥驱动电路、半桥变换器、电路板及电子设备 | |
JP2019110431A (ja) | 半導体装置およびパワーモジュール | |
US4904889A (en) | Circuit for driving electronic devices with a low supply voltage | |
JP2007028278A (ja) | 駆動回路 | |
US9490794B1 (en) | Dynamic shutdown protection circuit | |
JPH11205112A (ja) | 高耐圧パワー集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |