CN118136679B - 基于异质结二维电子气的双栅ldmos器件及制造方法 - Google Patents
基于异质结二维电子气的双栅ldmos器件及制造方法 Download PDFInfo
- Publication number
- CN118136679B CN118136679B CN202410553698.3A CN202410553698A CN118136679B CN 118136679 B CN118136679 B CN 118136679B CN 202410553698 A CN202410553698 A CN 202410553698A CN 118136679 B CN118136679 B CN 118136679B
- Authority
- CN
- China
- Prior art keywords
- region
- gate
- thin layer
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005533 two-dimensional electron gas Effects 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 210000000746 body region Anatomy 0.000 claims abstract description 68
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 16
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 12
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 7
- 238000000927 vapour-phase epitaxy Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000004075 alteration Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- -1 but not limited to Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及半导体技术领域，提供一种基于异质结二维电子气的双栅LDMOS器件及制造方法。所述器件包括：衬底、漂移区、体区、源区及漏区，还包括：超晶格薄层、栅氧化层、正栅极及背栅极。超晶格薄层形成于衬底的上表面，漂移区和体区形成于超晶格薄层的表面，源区与体区相接并延伸至衬底与超晶格薄层的一端相接，漏区与漂移区相接并延伸至衬底与超晶格薄层的另一端相接。源区、体区、栅氧化层、正栅极及漏区组成MOSFET结构，使体区表面和漂移区表面形成第一导电沟道；体区与超晶格薄层、衬底及背栅极组成HEMT结构，超晶格薄层的异质结界面形成二维电子气作为第二导电沟道。本发明通过双导电沟道，降低器件的比导通电阻。
Description
技术领域
本发明涉及半导体技术领域，具体地涉及一种基于异质结二维电子气的双栅LDMOS器件及制造方法。
背景技术
LDMOS（Lateral Double-diffusion Metal Oxide Semiconductor，横向双扩散金属氧化物半导体）是一种典型的功率MOS器件，具有输入阻抗高，驱动简单，开关速度快等特点。由于LDMOS的源、漏、栅三电极共平面的结构特点，该器件结构在集成电路中被广泛应用。对于LDMOS器件而言，对器件施加的电压主要降落在漂移区。为了提高器件的击穿电压（Breakdown Voltage, BV），需要增加漂移区的长度和降低漂移区的掺杂浓度，但是该方式会导致器件的比导通电阻（Specific On-resistance，Ron,sp）显著增加。LDMOS的比导通电阻与击穿电压的2.5次方成正比，如何解决LDMOS低导通电阻和高耐压之间的矛盾，是目前LDMOS相关研究的热点。
当前改善器件导通电阻和耐压性能的典型技术有：场板（Field Plate，FP）技术、RESURF（Reduce Surface Field）结构和超结（Super Junction，SJ）结构。其中RESURF结构和超结结构的基本原理，都是通过辅助耗尽N型漂移层，从而提高漂移区的掺杂浓度，降低器件的比导通电阻。为了进一步改善器件的导通特性，RESURF结构由最初的S-RESURF（Single RESURF）逐渐发展演变出D-RESURF（Double RESURF）结构和T-RESURF（TripleRESURF）结构。超结结构本质上也是一种三维的RESURF结构。这些结构的主要特点有：1）漂移区中每一层材料的掺杂浓度设计需严格遵守电荷平衡原则。2）器件结构的设计较为复杂，工艺实现的难度高，适用于制作分立器件，不利于制作片上集成器件。因此，需要研究一种结构简单、工艺复杂度较低的LDMOS器件结构，以解决低导通电阻和高耐压之间的矛盾问题。
发明内容
本发明提供一种基于异质结二维电子气的双栅LDMOS器件及制造方法，有效地降低器件的比导通电阻。
本发明一方面提供一种基于异质结二维电子气的双栅LDMOS器件，包括：衬底、漂移区、体区、源区及漏区，还包括：超晶格薄层、栅氧化层、正栅极及背栅极；
所述超晶格薄层形成于所述衬底的上表面，所述漂移区和体区形成于所述超晶格薄层的表面，所述正栅极形成于体区的上方，所述背栅极形成于所述衬底的下表面；
所述源区与体区相接并延伸至衬底，与超晶格薄层的一端相接；所述漏区与漂移区相接并延伸至衬底，与超晶格薄层的另一端相接；
所述源区、体区、栅氧化层、正栅极及漏区组成MOSFET结构，使得体区表面和漂移区表面形成第一导电沟道；
所述体区与超晶格薄层、衬底及背栅极组成HEMT结构，所述超晶格薄层的异质结界面形成二维电子气作为第二导电沟道。
本发明实施例中，所述超晶格薄层为锗硅/硅/锗硅组成的三层结构，中间层的硅与上下层的锗硅形成异质结；或者，所述超晶格薄层为砷化铝镓/砷化镓/砷化铝镓组成的三层结构，中间层的砷化镓与上下层的砷化铝镓形成异质结。
本发明实施例中，所述超晶格薄层中作为量子阱的硅或砷化镓的厚度为1 nm至10nm。
本发明实施例中，所述栅氧化层形成于所述漂移区和体区的表面，所述正栅极形成于所述栅氧化层的表面。
本发明实施例中，所述背栅极的偏置电压是可调节的，通过调节背栅极的偏置电压改变所述第二导电沟道的耗尽层宽度。
本发明实施例中，所述背栅极的材料为铝、铜、银、金或多晶硅。
本发明另一方面提供一种基于异质结二维电子气的双栅LDMOS器件的制造方法，包括：
在衬底的上表面形成凹槽，在凹槽内形成超晶格薄层；
在衬底和超晶格薄层的表面形成外延层；
在外延层内形成漂移区、体区、源区及漏区，源区与体区相接并延伸至衬底与超晶格薄层的一端相接，漏区与漂移区相接并延伸至衬底与超晶格薄层的另一端相接；
在漂移区和体区的表面形成栅氧化层，在栅氧化层的表面形成正栅极，源区、体区、栅氧化层、正栅极及漏区组成MOSFET结构；
在衬底的下表面形成背栅极，体区与超晶格薄层、衬底及背栅极组成HEMT结构。
本发明实施例中，在衬底的上表面形成凹槽，在凹槽内形成超晶格薄层，包括：
对衬底的上表面进行部分刻蚀，形成凹槽；
在凹槽内依次外延生长锗硅薄膜、硅薄膜、锗硅薄膜，形成锗硅/硅/锗硅组成的超晶格薄层；
或者，在凹槽内依次外延生长砷化铝镓薄膜、砷化镓薄膜、砷化铝镓薄膜，形成砷化铝镓/砷化镓/砷化铝镓组成的超晶格薄层。
本发明实施例中，在衬底和超晶格薄层的表面形成外延层，包括：
采用气相外延、金属有机化学气相淀积或分子束外延的方式，在衬底和超晶格薄层的表面形成外延层；
或者，采用晶圆键合的方式在衬底和超晶格薄层的表面键合硅片作为外延层。
本发明实施例中，在外延层内形成漂移区、体区、源区及漏区，包括：
在外延层的特定区域进行第一类型离子注入形成体区；
在外延层的特定区域进行第二类型离子注入形成源区和漏区，外延层中体区与漏区之间的区域作为漂移区。
本发明的LDMOS器件包含MOSFET和HEMT两种结构，通过MOSFET结构形成一条导电沟道，通过HEMT结构形成一条迁移率极高的二维电子气的导电沟道，通过双导电沟道的方式，提高器件的导通电流水平，有效地降低器件的比导通电阻。
本发明技术方案的其它特征和优点将在下文的具体实施方式部分予以详细说明。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是本发明实施例提供的基于异质结二维电子气的双栅LDMOS器件的结构示意图；
图2是本发明实施例提供的锗硅/硅/锗硅的超晶格形成2DEG（二维电子气）的原理示意图；
图3是本发明实施例提供的锗硅/硅/锗硅的超晶格构成的HEMT中，应变硅沟道厚度与沟道电子迁移率的关系图；
图4a至图4g是本发明实施例提供的基于异质结二维电子气的双栅LDMOS器件的制造方法中各个步骤形成的结构示意图。
附图标记说明
10-P型衬底，11-超晶格薄层，12-N型漂移区，13-栅氧化层，
14-正栅极，15-N型源区，16-P型体区，17-N型漏区，18-源极，
19-漏极，20-背栅极。
具体实施方式
为了使本发明实施例中的技术方案及优点更加清楚明白，以下结合附图对本发明的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本发明的一部分实施例，而不是所有实施例的穷举。需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，“相连”、“相接”、“连接”等术语应做广义理解，例如，可以是机械连接，也可以是电连接或可以互相通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
本发明实施方式提供一种基于异质结二维电子气的双栅LDMOS器件，包括：衬底、漂移区、体区、源区及漏区，还包括：超晶格薄层、栅氧化层、正栅极及背栅极。超晶格薄层形成于衬底的上表面，漂移区和体区形成于超晶格薄层的表面，正栅极形成于体区的上方，背栅极形成于衬底的下表面，源区与体区相接并延伸至衬底与超晶格薄层的一端相接，漏区与漂移区相接并延伸至衬底与超晶格薄层的另一端相接。源区、体区、栅氧化层、正栅极及漏区组成MOSFET结构，使得体区表面和漂移区表面形成第一导电沟道；体区与超晶格薄层、衬底及背栅极组成HEMT结构，超晶格薄层的异质结界面形成二维电子气作为第二导电沟道。其中，背栅极的偏置电压是可调节的，通过调节背栅极的偏置电压可以改变第二导电沟道的耗尽层宽度，从而控制第二导电沟道的开启与关闭。
本发明的LDMOS器件包含MOSFET（Metal Oxide Semiconductor Field-EffectTransistor，金属氧化物半导体场效应管）和HEMT（High Electron MobilityTransistors，高电子迁移率晶体管）两种结构，通过MOSFET结构形成一条导电沟道，通过HEMT结构形成一条迁移率极高的2DEG（Two-Dimensional Electron Gas，二维电子气）导电沟道，通过双导电沟道的方式，提高器件的导通电流水平，有效地降低器件的比导通电阻。以下通过具体实施例详细阐述本发明技术方案。
图1是本发明实施例提供的基于异质结二维电子气的双栅LDMOS器件的结构示意图。如图1所示，本实施例的LDMOS器件包括：P型衬底10、超晶格薄层11、N型漂移区12、栅氧化层13、正栅极14、N型源区15、P型体区16、N型漏区17、源极18、漏极19和背栅极20。超晶格薄层11形成于P型衬底10的上表面，N型漂移区12和P型体区16形成于超晶格薄层11的表面，正栅极14位于P型体区16的上方，背栅极20形成于P型衬底10的下表面，N型源区15与P型体区16相接并延伸至P型衬底10与超晶格薄层11的一端相接，N型漏区17与N型漂移区12相接并延伸至P型衬底10与超晶格薄层11的另一端相接。N型源区15、P型体区16、栅氧化层13、正栅极14及N型漏区17组成MOSFET结构，使得P型体区16表面和N型漂移区12表面形成导电沟道1。P型体区16与超晶格薄层11、P型衬底10及背栅极20组成HEMT结构，超晶格薄层11的异质结界面形成二维电子气2DEG作为导电沟道2。
本实施例中，栅氧化层13形成于N型漂移区12和P型体区16的表面，正栅极14形成于栅氧化层13的表面，正栅极14位于P型体区16的正上方。栅氧化层13由二氧化硅构成，正栅极14由多晶硅构成。
背栅极20的偏置电压可调节，通过调节背栅极20的偏置电压可以改变导电沟道2的耗尽层宽度。背栅极20的材料为铝、铜、银、金或多晶硅。
P型衬底10为轻掺杂P型半导体衬底，掺杂浓度小于1×1015cm-3，材料包含但不限于硅、锗、III-V化合物。N型漂移区12为N型轻掺杂区域，掺杂浓度小于1×1016cm-3。N型源区15与N型漏区17为N型重掺杂区域，掺杂浓度大于1×1018cm-3；P型体区16为P型轻掺杂区域，掺杂浓度小于1×1016cm-3。N型源区15和源极18形成欧姆接触，N型漏区17与漏极19形成欧姆接触。源极18、漏极19和背栅极20由金属铝构成。
在一具体实施例中，超晶格薄层11为锗硅/硅/锗硅组成的三层结构，中间层的硅与上、下层的锗硅形成异质结。在另一具体实施例中，超晶格薄层11为砷化铝镓/砷化镓/砷化铝镓组成的三层结构，中间层的砷化镓与上、下层的砷化铝镓形成异质结。
如图1所示，LDMOS的导电沟道1集中在与栅氧化层13与P型体区16的上表面处。对正栅极14施加正向偏压，通过MOS结构使P型体区表面产生大量感应负电荷积累，形成N型导电沟道1。HEMT导电沟道2是由P型体区16、超晶格薄层11、P型衬底10以及背栅极20所构成的HEMT结构引入。在HEMT结构中，导电沟道2以2DEG的形式存在于超晶格薄层11的中部的量子阱处。通过改变背栅极20的偏置电压，可以调控导电沟道2中耗尽层的宽度，从而改变导电沟道2的电阻率。该结构中，N型源区与N型漏区的厚度不小于超晶格薄层与P型体区的厚度之和，从而N型源区和N型漏区与导电沟道2充分接触，电子可以正常注入导电沟道2。相比于传统LDMOS结构，本发明提出的双栅2DEG LDMOS器件通过增加一条迁移率极高的2DEG导电沟道，提高器件的导通电流水平，有效地降低了器件的比导通电阻。
图2是锗硅/硅/锗硅的超晶格形成2DEG（二维电子气）的原理示意图。如图2所示，由于硅和锗硅的禁带宽度存在差异，在超晶格的能带结构中会自然形成导带量子阱结构，在导带量子阱中出现分立的电子能级。电子在导带量子阱中的某个运动维度被限制，只能在另外两个维度运动，故称为二维电子气（2DEG）。在导带量子阱中，电子的浓度很高。由于超晶格薄层未掺杂，电子受到的电离杂质散射很少，故迁移率很高。HEMT结构利用2DEG作为导电沟道，因此理论上拥有极小的沟道电阻。
图3是锗硅/硅/锗硅的超晶格构成的HEMT中，应变硅沟道厚度与沟道电子迁移率的关系图。如3图所示，当应变硅的宽度增加时，锗硅和硅界面的位错缺陷数量和界面粗糙度增加，对电子的散射效果加强。当HEMT结构中应变硅的宽度小于10nm时，电子迁移率接近达到峰值。故本设计中超晶格薄层中量子阱的最佳厚度范围为1nm至10nm，即超晶格薄层中作为量子阱的硅或砷化镓的厚度为1nm至10nm时，电子迁移率更好，导电沟道2的导通电流水平最佳。
本发明实施方式还提供上述的基于异质结二维电子气的双栅LDMOS器件的制造方法，该方法包括以下步骤：
在衬底的上表面形成凹槽，在凹槽内形成超晶格薄层；
在衬底和超晶格薄层的表面形成外延层；
在外延层内形成漂移区、体区、源区及漏区，源区与体区相接并延伸至衬底与超晶格薄层的一端相接，漏区与漂移区相接并延伸至衬底与超晶格薄层的另一端相接；
在漂移区和体区的表面形成栅氧化层，在栅氧化层的表面形成正栅极，源区、体区、栅氧化层、正栅极及漏区组成MOSFET结构；
在衬底的下表面形成背栅极，体区与超晶格薄层、衬底及背栅极组成HEMT结构。
上述步骤中，在衬底的上表面形成凹槽，在凹槽内形成超晶格薄层，具体包括：对衬底的上表面进行部分刻蚀，形成凹槽；在凹槽内依次外延生长锗硅薄膜、硅薄膜、锗硅薄膜，形成锗硅/硅/锗硅组成的超晶格薄层。另一种方式中，在凹槽内依次外延生长砷化铝镓薄膜、砷化镓薄膜、砷化铝镓薄膜，形成砷化铝镓/砷化镓/砷化铝镓组成的超晶格薄层。
上述步骤中，在衬底和超晶格薄层的表面形成外延层，具体包括：采用气相外延、金属有机化学气相淀积或分子束外延的方式，在衬底和超晶格薄层的表面形成外延层；或者，采用晶圆键合的方式在衬底和超晶格薄层的表面键合硅片作为外延层。
上述步骤中，在外延层内形成漂移区、体区、源区及漏区，具体包括：在外延层的特定区域进行第一类型离子注入形成体区，在外延层的特定区域进行第二类型离子注入形成源区和漏区，将外延层中体区与漏区之间的区域作为漂移区。
在一具体示例中，采用P型硅衬底，LDMOS器件的制造流程如下：
（1）如图4a所示，对P型衬底10进行部分刻蚀形成凹槽，刻蚀方法为湿法刻蚀或等离子刻蚀；
（2）如图4b所示，在P型衬底10的凹槽内周期外延生成超晶格薄层11，外延方法为气相外延（VPE）、金属有机化学气相淀积（MOCVD）或分子束外延（MBE）；
（3）如图4c所示，在P型衬底10和超晶格薄层11上外延或者晶圆键合形成N型漂移区12，外延方法包括但不限于：气相外延（VPE）、金属有机化学气相淀积（MOCVD）或分子束外延（MBE）；
（4）如图4d所示，在N型漂移区12上沉积栅氧化层13，沉积方式为：热氧化、原子层沉积或溅射。在栅氧化层13上沉积多晶硅栅层14，沉积方式为低压力化学气相沉积（LPCVD）。将N型漂移区12表面掺杂形成N型源区15、P型体区16和N型漏区17，掺杂方式为离子注入；
（5）如图4e中所示，将N型源区15和N型漏区17表面的栅氧化层刻蚀，将N型源区15、N型漏区17和N型漂移区12表面的多晶硅栅层14刻蚀，形成正栅极，刻蚀方式为湿法刻蚀或反应等离子刻蚀；
（6）如图4f所示，在N型源区15上方生长源极18，在N型漏区17上方生长漏极19，生长方式为：原子层沉积、蒸镀或溅射；
（7）如图4g所示，在P型衬底10的下表面生长背栅极20，生长方式为：原子层沉积、蒸镀或溅射。
本发明提供的基于异质结二维电子气的双栅LDMOS器件，在结构上比较简单，可显著降低器件的比导通电阻。该器件的制造工艺复杂度较低且可与CMOS工艺集成。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种基于异质结二维电子气的双栅LDMOS器件，包括：衬底、漂移区、体区、源区及漏区，其特征在于，还包括：超晶格薄层、栅氧化层、正栅极及背栅极；
所述超晶格薄层形成于所述衬底的上表面，所述漂移区和体区形成于所述超晶格薄层的表面，所述正栅极形成于体区的上方，所述背栅极形成于所述衬底的下表面；
所述源区与体区相接并延伸至衬底，与超晶格薄层的一端相接；
所述漏区与漂移区相接并延伸至衬底，与超晶格薄层的另一端相接；
所述源区、体区、栅氧化层、正栅极及漏区组成MOSFET结构，使得体区表面和漂移区表面形成第一导电沟道；
所述体区与超晶格薄层、衬底及背栅极组成HEMT结构，所述超晶格薄层的异质结界面形成二维电子气作为第二导电沟道。
2.根据权利要求1所述的基于异质结二维电子气的双栅LDMOS器件，其特征在于，所述超晶格薄层为锗硅/硅/锗硅组成的三层结构，中间层的硅与上、下层的锗硅形成异质结；或者，所述超晶格薄层为砷化铝镓/砷化镓/砷化铝镓组成的三层结构，中间层的砷化镓与上、下层的砷化铝镓形成异质结。
3.根据权利要求2所述的基于异质结二维电子气的双栅LDMOS器件，其特征在于，所述超晶格薄层中作为量子阱的硅或砷化镓的厚度为1nm至10 nm。
4.根据权利要求1所述的基于异质结二维电子气的双栅LDMOS器件，其特征在于，所述栅氧化层形成于所述漂移区和体区的表面，所述正栅极形成于所述栅氧化层的表面。
5.根据权利要求1所述的基于异质结二维电子气的双栅LDMOS器件，其特征在于，所述背栅极的偏置电压是可调节的，通过调节背栅极的偏置电压改变所述第二导电沟道的耗尽层宽度。
6.根据权利要求1所述的基于异质结二维电子气的双栅LDMOS器件，其特征在于，所述背栅极的材料为铝、铜、银、金或多晶硅。
7.一种基于异质结二维电子气的双栅LDMOS器件的制造方法，其特征在于，包括：
在衬底的上表面形成凹槽，在凹槽内形成超晶格薄层；
在衬底和超晶格薄层的表面形成外延层；
在外延层内形成漂移区、体区、源区及漏区，源区与体区相接并延伸至衬底，与超晶格薄层的一端相接；漏区与漂移区相接并延伸至衬底，与超晶格薄层的另一端相接；
在漂移区和体区的表面形成栅氧化层，在栅氧化层的表面形成正栅极，源区、体区、栅氧化层、正栅极及漏区组成MOSFET结构；
在衬底的下表面形成背栅极，体区与超晶格薄层、衬底及背栅极组成HEMT结构。
8.根据权利要求7所述的基于异质结二维电子气的双栅LDMOS器件的制造方法，其特征在于，所述在衬底的上表面形成凹槽，在凹槽内形成超晶格薄层，包括：
对衬底的上表面进行部分刻蚀，形成凹槽；
在凹槽内依次外延生长锗硅薄膜、硅薄膜、锗硅薄膜，形成锗硅/硅/锗硅组成的超晶格薄层；
或者，在凹槽内依次外延生长砷化铝镓薄膜、砷化镓薄膜、砷化铝镓薄膜，形成砷化铝镓/砷化镓/砷化铝镓组成的超晶格薄层。
9.根据权利要求7所述的基于异质结二维电子气的双栅LDMOS器件的制造方法，其特征在于，所述在衬底和超晶格薄层的表面形成外延层，包括：
采用气相外延、金属有机化学气相淀积或分子束外延的方式，在衬底和超晶格薄层的表面形成外延层；
或者，采用晶圆键合的方式在衬底和超晶格薄层的表面键合硅片作为外延层。
10.根据权利要求7所述的基于异质结二维电子气的双栅LDMOS器件的制造方法，其特征在于，所述在外延层内形成漂移区、体区、源区及漏区，包括：
在外延层的特定区域进行第一类型离子注入形成体区；
在外延层的特定区域进行第二类型离子注入形成源区和漏区，外延层中体区与漏区之间的区域作为漂移区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410553698.3A CN118136679B (zh) | 2024-05-07 | 2024-05-07 | 基于异质结二维电子气的双栅ldmos器件及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410553698.3A CN118136679B (zh) | 2024-05-07 | 2024-05-07 | 基于异质结二维电子气的双栅ldmos器件及制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN118136679A CN118136679A (zh) | 2024-06-04 |
| CN118136679B true CN118136679B (zh) | 2024-07-09 |
Family
ID=91244433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410553698.3A Active CN118136679B (zh) | 2024-05-07 | 2024-05-07 | 基于异质结二维电子气的双栅ldmos器件及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118136679B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104979404A (zh) * | 2015-05-22 | 2015-10-14 | 西安电子科技大学 | 一种具有阶梯场氧的横向双扩散金属氧化物半导体场效应管 |
| CN112420846A (zh) * | 2020-12-04 | 2021-02-26 | 重庆邮电大学 | 一种具有表面和体内双沟道的横向超结薄层soi-ldmos器件 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009111217A (ja) * | 2007-10-31 | 2009-05-21 | Toshiba Corp | 半導体装置 |
| CN104241384B (zh) * | 2014-09-23 | 2018-02-23 | 矽力杰半导体技术(杭州)有限公司 | 横向双扩散金属氧化物半导体晶体管的制造方法 |
| US12009788B2 (en) * | 2019-03-28 | 2024-06-11 | Macom Technology Solutions Holdings, Inc. | In-transistor load modulation |
| CN115692411A (zh) * | 2022-10-14 | 2023-02-03 | 中国科学院上海微系统与信息技术研究所 | 一种堆叠式增强型GaN HEMT器件及其制备方法 |
-
2024
- 2024-05-07 CN CN202410553698.3A patent/CN118136679B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104979404A (zh) * | 2015-05-22 | 2015-10-14 | 西安电子科技大学 | 一种具有阶梯场氧的横向双扩散金属氧化物半导体场效应管 |
| CN112420846A (zh) * | 2020-12-04 | 2021-02-26 | 重庆邮电大学 | 一种具有表面和体内双沟道的横向超结薄层soi-ldmos器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN118136679A (zh) | 2024-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7211839B2 (en) | Group III nitride semiconductor device | |
| US8669591B2 (en) | E-mode HFET device | |
| US9214538B2 (en) | High performance multigate transistor | |
| US7723751B2 (en) | Semiconductor device and fabrication method of the same | |
| EP0334006A1 (en) | Stacked channel heterojunction fet | |
| CN111370470B (zh) | 氮化镓mis栅控混合沟道功率场效应晶体管及其制造方法 | |
| KR100762545B1 (ko) | Ｌｍｏｓｆｅｔ 및 그 제조 방법 | |
| US11139394B2 (en) | Silicon carbide field-effect transistors | |
| US20120228674A1 (en) | Semiconductor device, field-effect transistor, and electronic device | |
| CN115084232B (zh) | 异质结横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| CN111341850A (zh) | 一种GaN纵向逆导结场效应管 | |
| JP2001060684A (ja) | 半導体装置 | |
| EP1083606B1 (en) | Field-effect semiconductor device | |
| KR102531554B1 (ko) | 실리콘카바이드 트랜지스터 및 이의 제조방법 | |
| CN111477681A (zh) | 双通道均匀电场调制横向双扩散金属氧化物元素半导体场效应管及制作方法 | |
| CN118136679B (zh) | 基于异质结二维电子气的双栅ldmos器件及制造方法 | |
| KR20010102278A (ko) | 게이트 항복을 방지한 실리콘 탄화물 횡형 금속 산화물반도체 전계 효과 트랜지스터 | |
| US20230065808A1 (en) | Vertical field-effect transistor, method for producing a vertical field-effect transistor and component having vertical field-effect transistors | |
| JP7170940B2 (ja) | 半導体装置 | |
| CN113707708A (zh) | 结型积累层增强型AlGaN/GaN高电子迁移率晶体管及其制作方法 | |
| CN112909091A (zh) | 横向双扩散晶体管及其制造方法 | |
| CN118136678B (zh) | 双栅双沟道ldmos器件及制造方法 | |
| CN111477680A (zh) | 双通道均匀电场调制横向双扩散金属氧化物宽带隙半导体场效应管及制作方法 | |
| JPH04225533A (ja) | 電界効果トランジスタ | |
| US11894454B2 (en) | Silicon carbide field-effect transistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |