CN118136629A - 一种氧化物阵列基板及其制备方法 - Google Patents

Abstract

本发明提供一种氧化物阵列基板及其制备方法，所述阵列基板包括玻璃基板、底栅、第一栅极绝缘层、半导体层、第二栅极绝缘层、顶栅和驱动电路走线、第一中间绝缘层、第一透明导电层、第三金属层、第二中间绝缘层及第二透明导电层；半导体层的第一半导体单元两端设有导体区，第二半导体单元与底栅相对应；顶栅位于第一半导体单元上方；第三金属层的第一源极、漏极与导体区相连，第二源极、漏极与第二半导体单元相连，金属单元一与驱动电路走线相连；顶栅对应膜层结构为驱动电路区TFT，底栅对应膜层结构为显示区TFT，驱动电路走线对应膜层结构为金属线区。本发明可改善现有结构中寄生电容较大的问题，具有成本低结构简单、薄膜利用率高的优势。

Description

一种氧化物阵列基板及其制备方法

【技术领域】

本发明涉及液晶显示器技术领域，具体涉及一种氧化物阵列基板及其制备方法。

【背景技术】

在液晶显示领域中，FFS(Fringe Field Switching)技术是一种通过TFT基板上的顶层条状像素电极和底层面状COM电极(Bottom COM)或者顶层COM像素电极和底层面状像素电极(Bop COM)之间产生的边缘电场，使电极之间及电极正上方的液晶分子都能在平行于玻璃基板的平面上发生转动的液晶显示技术。采用FFS像素结构下的液晶面板具有高透过率、高可视角、高对比度、高色域等特点，是目前高端液晶显示面板的主要像素结构类型。

利用金属氧化物半导体材料制备的薄膜晶体管(Mox-TFT)因其具有漏电流小、场效应迁移率高、区域均匀性好等优点，成为显示面板中阵列基板的重要发展技术之一。现有利用金属氧化物半导体材料制备的阵列基板一般采用底栅结构TFT，如蚀刻阻挡型(ESL)、背沟道型(BCE)等，或者采用顶栅结构TFT，如自对准型顶栅(Self-Top Gate)等，不同类型的TFT应用于阵列基板中具备各自的结构优势。背沟道型底栅结构TFT具有结构简单，工艺流程短，低成本高良率等优势，但由于底栅结构中栅极与源漏极交叠面积较大且栅极与源漏极中间仅有栅极绝缘层隔开，间隔距离小造成上下金属线路间寄生电容较大，功耗提升，不利于高分辨率高刷新率显示面板开发。自对准型顶栅TFT结构中，栅极与源漏极基本不存在交叠面积，上下金属中设置有厚度更大的中间绝缘层，整体结构寄生电容更小，但自对准型顶栅TFT结构相对复杂，制备工艺较为繁琐，在液晶显示面板中还需要额外遮光层以减少背光源对半导体材料光漏电影响，该金属层仅作为遮光作用，工艺耗时高但膜层利用率低，不利于成本缩减。

【发明内容】

本发明要解决的技术问题之一，在于提供一种氧化物阵列基板，其可以改善现有结构中寄生电容较大和遮光层功能单一的问题，且还具有成本低结构简单、薄膜利用率高的优势。

本发明是这样实现上述技术问题之一的：

一种氧化物阵列基板，所述氧化物阵列基板包括：玻璃基板，

第一金属层，设置在所述玻璃基板上，所述第一金属层包括底栅；

第一栅极绝缘层，设置在所述第一金属层上；

半导体层，设置在所述第一栅极绝缘层上，所述半导体层包括第一半导体单元和第二半导体单元，所述第一半导体单元的两端分别导体化后形成导体区，所述第二半导体单元的位置与所述底栅的位置相对应；

第二栅极绝缘层，设置在所述半导体层上；

第二金属层，设置在所述第二栅极绝缘层上，所述第二金属层包括顶栅和驱动电路走线，所述顶栅位于所述第一半导体单元上方；

第一中间绝缘层，设置在所述第二金属层上，所述第一中间绝缘层开设有第一通孔、第二通孔以及第三通孔，所述第一通孔有二个，二所述第一通孔分别位于所述顶栅的两侧，且向下贯穿所述第二栅极绝缘层，并分别露出所述第一半导体单元两端的所述导体区上表面；所述第二通孔有二个，二所述第二通孔分别位于所述第二半导体单元的上方，且向下贯穿所述第二栅极绝缘层，并露出所述第二半导体单元的上表面；所述第三通孔位于所述驱动电路走线上方，露出所述驱动电路走线的上表面；

第一透明导电层，设置在所述第一中间绝缘层上；

第三金属层，设置在所述第一中间绝缘层上，所述第三金属层包括第一源极、第一漏极、第二源极、第二漏极以及金属单元一，所述第一源极和第一漏极分别通过对应的第一通孔与对应的所述导体区相连接；所述第二源极和第二漏极分别通过对应的第二通孔与所述第二半导体单元两端相连，所述第二漏极的一端还与所述第一透明导电层的一端相搭接；所述金属单元一通过第三通孔与所述驱动电路走线相连；

第二中间绝缘层，设置在所述第一透明导电层和第三金属层上，所述第二中间绝缘层开设有第四通孔，所述第四通孔位于所述金属单元一的上方，且露出所述金属单元一的上表面；

第二透明导电层，设置在所述第二中间绝缘层上，且通过所述第四通孔与所述金属单元一相连；

所述顶栅对应的膜层结构为驱动电路区TFT，所述底栅对应的膜层结构为显示区TFT，所述驱动电路走线对应的膜层结构为金属线区。

进一步地，所述第一半导体单元两端的非沟道区域进行离子掺杂处理，使得该区域导体化，形成导体区。

本发明要解决的技术问题之二，在于提供一种氧化物阵列基板的制备方法，其制备的氧化物阵列基板可以改善现有结构中寄生电容较大和遮光层功能单一的问题，且还具有成本低结构简单、薄膜利用率高的优势。

本发明是这样实现上述技术问题之二的：

一种氧化物阵列基板的制备方法，所述方法步骤如下：

步骤1、在玻璃基板上成膜第一金属层，制备出底栅和相关驱动信号线；

步骤2、在第一金属层之上成膜第一栅极绝缘层；在显示区的所述第一栅极绝缘层作为底栅TFT栅极绝缘层，在驱动电路区第一栅极绝缘层作为有源层即第一半导体单元下方buffer层；

步骤3、在第一栅极绝缘层之上成膜半导体层，并制备出第一半导体单元和第二半导体单元，然后对第一半导体单元左右两端进行导体化处理，形成导体区；

步骤4、在半导体层上成膜第二栅极绝缘层，作为顶栅TFT栅极绝缘层；

步骤5、在第二栅极绝缘层上成膜第二金属层，并制备出顶栅和驱动电路走线，或其他信号走线；

步骤6、在第二金属层上成膜第一中间绝缘层；

步骤7、在第一中间绝缘层上成膜第一透明导电层，并制备像素电极；然后再所述第一中间绝缘层上制备出第一通孔、第二通孔以及第三通孔，并分别露出所述第一半导体单元两端的所述导体区上表面、所述第二半导体单元的上表面，以及所述驱动电路走线的上表面；

步骤8、在第一中间绝缘层之上成膜第三金属层，并制备出第一源极、第一漏极、第二源极、第二漏极以及金属单元一；其中第一源极和第一漏极分别通过对应的第一通孔与对应的导体区相连接；所述第二源极和第二漏极分别通过对应的第二通孔与所述第二半导体单元两端相连；所述第二漏极的一端还与第一透明导电层相邻端搭接；所述金属单元一通过第三通孔与所述驱动电路走线相连；

步骤9、在第三金属层上成膜第二中间绝缘层，并制备出第四通孔，露出所述金属单元一的上表面；

步骤10、在第二中间绝缘层上成膜第二透明导电层，制备公共电极，所述公共电极通过第四通孔与所述金属单元一相连。

进一步地，所述第一金属层、第二金属层以及第三金属层选用铝、钼、钛、镍、铜、银、钨中的一种，形成单层结构，或两种以上的上述材质组成的多层结构，或两种以上的上述材质组成合金。

进一步地，所述第一栅极绝缘层、第二栅极绝缘层、第一中间绝缘层、第二中间绝缘层为单层或多层结构，材质选用无机氧化物或者绝缘性质的化合物。

进一步地，所述第一透明导电层、第二透明导电层的材质为ITO。

本发明具有如下优点：

本发明提出了一种新的金属氧化物TFT阵列基板结构，其在阵列基板中所在驱动电路区与显示区对应位置分别设有顶栅结构与底栅结构TFT器件，因此，该阵列基板结构既保有顶栅结构中低寄生电容驱动优势，克服了现有结构中增设遮光层功能单一的劣势；并且第二透明导电层进一步远离下层金属，可进一步减小公共电极与下层金属层之间的寄生电容效应；同时本发明还具备低制造成本的效益优势，适用于高分辨率高刷新率显示面板的低成本开发。

另外，本发明对顶栅TFT位置处的半导体层的两端进行导体化处理，可减少源漏极接触区接触电阻。

【附图说明】

下面参照附图结合实施例对本发明作进一步的说明。

图1为本发明一种氧化物阵列基板的结构示意图。

图2为本发明一种氧化物阵列基板的制备方法的步骤1-5的流程图。

图3为本发明一种氧化物阵列基板的制备方法的步骤6-10的流程图。

附图标记说明：

玻璃基板1；

第一金属层2，底栅21；

第一栅极绝缘层3；

半导体层4，第一半导体单元41，第二半导体单元42，导体区43；

第二栅极绝缘层5；

第二金属层6，顶栅61，驱动电路走线62；

第一中间绝缘层7，第一通孔71，第二通孔72，第三通孔73；

第一透明导电层8；

第三金属层9，第一源极91，第一漏极92，第二源极93，第二漏极94，金属单元一95；

第二中间绝缘层10，第四通孔101；

第二透明导电层11；

驱动电路区TFT 100，显示区TFT 200，金属线区300。

【具体实施方式】

下面将结合附图1-3和具体实施方式对本发明的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。实施例中未注明具体条件者，按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者，均为可以通过市售购买获得的常规产品。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

请参阅图1所示，本发明涉及一种氧化物阵列基板，所述氧化物阵列基板包括：玻璃基板1，

第一金属层2，设置在所述玻璃基板1上，所述第一金属层2包括底栅21；

第一栅极绝缘层3，设置在所述第一金属层2上；

半导体层4，设置在所述第一栅极绝缘层3上，所述半导体层4包括第一半导体单元41和第二半导体单元42，所述第一半导体单元41的两端分别导体化后形成导体区43，所述第二半导体单元42的位置与所述底栅21的位置相对应；

第二栅极绝缘层5，设置在所述半导体层4上；

第二金属层6，设置在所述第二栅极绝缘层5上，所述第二金属层6包括顶栅61和驱动电路走线62，所述顶栅61位于所述第一半导体单元41上方；

第一中间绝缘层7，设置在所述第二金属层6上，所述第一中间绝缘层7开设有第一通孔71、第二通孔72以及第三通孔73，所述第一通孔71有二个，二所述第一通孔71分别位于所述顶栅61的两侧，且向下贯穿所述第二栅极绝缘层5，并分别露出所述第一半导体单元41两端的所述导体区43上表面；所述第二通孔72有二个，二所述第二通孔72分别位于所述第二半导体单元42的上方，且向下贯穿所述第二栅极绝缘层5，并露出所述第二半导体单元42的上表面；所述第三通孔73位于所述驱动电路走线62上方，露出所述驱动电路走线62的上表面；

第一透明导电层8，设置在所述第一中间绝缘层上；

第三金属层9，设置在所述第一中间绝缘层7上，所述第三金属层9包括第一源极91、第一漏极92、第二源极93、第二漏极94以及金属单元一95，所述第一源极91和第一漏极92分别通过对应的第一通孔71与对应的所述导体区43相连接；所述第二源极93和第二漏极94分别通过对应的第二通孔72与所述第二半导体单元42两端相连，所述第二漏极94的一端还与所述第一透明导电层8的一端相搭接；所述金属单元一95通过第三通孔73与所述驱动电路走线62相连；

第二中间绝缘层10，设置在所述第一透明导电层8和第三金属层9上，所述第二中间绝缘层10开设有第四通孔101，所述第四通孔101位于所述金属单元一95的上方，且露出所述金属单元一95的上表面；

第二透明导电层11，设置在所述第二中间绝缘层10上，且通过所述第四通孔101与所述金属单元一95相连；

所述顶栅61对应的膜层结构为驱动电路区TFT 100，所述底栅21对应的膜层结构为显示区TFT 200，所述驱动电路走线62对应的膜层结构为金属线区300。

在具体实施中，优选的一实施例：所述第一半导体单元41两端的非沟道区域进行离子掺杂处理，使得该区域导体化，形成导体区43。

参阅图2所示，在具体实施中，优选的一实施例：当所述第二漏极114的一端与所述第二透明导电层10相搭接时，所述第四通孔94靠近所述金属单元一115设置，且所述金属单元一115还通过所述第四通孔94与第一透明导电层8相连，此时第一透明导电层8为公共电极，第二透明导电层10为像素电极。

参阅图2-3所示，本发明还涉及上述一种氧化物阵列基板的制备方法，所述方法步骤如下：

步骤1、在玻璃基板1上成膜第一金属层2，制备出底栅21和相关驱动信号线；

步骤2、在第一金属层2之上成膜第一栅极绝缘层3；在显示区的所述第一栅极绝缘层3作为底栅TFT栅极绝缘层，在驱动电路区第一栅极绝缘层3作为有源层即第一半导体单元41下方buffer层；

步骤3、在第一栅极绝缘层3之上成膜半导体层4，并制备出第一半导体单元41和第二半导体单元42，然后对第一半导体单元41左右两端进行导体化处理，形成导体区43；本发明对顶栅TFT位置处的半导体层的两端进行导体化处理，可减少源漏极接触区接触电阻；

步骤4、在半导体层4上成膜第二栅极绝缘层5，作为顶栅TFT栅极绝缘层；

步骤5、在第二栅极绝缘层5上成膜第二金属层6，并制备出顶栅61和驱动电路走线62，或其他信号走线；

步骤6、在第二金属层6上成膜第一中间绝缘层7；

步骤7、在第一中间绝缘层7上成膜第一透明导电层8，并制备像素电极；然后再所述第一中间绝缘层7上制备出第一通孔71、第二通孔72以及第三通孔73，并分别露出所述第一半导体单元41两端的所述导体区43上表面、所述第二半导体单元42的上表面，以及所述驱动电路走线62的上表面；

步骤8、在第一中间绝缘层7之上成膜第三金属层9，并制备出第一源极91、第一漏极92、第二源极93、第二漏极94以及金属单元一95；其中第一源极91和第一漏极92分别通过对应的第一通孔71与对应的导体区43相连接；所述第二源极93和第二漏极94分别通过对应的第二通孔72与所述第二半导体单元42两端相连；所述第二漏极94的一端还与第一透明导电层8相邻端搭接；所述金属单元一94通过第三通孔73与所述驱动电路走线62相连；

步骤9、在第三金属层9上成膜第二中间绝缘层10，并制备出第四通孔101，露出所述金属单元一95的上表面；

步骤10、在第二中间绝缘层10上成膜第二透明导电层11，制备公共电极，所述公共电极通过第四通孔101与所述金属单元一95相连。

在具体实施中，优选的一实施例：所述第一金属层2、第二金属层6以及第三金属层9选用铝、钼、钛、镍、铜、银、钨中的一种，形成单层结构，或两种以上的上述材质组成的多层结构，或两种以上的上述材质组成合金。

在具体实施中，优选的一实施例：所述第一栅极绝缘层3、第二栅极绝缘层5、第一中间绝缘层7、第二中间绝缘层10为单层或多层结构，材质选用无机氧化物或者绝缘性质的化合物。

在具体实施中，优选的一实施例：所述第一透明导电层8、第二透明导电层11的材质为ITO。

综上，本发明提出了一种新的金属氧化物TFT阵列基板结构，其在阵列基板中所在驱动电路区与显示区对应位置分别设有顶栅结构与底栅结构TFT器件，因此，该阵列基板结构既保有顶栅结构中低寄生电容驱动优势，克服了现有结构中增设遮光层功能单一的劣势；并且第二透明导电层进一步远离下层金属，可进一步减小公共电极与下层金属层之间的寄生电容效应；同时本发明还具备低制造成本的效益优势，适用于高分辨率高刷新率显示面板的低成本开发。

另外，本发明对顶栅TFT位置处的半导体层的两端进行导体化处理，可减少源漏极接触区接触电阻。

虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。

Claims (6)

1.一种氧化物阵列基板，其特征在于：所述氧化物阵列基板包括：玻璃基板，

第一金属层，设置在所述玻璃基板上，所述第一金属层包括底栅；

第一栅极绝缘层，设置在所述第一金属层上；

半导体层，设置在所述第一栅极绝缘层上，所述半导体层包括第一半导体单元和第二半导体单元，所述第一半导体单元的两端分别导体化后形成导体区，所述第二半导体单元的位置与所述底栅的位置相对应；

第二栅极绝缘层，设置在所述半导体层上；

第二金属层，设置在所述第二栅极绝缘层上，所述第二金属层包括顶栅和驱动电路走线，所述顶栅位于所述第一半导体单元上方；

第一中间绝缘层，设置在所述第二金属层上，所述第一中间绝缘层开设有第一通孔、第二通孔以及第三通孔，所述第一通孔有二个，二所述第一通孔分别位于所述顶栅的两侧，且向下贯穿所述第二栅极绝缘层，并分别露出所述第一半导体单元两端的所述导体区上表面；所述第二通孔有二个，二所述第二通孔分别位于所述第二半导体单元的上方，且向下贯穿所述第二栅极绝缘层，并露出所述第二半导体单元的上表面；所述第三通孔位于所述驱动电路走线上方，露出所述驱动电路走线的上表面；

第一透明导电层，设置在所述第一中间绝缘层上；

第三金属层，设置在所述第一中间绝缘层上，所述第三金属层包括第一源极、第一漏极、第二源极、第二漏极以及金属单元一，所述第一源极和第一漏极分别通过对应的第一通孔与对应的所述导体区相连接；所述第二源极和第二漏极分别通过对应的第二通孔与所述第二半导体单元两端相连，所述第二漏极的一端还与所述第一透明导电层的一端相搭接；所述金属单元一通过第三通孔与所述驱动电路走线相连；

第二中间绝缘层，设置在所述第一透明导电层和第三金属层上，所述第二中间绝缘层开设有第四通孔，所述第四通孔位于所述金属单元一的上方，且露出所述金属单元一的上表面；

第二透明导电层，设置在所述第二中间绝缘层上，且通过所述第四通孔与所述金属单元一相连；

所述顶栅对应的膜层结构为驱动电路区TFT，所述底栅对应的膜层结构为显示区TFT，所述驱动电路走线对应的膜层结构为金属线区。

2.根据权利要求1所述的一种氧化物阵列基板，其特征在于：所述第一半导体单元两端的非沟道区域进行离子掺杂处理，使得该区域导体化，形成导体区。

3.一种氧化物阵列基板的制备方法，其特征在于：所述方法制备的阵列基板为权利要求1或2所述的一种氧化物阵列基板，所述方法步骤如下：

步骤1、在玻璃基板上成膜第一金属层，制备出底栅和相关驱动信号线；

步骤2、在第一金属层之上成膜第一栅极绝缘层；在显示区的所述第一栅极绝缘层作为底栅TFT栅极绝缘层，在驱动电路区第一栅极绝缘层作为有源层即第一半导体单元下方buffer层；

步骤3、在第一栅极绝缘层之上成膜半导体层，并制备出第一半导体单元和第二半导体单元，然后对第一半导体单元左右两端进行导体化处理，形成导体区；

步骤4、在半导体层上成膜第二栅极绝缘层，作为顶栅TFT栅极绝缘层；

步骤5、在第二栅极绝缘层上成膜第二金属层，并制备出顶栅和驱动电路走线，或其他信号走线；

步骤6、在第二金属层上成膜第一中间绝缘层；

步骤7、在第一中间绝缘层上成膜第一透明导电层，并制备像素电极；然后再所述第一中间绝缘层上制备出第一通孔、第二通孔以及第三通孔，并分别露出所述第一半导体单元两端的所述导体区上表面、所述第二半导体单元的上表面，以及所述驱动电路走线的上表面；

步骤8、在第一中间绝缘层之上成膜第三金属层，并制备出第一源极、第一漏极、第二源极、第二漏极以及金属单元一；其中第一源极和第一漏极分别通过对应的第一通孔与对应的导体区相连接；所述第二源极和第二漏极分别通过对应的第二通孔与所述第二半导体单元两端相连；所述第二漏极的一端还与第一透明导电层相邻端搭接；所述金属单元一通过第三通孔与所述驱动电路走线相连；

步骤9、在第三金属层上成膜第二中间绝缘层，并制备出第四通孔，露出所述金属单元一的上表面；

步骤10、在第二中间绝缘层上成膜第二透明导电层，制备公共电极，所述公共电极通过第四通孔与所述金属单元一相连。

4.根据权利要求3所述的一种氧化物阵列基板的制备方法，其特征在于：所述第一金属层、第二金属层以及第三金属层选用铝、钼、钛、镍、铜、银、钨中的一种，形成单层结构，或两种以上的上述材质组成的多层结构，或两种以上的上述材质组成合金。

5.根据权利要求3所述的一种氧化物阵列基板的制备方法，其特征在于：所述第一栅极绝缘层、第二栅极绝缘层、第一中间绝缘层、第二中间绝缘层为单层或多层结构，材质选用无机氧化物或者绝缘性质的化合物。

6.根据权利要求3所述的一种氧化物阵列基板的制备方法，其特征在于：所述第一透明导电层、第二透明导电层的材质为ITO。