CN118116438A - 存储装置及其操作方法、存储器系统 - Google Patents
存储装置及其操作方法、存储器系统 Download PDFInfo
- Publication number
- CN118116438A CN118116438A CN202211529561.1A CN202211529561A CN118116438A CN 118116438 A CN118116438 A CN 118116438A CN 202211529561 A CN202211529561 A CN 202211529561A CN 118116438 A CN118116438 A CN 118116438A
- Authority
- CN
- China
- Prior art keywords
- voltage
- circuit
- voltage supply
- sub
- selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 339
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000003860 storage Methods 0.000 claims abstract description 127
- 230000033228 biological regulation Effects 0.000 claims description 37
- 230000001105 regulatory effect Effects 0.000 claims description 29
- 238000012546 transfer Methods 0.000 claims description 7
- 230000001276 controlling effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 16
- 230000008859 change Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 230000004044 response Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 102100031885 General transcription and DNA repair factor IIH helicase subunit XPB Human genes 0.000 description 3
- 101000920748 Homo sapiens General transcription and DNA repair factor IIH helicase subunit XPB Proteins 0.000 description 3
- 101100049574 Human herpesvirus 6A (strain Uganda-1102) U5 gene Proteins 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 101150064834 ssl1 gene Proteins 0.000 description 3
- 101100058970 Arabidopsis thaliana CALS11 gene Proteins 0.000 description 2
- 101100058964 Arabidopsis thaliana CALS5 gene Proteins 0.000 description 2
- 101100134058 Caenorhabditis elegans nth-1 gene Proteins 0.000 description 2
- 101100341076 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) IPK1 gene Proteins 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101000934888 Homo sapiens Succinate dehydrogenase cytochrome b560 subunit, mitochondrial Proteins 0.000 description 1
- 102100025393 Succinate dehydrogenase cytochrome b560 subunit, mitochondrial Human genes 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Abstract
本申请实施例提供一种存储装置及其操作方法、存储器系统,其中,所述存储装置,包括:存储单元阵列,包括M个存储面;存储面选择电路,分别与所述M个存储面耦合,被配置为基于存储面选择信号集激活K个存储面;所述存储面选择信号集包括M个存储面选择信号;电压供给电路,与所述存储面选择电路耦合,至少包括N个电压供给子电路;所述电压供给电路被配置为基于所述存储面选择信号集选择K个电压供给子电路,对激活的K个存储面的选择字线供给操作电压;其中,M、N、K为正整数,且1≤K≤M≤N。
Description
技术领域
本申请实施例涉及半导体技术领域,特别涉及一种存储装置及其操作方法、存储器系统。
背景技术
存储器是现代信息技术中用于保存信息的记忆设备。作为一种典型的非易失性半导体存储器,NAND(Not-And,与非型)闪存存储器由于具有较高的存储密度、可控的生产成本、合适的编擦速度及保持特性,已经成为存储市场中的主流产品。
存储器中电压供给的稳定性对存储器的性能存在较大影响,如何提高存储器中电压供给的稳定性成为本领域现阶段亟需解决的技术问题之一。
发明内容
有鉴于此,本申请实施例提供一种存储装置及其操作方法、存储器系统。
根据本申请实施例的第一方面,提供一种存储装置,包括:
存储单元阵列,包括M个存储面;
存储面选择电路,分别与所述M个存储面耦合,被配置为基于存储面选择信号集激活K个存储面;所述存储面选择信号集包括M个存储面选择信号;
电压供给电路,与所述存储面选择电路耦合,至少包括N个电压供给子电路;所述电压供给电路被配置为基于所述存储面选择信号集选择K个电压供给子电路,对激活的K个存储面的选择字线供给操作电压;其中,M、N、K为正整数,且1≤K≤M≤N。
上述方案中,所述电压供给电路还包括:电压调控子电路及第一选择子电路;其中,所述电压调控子电路的输出端与所述第一选择子电路的输入端连接,所述第一选择子电路的N个输出端与所述N个电压供给子电路连接,所述电压调控子电路被配置为产生调节电压以及产生电压供给选择信号集;所述第一选择子电路被配置为根据所述调节电压及电压供给选择信号集,控制所述K个电压供给子电路输出所述操作电压;所述电压供给选择信号集包括N个电压供给选择信号。
上述方案中,所述电压调控子电路包括电压调节子电路及电压控制子电路;
所述电压调节子电路的第一输入端接收参考电压,第二输入端与所述电压供给电路的输出端连接,所述电压调节子电路的输出端输出所述参考电压与所述操作电压的比较结果;
所述电压控制子电路的第一输入端与所述电压调节子电路的输出端连接,被配置为接收所述比较结果,所述电压控制子电路的第一输出端与所述第一选择子电路的第一输入端连接,被配置为根据所述比较结果输出相应的所述调节电压;所述电压控制子电路的第二输入端被配置为接收所述存储面选择信号集,所述电压控制子电路的第二输出端与所述第一选择子电路的第二输入端连接,被配置为输出所述电压供给选择信号集。
上述方案中,所述电压控制子电路具体被配置为:
根据所述存储面选择信号集,确定选择的存储面的数量为K;
将N个电压供给选择信号中K个电压供给选择信号设置为第一状态;将N个电压供给选择信号中N-K个电压供给选择信号设置为第二状态。
上述方案中,所述第一选择子电路包括N个与门;
每一所述与门的第一输入端接收所述调节电压,每一所述与门的第二输入端接收一个所述电压供给选择信号,每一所述与门的输出端与一个电压供给子电路的输入端连接;若所述电压供给选择信号为第一状态,则所述与门的输出端产生所述电压供给子电路的输入电压;若所述电压供给选择信号为第二状态,则所述与门的输出端产生所述电压供给子电路的输入电压。
上述方案中,所述电压供给电路还包括:第二选择子电路;多个所述电压供给子电路通过所述第二选择子电路与所述存储面选择电路连接;所述第二选择子电路被配置为根据所述电压供给选择信号集,将所述K个电压供给子电路输出的所述操作电压传送到所述存储面选择电路上。
上述方案中,所述第二选择子电路包括串联的N-1个第一开关;
上述方案中,一个所述电压供给子电路的输出端连接至所述存储面选择电路的输入端;每一所述第一开关的两个受控端分别与两个相邻的所述电压供给子电路的输出端连接,控制端接收一个所述电压供给选择信号;若所述电压供给选择信号为第一状态,则所述电压供给子电路的输出电压传输至所述存储面选择电路;若所述电压供给选择信号为第二状态,则所述电压供给子电路的输出电压不能传输至所述存储面选择电路;一个电压供给子电路所在的支路接收同一个电压供给选择信号。
所述N个电压供给子电路包括第一至第N电压供给子电路,所述串联的N-1个第一开关包括第一至第N-1第一开关,所述第一至第N-1第一开关依次设置在所述第一至第N电压供给子电路中相邻的两个所述电压供给子电路的输出端之间;
所述第一电压供给子电路的输出端连接至所述存储面选择电路的输入端;所述第二至第N电压供给子电路中第i电压供给子电路的输出端通过第一至第i-1第一开关连接至所述存储面选择电路的输入端;
当激活的存储面为一个时,则所述第一至第N-1第一开关均设置为所述第二状态,所述第一电压供给子电路的输出电压传输至所述存储面选择电路;
当激活的存储面为i个时,则所述第一至第i-1第一开关均设置为所述第一状态,将第i+1至第N-1第一开关均设置为所述第二状态,第一至第i电压供给子电路供给所述操作电压;其中,i为正整数,且2≤i≤N,2<N。
上述方案中,所述第二选择子电路包括并联的N-1个第一开关;
一个所述电压供给子电路的输出端连接至所述存储面选择电路的输入端;剩余的N-1个所述电压供给子电路中的每一所述电压供给子电路的输出端连接至一个所述第一开关的第一受控端,所述第一开关的第二受控端连接至所述存储面选择电路,所述第一开关的控制端接收一个相应的电压供给选择信号;若所述电压供给选择信号为第一状态,则所述电压供给子电路的输出电压传输至所述存储面选择电路;若所述电压供给选择信号为第二状态,则所述电压供给子电路的输出电压不能传输至所述存储面选择电路;一个电压供给子电路所在的支路接收同一个电压供给选择信号。
上述方案中,所述存储面选择电路包括:与多个所述存储面一一对应的M个第二开关;
每一所述第二开关的一个受控端均与所述电压供给电路的输出端连接,另一受控端连接于一个所述存储面,每一所述第二开关的控制端分别接收一个相应的存储面选择信号;若所述存储面选择信号为第三状态,则相应的存储面被激活;若所述存储面选择信号为第四状态,则相应的存储面不被激活。
上述方案中,所述电压供给电路包括电荷泵;所述电压供给子电路包括电荷泵内核。
上述方案中,所述操作电压包括编程电压。
上述方案中,所述存储装置包括三维NAND型存储器。
根据本申请实施例的第二方面,提供一种存储器系统,包括:
一个或多个如上述方案中任一项所述的存储装置;以及
存储器控制器,其与所述存储装置耦接并控制所述存储装置。
根据本申请实施例的第三方面,提供一种存储装置的操作方法,所述存储装置包括存储单元阵列,所述存储单元阵列包括M个存储面,存储面选择电路,分别与所述M个存储面耦合;电压供给电路,与所述存储面选择电路耦合,至少包括N个电压供给子电路;所述方法包括:
所述存储面选择电路,基于存储面选择信号集,激活K个存储面;
所述电压供给电路,基于所述存储面选择信号集,从电压供给电路的N个电压供给子电路中选择K个电压供给子电路,对激活的K个存储面的选择字线供给操作电压;其中,M、N、K为正整数,且1≤K≤M≤N。
上述方案中,所述电压供给电路还包括电压调控子电路及第一选择子电路,所述方法还包括:
所述电压调控子电路产生调节电压以及产生电压供给选择信号集;
所述第一选择子电路基于所述调节电压及电压供给选择信号集,控制所述K个电压供给子电路输出所述操作电压;所述电压供给选择信号集包括N个电压供给选择信号。
上述方案中,所述电压调控子电路包括电压调节子电路及电压控制子电路;
所述电压调节子电路基于参考电压和所述操作电压输出比较结果;
所述电压控制子电路基于所述比较结果输出所述调节电压;以及,所述电压控制子电路基于所述存储面选择信号集输出所述电压供给选择信号集。
上述方案中,所述电压控制子电路根据所述存储面选择信号集,确定选择的存储面的数量为K;
将N个电压供给选择信号中K个电压供给选择信号设置为第一状态;将N个电压供给选择信号中N-K个电压供给选择信号设置为第二状态。
上述方案中,所述电压供给电路还包括:第二选择子电路;
所述第二选择子电路基于所述电压供给选择信号集,将所述K个电压供给子电路输出的所述操作电压传送到所述存储面选择电路上。
上述方案中,所述第二选择子电路包括串联的N-1个第一开关;
一个所述电压供给子电路的输出端连接至所述存储面选择电路的输入端;每一所述第一开关的两个受控端分别与两个相邻的所述电压供给子电路的输出端连接,控制端接收一个所述电压供给选择信号;若所述电压供给选择信号为第一状态,则将所述电压供给子电路的输出电压传输至所述存储面选择电路;若所述电压供给选择信号为第二状态,则不将所述电压供给子电路的输出电压传输至所述存储面选择电路;一个电压供给子电路所在的支路接收同一个电压供给选择信号。
本申请实施例提供一种存储装置及其操作方法、存储器系统,其中,所述存储装置,包括:存储单元阵列,包括M个存储面;存储面选择电路,分别与所述M个存储面耦合,被配置为基于存储面选择信号集激活K个存储面;所述存储面选择信号集包括M个存储面选择信号;电压供给电路,与所述存储面选择电路耦合,至少包括N个电压供给子电路;所述电压供给电路被配置为基于所述存储面选择信号集选择K个电压供给子电路,对激活的K个存储面的选择字线供给操作电压;其中,M、N、K为正整数,且1≤K≤M≤N。本申请实施例中,电压供给电路设置为包括N个电压供给子电路且每一所述电压供给子电路均可以被配置为输出所述操作电压,当激活M个存储面中K个存储面时,选择的K个电压供给子电路为激活的K个存储面的选择字线供给操作电压,可以有效地改善存储装置电压供给电路供给电压的斜坡速率一致性以及激活的K个存储面的选择字线充电电压的斜坡速率一致性,从而保证操作电压供给的稳定性,进而提高存储器的性能。
附图说明
图1为本申请一实施中提供的在存储器负载的变化的情况下,存储器中电压供给电路供给电压的斜坡速率与存储器中负载加载电压的斜坡速率的比较示意图;
图2a为本申请实施例提供的一些存储装置的示意图;
图2b为本申请实施例提供的另一些存储装置的示意图;
图2c为本申请实施例提供的又一些存储装置的示意图;
图3a至图3d为本申请实施例提供的一些存储装置操作方法的示意图;
图4为本申请另一实施中提供的在存储器负载的变化的情况下,存储器中电压供给电路供给电压的斜坡速率与存储器中负载加载电压的斜坡速率的比较示意图;
图5为本申请一实施例具有存储器系统的示例性系统的示意图;
图6a为本申请一实施例具有存储器系统的示例性存储器卡的示意图;
图6b为本申请一实施例具有存储器系统的示例性固态驱动器的示意图;
图7是本申请的实施例提供的另一种存储器的组成框图。
具体实施方式
下面将参照附图更详细地描述本申请公开的示例性实施方式。虽然附图中显示了本申请的示例性实施方式,然而应当理解,可以以各种形式实现本申请,而不应被这里阐述的具体实施方式所限制。相反,提供这些实施方式是为了能够更透彻地理解本申请,并且能够将本申请公开的范围完整的传达给本领域的技术人员。
在下文的描述中,给出了大量具体的细节以便提供对本申请更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本申请可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本申请发生混淆,对于本领域公知的一些技术特征未进行描述;即,这里不描述实际实施例的全部特征,不详细描述公知的功能和结构。
在附图中,为了清楚,层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、电路、区、层和/或部分,这些元件、电路、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、电路、区、层或部分与另一个元件、电路、区、层或部分。因此,在不脱离本申请教导之下,下面讨论的第一元件、电路、区、层或部分可表示为第二元件、电路、区、层或部分。而当讨论的第二元件、电路、区、层或部分时,并不表明本申请必然存在第一元件、电路、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或电路的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、电路和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
为了能够更加详尽地了解本申请实施例的特点与技术内容,下面结合附图对本申请实施例的实现进行详细阐述,所附附图仅供参考说明之用,并非用来限定本申请实施例。
本公开实施例涉及的存储器包括但不限于NAND闪存存储器(例如,三维(3D)NAND闪存存储器),以下仅以NAND闪存存储器为例进行说明。需要说明的是,以下实施例关于NAND闪存存储器的描述仅用来说明本公开,并不用来限制本公开的范围。
在存储器中,需要高电压来完成基本的读取/擦除/编程/验证操作。由于存储器中的电源通常不够高,因此需要电压供给电路(例如,电荷泵(charge pump))来产生这些高电压。电压供给电路的负载来自存储器阵列的RC(Resistance Capacitance)加载,随着存储器集成度的不断提高,当负载的变化,将导致电压供给电路供给电压的斜坡速率不同以及RC加载电压的斜坡速率不同,影响存储器的性能。具体地:
图1为本申请一实施中提供的在存储器负载的变化的情况下,存储器电压供给电路供给电压的斜坡速率与存储器负载加载电压的斜坡速率的比较示意图。
如图1所示,提供的存储器为3D NAND闪存存储器,存储器负载为多个存储面,电压供给电路为电荷泵,电荷泵提供单一或者固定的电荷泵单元(或电荷泵内核(charge pumpcore))为存储器负载供给电压。在编程操作期间,电荷泵的负载随着所选择的存储面数量的不同而变化,导致电荷泵供给电压的斜坡速率不同和选择的存储面的选择字线加载电压的斜坡速率不同。具体地,存储器负载分别为1个存储面和4个存储面的情况下,存储器负载为1个存储面所对应的电荷泵供给电压的斜坡速率和选择的存储面的选择字线加载电压的斜坡速率均分别大于存储器负载为4个存储面所对应的电荷泵供给电压的斜坡速率和选择的存储面的选择字线加载电压的斜坡速率。这里及下文中,将电荷泵提供单一或者固定的电荷泵单元(或电荷泵内核)供给电压的方案简称为方案一。
图1中竖直细实线显示的横坐标刻度为21微秒(μs),表示为选择的字线充电至目标电压vpe并稳点在目标电压vpe的时间点为21微秒。图1中粗实线显示的是存储器负载为1个存储面(图1中的“方案一:sel_1pl”所示),图1中细实线显示的是存储器负载为4个存储面(图1中的“方案一:sel_4pl”所示)。图1上部图显示的是选择字线充电至目标电压过程中的字线电压(vsel)与时间的关系图;图1中部图显示的是目标电压(vpe)与时间的关系图;图1中部图显示的是目标高电压(vpeh)与时间的关系图。这里,目标高电压可以理解为电荷泵供给电压,字线电压以及目标电压可以理解为存储面作为负载的加载电压。可以看出,存储器负载为1个存储面的字线电压、目标电压、目标高电压斜坡速率均分别大于存储器负载为4个存储面的字线电压、目标电压、目标高电压斜坡速率。
并且,随着3D NAND闪存存储器的堆叠层的增加,每个字线的RC负载也在增加,进一步导致供给电压的斜坡速率和加载电压的斜坡速率一致性的恶化。
在一些实施例中,在存储器负载的变化的情况下,为了改善存储器电压供给电路供给电压的斜坡速率的一致性以及存储器负载加载电压的斜坡速率的一致性,需要对不同的负载情况进行单独的设置不同的电压供给电路。这样需要占用更多的存储器面积,同时也给存储器的测试流程和逻辑设计带来了更多的挑战。
为了解决上述问题中的一个或多个,在本申请实施例提供的存储装置,可以在不同负载下改进电压供给电路供给电压的斜坡速率一致性,可以有效地改善由于存储装置的操作负载不同导致的上升时间的差异。图2a为本申请实施例提供的一些存储装置的示意图。
如图2a所示,根据本申请实施例的第一方面,提供一种存储装置10,包括:
存储单元阵列100,包括M个存储面PL0~PLM-1;
存储面选择电路200,分别与所述M个存储面PL0~PLM-1耦合,被配置为基于存储面选择信号集激活K个存储面;所述存储面选择信号集包括M个存储面选择信号sel_pl0~sel_plM-1;
电压供给电路300,与所述存储面选择电路200耦合,至少包括N个电压供给子电路303-1~303-N;所述电压供给电路300被配置为基于所述存储面选择信号集选择K个电压供给子电路,对激活的K个存储面的选择字线供给操作电压Vpmp;其中,M、N、K为正整数,且1≤K≤M≤N。
本申请实施例中,存储装置包括多存储面,相较于单个存储面类型的存储装,当对多存储面类型的存储装置进行编程时,可以同时对两个或更多个存储面进行编程以提高编程效率。
本申请实施例中,N个电压供给子电路303-1~303-N对应的输出电压为Vout0~VoutN-1;在每一电压供给子电路303-1或303-2或…或303-N的所述输出电压为Vout0或Vout1或…或VoutN-1均可以作为操作电压Vpmp。实际应用中,当每一电压供给子电路303-1或303-2或…或303-N的所述输出电压为Vout0或Vout1或…或VoutN-1单独输出作为操作电压Vpmp时,在激活的存储面的数量变化的情况下即负载变化的情况下,这里所述操作电压Vpmp达到稳定状态的时间并不相同,示例性地,在激活的存储面的数量为1个时,相对于激活的存储面的数量为4个时,这里所述操作电压Vpmp能更快达到稳定状态。
本申请实施例中,操作电压包括读取、编程、擦除和验证操作电压。
本申请实施例中,存储装置的电压供给子电路的数量大于等于存储装置的存储面的数量。为了便于说明本申请各实施例,这里及下文中,可以按照存储装置的电压供给子电路的数量等于存储装置的存储面的数量(即M=N)进行理解。
本申请实施例中,电压供给电路设置为包括N个电压供给子电路且每一电压供给子电路均可以被配置为输出操作电压,当激活M个存储面中K个存储面时,选择的K个电压供给子电路为激活的K个存储面的选择字线供给操作电压,可以有效地改善存储装置电压供给电路供给电压的斜坡速率一致性以及激活的K个存储面的选择字线充电电压的斜坡速率一致性,从而保证操作电压供给的稳定性,进而提高存储器的性能。
如图2a所示,在一些实施例中,所述电压供给电路300还包括:电压调控子电路301及第一选择子电路302;其中,所述电压调控子电路301的输出端所述第一选择子电路302输入端连接,所述第一选择子电路302的N个输出端与所述N个电压供给子电路303-1~303-N连接,所述电压调控子电路301被配置为产生调节电压flag以及产生电压供给选择信号集;所述第一选择子电路302被配置为根据所述调节电压flag及电压供给选择信号集,控制所述K个电压供给子电路输出所述操作电压Vpmp;所述电压供给选择信号集包括N个电压供给选择信号en_1pl~en_Npl。
这里,所述N个电压供给子电路303-1~303-N并行设置。
这里,调节电压flag可以控制接收调节电压flag的所述N个电压供给子电路303-1~303-N进行升压动作。
这里,电压供给选择信号集可以控制所述调节电压flag输出至或者不输出至所述N个电压供给子电路303-1~303-N。
如图2c所示,在一些实施例中,所述电压调控子电路301包括电压调节子电路及电压控制子电路;
所述电压调节子电路的第一输入端接收参考电压Vref,第二输入端与所述电压供给电路的输出端连接,所述电压调节子电路的输出端输出所述参考电压与所述操作电压的比较结果comp;
所述电压控制子电路的第一输入端与所述电压调节子电路的输出端连接,被配置为接收所述比较结果comp,所述电压控制子电路的第一输出端与所述第一选择子电路的第一输入端连接,被配置为根据所述比较结果comp输出所述调节电压flag;所述电压控制子电路的第二输入端被配置为接收所述存储面选择信号集(包括M个存储面选择信号sel_pl0~sel_plM-1),所述电压控制子电路的第二输出端与所述第一选择子电路的第二输入端连接,被配置为输出所述电压供给选择信号集(包括N个电压供给选择信号en_1pl~en_Npl)。
这里,用于产生参考电压Vref由参考电压发生器(图2c未示出)产生。
在一些实施例中,所述电压调节子电路包括比较电路;所述电压控制子电路包括第一控制子电路、第二控制子电路;
所述第一控制子电路被配置为接收所述比较结果comp输出所述调节电压f lag;
所述第二控制子电路被配置为接收所述存储面选择信号集(包括M个存储面选择信号sel_pl0~sel_plM-1)输出所述电压供给选择信号集(包括N个电压供给选择信号en_1pl~en_Npl)。
在一些实施例中,所述第一控制子电路包括多路选择电路(图2c未示出)、振荡电路(图2c未示出)、所述第二控制子电路;
所述比较电路的第一输入端接收参考电压Vref,第二输入端接收操作电压Vpmp,输出所述参考电压Vref与所述操作电压Vpmp的比较结果comp;
所述多路选择电路的第一输入端与所述比较电路的输出端连接接收所述比较结果comp,第二输入端与所述振荡电路的输出端连接接收时钟信号,输出端与所述电压供给子电路的输入端连接输出所述调节电压flag;
所述振荡电路输入端与所述逻辑电路连接接收逻辑信号,输出端与所述多路选择电路的第二输入端连接,被配置为根据所述逻辑信号产生时钟信号;
所述逻辑电路接收所述比较结果comp,并且分别与所述振荡电路、所述多路选择电路的耦合,被配置为当所述比较结果comp表示所述操作电压Vpmp大于所述参考电压Vref时,控制所述多路选择电路选择所述比较结果作为所述调节电压flag,当所述比较结果comp表示所述操作电压Vpmp小于所述参考电压Vref时,输出所述逻辑信号至所述振荡电路,使得所述振荡电路产生所述时钟信号,并控制所述多路选择电路选择所述时钟信号作为所述调节电压flag。
这里,所述时钟信号可以使得接收所述时钟信号的所述N个电压供给子电路303-1~303-N持续升压。
在一些实施例中,当所述比较结果comp表示所述操作电压Vpmp不断增大且大于所述参考电压Vref时,控制所述多路选择电路选择所述比较结果作为所述调节电压flag,当所述比较结果comp表示当所述操作电压稳定(所述操作电压与所述参考电压Vref的差值稳定在所允许的一定范围内)时,输出所述逻辑信号至所述振荡电路,使得所述振荡电路产生所述时钟信号,并控制所述多路选择电路选择所述时钟信号作为所述调节电压flag。
本申请实施例中,所述存储面选择信号集含存储面地址信息(plane address),所述电压供给选择信号集不含存储面地址信息。
如图2a所示,在一些实施例中,所述电压控制子电路具体被配置为:
根据所述存储面选择信号集(包括M个存储面选择信号sel_pl0~sel_plM-1),确定选择的存储面的数量为K;
将N个电压供给选择信号en_1pl~en_Npl中K个电压供给选择信号设置为第一状态;将N个电压供给选择信号中N-K个电压供给选择信号设置为第二状态。
这里及以下,所述第一状态可以是高电平状态,用逻辑“1”表示,所述第二状态可以是低电平状态,用逻辑“0”表示。
示例性地,选择的存储面的数量为K,将K个电压供给选择信号设置为高电平状态,即en_1pl=en_2pl=…=en_Kpl=1,将N-K个电压供给选择信号设置为低电平状态,即en_K+1pl=en_K+2pl=…=en_Npl=0,用以激活K个电压供给子电路以及将剩余的N-K个电压供给子电路置为非激活状态。
如图2a所示,在一些实施例中,所述第一选择子电路302包括N个与门302-1~302-N;
每一所述与门的第一输入端被配置为接收所述调节电压flag,每一所述与门的第二输入端接收所述电压供给选择信号,每一所述与门的输出端与一个电压供给子电路的输入端连接;若所述电压供给选择信号为第一状态,则所述与门的输出端产生所述电压供给子电路的输入电压;若所述电压供给选择信号为第二状态,则所述与门的输出端不产生所述电压供给子电路的输入电压。
这里,N个与门302-1~302-N的第二输入端分别接收N个电压供给选择信号en_1pl~en_Npl,例如,与门302-1的第二输入端接收电压供给选择信号en_1pl,与门302-2的第二输入端接收电压供给选择信号en_2pl,依次类推,与门302-N的第二输入端接收电压供给选择信号en_Npl。
示例性地,选择的存储面的数量为K,将K个电压供给选择信号设置为高电平状态,即en_1pl=en_2pl=…=en_Kpl=1,将N-K个电压供给选择信号设置为低电平状态,即en_K+1pl=en_K+2pl=…=en_Npl=0,用以选中K个与门,以激活与选中K个与门连接的K个电压供给子电路,以及将剩余的N-K个与门置为非选中状态,将与剩余的N-K个与门连接的K个电压供给子电路置为非激活状态。
如图2a所示,在一些实施例中,所述电压供给电路300还包括:第二选择子电路304;多个所述电压供给子电路通过所述第二选择子电路304与所述存储面选择电路200连接;所述第二选择子电路304被配置为根据所述电压供给选择信号集,将所述K个电压供给子电路输出的所述操作电压Vpmp传送到所述存储面选择电路200上。
需要说明的是,这里第二选择子电路304可以使得每一电压供给子电路形成一个独立的链路,从而进一步保证使能的电压供给子电路的数量与选中的存储面数量一致。此外,所述电压供给电路300即使没有第二选择子电路304仍然可以实现将所述K个电压供给子电路输出的所述操作电压Vpmp传送到所述存储面选择电路200上。但是,在没有第二选择子电路304时,相邻的电压供给子电路相互连接,互相存在耦合效应,同时每一电压供给子电路可能存在直接与高压连接的风险。这里,所述电压供给电路300还包括第二选择子电路304的目的在于,在所述第一选择子电路302接收相应的电压供给选择信号后,使得K个电压供给子电路接收所述调节电压flag,将有K个电压供给子电路同时输出相应的操作电压,由于有第二选择子电路304的存在,可以选择性的择时导通第二选择子电路304,控制K条独立链路输出相应的操作电压,保证使能的电压供给子电路的数量与选中的存储面数量一致。
如图2a所示,在一些实施例中,所述第二选择子电路包括串联的N-1个第一开关304-2~304-N;
一个所述电压供给子电路的输出端连接至所述存储面选择电路200的输入端;每一所述第一开关的两个受控端分别与两个相邻的所述电压供给子电路的输出端连接,控制端接收一个所述电压供给选择信号;若所述电压供给选择信号为第一状态,则所述电压供给子电路的输出电压传输至所述存储面选择电路;若所述电压供给选择信号为第二状态,则所述电压供给子电路的输出电压不能传输至所述存储面选择电路;一个电压供给子电路所在的支路接收同一个电压供给选择信号。
这里,N-1个第一开关304-2~304-N的控制端分别接收所述电压供给选择信号en_2pl~en_N-1pl,其中,N为大于等于2的正整数。
示例性地,选择的存储面的数量为K(K=1),一个所述电压供给子电路303-1的输出端连接至所述存储面选择电路200的输入端,将N-1个第一开关304-2~304-N均置为低电平状态,即en_2pl=…=en_Npl=0,用以将串联N-1个第一开关304-2~304-N均置为截止状态。
示例性地,选择的存储面的数量为K(K≥2),将K个电压供给选择信号设置为高电平状态,即en_2pl=…=en_Kpl=1,将N-K个电压供给选择信号设置为低电平状态,即en_K+1pl=en_K+2pl=…=en_Npl=0,用以将串联K-1个第一开关置为导通状态以及将剩余的N-K个第一开关置为截止状态。
这里,一个电压供给子电路所在的并联支路接收同一个电压供给选择信号,可以理解为,一个电压供给子电路所在的并联支路中对应的部分所述第一选择子电路和部分所述第二选择子电路可以接收同一个电压供给选择信号(en_1pl~en_Npl的其中之一)。
示例性地,在电压供给子电路303-2中,所述第一选择子电路中的一个子电路(例如图2a所示的与门302-2)以及所述第二选择子电路中的一第一开关(例如图2a所示的第一开关304-2)同属于一个电压供给子电路所在的并联支路中,与门302-2和第一开关304-2可以接收同一个电压供给选择信号en_2pl。
在另一些实施例中,一个电压供给子电路所在的并联支路中对应的部分所述第一选择子电路和部分所述第二选择子电路可以接收不同的电压供给选择信号(en_1pl~en_Npl的其中之一)。
如图2a所示,在一些实施例中,所述N个电压供给子电路包括第一至第N电压供给子电路,所述串联的N-1个第一开关包括第一至第N-1第一开关304-2~304-N,所述第一至第N-1第一开关304-2~304-N依次设置在所述第一至第N电压供给子电路中相邻的两个所述电压供给子电路的输出端之间;
所述第一电压供给子电路的输出端连接至所述存储面选择电路的输入端;所述第二至第N电压供给子电路中第i电压供给子电路的输出端通过第一至第i-1第一开关连接至所述存储面选择电路的输入端;
当激活的存储面为一个时,则所述第一至第N-1第一开关304-2~304-N均设置为所述第二状态,所述第一电压供给子电路的输出电压传输至所述存储面选择电路;
当激活的存储面为i个时,则所述第一至第i-1第一开关均设置为所述第一状态,将第i+1至第N-1第一开关均设置为所述第二状态,第一至第i电压供给子电路供给所述操作电压;其中,i为正整数,且2≤i≤N,2<N。
示例性地,选择的存储面的数量为K(K=1),所述第1电压供给子电路303-1的输出端连接至所述存储面选择电路200的输入端,将串联的N-1个第一开关包括第一至第N-1第一开关304-2~304-N均置为低电平状态,即en_2pl=…=en_Npl=0,用以将第一至第N-1第一开关304-2~304-N均置为截止状态。
示例性地,选择的存储面的数量为K(K≥2),将第一至第i-1第一开关304-2~304-i接收的电压供给选择信号设置为高电平状态,即en_2pl=…=en_ipl=1,将第i+1至第N-1第一开关304-i~304-N接收的电压供给选择信号设置为低电平状态,即en_i+1pl=…=en_Npl=0,用以将串联i-1个第一开关置为导通状态以及将剩余的N-i个第一开关置为截止状态。
如图2b所示,在一些实施例中,所述第二选择子电路包括并联的N-1个第一开关304-2~304-N;
一个所述电压供给子电路的输出端连接至所述存储面选择电路200的输入端;剩余的N-1个所述电压供给子电路中的每一所述电压供给子电路的输出端连接至一个所述第一开关的第一受控端,所述第一开关的第二受控端连接至所述存储面选择电路,所述第一开关的控制端接收一个相应的电压供给选择信号;若所述电压供给选择信号为第一状态,则所述电压供给子电路的输出电压传输至所述存储面选择电路;若所述电压供给选择信号为第二状态,则所述电压供给子电路的输出电压不能传输至所述存储面选择电路;一个电压供给子电路所在的并联支路接收同一个电压供给选择信号。
示例性地,选择的存储面的数量为K(K=1),一个所述电压供给子电路303-1的输出端连接至所述存储面选择电路200的输入端连接,将N-1个第一开关304-2~304-N均置为低电平状态,即en_2pl=…=en_Kpl=0,用以将并联N-1个第一开关304-2~304-N均置为截止状态。
示例性地,选择的存储面的数量为K(K≥2),将K个电压供给选择信号设置为高电平状态,即en_2pl=…=en_Kpl=1,将N-K个电压供给选择信号设置为低电平状态,即en_K+1pl=en_K+2pl=…=en_Npl=0,用以将并联K-1个第一开关置为导通状态以及将剩余的N-K个第一开关置为截止状态。
如图2b所示,在一些实施例中,所述电压供给电路包括N个依次并联的第1~第N电压供给子电路303-1~303-N;其中,所述第1电压供给子电路303-1的输出端连接至所述存储面选择电路200的输入端,与所述第1电压供给子电路303-1的距离由近及远依次并联的第2~第N第一开关;
当基于所述存储面选择信号激活K个存储面时,所述电压供给电路基于所述存储面选择信号选择K-1个第一开关,其中,K≥2。
示例性地,选择的存储面的数量为K(K=1),所述第1电压供给子电路303-1的输出端连接至所述存储面选择电路200的输入端,将串联第2~第N第一开关304-2~304-N均置为低电平状态,即en_2pl=…=en_Kpl=0,用以将并联第2~第N第一开关304-2~304-N均置为截止状态。
示例性地,选择的存储面的数量为K(K≥2),将K个电压供给选择信号设置为高电平状态,即en_2pl=…=en_Kpl=1,将N-K个电压供给选择信号设置为低电平状态,即en_K+1pl=en_K+2pl=…=en_Npl=0,用以将并联第2~第K-1第一开关304-2~304-K-1中的K-1个第一开关置为导通状态以及将剩余的N-K+1第一开关置为截止状态。
在一些实施例中,所述电压供给电路包括与所述M个存储面一一对应的M个依次并联的电压供给子电路;
基于所述存储面选择信号集,激活K个存储面以及与所述K个存储面一一对应的K个电压供给子电路供给所述操作电压。
在一些实施例中,所述第二选择子电路包括N个第一开关。可以参考图2a和图2b,将图2a和图2b中所述第1电压供给子电路303-1的输出端Vout0与所述操作电压Vpmp之间增加1个第一开关304-1(未示出),剩余的N-1个开关可以参考图2a和图2b中第一开关304-2~304-N进行理解,这里不在赘述。这样,所述N个第一开关包括304-1(未示出)~304-N。在一些具体实施例中,所述第一开关304-1(未示出)可以接收电压供给选择信号en_1pl。
如图2a所示,在一些实施例中,所述存储面选择电路包括:与多个所述存储面一一对应的M个第二开关201-1~201-M;
每一所述第二开关的一个受控端均与所述电压供给电路300的输出端连接,另一受控端连接于一个所述存储面,每一所述第二开关的控制端分别接收一个相应的存储面选择信号;若所述存储面选择信号为第三状态,则相应的存储面被激活;若所述存储面选择信号为第四状态,则相应的存储面不被激活。
这里,所述第三状态可以是高电平状态,用逻辑“1”表示,所述第四状态可以是低电平状态,用逻辑“0”表示。
选择的存储面的数量为K,将K个电压供给选择信号设置为高电平状态,将M-K个电压供给选择信号设置为低电平状态,用以将K个存储面置为激活状态以及将剩余的M-K个存储面置为非激活状态。
在一些实施例中,所述电压供给电路包括电荷泵;所述电压供给子电路包括电荷泵内核。
电荷泵是一种通过电容积累效应来输出高于电源电压(VDD)的电路,一般作为编程电压产生器或电平转换电路中的高压产生器应用在存储装置中。
电荷泵内核是电荷泵的核心电路,通常包括多组电容及其控制开关,产生高压VPP(Vout)并将高压VPP提供给所连接的负载的主要电路。
通常需要将产生高压VPP(Vout)与参考电压进行比较,接收调节电压后进行调控后达到目标电压Vpe。
接收调节电压包括高压VPP(Vout)与参考电压进行Vref的比较结果或者时钟信号。
其中,接收所述时钟信号的电荷泵内核进行持续升压。
其中,接收所述比较结果的电荷泵内核进行受控升压,当高压VPP分压后的电压小于所述参考电压,则输出驱动电压(可以是高电平状态,用逻辑“1”表示)进而控制接收所述比较结果的电荷泵内核升压;当所述操作电压分压后的电压大于所述参考电压,则输出驱动电压(可以是低电平状态,用逻辑“0”表示)进而控制接收所述比较结果的电荷泵内核停止升压。
在一些实施例中,所述操作电压包括编程电压。
在一些实施例中,所述存储装置包括三维NAND型存储器。本申请实施例涉及的存储装置是将被用于后续制程以形成最终的存储器的至少一部分。这里,所述最终的存储器可以包括三维NAND型存储器。
图3a至图3d为本申请实施例提供的一些存储装置操作方法的示意图。
如图3a至图3d所示,根据本申请实施例的另一方面,提供一种存储装置的操作方法,所述存储装置包括存储单元阵列,所述存储单元阵列包括M个存储面PL0~PLM-1,存储面选择电路200,分别与所述M个存储面PL0~PLM-1耦合;电压供给电路300,与所述存储面选择电路200耦合,至少包括N个电压供给子电路303-1~303-N;所述方法包括:
所述存储面选择电路200,基于存储面选择信号集(包括M个存储面选择信号sel_pl0~sel_plM-1),激活K个存储面;
所述电压供给电路300,基于所述存储面选择信号集,从电压供给电路300的N个电压供给子电路303-1~303-N中选择K个电压供给子电路,对激活的K个存储面的选择字线供给操作电压;其中,M、N、K为正整数,且1≤K≤M≤N。
如图3a至图3d所示,在一些实施例中,所述电压供给电路还包括电压调控子电路301及第一选择子电路302,所述方法还包括:
所述电压调控子电路301产生调节电压flag以及产生电压供给选择信号集;
所述第一选择子电路302基于所述调节电压flag及电压供给选择信号集,控制所述K个电压供给子电路输出所述操作电压Vpmp;所述电压供给选择信号集包括N个电压供给选择信号en_1pl~en_Npl。
这里,所述N个电压供给子电路303-1~303-N并行设置。
如图3a至图3d所示,在一些实施例中,所述电压调控子电路包括电压调节子电路及电压控制子电路;
所述电压调节子电路基于参考电压和所述操作电压输出比较结果;
所述电压控制子电路基于所述比较结果输出所述调节电压;以及,所述电压控制子电路基于所述存储面选择信号集输出所述电压供给选择信号集。
如图3a至图3d所示,在一些实施例中,所述电压控制子电路根据所述存储面选择信号集,确定选择的存储面的数量为K;
将N个电压供给选择信号中K个电压供给选择信号设置为第一状态;将N个电压供给选择信号中N-K个电压供给选择信号设置为第二状态。
如图3a至图3d所示,在一些实施例中,所述电压供给电路还包括:第二选择子电路;
所述第二选择子电路基于所述电压供给选择信号集,将所述K个电压供给子电路输出的所述操作电压传送到所述存储面选择电路上。
如图3a至图3d所示,在一些实施例中,所述第二选择子电路包括串联的N-1个第一开关;
一个所述电压供给子电路的输出端连接至所述存储面选择电路的输入端;每一所述第一开关的两个受控端分别与两个相邻的所述电压供给子电路的输出端连接,控制端接收一个所述电压供给选择信号;若所述电压供给选择信号为第一状态,则将所述电压供给子电路的输出电压传输至所述存储面选择电路;若所述电压供给选择信号为第二状态,则不将所述电压供给子电路的输出电压传输至所述存储面选择电路;一个电压供给子电路所在的支路接收同一个电压供给选择信号。
如图3a至图3d所示,在一些实施例中,所述电压供给电路包括N个依次并联的第1~第N电压供给子电路303-1~303-N;其中,所述第1电压供给子电路303-1的输出端连接至所述存储面选择电路200的输入端;
当基于所述存储面选择信号集激活K个存储面时,所述电压供给电路基于所述存储面选择信号选择第1~第K电压供给子电路。
示例性地,如图3a所示,当K=1时,即当基于所述存储面选择信号集激活1个存储面时,将任意1个存储面选择信号设置为高电平状态,即sel_pl0或sel_pl1或…或sel_plM-1=1,将剩余的M-1个存储面选择信号设置为低电平状态,用以将任意1个存储面置为激活状态以及将剩余的存储面置为非激活状态。以及,将1个电压供给选择信号设置为高电平状态,即en_1pl=1,将N-1个电压供给选择信号设置为低电平状态,即en_2pl=en_3pl=…=en_Npl=0,用以将所述第1电压供给子电路303-1的输出端连接至所述存储面选择电路的输入端,对激活的1个存储面的选择字线供给操作电压。
如图3b和图3c所示,当K=2和当K=1时的具体情况可以参考当K=1的情况下进行类推理解,这里不再赘述。
示例性地,如图3d所示,当K=M时,即当基于所述存储面选择信号集激活M个存储面时,将M个存储面选择信号设置为高电平状态,即sel_pl0=sel_pl1=…=sel_plM-1=1,用以将M个存储面置为激活状态。以及,将M个电压供给选择信号设置为高电平状态,即en_1pl=en_2pl=…=en_Mpl==1,将N-M个电压供给选择信号设置为低电平状态,即en_M+1pl=en_M+2pl=…=en_Npl=0,用以将所述第1电压供给子电路303-1~第M电压供给子电路303-M的输出端连接至所述存储面选择电路的输入端,对激活的M个存储面的选择字线供给操作电压。本申请实施例提供的存储装置的操作方法所使用的存储装置与上述实施例中的存储装置类似,对于本申请实施例未详尽披露的技术特征,请参照上述实施例进行理解,这里不再赘述。
基于存储面选择信号集激活的K个存储面以及选择的K个电压供给子电路,这样只需要同一组逻辑信号即可实现激活的K个存储面的选择字线充电电压的斜坡速率一致性。
图4为本申请另一实施中提供的在存储器负载的变化的情况下,存储器中电压供给电路供给电压的斜坡速率与存储器中负载加载电压的斜坡速率的比较示意图。
如图4所示,存储器为3D NAND闪存存储器,存储器负载为多个存储面,电压供给电路为电荷泵,其中电荷泵提供多个或者可变的电荷泵单元(或电荷泵内核)存储器负载供给电压。在编程操作期间,电荷泵的负载随着所选择的存储面数量的不同而基本一致,即在所选择的存储面数量的不同的情况下,电压供给电路供给电压的斜坡速率基本一致,负载加载电压的斜坡速率基本一致,明显改善电荷泵供给电压的斜坡速率一致性和选择的存储面的选择字线加载电压的斜坡速率一致性。具体地,存储器负载分别为1个存储面和4个存储面的情况下,存储器负载为1个存储面所对应的电荷泵供给电压的斜坡速率和选择的存储面的选择字线加载电压的斜坡速率均分别与存储器负载为4个存储面所对应的电荷泵供给电压的斜坡速率和选择的存储面的选择字线加载电压的斜坡速率基本一致。这里及下文中,将电荷泵提供多个或者可变的电荷泵单元(或电荷泵内核)供给电压的方案简称为方案二。
具体地,图4中竖直细实线显示的横坐标刻度为21微秒(μs),表示为选择的字线充电至并且稳点在目标电压vpe的时间点为21微秒。图4中粗实线显示的是存储器负载为1个存储面(图4中的“方案一:sel_1pl”所示,对应图1中的“方案一:sel_1pl”),图4中细实线显示的是存储器负载为4个存储面(图4中的“方案一:sel_4pl”所示,对应图1中的“方案一:sel_4pl”);图4中虚线显示的是存储器负载为1个存储面(图4中的“方案二:sel_1pl”所示),图4中点线显示的是存储器负载为4个存储面(图4中的“方案二:sel_4pl”所示);图1上部图显示的是目标高电压(vpeh)与时间的关系图;图1下部图显示的是选择的字线充电至目标电压过程中的字线电压(vsel)与时间的关系图。这里,目标高电压可以理解为电荷泵供给电压,字线电压可以理解为存储面作为负载的加载电压。可以看出,存储器负载为4个存储面的目标高电压斜坡速率均与存储器负载为4个存储面的目标高电压斜坡速率一致,并且,存储器负载为1个存储面的字线电压与存储器负载为4个存储面的字线电压的电压与时间的曲线基本一致(斜坡速率一致当然一致)。
本申请各实施例中,电压供给电路设置为包括N个电压供给子电路且每一所述电压供给子电路均可以输出所述操作电压,当激活M个存储面中K个存储面时,选择K个电压供给子电路为K个存储面的选择字线供给操作电压,可以有效地改善存储装置电压供给电路供给电压的斜坡速率一致性以及激活的K个存储面的选择字线充电电压的斜坡速率一致性,从而保证操作电压供给的稳定性,进而提高存储器的性能。
根据本申请实施例的再一方面,提供一种存储器系统,包括:
一个或多个如在一些实施例中任一项所述的存储装置;以及
存储器控制器,其与所述存储装置耦接并控制所述存储装置。
图5示出了根据本申请的一些方面的具有存储器的示例性系统500的块图。系统500可以是移动电话、台式计算机、膝上型计算机、平板计算机、车辆计算机、游戏控制台、打印机、定位设备、可穿戴电子设备、智能传感器、虚拟现实(VR)设备、增强现实(AR)设备或者其中具有储存器的任何其他合适的电子设备。如图5中所示,系统500可以包括主机508和存储器系统502,存储器系统502具有一个或多个存储器504和存储器控制器506。主机508可以是电子设备的处理器(例如,中央处理单元(CPU))或者片上系统(SoC)(例如,应用处理器(AP))。主机508可以被配置为将数据发送到存储器504或从存储器504接收数据。
存储器504可以是本公开中公开的任何存储器。如下文详细公开的,存储器504(例如,NAND闪存存储器(例如,三维(3D)NAND闪存存储器))可以在擦除操作期间具有来自耦合到未选定字线的驱动晶体管(例如,串驱动器)的减小的漏电流,这允许驱动晶体管的进一步尺寸缩小。
根据一些实施方式,存储器控制器506耦合到存储器504和主机508,并且被配置为控制存储器504。存储器控制器506可以管理存储在存储器504中的数据,并且与主机508通信。在一些实施方式中,存储器控制器506被设计为用于在低占空比环境中操作,如安全数字(SD)卡、紧凑型闪存(CF)卡、通用串行总线(USB)闪存驱动器、或用于在诸如个人计算器、数字相机、移动电话等的电子设备中使用的其他介质。在一些实施方式中,存储器控制器506被设计为用于在高占空比环境SSD或嵌入式多媒体卡(eMMC)中操作,SSD或eMMC用作诸如智能电话、平板计算机、膝上型计算机等的移动设备的数据储存器以及企业存储阵列。
存储器控制器506可以被配置为控制存储器504的操作,例如读取、擦除和编程操作。存储器控制器506还可以被配置为管理关于存储在或要存储在存储器504中的数据的各种功能,包括但不限于坏块管理、垃圾收集、逻辑到物理地址转换、损耗均衡等。在一些实施方式中,存储器控制器506还被配置为处理关于从存储器504读取的或者被写入到存储器504的数据的纠错码(ECC)。存储器控制器506还可以执行任何其他合适的功能,例如,格式化存储器504。存储器控制器506可以根据特定通信协议与外部设备(例如,主机508)通信。例如,存储器控制器506可以通过各种接口协议中的至少一种与外部设备通信,接口协议例如USB协议、MMC协议、外围部件互连(PCI)协议、PCI高速(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机小型接口(SCSI)协议、增强型小型磁盘接口(ESDI)协议、集成驱动电子设备(IDE)协议、Firewire协议等。
存储器控制器506和一个或多个存储器504可以集成到各种类型的存储设备中,例如,包括在相同封装(例如,通用闪存存储(UFS)封装或eMMC封装)中。也就是说,存储器系统502可以实施并且封装到不同类型的终端电子产品中。
在如图6a中所示的一个示例中,存储器控制器506和单个存储器504可以集成到存储器卡602中。存储器卡602可以包括PC卡(PCMCIA,个人计算机存储器卡国际协会)、CF卡、智能媒体(SM)卡、存储器棒、多媒体卡(MMC、RS-MMC、MMCmicro)、SD卡(SD、miniSD、microSD、SDHC)、UFS等。存储器卡602还可以包括将存储器卡602与主机(例如,图5中的主机508)耦合的存储器卡连接器604。
在如图6b中所示的另一示例中,存储器控制器506和多个存储器504可以集成到SSD 606中。SSD 606还可以包括将SSD 606与主机(例如,图5中的主机508)耦合的SSD连接器608。在一些实施方式中,SSD 606的存储容量和/或操作速度大于存储器卡602(如图6a中所示)的存储容量和/或操作速度。
在一些实施例中,所述存储装置还包括字线选择电路;所述字线选择电路与存储面中的各字线耦合,被配置为响应于来自所述存储器控制器的字线选择信号而操作,以便选择所述K个存储面中被配置为读取、编程、擦除和验证操作的所述选择字线。
在一些实施例中,所述存储装置还包括一个或多个列驱动器;所述列驱动器耦接于所述逻辑控制电路与所述存储面之间,被配置为响应于来自所述存储器控制器的一个或多个位线选择信号而操作,以便选择所述K个存储面中被配置为读取、编程、擦除和验证操作的选择位线。
图7是本申请的实施例提供的一种存储器7的组成框图。存储器7具有双存储面结构,并且可以包括外围电路;其中,所述外围电路可以包括:控制电路70、电压生成电路71、行驱动72、列驱动器731、732;存储面包括存储面741、742。尽管在该实施例中使用了双存储面结构,但是应当理解,在本申请的范围内也可以采用其它数量的存储面。在采用多面编程模式时,可以同时对存储面741、742进行编程。
需要说明的是,控制电路70可以实现上述图2a和图2b中的电压调控子电路301的功能,电压生成电路71可以实现上述图2a和图2b中的电压供给子电路303-1~303-N的功能。
实际应用中,控制电路70可以耦接到电压生成电路71、行驱动器72和列驱动器731、732。电压生成电路71可以耦接到行驱动器72。行驱动器72可以经由串选择线SSL1、字线WL1(1)到WL1(N)以及接地选择线GSL1耦接到存储面741,N是正整数,例如,N=128。行驱动器72可以经由串选择线SSL2、字线WL2(1)至WL2(N)以及接地选择线GSL2耦接到存储面742。列驱动器731可以经由位线BL1(1)到BL1(M)耦接到存储面741,M是正整数,例如,M=131072。列驱动器732可以经由位线BL2(1)至BL2(M)耦接到存储面742。存储面741、742中的每一个可以包含多个存储块,每个存储块可以包含多个存储页,每个存储页可以包含多个存储单元。存储面741中的存储单元可以通过字线WL1(1)到WL1(N)以及位线BL1(1)至BL1(M)进行寻址,存储面742中的存储单元可以通过字线WL2(1)至WL2(N)以及位线BL2(1)到BL2(M)进行寻址。
控制电路70可以与主机、或存储器控制器(Memory Controlller)进行通信以接收数据以便存储在存储片741、742中并发送从存储片741、742获取的数据。控制电路70可以从主机或存储器控制器接收命令、地址或数据并且生成列地址信号Scadr1、Scadr2、行地址信号Sradr以及电压控制信号Svc。响应于来自控制电路70的电压控制信号Svc,电压生成电路71可以生成用于读取、编程、擦除和验证操作的电压。电压生成电路71生成的电压可能超过提供给存储器7的电源电压。行驱动器72可以响应于来自控制电路70的行地址信号Sradr而操作,以便选择用于读取、编程、擦除和验证操作的字线。列驱动器731、732可以响应于来自控制电路70的列地址信号Scadr1、Scadr2而操作,以便生成位线信号以选择用于读取、编程、擦除和验证操作的位线。
在编程操作中,电压生成电路71可以使用电源电压(例如,3.3V)来生成编程电压(例如,20V)和编程通过电压(例如,10V),行驱动器72可以向所选择的字线施加具有编程电压的幅度的编程脉冲,向未选定的字线施加编程通过电压,向串选择线SSL1、SSL2施加电源电压,以及向接地选择线GSL1、GSL2施加接地电压,并且列驱动器731、732可以向所选择的位线施加接地电压(例如,0V),以及向未选定的位线施加电源电压。在验证操作中,电压生成电路71可以生成合适的验证电压,行驱动器72可以将合适的验证电压施加到所选择的字线,将电源电压施加到串选择线SSL1、SSL2,并且将电源电压施加到接地选择线GSL1、GSL2,并且列驱动器731、732可以将接地电压施加到未选择的位线,并且将电源电压分别施加到存储片741、742的被选择的位线以便在所选择的位线上从所选择的存储单元中读取数据。如果数据读取是不正确的,则控制电路70可以将所选择的存储单元验证为失败,而如果数据读取是正确的,则控制电路70可以将所选择的存储单元验证为通过。
存储器控制器可以与外部主机进行通信以接收数据以便存储在存储装置的存储面中并发送从存储装置的多个存储面获取的数据,可以同时对两个或更多个存储面进行编程以提高编程效率。
存储器控制器可以从外部主机接收命令、地址或数据并且生成列地址信号、行地址信号以及电压控制信号。响应于来自存储器控制器的电压控制信号,电压供给电路可以生成用于读取、编程、擦除和验证操作的电压。电压供给电路生成的电压可能超过提供给存储器件的电源电压VDD。当负载的变化,可以提升电压供给电路供给电压的斜坡速率一致性以及RC加载电压的斜坡速率一致性,从而保证操作电压供给的稳定性,进而提高存储器的性能。
应理解,说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此,在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外,这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解,在本申请的各种实施例中,上述各过程的序号的大小并不意味着执行顺序的先后,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本申请实施例的实施过程构成任何限定。上述本申请实施例序号仅仅为了描述,不代表实施例的优劣。
本申请所提供的几个方法实施例中所揭露的方法,在不冲突的情况下可以任意组合,得到新的方法实施例。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以所述权利要求的保护范围为准。
Claims (20)
1.一种存储装置,其特征在于,包括:
存储单元阵列,包括M个存储面;
存储面选择电路,分别与所述M个存储面耦合,被配置为基于存储面选择信号集激活K个存储面;所述存储面选择信号集包括M个存储面选择信号;
电压供给电路,与所述存储面选择电路耦合,至少包括N个电压供给子电路;所述电压供给电路被配置为基于所述存储面选择信号集选择K个电压供给子电路,对激活的K个存储面的选择字线供给操作电压;其中,M、N、K为正整数,且1≤K≤M≤N。
2.如权利要求1所述的存储装置,其特征在于,所述电压供给电路还包括:电压调控子电路及第一选择子电路;其中,所述电压调控子电路的输出端与所述第一选择子电路的输入端连接,所述第一选择子电路的N个输出端与所述N个电压供给子电路连接,所述电压调控子电路被配置为产生调节电压以及产生电压供给选择信号集;所述第一选择子电路被配置为根据所述调节电压及电压供给选择信号集,控制所述K个电压供给子电路输出所述操作电压;所述电压供给选择信号集包括N个电压供给选择信号。
3.如权利要求2所述的存储装置,其特征在于,所述电压调控子电路包括电压调节子电路及电压控制子电路;
所述电压调节子电路的第一输入端接收参考电压,第二输入端与所述电压供给电路的输出端连接,所述电压调节子电路的输出端输出所述参考电压与所述操作电压的比较结果;
所述电压控制子电路的第一输入端与所述电压调节子电路的输出端连接,被配置为接收所述比较结果,所述电压控制子电路的第一输出端与所述第一选择子电路的第一输入端连接,被配置为根据所述比较结果输出相应的所述调节电压;所述电压控制子电路的第二输入端被配置为接收所述存储面选择信号集,所述电压控制子电路的第二输出端与所述第一选择子电路的第二输入端连接,被配置为输出所述电压供给选择信号集。
4.如权利要求3所述的存储装置,其特征在于,所述电压控制子电路具体被配置为:
根据所述存储面选择信号集,确定选择的存储面的数量为K;
将N个电压供给选择信号中K个电压供给选择信号设置为第一状态;将N个电压供给选择信号中N-K个电压供给选择信号设置为第二状态。
5.如权利要求2所述的存储装置,其特征在于,所述第一选择子电路包括N个与门;
每一所述与门的第一输入端接收所述调节电压,每一所述与门的第二输入端接收一个所述电压供给选择信号,每一所述与门的输出端与一个电压供给子电路的输入端连接;若所述电压供给选择信号为第一状态,则所述与门的输出端产生所述电压供给子电路的输入电压;若所述电压供给选择信号为第二状态,则所述与门的输出端不产生所述电压供给子电路的输入电压。
6.如权利要求2所述的存储装置,其特征在于,所述电压供给电路还包括:第二选择子电路;多个所述电压供给子电路通过所述第二选择子电路与所述存储面选择电路连接;所述第二选择子电路被配置为根据所述电压供给选择信号集,将所述K个电压供给子电路输出的所述操作电压传送到所述存储面选择电路上。
7.如权利要求6所述的存储装置,其特征在于,所述第二选择子电路包括串联的N-1个第一开关;
一个所述电压供给子电路的输出端连接至所述存储面选择电路的输入端;每一所述第一开关的两个受控端分别与两个相邻的所述电压供给子电路的输出端连接,控制端接收一个所述电压供给选择信号;若所述电压供给选择信号为第一状态,则所述电压供给子电路的输出电压传输至所述存储面选择电路;若所述电压供给选择信号为第二状态,则所述电压供给子电路的输出电压不能传输至所述存储面选择电路;一个电压供给子电路所在的支路接收同一个电压供给选择信号。
8.如权利要求7所述的存储装置,其特征在于,所述N个电压供给子电路包括第一至第N电压供给子电路,所述串联的N-1个第一开关包括第一至第N-1第一开关,所述第一至第N-1第一开关依次设置在所述第一至第N电压供给子电路中相邻的两个所述电压供给子电路的输出端之间;
所述第一电压供给子电路的输出端连接至所述存储面选择电路的输入端;所述第二至第N电压供给子电路中第i电压供给子电路的输出端通过第一至第i-1第一开关连接至所述存储面选择电路的输入端;
当激活的存储面为一个时,则所述第一至第N-1第一开关均设置为所述第二状态,所述第一电压供给子电路的输出电压传输至所述存储面选择电路;
当激活的存储面为i个时,则所述第一至第i-1第一开关均设置为所述第一状态,将第i+1至第N-1第一开关均设置为所述第二状态,第一至第i电压供给子电路供给所述操作电压;其中,i为正整数,且2≤i≤N,2<N。
9.如权利要求6所述的存储装置,其特征在于,所述第二选择子电路包括并联的N-1个第一开关;
一个所述电压供给子电路的输出端连接至所述存储面选择电路的输入端;剩余的N-1个所述电压供给子电路中的每一所述电压供给子电路的输出端连接至一个所述第一开关的第一受控端,所述第一开关的第二受控端连接至所述存储面选择电路,所述第一开关的控制端接收一个相应的电压供给选择信号;若所述电压供给选择信号为第一状态,则所述电压供给子电路的输出电压传输至所述存储面选择电路;若所述电压供给选择信号为第二状态,则所述电压供给子电路的输出电压不能传输至所述存储面选择电路;一个电压供给子电路所在的支路接收同一个电压供给选择信号。
10.如权利要求1所述的存储装置,其特征在于,所述存储面选择电路包括:与多个所述存储面一一对应的M个第二开关;
每一所述第二开关的一个受控端均与所述电压供给电路的输出端连接,另一受控端连接于一个所述存储面,每一所述第二开关的控制端分别接收一个相应的存储面选择信号;若所述存储面选择信号为第三状态,则相应的存储面被激活;若所述存储面选择信号为第四状态,则相应的存储面不被激活。
11.如权利要求1所述的存储装置,其特征在于,所述电压供给电路包括电荷泵;所述电压供给子电路包括电荷泵内核。
12.如权利要求1所述的存储装置,其特征在于,所述操作电压包括编程电压。
13.根据权利要求1所述的存储装置,其特征在于,所述存储装置包括三维NAND型存储器。
14.一种存储器系统,其特征在于,包括:
一个或多个如权利要求1至13中任一项所述的存储装置;以及
存储器控制器,其与所述存储装置耦接并控制所述存储装置。
15.一种存储装置的操作方法,其特征在于,所述存储装置包括存储单元阵列,所述存储单元阵列包括M个存储面,存储面选择电路,分别与所述M个存储面耦合;电压供给电路,与所述存储面选择电路耦合,至少包括N个电压供给子电路;所述方法包括:
所述存储面选择电路,基于存储面选择信号集,激活K个存储面;
所述电压供给电路,基于所述存储面选择信号集,从电压供给电路的N个电压供给子电路中选择K个电压供给子电路,对激活的K个存储面的选择字线供给操作电压;其中,M、N、K为正整数,且1≤K≤M≤N。
16.根据权利要求15所述的操作方法,其特征在于,所述电压供给电路还包括电压调控子电路及第一选择子电路,所述方法还包括:
所述电压调控子电路产生调节电压以及产生电压供给选择信号集;
所述第一选择子电路基于所述调节电压及电压供给选择信号集,控制所述K个电压供给子电路输出所述操作电压;所述电压供给选择信号集包括N个电压供给选择信号。
17.如权利要求16所述的操作方法,其特征在于,所述电压调控子电路包括电压调节子电路及电压控制子电路;
所述电压调节子电路基于参考电压和所述操作电压输出比较结果;
所述电压控制子电路基于所述比较结果输出所述调节电压;以及,所述电压控制子电路基于所述存储面选择信号集输出所述电压供给选择信号集。
18.如权利要求17所述的操作方法,其特征在于,所述电压控制子电路根据所述存储面选择信号集,确定选择的存储面的数量为K;
将N个电压供给选择信号中K个电压供给选择信号设置为第一状态;将N个电压供给选择信号中N-K个电压供给选择信号设置为第二状态。
19.如权利要求16所述的操作方法,其特征在于,所述电压供给电路还包括:第二选择子电路;
所述第二选择子电路基于所述电压供给选择信号集,将所述K个电压供给子电路输出的所述操作电压传送到所述存储面选择电路上。
20.如权利要求19所述的操作方法,其特征在于,所述第二选择子电路包括串联的N-1个第一开关;
一个所述电压供给子电路的输出端连接至所述存储面选择电路的输入端;每一所述第一开关的两个受控端分别与两个相邻的所述电压供给子电路的输出端连接,控制端接收一个所述电压供给选择信号;若所述电压供给选择信号为第一状态,则将所述电压供给子电路的输出电压传输至所述存储面选择电路;若所述电压供给选择信号为第二状态,则不将所述电压供给子电路的输出电压传输至所述存储面选择电路;一个电压供给子电路所在的支路接收同一个电压供给选择信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211529561.1A CN118116438A (zh) | 2022-11-30 | 2022-11-30 | 存储装置及其操作方法、存储器系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211529561.1A CN118116438A (zh) | 2022-11-30 | 2022-11-30 | 存储装置及其操作方法、存储器系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN118116438A true CN118116438A (zh) | 2024-05-31 |
Family
ID=91215972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211529561.1A Pending CN118116438A (zh) | 2022-11-30 | 2022-11-30 | 存储装置及其操作方法、存储器系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN118116438A (zh) |
-
2022
- 2022-11-30 CN CN202211529561.1A patent/CN118116438A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110400588B (zh) | 存储器装置以及该存储器装置的操作方法 | |
US9373401B2 (en) | Method of programming non-volatile memory device and apparatuses for performing the method | |
US8755242B2 (en) | High voltage generating circuit and method of operating the same | |
US9251891B1 (en) | Devices and methods to conditionally send parameter values to non-volatile memory | |
CN105718385B (zh) | 数据存储装置及其操作方法与数据处理系统 | |
CN110244093B (zh) | 低电压检测电路与包括该低电压检测电路的存储器装置 | |
US8018774B2 (en) | Method of operating nonvolatile memory device and memory system | |
US20170011780A1 (en) | Power on reset circuit and semiconductor memory device including the same | |
US10418111B2 (en) | Memory system and operating method thereof | |
US11749361B2 (en) | Memory device and operating method thereof | |
US11380401B2 (en) | High-voltage shifter with reduced transistor degradation | |
US20210382637A1 (en) | Storage device and method of operating the storage device | |
US10943665B1 (en) | Method of programming and verifying memory device and related memory device | |
KR20200129943A (ko) | 저장 장치 및 그 동작 방법 | |
CN112114740A (zh) | 存储装置及其操作方法 | |
CN117059153A (zh) | 存储器件的读取操作中的基于开放块的读取偏移量补偿 | |
US20230238067A1 (en) | Method of programming and verifying memory device and related memory device | |
US11462272B2 (en) | Memory device and operating method thereof | |
CN118116438A (zh) | 存储装置及其操作方法、存储器系统 | |
US20170125069A1 (en) | Semiconductor device including multiple planes | |
US20200043533A1 (en) | Memory device and operating method of the memory device | |
US11651827B2 (en) | Semiconductor memory device and operating method thereof | |
US11908527B2 (en) | Memory device and method of operating the memory device | |
US10839912B2 (en) | Semiconductor memory device, memory system including the semiconductor memory device, and operating method thereof | |
US12020757B2 (en) | Memory device for generating pump clock and operating method of the memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |