CN118099134A - 半导体结构及器件测试方法 - Google Patents

Abstract

本发明实施例提供一种半导体结构及器件测试方法，包括：衬底；位于所述衬底上的多个光电器件和至少一个光电测试件，以及，位于所述多个光电器件之间和所述光电器件与所述光电测试件之间的隔离结构；其中，所述光电测试件包括有效光电结构和覆盖于所述有效光电结构的受光区上的遮光层；并且，所述有效光电结构和所述光电器件的结构相同。本发明实施例的所述半导体结构的测试流程易于实现。

Description

半导体结构及器件测试方法

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及器件测试方法。

背景技术

光电器件是一种将光信号转换为电信号的一种器件，其工作原理为：基于光电效应，使得光照射在光电器件上时，光电器件的电子吸收光子的能量而发生相应的电效应。光电设备可以利用光电器件实现相应的功能，例如图像传感器，ToF(Time of flight，飞行时间)距离传感器等，其中，图像传感器可以利用CCD(charge coupled device，电荷耦合器件)、CMOS(Complementary Metal-Oxide-Semiconductor，互补金属氧化物半导体)器件等的光电转换功能将光学图像转换为电信号后输出数字图像，ToF(Time of flight，飞行时间)距离传感器，可以利用SPAD(Single Photon Avalanche Diode，单光子雪崩二极管)器件，将调制的红外光源投射到物体、人物或场景上，然后捕获反射光，并测量接收的反射光的光强和相位差，从而获得高度可靠的深度图像以及整个场景的灰度图像。

然而，现有的光电器件的测试不易实现。

发明内容

本发明实施例提供了一种半导体结构的形成方法，以使得测试流程易于实现。

为实现上述目的，本发明实施例提供一种半导体结构，包括：

衬底；

位于所述衬底上的多个光电器件和至少一个光电测试件，以及，位于所述多个光电器件之间和所述光电器件与所述光电测试件之间的隔离结构；

其中，所述光电测试件包括有效光电结构和覆盖于所述有效光电结构的受光区上的遮光层；并且，所述有效光电结构和所述光电器件的结构相同。

可选的，所述遮光层的遮光率大于或等于90％。

可选的，所述遮光层的覆盖所述有效光电结构的受光区的同时，还覆盖所述有效光电结构的受光区的延展区，所述延展区为所述有效光电结构的受光区向外延展预设尺寸后的区域。

可选的，所述光电器件包括：

位于衬底内的第一类型掺杂区，以及位于所述第一类型掺杂区两侧的第二类型掺杂区。

可选的，所述光电器件和所述有效光电结构基于相同的工艺形成。

可选的，所述半导体结构还包括导电插塞和与所述导电插塞电连接的互连结构，所述遮光层的材料与所述互连结构的材料相同。

可选的，所述遮光层与所述互连结构为一体结构。

可选的，所述遮光层材料为Al、Ni、Cu或W中的一种或多种。

可选的，所述光电器件为单光子雪崩二极管SPAD。

本发明实施例还提供一种器件测试方法，应用于本发明实施例所述的半导体结构，包括：

在光照环境下，测试衬底上的光电器件对应的第一测试参数；

测试位于所述衬底上的光电测试件对应的第二测试参数；

基于所述第二测试参数和所述第一测试参数的差值，确定所述光电器件的性能。

可选的，第一测试参数为第一雪崩电压，所述第二测试参数为第二雪崩电压；所述第二雪崩电压和所述第一雪崩电压的差值越大，所述光电器件的测试参数性能越好。

可选的，所述光电器件为单光子雪崩二极管器件，所述测试为暗计数率测试。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例提供了一种半导体结构的形成方法，包括：衬底；位于所述衬底上的多个光电器件和至少一个光电测试件，以及，位于所述多个光电器件之间和所述光电器件与所述光电测试件之间的隔离结构；其中，所述光电测试件包括有效光电结构和覆盖于所述有效光电结构的受光区上的遮光层；并且，所述有效光电结构和所述光电器件的结构相同。

可以看出，本发明实施例的所述半导体结构及器件测试方法，通过在衬底上形成光电器件以及有效光电结构与光电器件的结构相同的光电测试件，并在有效光电结构的受光区上设置有覆盖所述受光区的遮光层，从而可以基于所述衬底上的光电测试件的结构模拟光电器件在暗环境下的状态，进而在测试环节可以直接光电测试件，得到光电器件在暗环境下的测试参数，使得该测试流程无需在暗环境下执行，从而易于实现。

附图说明

图1为本发明实施例提供的半导体结构的可选结构示意图；

图2为本发明实施例提供的光电器件的可选结构示意图；

图3为本发明实施例提供的光电测试件的可选结构示意图；

图4为本发明实施例提供的光电测试件的另一可选结构示意图；

图5为本发明实施例提供的一种器件测试方法的可选流程图。

具体实施方式

由背景技术可知，现有的光电器件的测试流程过于繁琐且不易实现。现分析光电器件的测试流程过于繁琐且不易实现的原因。

具体的，在半导体晶圆的衬底上形成光电器件后，若要进行光电器件的测试，通常需要将晶圆进行切片、封装，并在暗环境下才能实现。

以SPAD进行DCR(Dark Count Rate，暗计数率)测试为例，需要将切割封装后的SPAD器件放置至暗环境下，加工作电压Vox(略高于击穿电压BV)，并利用示波器探测电流变化，搜集DCR数据。

可以看出，这种测试方法需要对晶圆进行一些预处理，包括切片，封装等流程，测试流程过于繁琐，同时还需要提供暗环境，进而在暗环境中搭建测试设备，测试流程不易实现。

有鉴于此，本发明实施例提供一种半导体结构及器件测试方法，所述半导体结构包括：衬底；位于所述衬底上的多个光电器件和至少一个光电测试件，以及，位于所述多个光电器件之间和所述光电器件与所述光电测试件之间的隔离结构；其中，所述光电测试件包括有效光电结构和覆盖于所述有效光电结构的受光区上的遮光层；并且，所述有效光电结构和所述光电器件的结构相同。

可以看出，本发明实施例的所述的半导体结构及器件测试方法，通过在衬底上形成光电器件以及有效光电结构与光电器件的结构相同的光电测试件，并在有效光电结构的受光区上设置有覆盖所述受光区的遮光层，从而可以基于所述衬底上的光电测试件的结构模拟光电器件在暗环境下的状态，进而在测试环节可以直接光电测试件，得到光电器件在暗环境下的测试参数，使得该测试流程无需在暗环境下执行，从而易于实现。

为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明实施例的具体实施例做详细的说明。

图1是本发明实施例半导体结构的可选结构示意图。参考图1，所述半导体结构，包括：

衬底100；位于所述衬底100上的多个光电器件110和至少一个光电测试件120，以及，位于所述多个光电器件110之间和所述光电器件110与所述光电测试件120之间的隔离结构130；其中，所述光电测试件120包括有效光电结构121和覆盖于所述有效光电结构121的受光区上的遮光层122；并且，所述有效光电结构121和所述光电器件110的结构相同。

其中，所述衬底为硅衬底。在其他示例中，所述衬底还可以为锗、碳化硅、砷化镓或镓化铟，或者，所述衬底100还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底，所述衬底100内还可以进一步形成有半导体器件，例如，PMOS晶体管、CMOS晶体管、NMOS晶体管、电阻器、电容器或电感器等，本发明在此不做具体的限定。

所述光电器件为将光信号转换为电信号的器件，用于进行光线的探测。相应的，所述光电器件中，用于进行光电探测的面可以称为受光区。可以理解的是，所述光电器件可以具有受光区，以及与所述受光区相对的其他功能面。在本发明实施例中，所述光电器件为晶圆未被切割前，尚处于大规模形成在晶圆的衬底上的状态，相应的功能面仅表现为与受光区相对的背面。

并且，所述光电器件为晶圆未被切割前，尚处于大规模形成在晶圆的衬底上的状态，可以理解的是，通过对大规模形成在晶圆的衬底上的状态的光电器件执行测试流程，可以较早的发现可能出现的问题，从而在光电器件出厂前解决相应的问题，同时有利于为后续的光电器件的生产工艺的调整提供可靠的数据支撑。

从另一方面来说，本发明实施例中的测试流程无需进行晶圆的切片、封装等步骤，从而简化了测试流程。

在一个可选的示例中，所述光电器件为SPAD器件，参考图2示出的所述光电器件的一种可选结构，所述光电器件包括位于衬底内的第一类型掺杂区111，以及位于所述第一类型掺杂区111两侧的第二类型掺杂区112，其中，在具体的示例中，所述第一类型掺杂区111可以为N型掺杂区，第二类型掺杂区112可以为P型掺杂区。

在具体的示例中，所述第一类型掺杂区111内还可以进一步包括多个第一类型重掺杂区(图中111内的小方块所示)，所述第一类型重掺杂区用于提高器件的电学性能。相应的，所述第二类型掺杂区112内页可以进一步包括第二类型重掺杂区(图中112内的小方块所示)，所述第二类型重掺杂区用于提高器件的电学性能。

同时，为避免第一类型掺杂区的载流子扩散至衬底100，本发明实施例中的所述光电器件内进一步设置有第二类型掺杂隔离区113。

在进一步的示例中，所述光电器件一侧的半导体结构中还进一步设置有导电插塞140，以及用于电连接所述导电插塞的互连结构150。其中，为电性隔离所述互连结构150，所述互连结构150的侧面还设置有介质层160。

相应的，所述光电测试件的有效光电结构与所述光电器件的结构相同，参考图3示出的所述光电测试件的一种可选结构，包括位于衬底内的第一类型掺杂区111，以及位于所述第一类型掺杂区111两侧的第二类型掺杂区112，其中，在具体的示例中，所述第一类型掺杂区111可以为N型掺杂区，第二类型掺杂区112可以为P型掺杂区。

在具体的示例中，所述第一类型掺杂区111内还可以进一步包括多个第一类型重掺杂区(图中111内的小方块所示)，所述第一类型重掺杂区用于提高器件的电学性能。相应的，所述第二类型掺杂区112内页可以进一步包括第二类型重掺杂区(图中112内的小方块所示)，所述第二类型重掺杂区用于提高器件的电学性能。

同时，为避免第一类型掺杂区的载流子扩散至衬底100，所述光电测试件内同样设置有第二类型掺杂隔离区113。

在进一步的示例中，所述光电测试件的一侧的半导体结构中同样设置有导电插塞140，以及用于电连接所述导电插塞的互连结构150。其中，为电性隔离所述互连结构150，所述互连结构150的侧面还设置有介质层160。

与光电器件不同的是，本发明实施例中，光电测试件中进一步设置有遮光层122，以遮挡所述光电测试件的受光区。

可以理解的是，所述光电器件和所述有效光电结构可以基于相同的工艺形成，也就是说，在器件的形成过程初期，并不区分光电器件和光电测试件，而是在晶圆的衬底上同时形成多个光电器件结构，待后续形成光电器件后，进一步选择一个光电器件作为光电测试件的有效光电结构，并进一步在该有效光电结构的受光区上形成遮光层，从而以形成有遮光层的光电器件作为光电测试件。

可以看出，本发明实施例中，仅通过简单的工艺调整，即可实现光电测试件的形成，对原有工艺的影响较小，不会造成工艺成本的增加。

在进一步的可选示例中，所述半导体结构还进一步包括互连结构时，所述互连结构用于实现与衬底内的器件结构的导电插塞的电连接，为进一步降低工艺成本，所述遮光层122的材料可以与所述互连结构150的材料相同，从而可以基于相同的工艺流程，在形成所述互连结构的同时，形成所述遮光层。

在进一步的示例中，参考图4示出的光电测试件的另一可选结构示意图，所述遮光层与所述互连结构为一体结构(图中标记为250)，从而在实现遮光的同时，增大互连结构的面积，降低互连结构的形成难度。

所述光电器件之间形成有隔离结构130，用于实现光电器件之间的隔离，同时，所述光电器件与所述光电测试件之间也形成有隔离结构，以实现光电器件与光电测试件之间隔离。

其中，所述隔离结构的材料可以为氧化硅、氮化硅和氮氧化硅中的一种或多种。

所述遮光层的遮光率可以大于或等于90％，在优选示例中，所述遮光层的遮光率可以大于或等于95％，甚至大于或等于98％，从而最大程度的为光电测试件提供暗环境。

所述遮光层的覆盖面积可以大于所述有效光电结构的受光区，从而，使得遮光层的覆盖所述有效光电结构的受光区的同时，还覆盖所述有效光电结构的受光区的延展区，所述延展区为所述有效光电结构的受光区向外延展预设尺寸后的区域，从而保证光电测试件的暗环境质量。在一个具体的示例中，所述预设尺寸可以大于或等于所述受光区内径的10％，例如，大于受光区内径的15％等。

在进一步的可选示例中，所述遮光层可以为金属材料，具体的，所述遮光层的材料可以为Al、Ni、Cu或W中的一种或多种。

可以看出，本发明实施例的所述半导体结构及器件测试方法，通过在衬底上形成光电器件以及有效光电结构与光电器件的结构相同的光电测试件，并在有效光电结构的受光区上设置有覆盖所述受光区的遮光层，从而可以基于所述衬底上的光电测试件的结构模拟光电器件在暗环境下的状态，进而在测试环节可以直接光电测试件，得到光电器件在暗环境下的测试参数，使得该测试流程无需在暗环境下执行，从而易于实现。

基于上述半导体结构，本发明实施例进一步提供了一种器件测试方法，图5为本发明实施例提供的一种器件测试方法的可选流程图，参考图5，所述方法包括：

步骤S100：在光照环境下，测试衬底上的光电器件对应的第一测试参数；

其中，在光照环境下，测试所述光电器件的第一测试参数，用于与光电测试件的测试参数进行比对，从而确定光电器件的性能。

所述光照环境，可以为自然光环境，也可以为具有预设亮度下的光照环境，例如专门搭建的亮环境，或者，还可以为光线为预设波长下的光照环境，例如紫外环境或者红外环境。本发明在此不做具体的限定。

在一个具体的示例中，所述光电器件可以为SPAD器件，对应的测试可以为DCR测试。DCR测试是表征SPAD受暗噪声影响大小的一个性能参数，DCR主要来源包括过热产生的自由电子、基于制造工艺和掺杂工艺在器件内部产生的SRH(Shockley Read Hall，间接复合)缺陷释放和捕获的载流子。因此，DCR测试可以反映制造工艺的优劣，从而为工艺改进提供数据基础。

具体的，光电器件为SPAD器件，对应的测试为DCR测试时，本步骤中的所述第一测试参数可以为第一雪崩电压，本步骤具体可以为，在光照环境下，测试所述光电器件的第一雪崩电压。

可以理解的是，SPAD在光照环境下，有足够数量的自由载流子来引发雪崩击穿，当到达雪崩电压BV发生雪崩后能够产生足够的电流被探测到，此时的第一雪崩电压BV1即为SPAD器件的真实BV。

步骤S110：测试位于所述衬底上的光电测试件对应的第二测试参数；

其中，测试位于所述衬底上的光电测试件对应的第二测试参数，用于获取不受光照影响时，光电器件的测试参数，从而通过与第一测试参数进行比对，确定光电器件的性能。

具体的，在光电器件为SPAD器件，对应的测试为DCR测试时，本步骤中的所述第二测试参数可以为第二雪崩电压，本步骤具体可以为，测试所述光电测试件的第二雪崩电压。

可以理解的是，光电测试件由于顶部被遮光层覆盖，即便处于环境光下，光电测试件也无法吸收光子，从而可以作为暗环境下的测试参数进行后续参数的比对。

步骤S120：基于所述第二测试参数和所述第一测试参数的差值，确定所述光电器件的性能。

基于光照环境下的第一测试参数，和模拟了暗环境的光电测试件的第二测试参数，可以对两参数的差值进行比较，从而确定光电器件的性能。

在光电器件为SPAD器件，对应的测试为DCR测试时，光电测试件由于顶部被遮光层覆盖，即便处于环境光下，光电测试件也无法吸收光子，从而，使得能够引发雪崩击穿的只有光电测试件中，有效光电结构内部的少子和有效光电结构内部SRH缺陷释放的载流子，从而，当SRH缺陷较小时，对应释放的载流子较少，需要给出较大的电压方能实现雪崩击穿，对应的第二雪崩电压BV2偏大，与步骤S100中的BV1差值较大；当SRH缺陷较多时，对应释放的载流子较多，从而仅需给出较小的电压即能实现雪崩击穿，对应的第二雪崩电压BV2偏小，与步骤S100中的BV1接近，对应的与步骤S100中的BV1差值较小。相应的，所述第二雪崩电压和所述第一雪崩电压的差值越大，SRH缺陷越小，所述光电器件的测试参数性能越好。

可以看出，本发明实施例的所述半导体结构及器件测试方法，通过在衬底上形成光电器件以及有效光电结构与光电器件的结构相同的光电测试件，并在有效光电结构的受光区上设置有覆盖所述受光区的遮光层，从而可以基于所述衬底上的光电测试件的结构模拟光电器件在暗环境下的状态，进而在测试环节可以直接光电测试件，得到光电器件在暗环境下的测试参数，使得该测试流程无需在暗环境下执行，从而易于实现。

上文描述了本发明实施例提供的多个实施例方案，各实施例方案介绍的各可选方式可在不冲突的情况下相互结合、交叉引用，从而延伸出多种可能的实施例方案，这些均可认为是本发明实施例披露、公开的实施例方案。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种半导体结构，其特征在于，包括：

衬底；

位于所述衬底上的多个光电器件和至少一个光电测试件，以及，位于所述多个光电器件之间和所述光电器件与所述光电测试件之间的隔离结构；

其中，所述光电测试件包括有效光电结构和覆盖于所述有效光电结构的受光区上的遮光层；并且，所述有效光电结构和所述光电器件的结构相同。

2.如权利要求1所述的半导体结构，其特征在于，所述遮光层的遮光率大于或等于90％。

3.如权利要求1所述的半导体结构，其特征在于，所述遮光层的覆盖所述有效光电结构的受光区的同时，还覆盖所述有效光电结构的受光区的延展区，所述延展区为所述有效光电结构的受光区向外延展预设尺寸后的区域。

4.如权利要求1～3任一项所述的半导体结构，其特征在于，所述光电器件和所述有效光电结构基于相同的工艺形成。

5.如权利要求1～3任一项所述的半导体结构，其特征在于，所述光电器件包括：

位于衬底内的第一类型掺杂区，以及位于所述第一类型掺杂区两侧的第二类型掺杂区。

6.如权利要求1～3任一项所述的半导体结构，其特征在于，所述半导体结构还包括导电插塞和与所述导电插塞电连接的互连结构，所述遮光层的材料与所述互连结构的材料相同。

7.如权利要求6所述的半导体结构，其特征在于，所述遮光层与所述互连结构为一体结构。

8.如权利要求1～3任一项所述的半导体结构，其特征在于，所述遮光层材料为Al、Ni、Cu或W中的一种或多种。

9.如权利要求1～3任一项所述的半导体结构，其特征在于，所述光电器件为单光子雪崩二极管SPAD。

10.一种器件测试方法，其特征在于，应用于权利要求1所述的半导体结构，包括：

在光照环境下，测试衬底上的光电器件对应的第一测试参数；

测试位于所述衬底上的光电测试件对应的第二测试参数；

基于所述第二测试参数和所述第一测试参数的差值，确定所述光电器件的性能。

11.如权利要求10所述的器件测试方法，其特征在于，第一测试参数为第一雪崩电压，所述第二测试参数为第二雪崩电压；所述第二雪崩电压和所述第一雪崩电压的差值越大，所述光电器件的测试参数性能越好。

12.如权利要求10所述的器件测试方法，其特征在于，所述光电器件为单光子雪崩二极管器件，所述测试为暗计数率测试。