CN117768636A - 图像传感器结构以及满阱容量的测试方法 - Google Patents
图像传感器结构以及满阱容量的测试方法 Download PDFInfo
- Publication number
- CN117768636A CN117768636A CN202211182620.2A CN202211182620A CN117768636A CN 117768636 A CN117768636 A CN 117768636A CN 202211182620 A CN202211182620 A CN 202211182620A CN 117768636 A CN117768636 A CN 117768636A
- Authority
- CN
- China
- Prior art keywords
- type region
- reset
- substrate
- image sensor
- testing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 232
- 239000000758 substrate Substances 0.000 claims abstract description 120
- 238000000034 method Methods 0.000 claims abstract description 70
- 230000008859 change Effects 0.000 claims abstract description 46
- 238000012546 transfer Methods 0.000 claims description 126
- 230000005540 biological transmission Effects 0.000 claims description 43
- 238000002955 isolation Methods 0.000 claims description 36
- 150000002500 ions Chemical class 0.000 claims description 14
- 210000000746 body region Anatomy 0.000 claims description 13
- 238000010998 test method Methods 0.000 claims description 5
- 230000009286 beneficial effect Effects 0.000 abstract description 15
- 238000011161 development Methods 0.000 abstract description 13
- 238000013461 design Methods 0.000 abstract description 11
- 230000006872 improvement Effects 0.000 abstract description 11
- 238000004904 shortening Methods 0.000 abstract description 4
- 230000008569 process Effects 0.000 description 36
- 239000000463 material Substances 0.000 description 26
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 16
- 239000007769 metal material Substances 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 229910017052 cobalt Inorganic materials 0.000 description 8
- 239000010941 cobalt Substances 0.000 description 8
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 8
- 239000004020 conductor Substances 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 229910052759 nickel Inorganic materials 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 239000010937 tungsten Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000001444 catalytic combustion detection Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
一种图像传感器结构以及满阱容量的测试方法，测试方法包括：提供图像传感器结构，所述图像传感器结构包括：衬底；像素结构；每个所述像素结构包括光电二极管，光电二极管包括位于衬底内相邻的N型区和P型区；对所述N型区和P型区施加电压，并测试所述N型区和P型区之间的结电容，获得结电容随电压变化的关系；基于结电容随电压变化的关系，获得像素结构的满阱容量。本发明实施例对图像传感器结构进行线上(inline)测试，从而能够较早地获得满阱容量的测试数据，有利于提前为图像传感器的设计和改进提供依据，进而有利于缩短开发周期。
Description
技术领域
本发明实施例涉及光电传感领域，尤其涉及一种图像传感器结构以及满阱容量的测试方法。
背景技术
在半导体技术领域中，图像传感器是一种能将光学图像转换成电信号的半导体器件。图像传感器大体上可以分为电荷耦合元件(CCD)和互补金属氧化物半导体图像传感器(CMOS Image Sensor，CIS)。CCD图像传感器的优点是对图像敏感度较高、噪声小。相比之下，CMOS图像传感器由于具有工艺简单、易与其他器件集成、体积小、重量轻、功耗小、成本低等优点而逐渐取代CCD的地位。
满阱容量(FWC)指光电二极管的电容能够积累的最大电荷量，是CIS图像传感器的一个重要指标。FWC的大小决定了最多能接收的光强度。FWC值越大，可检测的场景亮度越高，更好的兼容室外强光环境下工作。因此，满阱容量是衡量图像传感器的性能的重要指标之一。
但是，目前对图像传感器进行满阱容量测试的方法仍有待优化。
发明内容
本发明实施例解决的问题是提供一种图像传感器结构以及满阱容量的测试方法，能够对图像传感器结构进行线上(inline)测试，有利于提高满阱容量测试的便利度、缩短开发周期。
为解决上述问题，本发明实施例提供一种图像传感器的结构，包括：衬底；体端区，位于衬底内，体端区与衬底的掺杂类型相同，且体端区与衬底的掺杂浓度不相同；像素区，位于衬底内，其中像素区与衬底的掺杂类型不相同；第一隔离结构，位于体端区和像素区之间；传输晶体管，毗邻与像素区；重置晶体管，与传输晶体管相间隔，相间隔包括第二隔离结构。
相应的，本发明实施例还提供一种图像传感器结构，用于测试满阱容量；图像传感器结构包括：衬底；像素结构，每个像素结构包括光电二极管，光电二极管包括位于衬底内相邻的N型区和P型区；第一电容测试端，位于衬底上且与P型区电连接，第一电容测试端用于在测试时接入第一电位；第二电容测试端，位于衬底上且与N型区电连接，第二电容测试端用于在测试时接入第二电位，第二电位逐渐增加且第二电位的初始值高于第一电位；其中，第一电容测试端和第二电容测试端用于获得测试P型区和N型区之间的结电容随电压变化的关系，以基于结电容随电压变化的关系，获得像素结构的满阱容量。
相应的，本发明实施例还提供一种满阱容量的测试方法，包括：提供图像传感器结构，图像传感器结构包括：衬底；像素结构，每个像素结构包括光电二极管，光电二极管包括位于衬底内相邻的N型区和P型区；对N型区和P型区施加电压，并测试N型区和P型区之间的结电容，获得结电容随电压变化的关系；基于结电容随电压变化的关系，获得像素结构的满阱容量。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供的图像传感器的结构，从而在测试时，体端区能够用于接入第一电容测试端，像素区能够用于接入第二电容测试端，能够通过第一电容测试端和第二电容测试端，对体端区和像素区施加电位，进而获得像素区与衬底之间的结电容随电压变化的关系，以基于结电容随电压变化的关系，获得像素区的满阱容量。与对图像传感器芯片进行封装后，在特定光线环境下对封装好的图像传感器芯片进行满阱容量的测试相比，利用本发明实施例提供的图像传感器的结构进行满阱容量的测试，无需对图像传感器结构进行封装，有利于在制造图像传感器芯片的后段工艺制程中，对图像传感器结构进行线上(inline)测试，从而能够较早地获得满阱容量的测试数据，有利于提前为图像传感器的设计和改进提供依据，进而有利于缩短开发周期。
本发明实施例提供的图像传感器结构，包括：第一电容测试端，位于衬底上且与P型区电连接，第一电容测试端用于在测试时接入第一电位；第二电容测试端，位于衬底上且与N型区电连接，第二电容测试端用于在测试时接入第二电位，第二电位逐渐增加且第二电位的初始值高于第一电位；其中，第一电容测试端和第二电容测试端用于获得测试P型区和N型区之间的结电容随电压变化的关系，以基于结电容随电压变化的关系，获得像素结构的满阱容量。与对图像传感器芯片进行封装后，在特定光线环境下对封装好的图像传感器芯片进行满阱容量的测试相比，利用本发明实施例提供的图像传感器结构进行满阱容量的测试，无需对图像传感器结构进行封装，有利于在制造图像传感器芯片的后段工艺制程中，对图像传感器结构进行线上(inline)测试，从而能够较早地获得满阱容量的测试数据，有利于提前为图像传感器的设计和改进提供依据，进而有利于缩短开发周期。
本发明实施例提供的满阱容量的测试方法中，对N型区和P型区施加电压，并测试N型区和P型区之间的结电容，获得结电容随电压变化的关系；基于结电容随电压变化的关系，获得像素结构的满阱容量；与对图像传感器芯片进行封装后，在特定光线环境下对封装好的图像传感器芯片进行满阱容量的测试相比，本发明实施例无需在特定光线环境下对图像传感器结构进行满阱容量的测试，相应无需对图像传感器结构进行封装，降低了满阱容量测试的难度、提高测试的便利度，有利于在制造图像传感器芯片的后段工艺制程中，对图像传感器结构进行线上(inline)测试，从而能够较早地获得满阱容量的测试数据，有利于提前为图像传感器的设计和改进提供依据，进而有利于缩短开发周期。
可选方案中，对N型区和P型区施加电压，测试N型区和P型区之间的结电容的步骤包括：在重置晶体管和传输晶体管处于开启状态下，对重置漏极和P型区施加电压，并测试重置漏极和P型区之间的结电容，获得结电容随电压变化的关系。在重置晶体管和传输晶体管处于开启状态下，重置漏极依次通过重置晶体管的导电沟道、重置源极、电连接结构、传输漏极、传输晶体管的导电沟道，与N型区之间连接。因此，本发明实施例测试的是重置漏极与P型区之间的结电容随电压变化的关系，从而所获得的结电容不仅包括P型区与N型区之间的结电容，还包括像素结构中的寄生电容，进而有利于模拟光电传感器实际的工作情况，相应有利于提高满阱容量测试的准确性和可靠度。
附图说明
图1是一种满阱容量的测试方法的流程示意图；
图2是一种时域噪声方差随平均灰阶值变化的关系图；
图3是本发明图像传感器结构一实施例的剖面结构示意图；
图4是本发明图像传感器结构一实施例的俯视结构示意图；
图5是本发明满阱容量的测试方法一实施例的流程示意图；
图6是本发明图像传感器的结构一实施例的剖面结构示意图；
图7是本发明图像传感器的结构一实施例的俯视结构示意图。
具体实施方式
由背景技术可知，目前对图像传感器进行满阱容量测试的方法仍有待优化。
现结合一种满阱容量的测试方法，分析对图像传感器进行满阱容量测试的方法有待优化的原因。图1是一种满阱容量的测试方法的流程示意图。
如图1所示，满阱容量的测试方法包括：
步骤s10：对图像传感器进行曝光处理，获得转换后的图像；
步骤s20：获得在不同曝光时间下图像的平均灰阶值；
步骤s30：获得不同曝光时间下图像的时域噪声方差；
步骤s40：获得时域噪声方差随平均灰阶值变化的关系，将时域噪声方差最大值对应的数字量化值(Digital Number，DN)作为满阱容量。
如图2所示，示出了时域噪声方差随平均灰阶值变化的关系图。其中，横坐标为平均灰阶值μy(Average Signal-Offset(单位：DN))，纵坐标为时域噪声方差σy 2(TemporalNoise Variance(单位：DN^2))。如图2所示，在箭头A处，时域噪声方差达到最大值，将此处对应的DN作为满阱容量。
但是，以上测试方法，需要在对晶圆(wafer)进行封装之后，在特定光线环境下对封装好的图像传感器芯片进行测试，而从晶圆下线到封装测试需要较长的周期，这容易导致开发周期过长，且测试方法复杂。
为了解决技术问题，本发明实施例提供一种图像传感器结构，包括：第一电容测试端，位于衬底上且与P型区电连接，第一电容测试端用于在测试时接入第一电位；第二电容测试端，位于衬底上且与N型区电连接，第二电容测试端用于在测试时接入第二电位，第二电位逐渐增加且第二电位的初始值高于第一电位；其中，第一电容测试端和第二电容测试端用于获得测试P型区和N型区之间的结电容随电压变化的关系，以基于结电容随电压变化的关系，获得像素结构的满阱容量。与对图像传感器芯片进行封装后，在特定光线环境下对封装好的图像传感器芯片进行满阱容量的测试相比，利用本发明实施例提供的图像传感器结构进行满阱容量的测试，无需对图像传感器结构进行封装，有利于在制造图像传感器芯片的后段工艺制程中，对图像传感器结构进行线上(inline)测试，从而能够较早地获得满阱容量的测试数据，有利于提前为图像传感器的设计和改进提供依据，进而有利于缩短开发周期。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。参考图3，示出了本发明图像传感器结构一实施例的结构示意图。图4是本发明图像传感器结构一实施例的俯视结构示意图。
本实施例中，图像传感器结构，用于测试满阱容量(full well capacity，FWC)。
满阱容量指光电二极管的电容能够积累的最大电荷量，是CIS图像传感器的一个重要指标。FWC的大小决定了最多能接收的光强度。FWC值越大，可检测的场景亮度越高，更好的兼容室外强光环境下工作。因此，满阱容量是衡量图像传感器的性能的重要指标之一。相应地，满阱容量的测试，对图像传感器的性能评估至关重要。
如图3所示，本实施例中，图像传感器结构包括：衬底100；像素结构，每个像素结构包括光电二极管，光电二极管包括位于衬底100内相邻的N型区110和P型区120；第一电容测试端210，位于衬底100上且与P型区电连接，第一电容测试端210用于在测试时接入第一电位；第二电容测试端220，位于衬底100上且与N型区110电连接，第二电容测试端220用于在测试时接入第二电位，第二电位逐渐增加且第二电位的初始值高于第一电位；其中，第一电容测试端210和第二电容测试端220用于获得测试P型区120和N型区110之间的结电容随电压变化的关系，以基于结电容随电压变化的关系，获得像素结构的满阱容量。
衬底100用于为满阱容量的测试以及图像传感器结构的形成提供平台。
具体地，本实施例中，衬底100为硅衬底。在其他实施例中，衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，衬底还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
光电二极管用于实现光信号向电信号的转变。N型区110和P型区120相邻，以便形成PN结。
作为一种示例，衬底100为P型衬底100，掺杂有P型离子的衬底100用于作为P型区120，从而有利于增大P型区120的面积，相应增大P型区120和N型区110形成的PN结面积。
作为一种示例，N型区110用于作为像素区。
本实施例中，像素结构还包括：体端区(Bulk)160，位于P型区120内，体端区160内掺杂有P型离子，且体端区160的离子掺杂浓度高于P型区120的离子掺杂浓度。
体端区160的掺杂类型和P型区120的掺杂类型相同，以便使得体端区160作为P型区120与第一电容测试端210的接触端。本实施例中，体端区160还用于提供基准电位0V。本实施例中，体端区160的掺杂浓度高于P型区120的掺杂浓度，以便降低第一电容测试端210与体端区160之间的接触电阻。
本实施例中，体端区160与N型区110相间隔。具体地，本实施例中，体端区160和N型区110之间的衬底100中还形成有第一隔离沟槽(未标示)，第一隔离沟槽内还形成有第一隔离结构170。第一隔离结构170用于隔离体端区160和N型区110。
本实施例中，第一隔离结构170为浅沟槽隔离结构(STI)。第一隔离结构170的材料包括氧化硅、氮化硅和氮氧化硅中的一种或几种。
本实施例中，图像传感器结构还包括：传输晶体管，包括位于衬底100上的传输栅极10、位于传输栅极10一侧衬底100内的传输源极、以及位于传输栅极10另一侧衬底100内的传输漏极20，传输源极与N型区110连接。
传输晶体管用于传输光电二极管产生的光电子，以便进行光电子的存储。
具体地，在传输晶体管开启时，传输晶体管的沟道区30导通，以便通过沟道区30传输光电二极管产生的光电子。
传输晶体管的沟道区30内为反型掺杂，即传输晶体管的沟道区30的掺杂类型与传输晶体管的导电类型不同。当传输晶体管为NMOS晶体管时，传输晶体管的沟道区30为P型掺杂；当传输晶体管为PMOS晶体管时，传输晶体管的沟道区30为N型掺杂。
本实施例中，以传输晶体管为NMOS晶体管为示例进行说明，传输晶体管的沟道区30为N型掺杂。
传输栅极10用于控制传输晶体管的导电沟道的开启和关断。本实施例中，传输栅极10位于衬底100上，在传输晶体管开启时，在传输栅极10覆盖的衬底100内形成导电沟道。本实施例中，传输栅极10为多晶硅或非晶硅栅极结构。传输栅极10的材料包括多晶硅或非晶硅。
传输源极和传输漏极20用于提供载流子源。其中，传输源极与N型区110连接，以便在光电二极管进行光电转换产生光电子时，光电子能够通过传输源极传输至沟道区30，进而传输至传输漏极20。
本实施例中，传输源极的掺杂类型与N型区110相同，从而光电二极管产生的光电子能够通过传输源极进行传输。
作为一种示例，N型区110位于传输栅极10的一侧的衬底100内，N型区110用于作为传输源极，从而使得光电二极管与传输晶体管直接连接。
传输漏极20用于将光电二极管产生的电子传输至重置源极50，进而实现光电二极管与重置晶体管的连接。
本实施例中，传输漏极20与衬底100的掺杂类型不同，传输漏极20还用于作为FD(Floating Diffusion，浮动扩散区)，对光电二极管产生的信号电荷进行放大。具体地，传输漏极20的体积小于光电二极管的N型区110的体积，和光电二极管的结电容相比，传输漏极20与衬底100之间的结电容更小，相同数量的电子在传输漏极20中所引起的电压的变化量更大，从而能够对光电二极管产生的信号电荷起到放大作用。
本实施例中，以传输晶体管为NMOS晶体管为示例进行说明，传输漏极20内掺杂有N型离子。
本实施例中，图像传感器结构还包括：重置晶体管，与传输晶体管相间隔，重置晶体管包括位于衬底100上的重置栅极40、位于重置栅极40一侧衬底100内的重置源极50以及位于重置栅极40另一侧衬底100内的重置漏极60。
在光电传感器领域中，在光电传感器工作时，重置晶体管用于对像素结构中光电二极管以及传输漏极20起到重置作用，避免光电二极管以及传输漏极20中残留的电荷，对满阱容量的测试产生干扰，相应提高利用图像传感器结构进行满阱容量测试的准确性。
重置晶体管与传输晶体管相间隔，以便实现重置晶体管和传输晶体管的隔离，防止重置晶体管和传输晶体管之间产生干扰。
具体地，本实施例中，重置晶体管与传输晶体管之间的衬底100中还形成有第二隔离沟槽(未标示)，第二隔离沟槽内还形成有第二隔离结构70。第二隔离结构70用于隔离重置晶体管与传输晶体管。
本实施例中，第二隔离结构70为浅沟槽隔离结构(STI)。第二隔离结构70的材料包括氧化硅、氮化硅和氮氧化硅中的一种或几种。
本实施例中，重置栅极40用于控制重置晶体管的导电沟道的开启和关断。具体地，在光电传感器工作时，重置栅极40接入重置电压，以便控制重置晶体管导电沟道的开启和关断。
本实施例中，重置栅极40为多晶硅或非晶硅栅极结构。重置栅极40的材料包括多晶硅或非晶硅。
重置源极50和重置漏极60用于提供重置晶体管的载流子源。
本实施例中，以重置晶体管为NMOS晶体管为示例进行说明。相应地，本实施例中，重置源极50和重置漏极60内均掺杂有N型离子。
本实施例中，图像传感器结构还包括：电连接结构，位于衬底100上且电连接传输漏极20和重置源极50。电连接结构用于电连接传输漏极20和重置源极50，以便重置晶体管对传输漏极20和光电二极管进行重置。
作为一种示例，电连接结构包括：第一导电插塞101，位于传输漏极20上且与传输漏极20相接触；第二导电插塞102，位于重置源极50上且与重置源极50相接触；互连线103，位于第一导电插塞101和第二导电插塞102上且沿平行于衬底100的方向延伸，互连线103与第一导电插塞101和第二导电插塞102相接触。
第一导电插塞101用于实现传输漏极20与外部电路或其他互连结构之间的电连接。
第二导电插塞102用于实现重置源极50与外部电路或其他互连结构之间的电连接。
互连线103用于实现第一导电插塞101和第二导电插塞102之间的电连接，进而通过第一导电插塞101、第二导电插塞102以及互连线103，能够实现重置源极50与传输漏极20之间的电连接。
第一导电插塞101、第二导电插塞102以及互连线103在后段互连工艺制程中形成，因此，在形成第一导电插塞101、第二导电插塞102和互连线103之后，便可利用图像传感器结构进行满阱容量的测试，相应有利于进行线上(inline)测试，有利于提高满阱容量测试的便利度、降低测试难度和复杂度，并且能够较早地获得满阱容量测试的数据，相应有利于更早地获得光电传感器的设计和改进依据，进而有利于缩短开发周期。
第一导电插塞101、第二导电插塞102以及互连线103的材料为导电材料。作为一种示例，第一导电插塞101、第二导电插塞102以及互连线103的材料为金属材料，例如：铜、钨、钴、镍等金属材料中的一种或多种。
第一电容测试端210用于在测试时接入第一电位，以便使得对图像传感器结构进行测试时，光电二极管的P型区120能够接入第一电位。
本实施例中，第一电位低于第二电位，即在对图像传感器结构进行测试时，光电二极管的P型区120接入低电位，P型区120作为电容测试的低电位端。
具体地，本实施例中，第一电容测试端210位于体端区160上且与体端区160相接触。具体地，本实施例中，第一电容测试端210接入基准电位0V。
本实施例中，第一电容测试端210为第一接触孔插塞。第一接触孔插塞在后段工艺制程中形成，从而提高工艺兼容性，且便于在后段工艺制程中进行测试，以便较早地获得满阱容量的测试数据。
本实施例中，第一接触孔插塞的材料为导电材料。作为一种示例，第一接触孔插塞的材料为金属材料，例如：铜、钨、钴、镍等金属材料中的一种或几种。
第二电容测试端220用于在测试时接入逐渐增加的第二电位，从而在测试时，能够使得光电二极管的N型区110接入逐渐增加的第二电位，进而获得光电二极管的结电容随电压变化的关系。
本实施例中，第二电位的初始值高于第一电位，也就是说，在测试时，光电二极管的N型区110接入高电位，N型区110作为高电位端，进而使得光电二极管能够反偏，相应获得光电二极管在反偏时，结电容随电压变化的关系。
本实施例中，第一电容测试端210和第二电容测试端220用于获得测试P型区120和N型区110之间的结电容随电压变化的关系，以基于结电容随电压变化的关系，获得像素结构的满阱容量。与对图像传感器芯片进行封装后，在特定光线环境下对封装好的图像传感器芯片进行满阱容量的测试相比，利用本实施例提供的图像传感器结构进行满阱容量的测试，无需对图像传感器结构进行封装，有利于在制造图像传感器芯片的后段工艺制程中，对图像传感器结构进行线上(inline)测试，从而能够较早地获得满阱容量的测试数据，有利于提前为图像传感器的设计和改进提供依据，进而有利于缩短开发周期。
本实施例中，第一电容测试端210在测试时接入基准电位0V，因此，第二电位的数值即为电压值。
在其他实施例中，当第一电容测试端在测试时接入的不是基准电位0V时，将第二电位和第一电位之间的电位差作为电压值。
本实施例中，第二电容测试端220为第二接触孔插塞。第二接触孔插塞在后段工艺制程中形成，从而提高工艺兼容性，且便于在后段工艺制程中进行测试，以便较早地获得满阱容量的测试数据。
本实施例中，第二接触孔插塞的材料为导电材料。作为一种示例，第二接触孔插塞的材料为金属材料，例如：铜、钨、钴、镍等金属材料中的一种或几种。
需要说明的是，本实施例中，第二电容测试端220位于重置漏极60上且与重置漏极60相接触。
本实施例中，在重置晶体管和传输晶体管处于开启状态下，重置漏极依次通过重置晶体管的导电沟道、重置源极50、电连接结构、传输漏极20、传输晶体管的导电沟道，与N型区110之间连接。因此，本实施例中，在利用图像传感器结构进行满阱电容的测试时，测试的是重置漏极60与P型区120之间的结电容随电压变化的关系，从而所获得的结电容不仅包括P型区120与N型区110之间的结电容，还包括像素结构中的寄生电容，进而有利于模拟光电传感器实际的工作情况，相应有利于提高满阱容量测试的准确性和可靠度。
相应地，本实施例中，图像传感器结构还包括：第一栅极连接端80，位于传输栅极10的顶部上且与传输栅极10相接触；第一栅极连接端80用于在测试时接入工作电压，以使传输晶体管开启；第二栅极连接端90，位于重置栅极40的顶部上且与重置栅极40相接触；第二栅极连接端90用于在测试时接入工作电压，以使重置晶体管开启。
第一栅极连接端80用于实现传输栅极10与外部电路或其他互连结构之间的电连接，以便在测试时，能够通过第一栅极连接端80向传输栅极10施加电压。
第一栅极连接端80用于在测试时接入工作电压，以使传输晶体管开启，从而使得传输晶体管的沟道区30导通，进而使得传输漏极20通过传输晶体管的沟道区30与N型区110连接。
本实施例中，第一栅极连接端80为第一栅极导电插塞，第一栅极导电插塞在后段工艺制程中形成，从而提高工艺兼容性，且便于在后段工艺制程中进行测试，以便较早地获取满阱容量的测试数据。
第二栅极连接端90用于实现重置栅极40与外部电路或其他互连结构之间的电连接，以便在测试时，能够通过第二栅极连接端90向重置栅极40施加电压。
第二栅极连接端90用于在测试时接入工作电压，以使重置晶体管开启，从而使得重置晶体管的沟道导通，进而使得重置漏极60通过重置晶体管的沟道与重置源极50连接。
本实施例中，第二栅极连接端90为第二栅极导电插塞，第二栅极导电插塞在后段工艺制程中形成，从而提高工艺兼容性，且便于在后段工艺制程中进行测试，以便较早地获取满阱容量的测试数据。
本实施例中，第一栅极导电插塞和第二栅极导电插塞的材料为导电材料。作为一种示例，第一栅极导电插塞和第二栅极导电插塞的材料为金属材料，例如：铜、钨、钴、镍等金属材料中的一种或多种。
需要说明的是，本实施例中，像素结构的数量为多个，从而在利用本实施例提供的图像传感器结构进行满阱容量的测试时，能够对任意数量的像素结构进行测试，相应有利于减小单个像素结构测试带来的测试误差，提高满阱容量测试的准确性。
更具体地，本实施例中，光电二极管的N型区110(即像素区)在衬底100中呈阵列排布。
相应的，本发明实施例还提供一种满阱容量的测试方法。图5是本发明满阱容量的测试方法一实施例的流程示意图。
本实施例中，满阱容量的测试方法包括以下基本步骤：
步骤S1：提供图像传感器结构，图像传感器结构包括像素结构；每个像素结构包括：衬底；光电二极管，包括位于衬底内相邻的N型区和P型区；
步骤S2：对N型区和P型区施加电压，并测试N型区和P型区之间的结电容，获得结电容随电压变化的关系；
步骤S3：基于结电容随电压变化的关系，获得像素结构的满阱容量。
本实施例提供的满阱容量的测试方法中，对N型区和P型区施加电压，并测试N型区和P型区之间的结电容，获得结电容随电压变化的关系；基于结电容随电压变化的关系，获得像素结构的满阱容量；与对图像传感器芯片进行封装后，在特定光线环境下对封装好的图像传感器芯片进行满阱容量的测试相比，本发明实施例无需在特定光线环境下对图像传感器结构进行满阱容量的测试，相应无需对图像传感器结构进行封装，有利于在制造图像传感器芯片的后段工艺制程中，对图像传感器结构进行线上(inline)测试，从而能够较早地获得满阱容量的测试数据，有利于提前为图像传感器的设计和改进提供依据，进而有利于缩短开发周期。
以下结合附图，对本实施例满阱容量的测试方法进行详细说明。
结合参考图5和图3，执行步骤S1：提供图像传感器结构，图像传感器结构包括像素结构；每个像素结构包括：衬底100；光电二极管，包括位于衬底100内相邻的N型区110和P型区120。
提供图像传感器结构，以便后续对图像传感器结构进行测试，获得满阱电容的测试数据。
本实施例中，像素结构的数量为多个，从而在后续利用图像传感器结构进行满阱容量的测试时，能够对任意数量的像素结构进行测试，相应有利于减小单个像素结构测试带来的测试误差，提高满阱容量测试的准确性。
衬底100用于为满阱容量的测试以及图像传感器结构的形成提供平台。
具体地，本实施例中，衬底100为硅衬底。在其他实施例中，衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，衬底还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
光电二极管用于实现光信号向电信号的转变。
N型区110和P型区120相邻，以便形成PN结。
作为一种示例，衬底100为P型衬底100，掺杂有P型离子的衬底100用于作为P型区120，从而有利于增大P型区120的面积，相应增大P型区120和N型区110形成的PN结面积。
作为一种示例，N型区110用于作为像素区。
本实施例中，像素结构还包括：体端区(Bulk)160，位于P型区120内，体端区160内掺杂有P型离子，且体端区160的离子掺杂浓度高于P型区120的离子掺杂浓度。
体端区160的掺杂类型和P型区120的掺杂类型相同，以便使得体端区160作为P型区120与第一电容测试端210的接触端。本实施例中，体端区160还用于提供基准电位0V。
本实施例中，体端区160的掺杂浓度高于P型区120的掺杂浓度，以便降低第一电容测试端210与体端区160之间的接触电阻。
本实施例中，体端区160与N型区110相间隔。具体地，本实施例中，体端区160和N型区110之间的衬底100中还形成有第一隔离沟槽(未标示)，第一隔离沟槽内还形成有第一隔离结构170。第一隔离结构170用于隔离体端区160和N型区110。
本实施例中，第一隔离结构170为浅沟槽隔离结构(STI)。第一隔离结构170的材料包括氧化硅、氮化硅和氮氧化硅中的一种或几种。
本实施例中，图像传感器结构还包括：传输晶体管，包括位于衬底100上的传输栅极10、位于传输栅极10一侧衬底100内的传输源极、以及位于传输栅极10另一侧衬底100内的传输漏极20，传输源极与N型区110连接。
传输晶体管用于传输光电二极管产生的光电子，以便进行光电子的存储。
具体地，在传输晶体管开启时，传输晶体管的沟道区30导通，以便通过沟道区30传输光电二极管产生的光电子。
传输晶体管的沟道区30内为反型掺杂，即传输晶体管的沟道区30的掺杂类型与传输晶体管的导电类型不同。当传输晶体管为NMOS晶体管时，传输晶体管的沟道区30为P型掺杂；当传输晶体管为PMOS晶体管时，传输晶体管的沟道区30为N型掺杂。
本实施例中，以传输晶体管为NMOS晶体管为示例进行说明，传输晶体管的沟道区30为N型掺杂。
传输栅极10用于控制传输晶体管的导电沟道的开启和关断。本实施例中，传输栅极10位于衬底100上，在传输晶体管开启时，在传输栅极10覆盖的衬底100内形成导电沟道。
本实施例中，传输栅极10为多晶硅或非晶硅栅极结构。传输栅极10的材料包括多晶硅或非晶硅。
传输源极和传输漏极20用于提供载流子源。其中，传输源极与N型区110连接，以便在光电二极管进行光电转换产生光电子时，光电子能够通过传输源极传输至沟道区30，进而传输至传输漏极20。
本实施例中，传输源极的掺杂类型与N型区110相同，从而光电二极管产生的光电子能够通过传输源极进行传输。
作为一种示例，N型区110位于传输栅极10的一侧的衬底100内，N型区110用于作为传输源极，从而使得光电二极管与传输晶体管直接连接。
传输漏极20用于将光电二极管产生的电子传输至重置源极50，进而实现光电二极管与重置晶体管的连接。
本实施例中，传输漏极20与衬底100的掺杂类型不同，传输漏极20还用于作为FD(Floating Diffusion，浮动扩散区)，对光电二极管产生的信号电荷进行放大。具体地，传输漏极20的体积小于光电二极管的N型区110的体积，和光电二极管的结电容相比，传输漏极20与衬底100之间的结电容更小，相同数量的电子在传输漏极20中所引起的电压的变化量更大，从而能够对光电二极管产生的信号电荷起到放大作用。
本实施例中，以传输晶体管为NMOS晶体管为示例进行说明，传输漏极20内掺杂有N型离子。
本实施例中，图像传感器结构还包括：重置晶体管，与传输晶体管相间隔，重置晶体管包括位于衬底100上的重置栅极40、位于重置栅极40一侧衬底100内的重置源极50以及位于重置栅极40另一侧衬底100内的重置漏极60。
在光电传感器领域中，像素结构通常还包括放大晶体管；在光电传感器工作时，重置晶体管用于对像素结构中光电二极管以及传输漏极20起到重置作用，避免光电二极管以及传输漏极20中残留的电荷，对满阱容量的测试产生干扰，相应提高利用图像传感器结构进行满阱容量测试的准确性。
重置晶体管与传输晶体管相间隔，以便实现重置晶体管和传输晶体管的隔离，防止重置晶体管和传输晶体管之间产生干扰。
具体地，本实施例中，重置晶体管与传输晶体管之间的衬底100中还形成有第二隔离沟槽(未标示)，第二隔离沟槽内还形成有第二隔离结构70。第二隔离结构70用于隔离重置晶体管与传输晶体管。
本实施例中，第二隔离结构70为浅沟槽隔离结构(STI)。第二隔离结构70的材料包括氧化硅、氮化硅和氮氧化硅中的一种或几种。
本实施例中，重置栅极40用于控制重置晶体管的导电沟道的开启和关断。具体地，在光电传感器工作时，重置栅极40接入重置电压，以便控制重置晶体管导电沟道的开启和关断。
本实施例中，重置栅极40为多晶硅或非晶硅栅极结构。重置栅极40的材料包括多晶硅或非晶硅。
重置源极50和重置漏极60用于提供重置晶体管的载流子源。
本实施例中，以重置晶体管为NMOS晶体管为示例进行说明。
相应地，本实施例中，重置源极50和重置漏极60内均掺杂有N型离子。
本实施例中，图像传感器结构还包括：电连接结构，位于衬底100上且电连接传输漏极20和重置源极50。
电连接结构用于电连接传输漏极20和重置源极50，以便重置晶体管对传输漏极20和光电二极管进行重置。
作为一种示例，电连接结构包括：第一导电插塞101，位于传输漏极20上且与传输漏极20相接触；第二导电插塞102，位于重置源极50上且与重置源极50相接触；互连线103，位于第一导电插塞101和第二导电插塞102上且沿平行于衬底100的方向延伸，互连线103与第一导电插塞101和第二导电插塞102相接触。
第一导电插塞101用于实现传输漏极20与外部电路或其他互连结构之间的电连接。
第二导电插塞102用于实现重置源极50与外部电路或其他互连结构之间的电连接。
互连线103用于实现第一导电插塞101和第二导电插塞102之间的电连接，进而通过第一导电插塞101、第二导电插塞102以及互连线103，能够实现重置源极50与传输漏极20之间的电连接。
第一导电插塞101、第二导电插塞102以及互连线103在后段互连工艺制程中形成，因此，在形成第一导电插塞101、第二导电插塞102和互连线103之后，便可利用图像传感器结构进行满阱容量的测试，相应有利于进行线上(inline)测试，有利于提高满阱容量测试的便利度、降低测试难度和复杂度，并且能够较早地获得满阱容量测试的数据，相应有利于更早地获得光电传感器的设计和改进依据，进而有利于缩短开发周期。
第一导电插塞101、第二导电插塞102以及互连线103的材料为导电材料。作为一种示例，第一导电插塞101、第二导电插塞102以及互连线103的材料为金属材料，例如：铜、钨、钴、镍等金属材料中的一种或多种。
本实施例中，图像传感器结构还包括：第一电容测试端210，位于衬底100上且与P型区120电连接。
本实施例中，第一电容测试端210为第一接触孔插塞。第一接触孔插塞在后段工艺制程中形成，从而提高工艺兼容性，且便于在后段工艺制程中进行测试，以便较早地获得满阱容量的测试数据。
本实施例中，第一接触孔插塞的材料为导电材料。作为一种示例，第一接触孔插塞的材料为金属材料，例如：铜、钨、钴、镍等金属材料中的一种或几种。
本实施例中，图像传感器结构还包括：第二电容测试端220，位于衬底100上且与N型区110电连接。
本实施例中，第二电容测试端220为第二接触孔插塞。第二接触孔插塞在后段工艺制程中形成，从而提高工艺兼容性，且便于在后段工艺制程中进行测试，以便较早地获得满阱容量的测试数据。
本实施例中，第二接触孔插塞的材料为导电材料。作为一种示例，第二接触孔插塞的材料为金属材料，例如：铜、钨、钴、镍等金属材料中的一种或几种。
需要说明的是，本实施例中，第二电容测试端220位于重置漏极60上且与重置漏极60相接触。
本实施例中，图像传感器结构还包括：第一栅极连接端80，位于传输栅极10的顶部上且与传输栅极10相接触；第一栅极连接端80用于在测试时接入工作电压，以使传输晶体管开启；第二栅极连接端90，位于重置栅极40的顶部上且与重置栅极40相接触；第二栅极连接端90用于在测试时接入工作电压，以使重置晶体管开启。
第一栅极连接端80用于实现传输栅极10与外部电路或其他互连结构之间的电连接，以便在测试时，能够通过第一栅极连接端80向传输栅极10施加电压，相应使得传输晶体管开启或关闭。
本实施例中，第一栅极连接端80为第一栅极导电插塞，第一栅极导电插塞在后段工艺制程中形成，从而提高工艺兼容性，且便于在后段工艺制程中进行测试，以便较早地获取满阱容量的测试数据。
第二栅极连接端90用于实现重置栅极40与外部电路或其他互连结构之间的电连接，以便在测试时，能够通过第二栅极连接端90向重置栅极40施加电压，相应使得传输晶体管开启或关闭。
本实施例中，第二栅极连接端90为第二栅极导电插塞，第二栅极导电插塞在后段工艺制程中形成，从而提高工艺兼容性，且便于在后段工艺制程中进行测试，以便较早地获取满阱容量的测试数据。
本实施例中，第一栅极导电插塞和第二栅极导电插塞的材料为导电材料。作为一种示例，第一栅极导电插塞和第二栅极导电插塞的材料为金属材料，例如：铜、钨、钴、镍等金属材料中的一种或多种。
对图像传感器结构的详细描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
因此，本实施例中，从后段互连工艺制程中，提供图像传感器结构，以便对图像传感器结构进行线上(inline)的满阱容量测试。
参考图5，执行步骤S2：对N型区110和P型区120施加电压，并测试N型区110和P型区120之间的结电容，获得结电容随电压变化的关系。
获得结电容随电压变化的关系，以便后续基于结电容随电压变化的关系，获得像素结构的满阱容量。
本实施例中，图像传感器结构中，像素结构的数量为多个；对N型区110和P型区120施加电压，并测试N型区110和P型区120之间的结电容，获得结电容随电压变化的关系的步骤包括：对任意数量的像素结构中的N型区110和P型区120施加电压，并测试任意数量的像素结构中N型区110和P型区120之间的结电容，获得结电容随电压变化的关系，从而有利于减小测试误差。
本实施例中，对N型区110和P型区120施加电压，测试N型区110和P型区120之间的结电容的步骤包括：在重置晶体管和传输晶体管处于开启状态下，对重置漏极60和P型区120施加电压，并测试重置漏极60和P型区120之间的结电容，获得结电容随电压变化的关系。
在重置晶体管和传输晶体管处于开启状态下，重置漏极依次通过重置晶体管的导电沟道、重置源极50、电连接结构、传输漏极20、传输晶体管的导电沟道，与N型区110之间连接。因此，本实施例中，测试的是重置漏极60与P型区120之间的结电容随电压变化的关系，从而所获得的结电容不仅包括P型区120与N型区110之间的结电容，还包括像素结构中的寄生电容，进而有利于模拟光电传感器实际的工作情况，相应有利于提高满阱容量测试的准确性和可靠度。
具体地，本实施例中，对重置漏极60和P型区120施加电压，并测试重置漏极60和P型区120之间的结电容的步骤包括：对重置漏极60和体端区160施加电压，并测试重置漏极60和体端区120之间的结电容。
更具体地，在重置晶体管和传输晶体管处于开启状态下，对重置漏极60和P型区120施加电压，并测试重置漏极60和P型区120之间的结电容，获得结电容随电压变化的关系的步骤包括：对传输栅极10施加工作电压，用于开启传输晶体管；对重置栅极40施加工作电压，用于开启重置晶体管；对P型区120施加第一电位，且对重置漏极60施加第二电位，第二电位逐渐增加且第二电位的初始值高于第一电位；测试重置漏极60和P型区120之间的结电容，获得结电容随第二电位和第一电位之间的电位差变化的关系。
对传输栅极10施加工作电压，用于开启传输晶体管，从而使得传输晶体管处于开启状态，从而使得传输晶体管的沟道区30导通，进而使得传输漏极20通过传输晶体管的沟道区30与N型区110连接。具体地，本实施例中，对第一栅极连接端80施加工作电压VDD，以使传输晶体管开启。
对重置栅极40施加工作电压，用于开启重置晶体管，从而使得重置晶体管处于开启状态，从而使得重置晶体管的沟道导通，进而使得重置漏极60通过重置晶体管的沟道与重置源极50连接。具体地，本实施例中，对第二栅极连接端90施加工作电压VDD，以使重置晶体管开启。
对P型区120施加第一电位，第一电位低于第二电位，即在对图像传感器结构进行测试时，光电二极管的P型区120接入低电位，P型区120作为电容测试的低电位端。具体地，本实施例中，对体端区160施加第一电位。更具体地，对第一电容测试端210施加第一电位。
本实施例中，第一电容测试端210接入基准电位0V。
对重置漏极60施加第二电位，且第二电位逐渐增加，从而获得结电容随电压变化的关系。
本实施例中，第二电位的初始值高于第一电位，也就是说，在测试时，重置漏极60，重置漏极60与光电二极管的N型区110连接，相应地，光电二极管的N型区110接入高电位，N型区110作为高电位端，进而使得光电二极管能够反偏，相应获得光电二极管在反偏时，结电容随电压变化的关系。
本实施例中，第二电位和第一电位之间的电位差，即为电压值。
更具体地，本实施例中，第一电容测试端210在测试时接入基准电位0V，因此，第二电位的数值即为电压值。
在其他实施例中，当第一电容测试端在测试时接入的不是基准电位0V时，将第二电位和第一电位之间的电位差作为电压值。
继续参考图5，执行步骤S3：基于结电容随电压变化的关系，获得像素结构的满阱容量。
基于结电容随电压变化的关系，获得像素结构的满阱容量，因此，本实施例无需在特定光线环境下对图像传感器结构进行满阱容量的测试，相应无需对图像传感器结构进行封装，有利于在制造图像传感器芯片的后段工艺制程中，对图像传感器结构进行线上(inline)测试，从而能够较早地获得满阱容量的测试数据，有利于提前为图像传感器的设计和改进提供依据，进而有利于缩短开发周期。
本实施例中，图像传感器结构中，像素结构的数量为多个；基于结电容随电压变化的关系，获得像素结构的满阱容量的步骤包括：基于结电容随电压变化的关系，获得任意数量的像素结构的满阱容量；对任意数量的像素结构的满阱容量进行归一化。
通过获得任意数量的像素结构的满阱容量，并对任意数量的像素结构的满阱容量进行归一化，从而减小单个像素结构的满阱容量所带来的波动，相应有利于减小测试误差、提高满阱容量测试的准确性。
更具体地，本实施例中，对任意数量的像素结构的满阱容量进行归一化的步骤包括：对将任意数量的像素结构的满阱容量求平均值。
具体地，本实施例中，基于结电容随电压变化的关系，获得像素结构的满阱容量的步骤包括：获得光电二极管从电压初始值至最大值所积累的电荷量，作为满阱容量。
作为一种示例，基于公式(I)，获得光电二极管从电压初始值至最大值所积累的电荷量：
其中，q为一个电子所带的电荷量，Vreset为电压初始值，Vmax为器件标准工作电压Vdd，CPD为光电二极管的结电容，[electrons]为Nsat的单位，表示电子的数量。
本实施例中，Vreset为0V；根据器件的类型，Vmax可以为1.8v/2.5v/2.8v/3.3v等。
相应的，本发明实施例还提供一种图像传感器的结构。图6是本发明图像传感器的结构一实施例的剖面结构示意图；图7是本发明图像传感器的结构一实施例的俯视结构示意图。
本实施例中，图像传感器的结构包括：衬底300；体端区410，位于衬底300内，体端区410与衬底300的掺杂类型相同，且体端区410与衬底300的掺杂浓度不相同；像素区310，位于衬底300内，其中像素区310与衬底300的掺杂类型不相同；第一隔离结构370，位于体端区410和像素区310之间；传输晶体管320，毗邻与像素区310；重置晶体管330，与传输晶体管320相间隔，相间隔包括第二隔离结构470。
本发明实施例提供的图像传感器的结构，在测试时，体端区410能够用于接入第一电容测试端，像素区310能够用于接入第二电容测试端，相应能够通过第一电容测试端和第二电容测试端，对体端区410和像素区310施加电位，进而获得像素区310与衬底300之间的结电容随电压变化的关系，以基于结电容随电压变化的关系，获得像素区310的满阱容量。与对图像传感器芯片进行封装后，在特定光线环境下对封装好的图像传感器芯片进行满阱容量的测试相比，利用本发明实施例提供的图像传感器的结构进行满阱容量的测试，无需对图像传感器结构进行封装，有利于在制造图像传感器芯片的后段工艺制程中，对图像传感器结构进行线上(inline)测试，从而能够较早地获得满阱容量的测试数据，有利于提前为图像传感器的设计和改进提供依据，进而有利于缩短开发周期。
本实施例中，衬底300为P型掺杂，像素区310为N型掺杂，像素区310与衬底300之间构成光电二极管。也就是说，像素区310用于作为N型区，衬底300内包括P型区，N型区和P型区构成光电二极管。
对图像传感器的结构的详细描述，请参考前述实施例中对图像传感器结构的相应描述，在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (17)
1.一种图像传感器的结构，其特征在于，包括：
衬底；
体端区，位于所述衬底内，所述体端区与衬底的掺杂类型相同，且所述体端区与衬底的掺杂浓度不相同；
像素区，位于所述衬底内，其中所述像素区与衬底的掺杂类型不相同；
第一隔离结构，位于所述体端区和像素区之间；
传输晶体管，毗邻与所述像素区；
重置晶体管，与所述传输晶体管相间隔，所述相间隔包括第二隔离结构。
2.一种图像传感器结构，其特征在于，用于测试满阱容量；所述图像传感器结构包括：
衬底；
像素结构，每个所述像素结构包括光电二极管，所述光电二极管包括位于衬底内相邻的N型区和P型区；
第一电容测试端，位于所述衬底上且与所述P型区电连接，所述第一电容测试端用于在测试时接入第一电位；
第二电容测试端，位于所述衬底上且与所述N型区电连接，所述第二电容测试端用于在测试时接入第二电位，所述第二电位逐渐增加且第二电位的初始值高于第一电位；
其中，所述第一电容测试端和第二电容测试端用于获得测试所述P型区和N型区之间的结电容随电压变化的关系，以基于结电容随电压变化的关系，获得像素结构的满阱容量。
3.如权利要求2所述的图像传感器结构，其特征在于，所述图像传感器结构还包括：传输晶体管，包括位于所述衬底上的传输栅极、位于所述传输栅极一侧衬底内的传输源极、以及位于所述传输栅极另一侧衬底内的传输漏极，所述传输源极与所述N型区连接；重置晶体管，与所述传输晶体管相间隔，所述重置晶体管包括位于衬底上的重置栅极、位于重置栅极一侧衬底内的重置源极以及位于所述重置栅极另一侧衬底内的重置漏极；电连接结构，位于所述衬底上且电连接所述传输漏极和所述重置源极；
所述第二电容测试端位于所述重置漏极上且与所述重置漏极相接触。
4.如权利要求3所述的图像传感器结构，其特征在于，所述图像传感器结构还包括：第一栅极连接端，位于所述传输栅极的顶部上且与所述传输栅极相接触；所述第一栅极连接端用于在测试时接入工作电压，以使所述传输晶体管开启；
第二栅极连接端，位于所述重置栅极的顶部上且与所述重置栅极相接触；所述第二栅极连接端用于在测试时接入工作电压，以使所述重置晶体管开启。
5.如权利要求4所述的图像传感器结构，其特征在于，所述第一栅极连接端为第一栅极导电插塞，所述第二栅极连接端为第二栅极导电插塞。
6.如权利要求3所述的图像传感器结构，其特征在于，所述电连接结构包括：
第一导电插塞，位于所述传输漏极上且与所述传输漏极相接触；
第二导电插塞，位于所述重置源极上且与所述重置源极相接触；
互连线，位于所述第一导电插塞和第二导电插塞上且沿平行于衬底的方向延伸，所述互连线与所述第一导电插塞和第二导电插塞相接触。
7.如权利要求2所述的图像传感器结构，其特征在于，所述像素结构还包括：体端，位于所述P型区内，所述体端内掺杂有P型离子，且体端的离子掺杂浓度高于所述P型区的离子掺杂浓度；
所述第一电容测试端位于所述体端上且与所述体端相接触。
8.如权利要求2所述的图像传感器结构，其特征在于，所述像素结构的数量为多个。
9.如权利要求2所述的图像传感器结构，其特征在于，所述第一电容测试端为第一接触孔插塞；所述第二电容测试端为第二接触孔插塞。
10.一种满阱容量的测试方法，其特征在于，包括：
提供图像传感器结构，所述图像传感器结构包括：衬底；像素结构，每个所述像素结构包括光电二极管，所述光电二极管包括位于衬底内相邻的N型区和P型区；
对所述N型区和P型区施加电压，并测试所述N型区和P型区之间的结电容，获得结电容随电压变化的关系；
基于结电容随电压变化的关系，获得像素结构的满阱容量。
11.如权利要求10所述的满阱容量的测试方法，其特征在于，所述图像传感器结构还包括：传输晶体管，包括位于所述衬底上的传输栅极、位于所述传输栅极一侧衬底内的传输源极、以及位于所述传输栅极另一侧衬底内的传输漏极，所述传输源极与所述N型区连接；重置晶体管，与所述传输晶体管相间隔；所述重置晶体管包括位于衬底上的重置栅极、位于所述重置栅极一侧衬底内的重置源极以及位于所述重置栅极另一侧衬底内的重置漏极；电连接结构，位于所述衬底上且电连接所述传输漏极和所述重置源极；
对所述N型区和P型区施加电压，测试所述N型区和P型区之间的结电容的步骤包括：在所述重置晶体管和传输晶体管处于开启状态下，对所述重置漏极和P型区施加电压，并测试所述重置漏极和所述P型区之间的结电容，获得结电容随电压变化的关系。
12.如权利要求11所述的满阱容量的测试方法，其特征在于，在所述重置晶体管和传输晶体管处于开启状态下，对所述重置漏极和P型区施加电压，并测试所述重置漏极和所述P型区之间的结电容，获得结电容随电压变化的关系的步骤包括：对所述传输栅极施加工作电压，用于开启所述传输晶体管；对所述重置栅极施加工作电压，用于开启所述重置晶体管；对所述P型区施加第一电位，且对所述重置漏极施加第二电位，所述第二电位逐渐增加且第二电位的初始值高于第一电位；测试所述重置漏极和所述P型区之间的结电容，获得结电容随第二电位和第一电位之间的电位差变化的关系。
13.如权利要求11所述的满阱容量的测试方法，其特征在于，所述像素结构还包括：体端区，位于所述P型区内，所述体端区内掺杂有P型离子，且体端区的离子掺杂浓度高于所述P型区的离子掺杂浓度；
对所述重置漏极和P型区施加电压，并测试所述重置漏极和所述P型区之间的结电容的步骤包括：对所述重置漏极和体端区施加电压，并测试所述重置漏极和所述体端区之间的结电容。
14.如权利要求11所述的满阱容量的测试方法，其特征在于，所述电连接结构包括：第一导电插塞，位于所述传输漏极上且与所述传输漏极相接触；
第二导电插塞，位于所述重置源极上且与所述重置源极相接触；
互连线，位于所述第一导电插塞和第二导电插塞上且沿平行于衬底的方向延伸，所述互连线与所述第一导电插塞和第二导电插塞相接触。
15.如权利要求10至14任一项所述的满阱容量的测试方法，其特征在于，所述图像传感器结构中，所述像素结构的数量为多个；
对所述N型区和P型区施加电压，并测试所述N型区和P型区之间的结电容，获得结电容随电压变化的关系的步骤包括：对任意数量的像素结构中的N型区和P型区施加电压，并测试所述任意数量的像素结构中所述N型区和P型区之间的结电容，获得结电容随电压变化的关系；
基于结电容随电压变化的关系，获得像素结构的满阱容量的步骤包括：基于结电容随电压变化的关系，获得所述任意数量的像素结构的满阱容量；对所述任意数量的像素结构的满阱容量进行归一化。
16.如权利要求10至14任一项所述的满阱容量的测试方法，其特征在于，基于结电容随电压变化的关系，获得像素结构的满阱容量的步骤包括：获得所述光电二极管从电压初始值至最大值所积累的电荷量，作为所述满阱容量。
17.如权利要求16所述的满阱容量的测试方法，其特征在于，基于如下公式，获得光电二极管从电压初始值至最大值所积累的电荷量：
其中，q为一个电子所带的电荷量，Vreset为电压初始值，Vmax为器件标准工作电压Vdd，CPD为光电二极管的结电容，[electrons]为Nsat的单位，表示电子的数量。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211182620.2A CN117768636A (zh) | 2022-09-26 | 2022-09-26 | 图像传感器结构以及满阱容量的测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211182620.2A CN117768636A (zh) | 2022-09-26 | 2022-09-26 | 图像传感器结构以及满阱容量的测试方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117768636A true CN117768636A (zh) | 2024-03-26 |
Family
ID=90316646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211182620.2A Pending CN117768636A (zh) | 2022-09-26 | 2022-09-26 | 图像传感器结构以及满阱容量的测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117768636A (zh) |
-
2022
- 2022-09-26 CN CN202211182620.2A patent/CN117768636A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10971533B2 (en) | Vertical transfer gate with charge transfer and charge storage capabilities | |
| US7115855B2 (en) | Image sensor having pinned floating diffusion diode | |
| US6661047B2 (en) | CMOS imager and method of formation | |
| US6756616B2 (en) | CMOS imager and method of formation | |
| US20100044824A1 (en) | Stratified photodiode for high resolution cmos image sensor implemented with sti technology | |
| US20060022233A1 (en) | CMOS imager with selectively silicided gates | |
| US8513721B2 (en) | CMOS image sensor with non-contact structure | |
| KR100790586B1 (ko) | Ｃｍｏｓ 이미지 센서 액티브 픽셀 및 그 신호 감지 방법 | |
| US7510896B2 (en) | CMOS image sensor and method for manufacturing the same | |
| US20230019977A1 (en) | Gate-Controlled Charge Modulated Device for CMOS Image Sensors | |
| KR100790585B1 (ko) | Ｃｍｏｓ 이미지 센서 픽셀 및 그 신호 감지 방법 | |
| CN101715041A (zh) | 半导体感光器件的控制方法 | |
| CN117768636A (zh) | 图像传感器结构以及满阱容量的测试方法 | |
| US12075180B2 (en) | Enhanced conversion-gain image sensor | |
| CN118102134A (zh) | 图像传感器结构以及获得像素增益的方法 | |
| CN117832231A (zh) | 图像传感器结构以及获得高光溢出的方法 | |
| KR100790587B1 (ko) | 커플링 캐패시터를 사용하는 핀드 포토다이오드를 포함하는이미지 센서 픽셀 및 그의 신호 감지 방법 | |
| US20100079640A1 (en) | Image Sensor and Method For Manufacturing the Same | |
| CN117766553A (zh) | 光电传感器结构以及钳位电压的测试方法 | |
| CN111312693A (zh) | 一种图像传感器结构 | |
| KR20040093279A (ko) | 테스트 패턴을 구비한 시모스 이미지센서 및 테스트 방법 | |
| CN117913105A (zh) | 图像传感器结构和获得源跟随器的线性区性能的方法 | |
| CN117804510A (zh) | 光电传感器结构和光电传感器灵敏度的测试方法 | |
| CN118522718A (zh) | 测试结构及测试方法 | |
| KR20020052794A (ko) | 플로팅 확산영역의 노드 캐패시턴스를 감소시킬 수 있는이미지 센서 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |