CN118098305A - 多行刷新3t1c动态随机存储器单元 - Google Patents
多行刷新3t1c动态随机存储器单元 Download PDFInfo
- Publication number
- CN118098305A CN118098305A CN202410223746.2A CN202410223746A CN118098305A CN 118098305 A CN118098305 A CN 118098305A CN 202410223746 A CN202410223746 A CN 202410223746A CN 118098305 A CN118098305 A CN 118098305A
- Authority
- CN
- China
- Prior art keywords
- tube
- write
- read
- drain
- random access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 39
- 239000011159 matrix material Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 11
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Dram (AREA)
Abstract
多行刷新3T1C动态随机存储器单元，其结构为：采用三个MOS管，分别为一个写入管、一个读取管、一个控制管，以及一个电容组成一个存储单元。写入管为PMOS管时，读取管为NMOS管；写入管为NMOS管时，读取管为PMOS管。写入管的源极(S)或漏极(D)的一极连接写入位线WBL，写入管的源极(S)或漏极(D)的另一极与电容的一端及读取管的栅极(G)连接，电容的另一端接地或电源，读取管的源极(S)连接读取字线RWL，读取管的漏极(D)与写入管的栅极(G)及控制管的源极(S)或漏极(D)的一极连接，控制管的栅极(G)连接写入字线WWL，控制管的源极(S)或漏极(D)的另一极连接读取位线RBL。
Description
技术领域
本发明涉及集成电路中动态随机存储器领域。
背景技术
动态随机存储器Dram的存储单元目前主流方案是采用1T1C结构，即一个电容存储电荷，一个读取管控制读写。这种结构用的元件少，集成度高，但需要不断给电容刷新，保持电荷量。目前Dram的刷新周期能达到64ms，刷新动作用时占一个周期不到1％。不论是集中刷新还是分散刷新，这段时间是不能读写的。要延长刷新周期就要多存电荷、扩大电容，现有Dram制程进入十几纳米后无论是堆叠式电容还是沟槽式电容在不增加占地面积的情况下扩大电容很难。另外现有Dram还存在读写速度较慢、读取会破坏电容存储的信息需复写等问题。
发明内容
本发明的目的是提供另一种方案：不以延长刷新周期为目的，而是缩短刷新操作的时间，使得刷新操作对数据读写的影响极小。另外兼顾提高读写速度、降低刷新功耗，从而大幅提高动态随机存储器Dram的性能。
本发明多行刷新3T1C动态随机存储器单元的结构为：采用三个MOS管，分别为一个写入管、一个读取管、一个控制管，以及一个电容组成一个存储单元。写入管为PMOS管时，读取管为NMOS管；写入管为NMOS管时，读取管为PMOS管。各存储单元矩阵排列形成存储片区。
写入管的源极(S)或漏极(D)的一极连接写入位线WBL，写入管的源极(S)或漏极(D)的另一极与电容的一端及读取管的栅极(G)连接，电容的另一端接地或电源，读取管的源极(S)连接读取字线RWL，读取管的漏极(D)与写入管的栅极(G)及控制管的源极(S)或漏极(D)的一极连接，控制管的栅极(G)连接写入字线WWL，控制管的源极(S)或漏极(D)的另一极连接读取位线RBL。
附图说明
图1为多行刷新3T1C动态随机存储器单元原理图。(高充模式)
图2为多行刷新3T1C动态随机存储器单元刷新前各位置初始状态图。(高充模式)
图3为多行刷新3T1C动态随机存储器单元刷新第一步骤各位置状态图。(高充模式)
图4为多行刷新3T1C动态随机存储器单元刷新第二步骤各位置状态图。(高充模式)
图5为多行刷新3T1C动态随机存储器单元刷新第三步骤各位置状态图。(高充模式)
图6为多行刷新3T1C动态随机存储器单元写入第一步骤各位置状态图。(高充模式)
图7为多行刷新3T1C动态随机存储器单元写入第二步骤各位置状态图。(高充模式)
图8为多行刷新3T1C动态随机存储器单元读取第一步骤各位置状态图。(高充模式)
图9为多行刷新3T1C动态随机存储器单元读取第二步骤各位置状态图。(高充模式)
图10为多行刷新3T1C动态随机存储器单元原理图。(低充模式)
图例中T1、T2为写入管，Q1、Q2为读取管，M1、M2为控制管，C1、C2为电容。“0”表示低电压，其电压接近地。“1”表示高电压，其电压接近电源Vdd，该高电压高于MOS管的栅极导通阈值|Vgs|。“-1”表示负压，其绝对值高于MOS管的栅极导通阈值|Vgs|。“A”为读取管的栅极(G)的电压，“B”为写入管的栅极(G)的电压。
为了能够更清楚地理解本发明的技术内容，特举以下实施例说明。
具体实施方式一
图1，本发明的多行刷新3T1C动态随机存储器单元(高充模式)包括一个PMOS管作写入管T1、一个NMOS管作读取管Q1、一个NMOS管作控制管M1、一个电容C1组成一个存储单元。各存储单元矩阵排列形成存储片区。所谓高充模式指电容一端接地，另一端为高电压则对电容充电，低电压则对电容放电。
写入管T1的源极(S)连接写入位线WBL，写入管T1的漏极(D)与电容C1的一端及读取管Q1的栅极(G)连接，电容C1的另一端接地，读取管Q1的源极(S)连接读取字线RWL，读取管Q1的漏极(D)与写入管T1的栅极(G)及控制管M1的源极(S)连接，控制管M1的栅极(G)连接写入字线WWL，控制管M1的漏极(D)连接读取位线RBL。
图2，多行刷新3T1C动态随机存储器单元刷新前各位置初始状态图(高充模式)。各行的读取字线RWL都为“1”，各行的写入字线WWL都为“-1”，各存储单元的写入位线WBL都为“0”，各存储单元的读取位线RBL都为“1”，各存储单元的“B”点电压都为“1”，各存储单元的“A”点电压不一。“A”点状态为“1”代表电容C1已充电，“A”点状态为“0”代表电容C1没充电。此时写入管T1、读取管Q1、控制管M1都截止，电容C1的充电状态被锁定。
图3，多行刷新3T1C动态随机存储器单元刷新第一步骤(高充模式)。将各写入位线WBL都置“1”，各读取位线RBL不变，仍为“1”，各读取字线RWL不变，仍为“1”，各写入字线WWL不变，仍为“-1”。
图4，多行刷新3T1C动态随机存储器单元刷新第二步骤(高充模式)。将各读取字线RWL都置“0”，如果某个存储单元的“A”点原来状态为“0”，则该存储单元的读取管Q1继续截止，“B”点状态继续为“1”，写入管T1继续截止，写入位线WBL不能对电容C1充电，电容C1继续保持“0”状态。如果某个存储单元的“A”点原来状态为“1”，则该存储单元的读取管Q1改为导通，“B”点状态改为“0”，写入管T1改为导通，写入位线WBL对电容充电，电容C1继续保持“1”状态。
图5，多行刷新3T1C动态随机存储器单元刷新第三步骤(高充模式)。各读取字线RWL都置“1”，各写入字线WWL都置“1”，各存储单元的“B”点状态都为“1”，写入管T1、读取管Q1都截止，电容C1的充电状态被锁定。
然后将写入位线WBL都置“0”，各写入字线WWL都置“-1”，恢复到初始状态，完成刷新。
需要指出的是，这个刷新动作是片区内所有存储单元同时完成的，而不是像现有DRAM只能逐行刷新，这就节省了大量时间。如果考虑到写入位线WBL及其驱动电路的承载能力，也可以数行、数十行、数百行的存储单元同时进行刷新。
图6，多行刷新3T1C动态随机存储器单元写入第一步骤(高充模式)。对第n行进行写操作。将第n行的读取字线RWL置“0”，将第n行的写入字线WWL置“1”，将各读取位线RBL都置“-1”，各写入位线WBL按需要输入1或0，对第n行各存储单元的电容C1进行充电或放电。
图7，多行刷新3T1C动态随机存储器单元写入第二步骤(高充模式)。将第n行的读取字线RWL置“1”，将各读取位线RBL都置“1”，第n行各存储单元的电容C1的充电状态被锁定。
然后将各写入位线WBL都置“0”，各写入字线WWL都置“-1”，恢复到初始状态，完成第n行的写入。由于其它行的读取字线RWL始终置“1”、写入字线WWL始终置“-1”，其数据不受影响。
图8，多行刷新3T1C动态随机存储器单元读取第一步骤(高充模式)。对第n行进行读操作。将各读取位线RBL都置“1”，将第n行的读取字线RWL置“0”，将第n行的写入字线WWL置“1”，将各写入位线WBL都置“1”。如果第n行的某个存储单元的电容C1状态为“0”，则该存储单元的读取管Q1截止，如果第n行的某个存储单元的电容C1状态为“1”，则该存储单元的读取管Q1导通，该存储单元的读取位线RBL通过该存储单元的读取管Q1向第n行的读取字线RWL输入电流，检测各读取位线RBL的状态就可以读出第n行的数据。同时对第n行进行了刷新。
图9，多行刷新3T1C动态随机存储器单元读取第二步骤(高充模式)。将第n行的读取字线RWL置“1”，第n行各存储单元的电容C1的充电状态被锁定。
然后各写入位线WBL都置“0”，将第n行的写入字线WWL置“-1”恢复到初始状态，完成第n行的读取。由于其它行的读取字线RWL始终置“1”、写入字线WWL始终置“-1”，其数据不受影响。
具体实施方式二
图10，本发明的多行刷新3T1C动态随机存储器单元(低充模式)包括一个NMOS管作写入管T2、一个PMOS管作读取管Q2、一个PMOS管作控制管M2、一个电容C2组成一个存储单元。各存储单元矩阵排列形成存储片区。所谓低充模式指电容一端接电源Vdd，另一端为低电压则对电容充电，高电压则对电容放电。
写入管T2的源极(S)连接写入位线WBL，写入管T2的漏极(D)与电容C2的一端及读取管Q2的栅极(G)连接，电容C2的另一端接电源Vdd，读取管Q2的源极(S)连接读取字线RWL，读取管Q2的漏极(D)与写入管T2的栅极(G)及控制管M2的源极(S)连接，控制管M2的栅极(G)连接写入字线WWL，控制管M2的漏极(D)连接读取位线RBL。
多行刷新3T1C动态随机存储器单元(低充模式)的刷新、读取、写入操作步骤原理上与多行刷新3T1C动态随机存储器单元(高充模式)相同，只是各位线、字线、A点、B点的电压相反。在高充模式中电压为“1”的地方，对应在低充模式中电压为“0”；在高充模式中电压为“0”的地方，对应在低充模式中电压为“1”；在高充模式中电压为“-1”的地方，对应在低充模式中其电压值超过Vdd+|Vgs|。
Claims (6)
1.多行刷新3T1C动态随机存储器单元，包括三个MOS管，分别为一个写入管、一个读取管、一个控制管，以及一个电容组成一个存储单元。
2.根据权利要求1所述的多行刷新3T1C动态随机存储器单元，当所述写入管选择PMOS管时，所述读取管为NMOS管；当所述写入管选择NMOS管时，所述读取管为PMOS管。
3.根据权利要求1所述的多行刷新3T1C动态随机存储器单元，当所述写入管选择PMOS管时，所述控制管优选NMOS管；当所述写入管选择NMOS管时，所述控制管优选PMOS管，减少一个电源电压等级。
4.根据权利要求1所述的多行刷新3T1C动态随机存储器单元，当所述写入管选择PMOS管时，所述写入管的源极(S)或漏极(D)的一极连接写入位线WBL，所述写入管的源极(S)或漏极(D)的另一极与所述电容的一端及所述读取管的栅极(G)连接，所述电容的另一端接地，所述读取管的源极(S)连接读取字线RWL，所述读取管的漏极(D)与所述写入管的栅极(G)及所述控制管的源极(S)或漏极(D)的一极连接，所述控制管的栅极(G)连接写入字线WWL，所述控制管的源极(S)或漏极(D)的另一极连接读取位线RBL。
5.根据权利要求1所述的多行刷新3T1C动态随机存储器单元，当所述写入管选择NMOS管时，所述写入管的源极(S)或漏极(D)的一极连接写入位线WBL，所述写入管的源极(S)或漏极(D)的另一极与所述电容的一端及所述读取管的栅极(G)连接，所述电容的另一端接电源，所述读取管的源极(S)连接读取字线RWL，所述读取管的漏极(D)与所述写入管的栅极(G)及所述控制管的源极(S)或漏极(D)的一极连接，所述控制管的栅极(G)连接写入字线WWL，所述控制管的源极(S)或漏极(D)的另一极连接读取位线RBL。
6.根据权利要求1所述的多行刷新3T1C动态随机存储器单元，由所述多行刷新3T1C动态随机存储器单元矩阵排列形成存储片区，所述存储片区内所有的所述多行刷新3T1C动态随机存储器单元的数据刷新可以是整体同时完成的，也可以多行的所述多行刷新3T1C动态随机存储器单元同时进行数据刷新。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410223746.2A CN118098305A (zh) | 2024-02-28 | 2024-02-28 | 多行刷新3t1c动态随机存储器单元 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410223746.2A CN118098305A (zh) | 2024-02-28 | 2024-02-28 | 多行刷新3t1c动态随机存储器单元 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118098305A true CN118098305A (zh) | 2024-05-28 |
Family
ID=91149053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410223746.2A Pending CN118098305A (zh) | 2024-02-28 | 2024-02-28 | 多行刷新3t1c动态随机存储器单元 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118098305A (zh) |
-
2024
- 2024-02-28 CN CN202410223746.2A patent/CN118098305A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9412432B2 (en) | Semiconductor storage device and system provided with same | |
| US9275721B2 (en) | Split bit line architecture circuits and methods for memory devices | |
| US7085153B2 (en) | Semiconductor memory cell, array, architecture and device, and method of operating same | |
| US5881010A (en) | Multiple transistor dynamic random access memory array architecture with simultaneous refresh of multiple memory cells during a read operation | |
| US7170808B2 (en) | Power saving refresh scheme for DRAMs with segmented word line architecture | |
| US7164595B1 (en) | Device and method for using dynamic cell plate sensing in a DRAM memory cell | |
| US6549476B2 (en) | Device and method for using complementary bits in a memory array | |
| US6738282B2 (en) | Random access memory and method for controlling operations of reading, writing, and refreshing data of the same | |
| US20040196718A1 (en) | Method and system for manufacturing drams with reduced self-refresh current requirements | |
| US5280452A (en) | Power saving semsing circuits for dynamic random access memory | |
| US8031512B2 (en) | Multiple-valued DRAM | |
| US7379381B1 (en) | State maintenance pulsing for a memory device | |
| US6097649A (en) | Method and structure for refresh operation with a low voltage of logic high in a memory device | |
| CN102314926A (zh) | 具有调节接地节点的存储器单元、阵列及其存取方法 | |
| JP2013122809A (ja) | 半導体メモリ装置およびその駆動方法 | |
| US7177216B2 (en) | Twin-cell bit line sensing configuration | |
| CN118098305A (zh) | 多行刷新3t1c动态随机存储器单元 | |
| US10957375B2 (en) | Dynamic random access memory (DRAM) cell, DRAM device and storage method | |
| CN110428857B (zh) | 一种基于滞回特性器件的存储器 | |
| JPS6161479B2 (zh) | ||
| US5331595A (en) | Semiconductor memory device having IO line pair to be equalized and divided into blocks and operating method thereof | |
| US11837276B2 (en) | Apparatuses and methods for 1T and 2T memory cell architectures | |
| US6961275B2 (en) | Device and method for breaking leakage current path of memory device and structure of memory device | |
| JPH05291534A (ja) | 電荷蓄積素子を有する半導体装置 | |
| JPS62154293A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication |