CN118073348A - 半导体装置及其布局方法 - Google Patents
半导体装置及其布局方法 Download PDFInfo
- Publication number
- CN118073348A CN118073348A CN202211475803.3A CN202211475803A CN118073348A CN 118073348 A CN118073348 A CN 118073348A CN 202211475803 A CN202211475803 A CN 202211475803A CN 118073348 A CN118073348 A CN 118073348A
- Authority
- CN
- China
- Prior art keywords
- voltage
- converters
- layout
- current
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 238000000034 method Methods 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 238000009792 diffusion process Methods 0.000 claims description 34
- 230000001360 synchronised effect Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 12
- 238000003491 array Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003362 replicative effect Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
一种半导体装置及其布局方法。半导体装置包含一基板及两个第一、第二、第三电压至电流转换器。基板包含六个布局区域,排列为具有多行及多列的阵列,阵列相对于第一轴与第二轴为线对称,第一轴垂直相交第二轴于阵列中心点。两个第一、第二、第三电压至电流转换器分别设置于六个布局区域中并耦接至电流至电压转换器,且其两两的布局相对于阵列中心点为点对称。两个第三电压至电流转换器在沿着第一轴之方向上位于两个第一电压至电流转换器与两个第二电压至电流转换器之间,且第二轴穿过其设置的两个布局区域。
Description
技术领域
本公开文件是关于一种半导体装置及其布局方法,特别是关于一种具有点对称设置之电压至电流转换器的半导体装置及其布局方法。
背景技术
电流镜(Current Mirror)电路为一种具有复制输入端电流的功能的电路。透过电流镜电路,除了可以输出与输入端电流大小相同的电流,也能透过调整以输出输入端电流大小之数倍的电流。此外,由于电流镜电路具有较高的输出阻抗,可以保持稳定的输出电流,因此经常使用于半导体装置中。
由于电流镜电路中的每个晶体管分别具有氧化物扩散(Oxide Diffusion,OD)区域,在一般的制程中,为了提高半导体装置的面积利用率,通常会将电流镜电路中用于产生同一输出电流之电压至电流转换器的所有晶体管排为一行(row)且位于同一氧化物扩散区域上,使得相邻的晶体管之间可以共用氧化物扩散区域,以降低总布局面积。
然而,由于制程中的效能梯度效应(例如,制造时光源的角度差异、蚀刻的差异等)的影响,不同行上的不同电压至电流转换器会有不同的电路特性,使得不同电压至电流转换器的输出能力不同,进而影响半导体装置的运作。因此,如何降低由于电流镜电路的布局所导致的输出能力变异问题,为本领域的课题之一。
附图说明
为使本揭露之上述和其他目的、特征、优点与实施例能更明显易懂,所附图式之说明如下:
图1为根据一些实施例的半导体装置的部分电路示意图;
图2为根据一些实施例的电压至电流转换器的电路示意图;
图3为根据一些实施例的多个电压至电流转换器的布局示意图;
图4为根据一些实施例的多个子转换器的示意图;
图5为根据一些实施例的半导体装置的布局示意图;
图6为根据图5的区域RG的半导体装置的部分示意图;
图7为根据一些实施例的电压至电流转换器的电路示意图;
图8为根据一些实施例的多个电压至电流转换器的布局示意图;
图9A为根据一些实施例的半导体装置的布局区域的布局示意图;
图9B为根据一些实施例的半导体装置的布局区域的布局示意图;以及
图9C为根据一些实施例的半导体装置的布局区域的布局示意图。
发明内容
本公开文件提供一种半导体装置,包含基板、两个第一电压至电流转换器、两个第二电压至电流转换器及两个第三电压至电流转换器。基板包含六个布局区域,六个布局区域排列为具有多行及多列的阵列,阵列相对于第一轴为线对称,且相对于第二轴为线对称,其中第一轴垂直相交于第二轴于阵列的阵列中心点。两个第一电压至电流转换器分别设置于六个布局区域的其中二者中,且两个第一电压至电流转换器在基板上的布局相对于阵列中心点为点对称。两个第二电压至电流转换器分别设置于六个布局区域的另外二者中,且两个第二电压至电流转换器在基板上的布局相对于阵列中心点为点对称。两个第三电压至电流转换器分别设置于六个布局区域的又二者中,其中在沿着第一轴之方向上,两个第三电压至电流转换器位于两个第一电压至电流转换器与两个第二电压至电流转换器之间,且两个第三电压至电流转换器在基板上的布局相对于阵列中心点为点对称。
本公开文件提供一种布局方法,用于制造一半导体装置,包含:提供一基板,其中此基板包含六个布局区域,六个布局区域排列为具有多行及多列的阵列,阵列相对于第一轴为线对称,且相对于第二轴为线对称,其中第一轴垂直相交于第二轴于阵列的阵列中心点;将两个第一电压至电流转换器设置在六个布局区域的其中二者中,且在基板上的布局相对于阵列中心点为点对称;将两个第二电压至电流转换器设置在六个布局区域的另外二者中,且在基板上的布局相对于该阵列中心点为点对称;以及将两个第三电压至电流转换器设置在六个布局区域的又二者中,其中在沿着第一轴之方向上,两个第三电压至电流转换器位于两个第一电压至电流转换器与两个第二电压至电流转换器之间,且两个第三电压至电流转换器在基板上的布局相对于阵列中心点为点对称。
透过本公开文件的半导体装置及其布局方法,可以在维持半导体装置的面积利用率的情况下,改善不同的电流镜电路之间的输出能力变异,以提高半导体装置的表现。
具体实施方式
于本公开文件中,虽然使用“第一”、“第二”、…等用语描述不同元件,该用语仅是用以区别以相同技术用语描述的元件或操作。除非上下文清楚指明,否则该用语并非特别指称或暗示次序或顺位,亦非用以限定本公开文件。
以下将配合相关图式来说明本公开文件的实施例。在图式中,相同标号表示相同或类似的元件或方法流程。
图1为根据一些实施例的半导体装置100的部分电路示意图。在一些实施例中,半导体装置100包含基板SB(绘示于图3)、电流至电压转换器CS、第一电压至电流转换器AA1~AA2、第二电压至电流转换器AB1~AB2以及第三电压至电流转换器AC1~AC2。电流至电压转换器CS、第一电压至电流转换器AA1~AA2、第二电压至电流转换器AB1~AB2以及第三电压至电流转换器AC1~AC2设置于半导体装置100的基板SB上。第一电压至电流转换器AA1~AA2互相并联且耦接至电流至电压转换器CS,用以共同将电流至电压转换器CS提供的操作电压转换为输出电流IA。第二电压至电流转换器AB1~AB2互相并联且耦接至电流至电压转换器CS,用以共同将电流至电压转换器CS提供的操作电压转换为输出电流IB。第三电压至电流转换器AC1~AC2互相并联且耦接至电流至电压转换器CS,用以共同将电流至电压转换器CS提供的操作电压转换为输出电流IC。在一些实施例中,电流至电压转换器CS与第一电压至电流转换器AA1~AA2组合形成一电流镜电路,电流至电压转换器CS与第二电压至电流转换器AB1~AB2组合形成另一电流镜电路,且电流至电压转换器CS与第三电压至电流转换器AC1~AC2组合形成又一电流镜电路。
在一些实施例中,电流至电压转换器CS包含一个电流源RS,用以提供参考电流IS。在操作上,电流至电压转换器CS会先将参考电流IS转换为操作电压,再将操作电压提供至第一电压至电流转换器AA1~AA2、第二电压至电流转换器AB1~AB2及第三电压至电流转换器AC1~AC2。因此,第一电压至电流转换器AA1~AA2、第二电压至电流转换器AB1~AB2及第三电压至电流转换器AC1~AC2输出的输出电流IA、IB及IC与电流源RS提供的参考电流IS相关联,以实现电流镜的功能。
图2为根据一些实施例的第一电压至电流转换器AA1的电路示意图。在一些实施例中,第一电压至电流转换器AA1包含互相并联的至少一个子转换器A1、互相并联的多个子转换器A2以及互相并联的多个子转换器A3,其中子转换器A2的数量为子转换器A1的数量的两倍,且子转换器A3的数量为子转换器A2的数量的两倍。以图1以及图2的实施例为例,第一电压至电流转换器AA1包含一个子转换器A1、两个子转换器A2以及四个子转换器A3。第一电压至电流转换器AA1中互相并联的子转换器(例如,所有子转换器A1或所有子转换器A2)会同时致能。子转换器A1产生之电流为参考电流IS之i倍;子转换器A2产生之电流为参考电流IS之2i倍;且子转换器A3产生之电流为参考电流IS之4i倍,其中i为正数,藉此第一电压至电流转换器AA1可以输出参考电流IS的不同倍数的输出电流IA。
在一些实施例中,子转换器A1~A3分别包含串联耦接的第一晶体管T1、第二晶体管T2以及分别耦接至第一晶体管T1的栅极端以及第二晶体管T2的栅极端的两个开关SW。当子转换器“致能”时,开关SW会导通,使得子转换器的第一晶体管T1以及第二晶体管T2之栅极端被导通至电流至电压转换器CS以接收操作电压。当子转换器“禁能”时,开关SW会断开,使得子转换器的第一晶体管T1以及第二晶体管T2之栅极端与电流至电压转换器CS相互绝缘。第一电压至电流转换器AA1~AA2彼此具有相似的元件、连接关系与运作,为简洁起见,第一电压至电流转换器AA2的详细结构未绘示于图2中。
另外,第二电压至电流转换器AB1~AB2各自包含数量为1:2:4之子转换器B1、B2及B3。第三电压至电流转换器AC1~AC2各自包含数量为1:2:4之子转换器C1、C2及C3。由于第二电压至电流转换器AB1~AB2及第三电压至电流转换器AC1~AC2各自的元件、连接关系与运作相似于第一电压至电流转换器AA1,为简洁起见,第二电压至电流转换器AB1~AB2及第三电压至电流转换器AC1~AC2的详细结构未绘示于图2中。
值得一提的是,互相并联电压至电流转换器中对应于相同放大倍率的子转换器会同时致能或同时禁能。例如,第一电压至电流转换器AA1~AA2中对应于放大倍率i的所有子转换器A1会同时致能或同时禁能,对应于放大倍率2i的所有子转换器A2会同时致能或同时禁能。互相并联的第二电压至电流转换器AB1~AB2以及第三电压至电流转换器AC1~AC3也具有类似的运作,在此不重复赘述。
为了清楚说明第一电压至电流转换器AA1~AA2、第二电压至电流转换器AB1~AB2及第三电压至电流转换器AC1~AC2在半导体装置100的布局,请一并参照图3。图3为根据一些实施例的第一电压至电流转换器AA1~AA2、第二电压至电流转换器AB1~AB2及第三电压至电流转换器AC1~AC2的布局示意图。
在一些实施例中,半导体装置100的基板SB包含布局区域AR1~AR6。布局区域AR1~AR6在半导体装置100中被配置为每个列(column)包含两个布局区域且每个行(row)包含三个布局区域的阵列,此阵列相对于平行于基板SB的第一轴X为线对称,且相对于平行于基板SB的第二轴Y亦为线对称,其中第一轴X垂直相交第二轴Y于阵列中心点Cen,且第二轴Y穿过布局区域AR2及AR5。
在一些实施例中,第一电压至电流转换器AA1及AA2分别设置于布局区域AR1及AR6,第二电压至电流转换器AB1及AB2分别设置于布局区域AR3及AR4,而第三电压至电流转换器AC1及AC2则分别设置于布局区域AR2及AR5。换句话说,在沿着第一轴X的方向上,第三电压至电流转换器AC1~AC2位于第一电压至电流转换器AA1~AA2以及第二电压至电流转换器AB1~AB2之间。
在一些实施例中,第一电压至电流转换器AA1~AA2在基板SB上的布局相对于阵列中心点Cen为点对称,第二电压至电流转换器AB1~AB2在基板SB上的布局相对于阵列中心点Cen为点对称,且第三电压至电流转换器AC1~AC2在基板SB上的布局相对于阵列中心点Cen亦为点对称。
如图3所示,第一电压至电流转换器AA1~AA2中同步致能的子转换器相对于阵列中心点Cen为点对称。例如,第一电压至电流转换器AA1~AA2的多个子转换器A1,相对于阵列中心点Cen为点对称。又例如,第一电压至电流转换器AA1~AA2的多个子转换器A2,相对于阵列中心点Cen亦为点对称。
相似地,第二电压至电流转换器AB1~AB2中同步致能的子转换器相对于阵列中心点Cen亦为点对称。例如,第二电压至电流转换器AB1~AB2的多个子转换器B1,相对于阵列中心点Cen为点对称。相似地,第三电压至电流转换器AC1~AC2中同步致能的子转换器相对于阵列中心点Cen亦为点对称。例如,第三电压至电流转换器AC1~AC2的多个子转换器C1,相对于阵列中心点Cen为点对称。
换句话说,根据前述的子转换器A1~A3的数量关系可以得知,第一电压至电流转换器AA1与AA2中的N个子转换器(即子转换器A1)会同步致能且相对于阵列中心点Cen为点对称,另外2N个子转换器(即子转换器A2)会同步致能且相对于阵列中心点Cen为点对称,又另外4N个子转换器(即子转换器A3)会同步致能且相对于阵列中心点Cen为点对称,其中N为正整数。
相似地,根据前述的子转换器B1~B3的数量关系可以得知,第二电压至电流转换器AB1与AB2中的N个子转换器(即子转换器B1)会同步致能且相对于阵列中心点Cen为点对称,另外2N个子转换器(即子转换器B2)会同步致能且相对于阵列中心点Cen为点对称,又另外4N个子转换器(即子转换器B3)会同步致能且相对于阵列中心点Cen为点对称。
相似地,根据前述的子转换器C1~C3的数量关系可以得知,第三电压至电流转换器AC1与AC2中的N个子转换器(即子转换器C1)会同步致能且相对于阵列中心点Cen为点对称,另外2N个子转换器(即子转换器C2)会同步致能且相对于阵列中心点Cen为点对称,又另外4N个子转换器(即子转换器C3)会同步致能且相对于阵列中心点Cen为点对称。
透过上述点对称的布局方式,不仅可以使半导体装置100中互相并联之电压至电流转换器(例如,第一电压至电流转换器AA1~AA2)在制程中所受到的效能梯度效应几乎相同,未互相并联之电压至电流转换器(例如,第一电压至电流转换器AA1~AA2、第二电压至电流转换器AB1~AB2与第三电压至电流转换器AC1~AC2)所受到的效能梯度效应也会几乎相同。换句话说,半导体装置100中的所有电压至电流转换器所受到的效能梯度效应都几乎相同,因此输出能力变异的问题可以得到改善,输出电流IA、IB及IC得以具有相同的大小(相同的参考电流IS的放大倍率),具体说明如下。
图4为根据一些实施例的子转换器A1~A2、B1~B2及C1~C3的示意图。相对于阵列中心点Cen为点对称的两个子转换器A1,其各自包含的第一晶体管T1彼此之间亦为点对称,其各自包含的第二晶体管T2彼此之间亦为点对称。另外,相对于阵列中心点Cen为点对称的两个子转换器B1,其各自包含的第一晶体管T1彼此之间亦为点对称,其各自包含的第二晶体管T2彼此之间亦为点对称。总而言之,子转换器A1~A2、B1~B2及C1~C3中同步致能者,不仅在布局位置上相对于阵列中心点Cen为点对称,其内部之晶体管电路结构也相对于阵列中心点Cen为点对称。
图4中以虚线箭号之长度表示不同布局位置在制程当中所受到的效能梯度效应之强度。如图4所示,相互并联的电压至电流转换器中对应于相同放大倍率的子转换器皆会受到相似大小的效能梯度效应,而具有相似的特性变异。例如,第一电压至电流转换器AA1~AA2中对应于放大倍率i的两个子转换器A1,会受到相同大小的效能梯度效应。又例如,第二电压至电流转换器AB1~AB2中对应于放大倍率i的两个子转换器B1,会受到相同大小的效能梯度效应。
总而言之,由于第一电压至电流转换器AA1~AA2各自受到的总效能梯度效应会互相抵销,第二电压至电流转换器AB1~AB2各自受到的总效能梯度效应会互相抵销,且第三电压至电流转换器AC1~AC2各自受到的总效能梯度效应亦会互相抵销,使输出电流IA、IB与IC得以具有相同的大小。
图5为根据一些实施例的半导体装置100的布局示意图。请同时参考图3和图5,在一些实施例中,半导体装置100更包含设置于基板SB上且平行于第一轴X的多个氧化物扩散区域OD。多个氧化物扩散区域OD的其中两者重叠于布局区域AR1~AR3,且多个氧化物扩散区域OD的另外两者重叠于布局区域AR4~AR6。多个第一晶体管T1的一部分和多个第二晶体管T2的一部分会在同一个氧化物扩散区域OD上交替排列,形成一部分之子转换器A1~A3、一部分之子转换器B1~B3及一部分之子转换器C1~C3。
在一些实施例中,半导体装置100更包含多个虚设晶体管DMY,这些虚设晶体管DMY被设置于氧化物扩散区域OD上,环绕于布局区域AR1~AR6并部分位于布局区域AR1~AR6之内,用于减轻第一电压至电流转换器AA1~AA2、第二电压至电流转换器AB1~AB2及第三电压至电流转换器AC1~AC2之漏电流。
请再一并参照图2与图5。在一些实施例中,当半导体装置100中的第一晶体管T1以及第二晶体管T2为N型晶体管时,第一晶体管T1的源极S会耦接至地线GND,第一电流转换器阵列AA1~AA2的第二晶体管T2的漏极D会耦接至电流导线LA以传送输出电流IA,第二电流转换器阵列AB1~AB2的第二晶体管T2的漏极D会耦接至电流导线LB以传送输出电流IB,而第三电流转换器阵列AC1~AC2的第二晶体管T2的漏极D会耦接至电流导线LC以传送输出电流IC。
在另一些未绘示的实施例中,当半导体装置100中的第一晶体管T1以及第二晶体管T2为P型晶体管时,第一晶体管T1的源极S会耦接至一电源线以接收参考电压,第一电流转换器阵列AA1~AA2的第二晶体管T2的漏极D会耦接至电流导线LA以传送输出电流IA,而第二电流转换器阵列AB1~AB2的第二晶体管T2的漏极D会耦接至电流导线LB以传送输出电流IB,而第三电流转换器阵列AC1~AC2的第二晶体管T2的漏极D会耦接至电流导线LC以传送输出电流IC。
图6为根据图5的区域RG的半导体装置100的部分示意图。依据连接方式不同,氧化物扩散区域OD可以做为晶体管的漏极D或源极S。在一些实施例中,当第一晶体管T1耦接于位于相同的氧化物扩散区域OD的第二晶体管T2时,第一晶体管T1的漏极D会耦接于第二晶体管T2的源极S。
以图6的实施例为例,在区域RG中,子转换器C3、A1及A2的第一晶体管T1以及第二晶体管T2被设置于同一个氧化物扩散区域OD上。如图6所示,由于子转换器C3的第一晶体管T1相邻于子转换器C3的第二晶体管T2,因此子转换器C3的第一晶体管T1的漏极D会耦接于子转换器C3的第二晶体管T2的源极S。由于子转换器A1的第一晶体管T1相邻于子转换器A1的第二晶体管T2,因此子转换器A1的第一晶体管T1的漏极D会耦接于子转换器A1的第二晶体管T2的源极S。由于子转换器A2的第一晶体管T1相邻于子转换器A2的第二晶体管T2,因此子转换器A2的第一晶体管T1的漏极D会耦接于子转换器A2的第二晶体管T2的源极S。
另一方面,当第一晶体管T1耦接于位于相同的氧化物扩散区域OD的另一个第一晶体管T1时,两个第一晶体管T1的源极S会彼此耦接。请再参照图6,由于子转换器A1的第一晶体管T1相邻于子转换器C3的第一晶体管T1,因此子转换器A1与C3各自的第一晶体管T1的源极S会彼此耦接,并且耦接至地线GND(图未绘示)。
再者,当第二晶体管T2耦接于位于相同的氧化物扩散区域OD的另一个第二晶体管T2时,两个第二晶体管T2的漏极D会彼此耦接。请再参照图6,由于子转换器A1的第二晶体管T2相邻于子转换器A2的第二晶体管T2,因此子转换器A1与A2各自的第二晶体管T2的漏极D会彼此耦接。
在一些实施例中,第一晶体管T1的栅极G具有栅极长度L1,第二晶体管T2的栅极G具有栅极长度L2,且栅极长度L1大于或等于栅极长度L2。
在一些实施例中,第一晶体管T1的栅极G以及第二晶体管T2的栅极G具有相同的有效栅极宽度W。
请再参照图5。在一些实施例中,当虚设晶体管DMY耦接于位于相同的氧化物扩散区域OD的第一晶体管T1时,此虚设晶体管DMY的源极会耦接于此第一晶体管T1的源极S,且此虚设晶体管DMY的栅极会具有与此第一晶体管T1的栅极G相同的栅极长度L1与有效栅极宽度W。另一方面,当虚设晶体管DMY耦接于位于相同的氧化物扩散区域OD的第二晶体管T2时,此虚设晶体管DMY的漏极会耦接于此第二晶体管T2的漏极D,且此虚设晶体管DMY的栅极会具有与此第二晶体管T2的栅极G相同的栅极长度L2与有效栅极宽度W。
在另一实施例中,半导体装置100包含的子转换器的总数量可以大于前述的子转换器A1~A3、B1~B3及C1~C3的总数量。请参照图7,图7为根据另一实施例的半导体装置100中的电压至电流转换器AA1的电路示意图。相较于图2中的实施例,在图7的实施例中,半导体装置100中的电压至电流转换器AA1更包含互相并联的多个子转换器A4,且子转换器A4的数量为子转换器A3的两倍,因此,子转换器A4产生之电流为参考电流IS之8i倍。藉由电压至电流转换器AA1中的子转换器A1~A4,第一电压至电流转换器AA1可以输出参考电流IS的其他不同倍数的输出电流IA。
相似于子转换器A1~A3,子转换器A4同样分别包含串联耦接的第一晶体管T1以及第二晶体管T2,且所有子转换器A4会同时致能。子转换器A4的运作方式相似于子转换器A1~A3,为了简洁起见,在此不重复赘述。
如前所述,第一电压至电流转换器AA1~AA2、第二电压至电流转换器AB1~AB2及第三电压至电流转换器AC1~AC2彼此具有相似的元件、连接关系与运作。因此,在图7的实施例中,第一电压至电流转换器AA2更包含多个子转换器A4,第二电压至电流转换器AB1~AB2各自更包含多个子转换器B4,且第三电压至电流转换器AC1~AC2各自更包含多个子转换器C4。为简洁起见,第二电压至电流转换器AB1~AB2及第三电压至电流转换器AC1~AC2的详细结构未绘示于图7中,且在此不重复赘述。
为了清楚说明图7的实施例的第一电压至电流转换器AA1~AA2、第二电压至电流转换器AB1~AB2及第三电压至电流转换器AC1~AC2在半导体装置100的布局,请一并参照图8。图8为根据图7的实施例的第一电压至电流转换器AA1~AA2、第二电压至电流转换器AB1~AB2及第三电压至电流转换器AC1~AC2的布局示意图。
在图8的实施例中,半导体装置100的基板SB包含布局区域AR1~AR6。图8中的布局区域AR1~AR6的排列方式,以及与第一轴X及第二轴Y之间的位置关系,相似于与图3中的布局区域AR1~AR6。差异之处在于,图3中的布局区域AR1~AR6的形状皆为矩形,而图8中的布局区域AR1、AR3~AR4及AR6的形状为不同方向的L字形,AR2及AR5的形状为不同方向的T字形。
如图8所示,第一电压至电流转换器AA1~AA2中同步致能的子转换器相对于阵列中心点Cen为点对称。因此,第一电压至电流转换器AA1~AA2的多个子转换器A4,相对于阵列中心点Cen亦为点对称。相似地,第二电压至电流转换器AB1~AB2的多个子转换器B4,相对于阵列中心点Cen亦为点对称,且第三电压至电流转换器AC1~AC2的多个子转换器C4,相对于阵列中心点Cen亦为点对称。
换句话说,根据前述的子转换器A1~A4、B1~B4及C1~C4的数量关系可以得知,第一电压至电流转换器AA1与AA2中的8N个子转换器(即子转换器A4)会同步致能且相对于阵列中心点Cen为点对称,第二电压至电流转换器AB1与AB2中的8N个子转换器(即子转换器B4)会同步致能且相对于阵列中心点Cen为点对称,且第三电压至电流转换器AC1与AC2中的8N个子转换器(即子转换器C4)会同步致能且相对于阵列中心点Cen为点对称。
请一并参照图8与图9A~9C,图9A~9C为根据一些实施例的半导体装置100的布局区域AR1~AR3的布局示意图。在图9A~9C的实施例中,多个氧化物扩散区域OD的其中三者重叠于布局区域AR1~AR3,且多个氧化物扩散区域OD的另外三者重叠于布局区域AR4~AR6(未绘示于图9A~9C)。多个第一晶体管T1的一部分和多个第二晶体管T2的一部分会在同一个氧化物扩散区域OD上交替排列,形成一部分之子转换器A1~A4、一部分之子转换器B1~B4及一部分之子转换器C1~C4。
半导体装置100的布局区域AR4与布局区域AR3中的元件布局相对于阵列中心点Cen互为点对称,布局区域AR5与布局区域AR2中的元件布局相对于阵列中心点Cen互为点对称,且布局区域AR6与布局区域AR1中的元件布局相对于阵列中心点Cen互为点对称,为了简洁起见,未绘示布局区域AR4~AR6中详细的元件布局。
在图9A~9C的实施例中,半导体装置100亦包含多个虚设晶体管DMY,这些虚设晶体管DMY同样被设置于氧化物扩散区域OD上,环绕于布局区域AR1~AR6并部分位于布局区域AR1~AR6之内。
图9A~9C中的第一晶体管T1、第二晶体管T2及虚设晶体管DMY的构造、功能、邻接时的规则以及与电流导线LA~LC之间的连接关系,相似于图5中的第一晶体管T1、第二晶体管T2及虚设晶体管DMY,为了简洁起见,在此不重复赘述。
总而言之,图7~9C的实施例,提供了第一电压至电流转换器AA1~AA2、第二电压至电流转换器AB1~AB2及第三电压至电流转换器AC1~AC2分别更具有多个子转换器A4、B4及C4时,其在半导体装置100中的布局,以达到与图2~5的实施例的半导体装置100相同的功能。
本公开文件提供一种布局方法,用于制造半导体装置100,此布局方法包含:提供一基板SB;将第一电压至电流转换器AA1~AA2设置在基板SB的布局区域AR1~AR6的其中二者中;将第二电压至电流转换器AB1~AB2设置在基板SB的布局区域AR1~AR6的另外二者中;以及将第三电压至电流转换器AC1~AC2设置在基板SB的布局区域AR1~AR6的又二者中。其中布局区域AR1~AR6排列为具有多行及多列的阵列,此阵列相对于一第一轴X与一第二轴Y为线对称,第一轴X垂直相交于第二轴Y于阵列的一阵列中心点Cen。第一电压至电流转换器AA1~AA2在基板SB上的布局相对于阵列中心点Cen为点对称。第二电压至电流转换器AB1~AB2在基板SB上的布局相对于阵列中心点Cen为点对称。第三电压至电流转换器AC1~AC2,其中在沿着第一轴X之方向上,第三电压至电流转换器AC1~AC2位于第一电压至电流转换器AA1~AA2与第二电压至电流转换器AB1~AB2之间,且第三电压至电流转换器AC1~AC2在基板SB上的布局相对于阵列中心点Cen为点对称。
透过本公开文件提供的半导体装置100以及其布局方法,可以在有效利用半导体装置100的氧化物扩散区域OD面积的情况下,降低效能梯度效应所导致的输出能力变异问题,以增进半导体装置100的可靠度。
以上仅为本公开文件的较佳实施例,在不脱离本公开文件的范围或精神的情况下,本公开文件的结构可以进行各种修饰和均等变化。综上所述,凡在以下请求项的范围内对于本公开文件所做的修饰以及均等变化,皆为本公开文件所涵盖的范围。
【符号说明】
100:半导体装置
AA1,AA2:第一电压至电流转换器
AB1,AB2:第二电压至电流转换器
AC1,AC2:第三电压至电流转换器
CS:电流至电压转换器
RS:电流源
IS:参考电流
IA,IB,IC:输出电流
SB:基板
A1~A4,B1~B4,C1~C4:子转换器
AR1~AR6:布局区域
Cen:阵列中心点
T1:第一晶体管
T2:第二晶体管
SW:开关
S:源极
D:漏极
G:栅极
OD:氧化物扩散区域
W:有效栅极宽度
L1,L2:栅极长度
GND:地线
LA,LB,LC:电流导线
DMY:虚设晶体管
RG:区域
X:第一轴
Y:第二轴
Claims (10)
1.一种半导体装置,包含:
一基板,包含六个布局区域,其中所述六个布局区域排列为具有多行及多列的一阵列,所述阵列相对于一第一轴为线对称,且相对于一第二轴为线对称,其中所述第一轴垂直相交于所述第二轴于所述阵列的一阵列中心点;
二个第一电压至电流转换器,分别设置于所述六个布局区域的其中二者中,且所述二个第一电压至电流转换器在所述基板上的布局相对于所述阵列中心点为点对称;
二个第二电压至电流转换器,分别设置于所述六个布局区域的另外二者中,且所述二个第二电压至电流转换器在所述基板上的布局相对于所述阵列中心点为点对称;以及
二个第三电压至电流转换器,分别设置于所述六个布局区域的又二者中,其中所述第二轴穿过所述六个布局区域的所述又二者,其中在沿着所述第一轴之方向上,所述二个第三电压至电流转换器位于所述二个第一电压至电流转换器与所述二个第二电压至电流转换器之间,且在所述基板上的布局相对于所述阵列中心点为点对称。
2.根据权利要求1所述之半导体装置,其中,所述二个第一电压至电流转换器包含多个第一子转换器,所述二个第二电压至电流转换器包含多个第二子转换器,所述二个第三电压至电流转换器包含多个第三子转换器,
所述二个第一电压至电流转换器的其中一者的多个第一子转换器之布局与所述二个第一电压至电流转换器的另一者的多个第一子转换器之布局相对于所述阵列中心点为点对称,且所述多个第一子转换器中同步致能者相对于所述阵列中心点为点对称,
所述二个第二电压至电流转换器的其中一者的多个第二子转换器之布局与所述二个第二电压至电流转换器的另一者的多个第二子转换器之布局相对于所述阵列中心点为点对称,且所述多个第二子转换器中同步致能者相对于所述阵列中心点为点对称,且
所述二个第三电压至电流转换器的其中一者的多个第三子转换器之布局与所述二个第三电压至电流转换器的另一者的多个第三子转换器之布局相对于所述阵列中心点为点对称,且所述多个第三子转换器中同步致能者相对于所述阵列中心点为点对称。
3.根据权利要求2所述之半导体装置,其中,
所述多个第一子转换器、所述多个第二子转换器及所述多个第三子转换器的多个第一晶体管具有相同的一第一栅极长度,
所述多个第一子转换器、所述多个第二子转换器及所述多个第三子转换器的多个第二晶体管具有相同的一第二栅极长度,其中所述第一栅极长度大于或等于所述第二栅极长度,且
所述多个第一晶体管以及所述多个第二晶体管具有相同的一有效栅极宽度。
4.根据权利要求3所述之半导体装置,更包含:
多个氧化物扩散区域,设置于所述基板上且平行所述第一轴排列,其中所述多个氧化物扩散区域中的二者重叠于所述六个布局区域中的三者,所述多个氧化物扩散区域中的另外二者重叠于所述六个布局区域中的另外三者,
其中所述多个第一晶体管的一部分和所述多个第二晶体管的一部分在同一个氧化物扩散区域上交替排列,形成所述多个第一子转换器的一部分、所述多个第二子转换器的一部分与所述多个第三子转换器的一部分。
5.根据权利要求3所述之半导体装置,更包含:
多个氧化物扩散区域,设置于所述基板上且平行所述第一轴排列,其中所述多个氧化物扩散区域中的三者重叠于所述六个布局区域中的三者,所述多个氧化物扩散区域中的另外三者重叠于所述六个布局区域中的另外三者,
其中所述多个第一晶体管的一部分和所述多个第二晶体管的一部分在同一个氧化物扩散区域上交替排列,形成所述多个第一子转换器的一部分、所述多个第二子转换器的一部分与所述多个第三子转换器的一部分。
6.根据权利要求4所述之半导体装置,其中,
所述多个第一晶体管以及所述多个第二晶体管各自包含一源极以及一漏极,其中,
每个第一晶体管的所述漏极耦接于位于相同氧化物扩散区域的一相邻的第二晶体管的所述源极,
每个第一晶体管的所述源极耦接于位于相同氧化物扩散区域的一相邻的第一晶体管的所述源极,且
位于相同氧化物扩散区域的相邻的二个第二晶体管的所述漏极互相耦接。
7.根据权利要求6所述之半导体装置,更包含:
多个虚设晶体管,设置于所述基板上,所述多个虚设晶体管各自包含一源极以及一漏极,
当所述多个虚设晶体管的其中一者相邻于位于相同氧化物扩散区域的所述多个第一晶体管的其中一者时,所述多个虚设晶体管的所述其中一者的所述源极耦接于所述多个第一晶体管的所述其中一者的所述源极,且
当所述多个虚设晶体管的所述其中一者相邻于位于相同氧化物扩散区域的所述多个第二晶体管的其中一者时,所述多个虚设晶体管的所述其中一者的所述漏极耦接于所述多个第二晶体管的所述其中一者的所述漏极。
8.根据权利要求2至7任一者所述之半导体装置,其中,
所述多个第一子转换器中的N者同步致能且相对于所述阵列中心点为点对称,
所述多个第一子转换器中的另2N者同步致能且相对于所述阵列中心点为点对称,
所述多个第一子转换器中的又4N者同步致能且相对于所述阵列中心点为点对称,
所述多个第二子转换器中的N者同步致能且相对于所述阵列中心点为点对称,
所述多个第二子转换器中的另2N者同步致能且相对于所述阵列中心点为点对称,
所述多个第二子转换器中的又4N者同步致能且相对于所述阵列中心点为点对称,
所述多个第三子转换器中的N者同步致能且相对于所述阵列中心点为点对称,
所述多个第三子转换器中的另2N者同步致能且相对于所述阵列中心点为点对称,且
所述多个第三子转换器中的又4N者同步致能且相对于所述阵列中心点为点对称,其中N为正整数。
9.根据权利要求8所述之半导体装置,其中
所述多个第一子转换器中的又8N者同步致能且相对于所述阵列中心点为点对称,
所述多个第二子转换器中的又8N者同步致能且相对于所述阵列中心点为点对称,且
所述多个第三子转换器中的又8N者同步致能且相对于所述阵列中心点为点对称。
10.一种布局方法,用于制造一半导体装置,包含:
提供一基板,其中所述基板包含六个布局区域,所述六个布局区域排列为具有多行及多列的一阵列,所述阵列相对于一第一轴为线对称,且相对于一第二轴为线对称,其中所述第一轴垂直相交于所述第二轴于所述阵列的一阵列中心点;
将二个第一电压至电流转换器设置在所述六个布局区域的其中二者中,且所述二个第一电压至电流转换器在所述基板上的布局相对于所述阵列中心点为点对称;
将二个第二电压至电流转换器设置在所述六个布局区域的另外二者中,且所述二个第二电压至电流转换器在所述基板上的布局相对于所述阵列中心点为点对称;以及
将二个第三电压至电流转换器设置在所述六个布局区域的又二者中,其中所述第二轴穿过所述六个布局区域的所述又二者,其中在沿着所述第一轴之方向上,所述二个第三电压至电流转换器位于所述二个第一电压至电流转换器与所述二个第二电压至电流转换器之间,且在所述基板上的布局相对于所述阵列中心点为点对称。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211475803.3A CN118073348A (zh) | 2022-11-23 | 2022-11-23 | 半导体装置及其布局方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211475803.3A CN118073348A (zh) | 2022-11-23 | 2022-11-23 | 半导体装置及其布局方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN118073348A true CN118073348A (zh) | 2024-05-24 |
Family
ID=91094232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211475803.3A Pending CN118073348A (zh) | 2022-11-23 | 2022-11-23 | 半导体装置及其布局方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN118073348A (zh) |
-
2022
- 2022-11-23 CN CN202211475803.3A patent/CN118073348A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102052307B1 (ko) | 전계 효과 트랜지스터 구조 및 관련된 무선-주파수 스위치 | |
CN102246305B (zh) | 改善的rf cmos晶体管设计 | |
US7294892B2 (en) | Multi-transistor layout capable of saving area | |
US8729636B2 (en) | Integrated circuit and method for manufacturing an integrated circuit | |
US7808070B2 (en) | Power semiconductor component | |
KR19980042884A (ko) | 반도체 장치, 그 설계 방법 및 반도체 집적회로 장치 | |
US20070187780A1 (en) | High frequency transistor layout for low source drain capacitance | |
US8058694B2 (en) | Semiconductor device | |
US20130285196A1 (en) | Esd protection circuit providing multiple protection levels | |
JP2010212801A (ja) | スイッチ回路 | |
US7829958B2 (en) | MOS transistor capable of withstanding significant currents | |
US7595561B2 (en) | Semiconductor device including multiple rows of peripheral circuit units | |
CN118073348A (zh) | 半导体装置及其布局方法 | |
JP2002368194A (ja) | 化合物半導体スイッチ回路装置 | |
TWI831473B (zh) | 半導體裝置及其布局方法 | |
US20180191272A1 (en) | Three-phase switch architecture | |
US7977709B2 (en) | MOS transistor and semiconductor device | |
CN118073347A (zh) | 半导体装置及其布局方法 | |
TWI847365B (zh) | 半導體裝置及其布局方法 | |
TW202422402A (zh) | 半導體裝置及其布局方法 | |
US20070077738A1 (en) | Fabrication of small scale matched bi-polar TVS devices having reduced parasitic losses | |
US20240162217A1 (en) | Semiconductor device and layout method of the same | |
JP2005340550A (ja) | 半導体装置 | |
TW202422401A (zh) | 半導體裝置及其布局方法 | |
KR20200062938A (ko) | 스택된 전계효과트랜지스터(fet)를 갖는 반도체 디바이스 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |