CN118073311A - 具有电流感测的半导体封装 - Google Patents

具有电流感测的半导体封装 Download PDF

Info

Publication number
CN118073311A
CN118073311A CN202311558535.6A CN202311558535A CN118073311A CN 118073311 A CN118073311 A CN 118073311A CN 202311558535 A CN202311558535 A CN 202311558535A CN 118073311 A CN118073311 A CN 118073311A
Authority
CN
China
Prior art keywords
die
semiconductor
pad
semiconductor package
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311558535.6A
Other languages
English (en)
Inventor
吴淑鏸
G·卡穆索
颜台棋
W·拉贝格
W·肖尔茨
史威
张裕晨
吴慧雯
林巧云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN118073311A publication Critical patent/CN118073311A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/20—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices
    • G01R15/207—Constructional details independent of the type of device used
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/20—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices
    • G01R15/205—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices using magneto-resistance devices, e.g. field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0047—Housings or packaging of magnetic sensors ; Holders
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/098—Magnetoresistive devices comprising tunnel junctions, e.g. tunnel magnetoresistance sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本公开涉及具有电流感测的半导体封装。一种半导体封装包括引线框架，所述引线框架包括管芯焊盘和从所述管芯焊盘延伸开的第一引线；半导体管芯，所述半导体管芯安装于所述管芯焊盘上；负载路径连接部，所述负载路径连接部将所述半导体管芯的第一负载端子与所述第一引线电连接；以及磁传感器装置，所述磁传感器装置直接安装于所述引线框架的形成所述负载路径连接部的一部分的区域上，其中，所述磁传感器装置包括磁电流传感器和电隔离层，所述磁电流传感器被配置成测量流经所述负载路径连接部的电流，所述电隔离层将所述磁电流传感器与所述引线框架进行电隔离。

Description

具有电流感测的半导体封装
技术领域
本申请涉及封装半导体器件，尤其涉及具有传感器装置的封装半导体器件。
背景技术
很多应用，例如汽车和工业应用都在利用半导体封装来适应高压负载。这些半导体封装可以包括功率器件，例如二极管、IGBT(绝缘栅双极型晶体管)、MOSFET(金属氧化物半导体场效应晶体管)、HEMT(高电子迁移率晶体管)等。这些半导体封装可以被配置为分立部件，或者可以被配置为电力转换器电路，例如单相和多相半波整流器、单相和多相全波整流器、电压调节器等。出于各种原因，例如，防止故障、改善开关特性等，期望监测分立半导体封装之内功率器件的操作状态。当前用于向封装中并入感测电路的方案可能涉及做出不希望的折中，例如更大的封装尺寸和/或降低的性能。因此希望提供一种半导体封装，其能够以最小成本以及对封装尺寸的影响来监测器件的操作状态。
发明内容
公开了一种半导体封装。根据实施例，该半导体封装包括引线框架，所述引线框架包括管芯焊盘和从所述管芯焊盘延伸开的第一引线；半导体管芯，所述半导体管芯安装于所述管芯焊盘上；负载路径连接部，所述负载路径连接部将所述半导体管芯的第一负载端子与所述第一引线电连接；以及磁传感器装置，所述磁传感器装置直接安装于所述引线框架的形成所述负载路径连接部的一部分的区域上，其中，所述磁传感器装置包括磁电流传感器和电隔离层，所述磁电流传感器被配置成测量流经所述负载路径连接部的电流，所述电隔离层将所述磁电流传感器与所述引线框架电隔离。
公开了一种生产半导体封装的方法。根据实施例，所述方法包括：提供引线框架，所述引线框架包括管芯焊盘和从所述管芯焊盘延伸开的第一引线；在所述管芯焊盘上安装所述半导体管芯；提供负载路径连接部，所述负载路径连接部将所述半导体管芯的第一负载端子与所述第一引线电连接；以及直接在所述引线框架的形成所述负载路径连接部的一部分的区域上安装磁传感器装置，其中，所述磁传感器装置包括磁电流传感器和电隔离层，所述磁电流传感器被配置成测量流经所述负载路径连接部的电流，所述电隔离层将所述磁电流传感器与所述引线框架电隔离。
本领域技术人员在阅读了下面的详细描述并且在查看了附图之后将认识到其他的特征和优点。
附图说明
附图中的元件未必是相对于彼此按比例绘制的。类似的附图标记表示对应的类似部分。除非彼此互斥，可以将各例示实施例中的特征组合。实施例在附图中被绘示并在接下来的具体实施方式中被详述。
图1A、图1B、图1C和图1D示出了根据实施例的半导体封装。图1A示出了该半导体封装的平面图；图1B示出了该半导体封装的侧视图；图1C示出了该半导体封装的内部布置的平面图；并且图1D示出了该半导体封装之内的传感器装置的侧视图。
图2A、图2B、图2C和图2D示出了根据实施例的半导体封装。图2A示出了该半导体封装的平面图；图2B示出了该半导体封装的侧视图；图2C示出了该半导体封装的内部布置的平面图；并且图2D示出了该半导体封装之内的传感器装置的侧视图。
图3A、图3B、图3C和图3D示出了根据实施例的半导体封装。图3A示出了该半导体封装的平面图；图3B示出了该半导体封装的侧视图；图3C示出了该半导体封装的内部布置的平面图；并且图3D示出了该半导体封装之内的传感器装置的侧视图。
图4A、图4B、图4C和图4D示出了根据实施例的半导体封装。图4A示出了该半导体封装的平面图；图4B示出了该半导体封装的侧视图；图4C示出了该半导体封装的内部布置的平面图；并且图4D示出了该半导体封装之内的传感器装置的侧视图。
具体实施方式
本文公开了具有有利的传感器装置的半导体封装以及生产该半导体封装的方法。该半导体封装包括具有管芯焊盘和多个引线的引线框架结构。半导体管芯安装于管芯焊盘上。半导体封装包括半导体管芯的第一负载端子和一个或多个引线之间的负载路径连接部。至少部分地通过引线框架的具有平坦安装表面的区段来提供负载路径连接部。磁传感器装置直接安装于这个平坦安装表面上。磁传感器装置包括磁传感器，该磁传感器测量流经负载路径连接部的电流并且向半导体封装的独立感测引线提供测量信号。因为磁传感器装置直接安装于负载路径连接部上，所以可以精确测量负载电流。此外，直接安装磁传感器装置消除了独立横向隔离结构以容纳电流传感器的需求。这样允许进行负载电流感测而对封装尺寸只有最小影响或无影响。磁传感器装置包括引线框架和磁传感器之间的电隔离层。电隔离层可以被设计成耐受高电压梯度，从而允许感测高电压负载连接。
参考图1A-1B，半导体封装100包括包封剂主体102，包封剂主体102具有从包封剂主体102暴露的多个引线104。包封剂主体102包括电绝缘包封剂材料，例如，模制化合物、环氧树脂、热固性塑料、聚合物等。包封剂主体102可以是通过例如注入模制、挤压模制、转移模制等的模制技术形成的。形成包封剂主体102，使得引线104从包封剂主体102的外边缘侧突出，并且能够与诸如印刷电路板的载体配合。图示的半导体封装100被配置为所谓的表面安装器件，这是指一种封装，利用引线104形成与载体的表面连接而得以安装。更一般地，半导体封装100可以具有其他类型的封装配置，例如无引线封装、通孔等。半导体封装100包括在包封剂主体102一侧暴露的管芯焊盘106。可以使管芯焊盘106与诸如热沉的散热结构配合，从而能够在工作期间高效率地提取热量。管芯焊盘106可以在包封剂主体102的与接触引线104的表面或与面向表面接触引线104的包封剂主体102下侧相反的上侧处暴露。
参考图1B，从引线框架108生产半导体封装100，引线框架108包括管芯焊盘106和从管芯焊盘106延伸开的多个引线104。引线104包括从管芯焊盘106的第一侧延伸开的一组第一引线110和几个感测引线112。引线104额外包括均从管芯焊盘106的第二侧延伸开的一组第二引线114、感测引线112和栅极引线116。引线框架108由导电材料形成，诸如铜(Cu)、镍(Ni)、银(Ag)、钯(Pd)、金(Au)等或者它们的合金或组合。可以从平坦金属片提供引线框架108，可以通过金属处理技术，例如，压印、冲孔、弯折等来形成引线框架108的特征。在处理期间，引线104可以被附接到外部周边环(堵住杆(dambar))并且在包封剂主体102形成且硬化之后被拆下。
半导体管芯118安装于管芯焊盘106上。根据实施例，半导体管芯118被配置为分立功率器件，其额定适应至少100V(伏)的电压，例如，600V、1200V或更大电压，和/或额定适应至少1A的电流，例如，10A、50A、100A或更大的电流。这些分立功率器件可以包括二极管、晶体管、晶闸管、结场效应晶体管等。在特定示例中，半导体管芯118被配置为功率晶体管管芯，诸如MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅双极型晶体管)和HEMT(高电子迁移率晶体管)，等等。
半导体管芯118包括设置在半导体管芯118的朝向管芯焊盘106的下表面上的第一负载端子(未示出)。第一负载端子可以通过导电材料，例如焊料、烧结材料、导电胶等电连接到管芯焊盘106。半导体管芯118额外包括设置在半导体管芯118的背离管芯焊盘106的上表面上的第二负载端子120和栅极端子121。半导体管芯118的第二负载端子120通过互连元件122电连接到所述一组第二引线114。此外，半导体管芯118的第二负载端子120通过互连元件122电连接到感测引线112之一。半导体管芯102的第一负载端子和第二负载端子120对应于器件的电压阻挡端子，例如，MOSFET的源极和漏极，IGBT的集电极和发射极等。半导体管芯118的栅极端子121通过互连元件122之一电连接到栅极引线116。
半导体封装100被配置成控制在所述一组第一引线110和所述一组第二引线112之间施加的负载电压。可以向所述一组第二引线112施加固定电压，例如，+600V、+1200V等，其中负载与所述一组第一引线110连接。通过公知的方式，可以经由栅极引线116控制半导体管芯102的开/关状态。感测引线116被配置成提供关于半导体管芯118工作状态的信息。与第二负载端子120连接的感测引线116可以用于确定负载电压，而与磁传感器装置128连接的感测引线116可以用于以下述方式确定负载电流。
半导体封装100包括将半导体管芯118的第一负载端子与所述一组第一引线119电连接的负载路径连接部124。负载路径连接部124是指完成第一半导体管芯118的第一负载端子和第一引线110之间的电连接的一个或多个导电结构。因此，负载路径连接部124传导半导体管芯118的输出电流，其能够驱动与所述一组第一引线110连接的外部负载。负载路径连接部124包括引线框架108布置于半导体管芯118和第一引线104的暴露部分之间的区段。负载路径连接部124可以任选地包括一个或多个金属互连元件122，例如，金属夹具、带、线等。
在图示的实施例中，管芯焊盘106形成负载路径连接部124的部分。在这种情况下，半导体管芯118被配置为垂直器件，其中，半导体管芯118的第一负载端子面向管芯焊盘106并且与之电连接。因此，管芯焊盘106传导半导体管芯118的负载电流。
在图示的实施例中，引线框架108包括小于管芯焊盘106并且布置于管芯焊盘106和所述一组第一引线110之间的传感器焊盘126。传感器焊盘126形成负载路径连接部124的部分。传感器焊盘126与来自所述一组第一引线110的引线104中的每个合并(merge with)并且与管芯焊盘106合并。即，引线框架108被配置成包括单个连续的金属结构，其将负载电流从半导体管芯118传导到引线104。其它配置是可能的。例如，传感器焊盘126可以与管芯焊盘106和/或引线104在横向上间隔开。在那种情况下，诸如金属夹具、带、线等的电互连元件122可以附接于传感器焊盘126和管芯焊盘106和/或引线104之间以完成负载路径连接部124。
半导体封装100包括磁传感器装置128，磁传感器装置128直接安装于引线框架108的形成负载路径连接部124的一部分的区域上。于是，磁传感器装置128附接到承载负载电流的导电结构。磁传感器装置128包括磁电流传感器130。磁电流传感器130是指一种传感器装置，其通过测量电流产生的磁场来测量流经电导体的电流大小。与对电流进行直接测量的其他类型电流传感器相反，磁电流测量的间接性使得传感器的寄生影响最小化。根据实施例，磁电流传感器130是TMR(隧道磁致电阻)电流传感器，这是指一种具有磁性材料的磁电流传感器130，该磁性材料响应于磁场而改变电阻。磁电流传感器130的其他实施例包括例如霍尔传感器、电感式传感器和各向异性磁致电阻(AMR)传感器。
磁传感器装置128被配置成测量流经负载路径连接部124的电流。如图所示，磁传感器的端子可以通过互连元件122电连接到感测引线112，由此在这些感测引线112处从磁传感器提供测量信号。因为磁传感器装置128直接安装于容纳负载电流的引线框架108的一部分上，所以获得了负载电流的精确测量值，因为磁电流传感器130与负载电流产生的磁场紧密相邻。
如图1D所示，磁传感器装置128包括电隔离层132，电隔离层132将磁电流传感器130与引线框架108电隔离。电隔离层132被配置成将磁电流传感器130与和负载路径连接部128相关联的电场隔离开，该电场在功率器件中可能有害。可能需要电隔离层132，因为磁电流传感器130自身可以具有薄封装结构或没有封装结构，其不能耐受与负载路径连接部128相关联的电场。一般来说，电隔离层132可以包括多种电绝缘材料中的任何材料，例如，陶瓷、塑料、玻璃、纤维玻璃。此外，可以通过各种不同形式，例如，带、胶、树脂等来提供电隔离层132。可以选择电隔离层132的厚度和材料组分以平衡所需介电强度和精确电流测量之间的折中关系。根据实施例，磁传感器装置128包括一层玻璃，其例如使用粘合剂直接安装于引线框架108的表面上。例如，该层玻璃可以在5微米和2毫米厚之间。磁电流传感器130例如也可以通过粘合剂附着到该层玻璃。
参考图2A、图2B、图2C和图2D，其示出了根据另一实施例的半导体封装100。在本实施例中，半导体封装100还包括第二半导体管芯118(图2C右侧)。引线框架108包括具有独立管芯焊盘106的额外区段，以容纳第二半导体管芯118和与第二半导体管芯118连接的对应组的引线104。第二半导体管芯118可以被配置为分立的功率器件，并且可以与第一半导体管芯118(图2C的左侧)相同。第二半导体管芯118包括面向第二管芯焊盘106并且与其电连接的第一负载端子(未示出)，第一负载端子又电连接到一组第三引线134。如图所示，可以通过引线框架108的连续区段提供电连接。第二半导体管芯118包括电连接到管芯焊盘106的第二负载端子120，通过电互连元件122容纳第一半导体管芯118。此外，半导体管芯118的第二负载端子120通过互连元件122电连接到感测引线112之一。
图2A、图2B、图2C和图2D中所示的半导体封装100可以被配置为半桥电路。半桥电路是指用于电力转换电路，例如DC到DC转换器、DC到AC转换器等中的一种电路拓扑。半桥电路包括与低侧开关串联连接的高侧开关。高侧开关可以对应于第一半导体管芯118，低侧开关可以对应于第二半导体管芯118。可以经由所述一组第二引线114向第一半导体管芯118的第二负载端子120施加正供电电压(例如，+600V、1200V等)。可以经由所述一组第三引线134向第二半导体管芯118的第一负载端子120施加负供电电压(例如，-600V、-1200V或0V)。高侧开关和低侧开关的栅极由两个栅极引线116控制。感测引线112用于监测流经高侧开关和低侧开关的电流。第一半导体管芯118的第一负载端子和第二半导体管芯118的第二负载端子120在负载路径连接部124处连接在一起，以形成半桥电路的输出或相位端子。磁传感器装置128可以通过上述方式在输出或相位端子处测量半桥电路的电流。
参考图3A、图3B、图3C和图3D，其示出了根据另一实施例的半导体封装100。图3A、图3B、图3C和图3D的实施例基本上类似于图2A、图2B、图2C和图2D，只是从引线框架108结构省去了传感器焊盘126。在这种情况下，磁传感器装置128直接安装于第一半导体管芯118和所述一组第一引线110之间的第一管芯焊盘106的区段上并且形成负载路径连接部124的一部分。出于节省空间的原因，这种布置可能是优选的。此外，这种布置可以促成暴露管芯焊盘106区域的更大部分用于热沉附着以及半导体封装100的冷却。
参考图4A、图4B、图4C和图4D，其示出了根据另一实施例的半导体封装100。类似于前述实施例，在本实施例中，从引线框架108结构省去了传感器焊盘126。在这种情况下，引线框架108包括着陆焊盘部分，该着陆焊盘部分与所述一组第一引线110连接并且充分大以适应磁传感器装置128在其上的安装。所述一组第一引线110的着陆焊盘部分与管芯焊盘106间隔开。电互连元件122(如图所示的金属夹具)将所述一组第一引线110的着陆焊盘部分与管芯焊盘106电连接。于是，负载路径连接部124包括管芯焊盘106的区段、电互连元件122以及所述一组第一引线110的着陆焊盘部分。所述一组第一引线110的着陆焊盘部分可以在几何形状上类似于或等同于内部着陆焊盘，其用于将其他引线104与互连元件(例如，键合引线)连接起来。于是，可以实现有空间效率的布置。
尽管本公开不受如此的限制，但是下文还是通过带有编号的示例展示了本公开的一个或多个方面。
示例1。一种半导体封装，包括：引线框架，所述引线框架包括管芯焊盘和从所述管芯焊盘延伸开的第一引线；半导体管芯，所述半导体管芯安装于所述管芯焊盘上；负载路径连接部，所述负载路径连接部将所述半导体管芯的第一负载端子与所述第一引线电连接；以及磁传感器装置，所述磁传感器装置直接安装于所述引线框架的形成所述负载路径连接部的一部分的区域上，其中，所述磁传感器装置包括磁电流传感器和电隔离层，所述磁电流传感器被配置成测量流经所述负载路径连接部的电流，所述电隔离层将所述磁电流传感器与所述引线框架进行电隔离。
示例2。根据示例1所述的半导体封装，其中，所述第一负载端子设置于所述半导体管芯的面向所述管芯焊盘并且与所述管芯焊盘电连接的下表面上，并且其中，所述管芯焊盘形成所述负载路径连接部的一部分。
示例3。根据示例2所述的半导体封装，其中，所述引线框架包括小于所述管芯焊盘并且布置于所述管芯焊盘和所述第一引线之间的传感器焊盘，其中，所述传感器焊盘形成所述负载路径连接部的一部分，并且其中，所述磁传感器装置直接安装于所述传感器焊盘上。
示例4。根据示例3所述的半导体封装，其中，所述传感器焊盘与所述第一引线合并。
示例5。根据示例4所述的半导体封装，其中，所述传感器焊盘与所述管芯焊盘合并。
示例6。根据示例3所述的半导体封装，其中，所述传感器焊盘与所述管芯焊盘间隔开。
示例7。根据示例1所述的半导体封装，其中，所述引线框架包括从所述引线框架延伸开的第二引线，并且其中，所述磁电流传感器电连接到所述第二引线。
示例8。根据示例1所述的半导体封装，其中，所述磁电流传感器是隧道磁致电阻效应传感器。
示例9。根据示例1所述的半导体封装，其中，所述第一半导体管芯是额定阻挡至少100V电压的功率器件。
示例10。根据示例9所述的半导体封装，其中，所述电隔离层包括玻璃。
示例11。根据示例1所述的半导体封装，其中，所述引线框架还包括与所述管芯焊盘间隔开的第二管芯焊盘，其中，所述半导体封装还包括安装于所述第二管芯焊盘上的第二半导体管芯，并且其中，所述负载路径连接部将所述半导体管芯的第二负载端子与所述第一引线电连接。
示例12。根据示例11所述的半导体封装，其中，所述半导体封装被配置为分立半桥，并且其中，所述第一和第二半导体管芯分别形成所述分立半桥的高侧开关和低侧开关。
示例13。一种生产半导体封装的方法，所述方法包括：提供引线框架，所述引线框架包括管芯焊盘和从所述管芯焊盘延伸开的第一引线；在所述管芯焊盘上安装所述半导体管芯；提供负载路径连接部，所述负载路径连接部将所述半导体管芯的第一负载端子与所述第一引线电连接；以及直接在所述引线框架的形成所述负载路径连接部的一部分的区域上安装磁传感器装置，其中，所述磁传感器装置包括磁电流传感器和电隔离层，所述磁电流传感器被配置成测量流经所述负载路径连接部的电流，所述电隔离层将所述磁电流传感器与所述引线框架电隔离。
示例14。根据示例13所述的方法，其中，安装所述磁传感器装置包括在所述引线框架的形成所述负载路径连接部的一部分的所述区域上直接放置所述电隔离层，以及在所述电隔离层上直接安装所述磁电流传感器。
示例15。根据示例14所述的方法，其中，所述电隔离层包括玻璃。
示例16。根据示例13所述的方法，其中，安装所述半导体管芯，使得所述第一负载端子设置于所述半导体管芯的面向所述管芯焊盘并且与所述管芯焊盘电连接的下表面上。
示例17。根据示例13所述的方法，其中，所述引线框架包括小于所述管芯焊盘并且布置于所述管芯焊盘和所述第一引线之间的传感器焊盘，其中，所述传感器焊盘形成所述负载路径连接部的一部分，并且其中，所述磁传感器装置直接安装于所述传感器焊盘上。
示例18。根据示例17所述的方法，其中，所述传感器焊盘与所述第一引线和所述管芯焊盘合并。
示例19。根据示例1所述的半导体封装，其中，所述引线框架包括与所述管芯焊盘间隔开的第二管芯焊盘，其中，所述半导体封装还包括安装于所述第二管芯焊盘上的第二半导体管芯，并且其中，所述负载路径连接部将所述半导体管芯的第二负载端子与所述第一引线电连接。
示例20。根据示例11所述的半导体封装，其中，所述半导体封装被配置为分立半桥，并且其中，所述第一和第二半导体管芯分别形成所述分立半桥的高侧开关和低侧开关。
本文公开的半导体管芯可以通过很宽范围的各种器件技术形成，这些技术利用很宽范围的各种半导体材料。这样的材料的示例包括但不限于：元素半导体材料，诸如硅(Si)或锗(Ge)；IV族化合物半导体材料，诸如碳化硅(SiC)或硅锗(SiGe)；二元、三元或四元III-V族半导体材料，诸如氮化镓(GaN)、砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、磷化铟镓(InGaPa)、氮化铝镓(AlGaN)、氮化铝铟(AlInN)、氮化铟镓(InGaN)、氮化铝镓铟(AlGaInN)或磷化铟镓砷(InGaAsP)等。
本文公开的半导体管芯可以被配置成垂直器件，垂直器件是指在管芯的相反朝向的主表面和背表面之间传导负载电流的器件。替代性地，半导体管芯118可以被配置成横向器件，横向器件是指平行于管芯的主表面传导负载电流的器件。
本文使用的术语“互连元件”是指任何导电结构，其可以与两个金属表面(例如，键合焊盘)配合，以在这些金属表面之间形成稳定的电连接。互连元件的示例包括键合引线、带和金属夹具。
诸如“在……之下”、“在……以下”、“下部”、“在……之上”、“上部”等空间相对术语用于方便描述，以解释一个元件相对于另一元件的定位。这些术语意在涵盖除了附图所示取向之外的不同器件取向。此外，还采用诸如“第一”、“第二”等词语描述各种元件、区域、区段等，而且所述词语并非意在构成限制。本说明书通篇以类似的附图标记表示类似的元件。
如本文所用，词语“具有”、“含有”、“包括”、“包含”等是开放性词语，所述词语表明所陈述的元件或特征的存在，但不排除额外的元件或特征。单数冠词意在包含复数以及单数，除非上下文清楚地做出了另外的指示。
了解了上述范围的变化和应用，应当理解，本发明不由前面的描述来限定，也不由附图限定。相反，本发明仅由权利要求及其合法等价方案限定。

Claims (20)

1.一种半导体封装，包括：
引线框架，所述引线框架包括管芯焊盘和从所述管芯焊盘延伸开的第一引线；
半导体管芯，所述半导体管芯安装于所述管芯焊盘上；
负载路径连接部，所述负载路径连接部将所述半导体管芯的第一负载端子与所述第一引线电连接；以及
磁传感器装置，所述磁传感器装置直接安装于所述引线框架的形成所述负载路径连接部的一部分的区域上，
其中，所述磁传感器装置包括磁电流传感器和电隔离层，所述磁电流传感器被配置成测量流经所述负载路径连接部的电流，所述电隔离层将所述磁电流传感器与所述引线框架电隔离。
2.根据权利要求1所述的半导体封装，其中，所述第一负载端子设置于所述半导体管芯的面向所述管芯焊盘并且与所述管芯焊盘电连接的下表面上，并且其中，所述管芯焊盘形成所述负载路径连接部的一部分。
3.根据权利要求2所述的半导体封装，其中，所述引线框架包括小于所述管芯焊盘并且布置于所述管芯焊盘和所述第一引线之间的传感器焊盘，其中，所述传感器焊盘形成所述负载路径连接部的一部分，并且其中，所述磁传感器装置直接安装于所述传感器焊盘上。
4.根据权利要求3所述的半导体封装，其中，所述传感器焊盘与所述第一引线合并。
5.根据权利要求4所述的半导体封装，其中，所述传感器焊盘与所述管芯焊盘合并。
6.根据权利要求3所述的半导体封装，其中，所述传感器焊盘与所述管芯焊盘间隔开。
7.根据权利要求1所述的半导体封装，其中，所述引线框架包括从所述引线框架延伸开的第二引线，并且其中，所述磁电流传感器电连接到所述第二引线。
8.根据权利要求1所述的半导体封装，其中，所述磁电流传感器是隧道磁致电阻效应传感器。
9.根据权利要求1所述的半导体封装，其中，所述第一半导体管芯是额定阻挡至少100V的电压的功率器件。
10.根据权利要求9所述的半导体封装，其中，所述电隔离层包括玻璃。
11.根据权利要求1所述的半导体封装，其中，所述引线框架还包括与所述管芯焊盘间隔开的第二管芯焊盘，其中，所述半导体封装还包括安装于所述第二管芯焊盘上的第二半导体管芯，并且其中，所述负载路径连接部将所述半导体管芯的第二负载端子与所述第一引线电连接。
12.根据权利要求11所述的半导体封装，其中，所述半导体封装被配置为分立半桥，并且其中，所述第一半导体管芯和所述第二半导体管芯分别形成所述分立半桥的高侧开关和低侧开关。
13.一种生产半导体封装的方法，所述方法包括：
提供引线框架，所述引线框架包括管芯焊盘和从所述管芯焊盘延伸开的第一引线；
在所述管芯焊盘上安装所述半导体管芯；
提供负载路径连接部，所述负载路径连接部将所述半导体管芯的第一负载端子与所述第一引线电连接；以及
直接在所述引线框架的形成所述负载路径连接部的一部分的区域上安装磁传感器装置，
其中，所述磁传感器装置包括磁电流传感器和电隔离层，所述磁电流传感器被配置成测量流经所述负载路径连接部的电流，所述电隔离层将所述磁电流传感器与所述引线框架进行电隔离。
14.根据权利要求13所述的方法，其中，安装所述磁传感器装置包括在所述引线框架的形成所述负载路径连接部的一部分的所述区域上直接放置所述电隔离层，以及在所述电隔离层上直接安装所述磁电流传感器。
15.根据权利要求14所述的方法，其中，所述电隔离层包括玻璃。
16.根据权利要求13所述的方法，其中，安装所述半导体管芯，使得所述第一负载端子设置于所述半导体管芯的面向所述管芯焊盘并且与所述管芯焊盘电连接的下表面上。
17.根据权利要求13所述的方法，其中，所述引线框架包括小于所述管芯焊盘并且布置于所述管芯焊盘和所述第一引线之间的传感器焊盘，其中，所述传感器焊盘形成所述负载路径连接部的一部分，并且其中，所述磁传感器装置直接安装于所述传感器焊盘上。
18.根据权利要求17所述的方法，其中，所述传感器焊盘与所述第一引线和所述管芯焊盘合并。
19.根据权利要求13所述的方法，其中，所述引线框架还包括与所述管芯焊盘间隔开的第二管芯焊盘，其中，所述半导体封装还包括安装于所述第二管芯焊盘上的第二半导体管芯，并且其中，所述负载路径连接部将所述半导体管芯的第二负载端子与所述第一引线电连接。
20.根据权利要求19所述的方法，其中，所述半导体封装被配置为分立半桥，并且其中，所述第一半导体管芯和所述第二半导体管芯分别形成所述分立半桥的高侧开关和低侧开关。
CN202311558535.6A 2022-11-22 2023-11-21 具有电流感测的半导体封装 Pending CN118073311A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/992,189 2022-11-22
US17/992,189 US20240170374A1 (en) 2022-11-22 2022-11-22 Semiconductor Package with Current Sensing

Publications (1)

Publication Number Publication Date
CN118073311A true CN118073311A (zh) 2024-05-24

Family

ID=88697574

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311558535.6A Pending CN118073311A (zh) 2022-11-22 2023-11-21 具有电流感测的半导体封装

Country Status (3)

Country Link
US (1) US20240170374A1 (zh)
EP (1) EP4376073A1 (zh)
CN (1) CN118073311A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005121471A (ja) * 2003-10-16 2005-05-12 Asahi Kasei Electronics Co Ltd 電流センサ
JP4723804B2 (ja) * 2003-10-17 2011-07-13 旭化成エレクトロニクス株式会社 磁電変換装置
US7791180B2 (en) * 2004-10-01 2010-09-07 Yamaha Corporation Physical quantity sensor and lead frame used for same
NL2024891B1 (en) * 2020-02-13 2021-09-15 Sencio B V Magnetic sensor assembly

Also Published As

Publication number Publication date
US20240170374A1 (en) 2024-05-23
EP4376073A1 (en) 2024-05-29

Similar Documents

Publication Publication Date Title
US10734250B2 (en) Method of manufacturing a package having a power semiconductor chip
US10128165B2 (en) Package with vertically spaced partially encapsulated contact structures
US10698021B2 (en) Device including a compound semiconductor chip
CN107731779B (zh) 电子装置
US9899481B2 (en) Electronic component and switch circuit
EP3474322B1 (en) Semiconductor device and method of manufacture
CN109427724B (zh) 具有三端子夹具的晶体管封装
CN113496977B (zh) 共源共栅半导体装置和制造方法
US20160315033A1 (en) Device Including a Logic Semiconductor Chip Having a Contact Electrode for Clip Bonding
CN114628350A (zh) 具有可调整夹具的引线框架封装
CN113140551A (zh) 空间高效且低寄生的半桥
CN116895615A (zh) 半导体模块中的温度传感器布置
US20220102253A1 (en) Semiconductor package and method of manufacturing a semiconductor package
EP4376073A1 (en) Semiconductor package with current sensing
US11189592B2 (en) Multi-clip structure for die bonding
CN110364499B (zh) 多封装顶侧冷却
US9263421B2 (en) Semiconductor device having multiple chips mounted to a carrier
US20230088833A1 (en) Semiconductor package and lead frame with enhanced device isolation
US20230052108A1 (en) Semiconductor device
CN216871961U (zh) 半导体装置
US20240079297A1 (en) Semiconductor Package with Balanced Impedance
US20230197585A1 (en) Semiconductor package interconnect and power connection by metallized structures on package body
US20230052830A1 (en) Power circuit module
WO2024132153A1 (en) Power semiconductor module
CN115376939A (zh) 形成具有连接片的半导体封装的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication