CN118073095A - 积层陶瓷电容及其制作方法 - Google Patents

积层陶瓷电容及其制作方法 Download PDF

Info

Publication number
CN118073095A
CN118073095A CN202211484782.1A CN202211484782A CN118073095A CN 118073095 A CN118073095 A CN 118073095A CN 202211484782 A CN202211484782 A CN 202211484782A CN 118073095 A CN118073095 A CN 118073095A
Authority
CN
China
Prior art keywords
ceramic capacitor
internal electrode
ceramic dielectric
dielectric layers
metal particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211484782.1A
Other languages
English (en)
Inventor
藤本正之
杨凯勋
郑义冠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yageo Corp
Original Assignee
Yageo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yageo Corp filed Critical Yageo Corp
Priority to CN202211484782.1A priority Critical patent/CN118073095A/zh
Priority to US18/176,492 priority patent/US20240177937A1/en
Priority to JP2023091595A priority patent/JP2024076324A/ja
Publication of CN118073095A publication Critical patent/CN118073095A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1272—Semiconductive ceramic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H01G13/006—Apparatus or processes for applying terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66174—Capacitors with PN or Schottky junction, e.g. varactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/93—Variable capacitance diodes, e.g. varactors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明揭露一种积层陶瓷电容及其制作方法。此制作方法先形成内电极层与陶瓷介电层，并交替地层压此些内电极层与陶瓷介电层，以形成积层体。其中，内电极层以特定的金属粒子所制成。然后，对积层体进行烧结工艺，以形成积层陶瓷体。接着，于积层陶瓷体的两端形成端电极，即可制得本发明的积层陶瓷电容。所制得的积层陶瓷电容具有良好的内电极连续性，而具有较佳的电容特性与信赖性。

Description

积层陶瓷电容及其制作方法
技术领域
本发明有关一种积层陶瓷电容，特别是提供一种具有高内电极连续性的积层陶瓷电容及其制作方法。
背景技术
随着科技的进步，电子产品对于电容的要求越趋严格，且随着轻薄化的研发趋势，电容的尺寸规格也越趋微小化。为兼顾电容尺寸与电容特性的要求，具有多层金属电极片的积层陶瓷电容(Multi-layer Ceramic Capacitor；MLCC)已成为极力被发展的产品。由于积层陶瓷电容将电量储存材料层压为梳形(comb)结构，故可在相同体积的条件下，具有较大的电极面积，而可提供较佳的电容特性，进而满足高阶产品的应用需求。
于积层陶瓷电容的工艺中，随着积层陶瓷电容的内电极层的堆叠层数增加，内电极层也越趋微细，但烧结工艺中所施加的高温热能易导致内电极层的金属粒子球化，而导致不连续的缺陷，进而降低积层陶瓷电容的电容特性。
有鉴于此，亟需提供一种积层陶瓷电容及其制作方法，以改进现有积层陶瓷电容及其制作方法的缺点。
发明内容
本发明的一态样提供一种积层陶瓷电容的制作方法，其中此方法通过特定的金属粒子来形成内电极层，而可有效提升积层陶瓷电容的内电极连续性。
本发明的另一态样提供一种积层陶瓷电容，其通过前述方法所制成。
根据本发明的一态样，提供一种积层陶瓷电容的制作方法。此制作方法为先形成多个内电极层，并形成多个陶瓷介电层。其中，每一个内电极层利用多个金属粒子所制成，且此些金属粒子的每一者包含镍金属核与氧化金属层。氧化金属层完整地包覆镍金属核。然后，交替地层压此些内电极层与此些陶瓷介电层，以形成积层体。接着，对积层体进行烧结工艺，以形成积层陶瓷体。其中，烧结工艺包含进行低温烧除步骤与进行高温烧结步骤。进行高温烧结步骤时，每一个金属粒子的氧化金属层被还原为金属层。之后，分别于积层陶瓷体的两端形成端电极，以制得积层陶瓷电容。
依据本发明的一些实施例，前述金属粒子的形成方法先利用雾化溶液作为镍金属核的载体，再对含有镍金属核的雾化溶液进行成膜工艺，以形成氧化金属层。于形成氧化金属层后，进行磁选工艺，以获得金属粒子。
依据本发明的一些实施例，前述的雾化溶液包含化合物，且此化合物具有对应于氧化金属层的金属原子。
依据本发明的一些实施例，前述氧化金属层的厚度为1nm至50nm。
依据本发明的一些实施例，前述的氧化金属层包含锡氧化物，且金属层包含金属锡。
依据本发明的一些实施例，于进行高温烧结步骤前，前述的内电极层未于还原环境中处理。
依据本发明的一些实施例，前述还原环境的氧分压不大于10-10MPa。
依据本发明的一些实施例，前述还原环境的温度不小于1000℃。
依据本发明的一些实施例，前述高温烧结步骤的氧分压为10-12MPa至10-10MPa。
依据本发明的一些实施例，前述的高温烧结步骤包含进行加热阶段、持温阶段与冷却阶段。其中，加热阶段的加热速率不小于30℃/min，持温阶段的持温时间为不大于50分钟，而冷却阶段的冷却速率不小于10℃/min。
依据本发明的一些实施例，于进行前述的高温烧结步骤时，氧空缺形成于陶瓷介电层的每一者中，且此氧空缺相邻于陶瓷介电层的每一者与内电极层的每一者的界面。
依据本发明的一些实施例，由此界面起算，前述的氧空缺于陶瓷介电层的每一者中的厚度为10nm至100nm。
依据本发明的一些实施例，前述的界面形成肖特基能障。
根据本发明的另一态样，提出一种积层陶瓷电容。此积层陶瓷电容通过前述的制作方法所制成，且此积层陶瓷电容具有积层陶瓷体与两个端电极。积层陶瓷体包含多个内电极层与多个陶瓷介电层，其中此些内电极层与此些陶瓷介电层彼此交替堆叠。端电极分别设于积层陶瓷体的两端。此积层陶瓷电容具有不小于85％的内电极连续性。
依据本发明的一些实施例，前述陶瓷介电层的每一者具有氧空缺，且氧空缺相邻于陶瓷介电层的每一者与内电极层的每一者的界面。
依据本发明的一些实施例，由前述的界面起算，氧空缺于陶瓷介电层的每一者的厚度为10nm至100nm。
依据本发明的一些实施例，前述的界面为肖特基能障。
应用本发明的积层陶瓷电容及其制作方法，其通过含有镍金属核与氧化金属层的金属粒子来形成内电极层，并利用接续的烧结工艺来还原氧化金属层，而可制得由镍合金材料所形成的内电极层，进而可降低内电极层与陶瓷介电层间的收缩率差异，故可提升积层陶瓷电容的内电极连续性。再者，本发明特定的镍合金粒子有助于使陶瓷介电层形成半导体区域，而使内电极层与陶瓷介电层的界面可有效抑制漏电流，进而提升积层陶瓷电容的长期可靠性。据此，本发明的积层陶瓷电容可具有较佳的电容特性与信赖性。
附图说明
为了对本发明的实施例及其优点有更完整的理解，现请参照以下的说明并配合相应的附图。必须强调的是，各种特征并非依比例描绘且仅为了图解目的。相关附图内容说明如下。
图1绘示根据本发明的一些实施例的积层陶瓷电容的剖面示意图。
图2绘示根据本发明的一些实施例的积层陶瓷电容的制作方法的流程示意图。
图3A与图3B分别显示依据本发明的实施例1的内电极层的金属粒子的扫描式电子显微镜照片与穿透式电子显微镜照片。
图4显示依据本发明的实施例2的内电极层的金属粒子的穿透式电子显微镜照片。
图5A至图5D分别显示依据本发明的实施例1、实施例2、比较例1与比较例2的积层陶瓷电容的积层陶瓷体的高倍率的剖切光学显微镜照片。
图6A与图7A分别显示依据本发明的实施例1与比较例1的积层陶瓷电容的积层陶瓷体的扫描穿透式电子显微镜照片。
图6B与图7B分别显示依据图6A与图7A的空间分辨率的电子能量损失谱照片。
图8A与图8B分别绘示依据图6B与图7B的电子能量损失近边结构图。
具体实施方式
为了对本发明的实施例及其优点有更完整的理解，现请参照以下的说明并配合相应的附图。必须强调的是，各种特征并非依比例描绘且仅为了图解目的。相关附图内容说明如下。
请参照图1，其绘示根据本发明的一些实施例的积层陶瓷电容的剖面示意图。本发明的积层陶瓷电容100包含积层陶瓷体110与两个端电极120，且此些端电极120设置于积层陶瓷体110的两端。积层陶瓷体110包含多个内电极层111与多个陶瓷介电层113，且此些内电极层111与陶瓷介电层113交替地设置，其中部分的内电极层111电性连接端电极120的一者，且剩余的内电极层111电性连接端电极120的另一者。据此，本发明的积层陶瓷电容100具有较高的电容值与较佳的操作性，而可满足高阶产品的应用需求。另外，本发明的积层陶瓷电容100具有不小于85％的内电极连续性，而可进一步提升积层陶瓷电容100的信赖性。
请同时参照图1与图2，其中图2绘示根据本发明的一些实施例的积层陶瓷电容100的制作方法的流程示意图。方法200为先形成多个内电极层111，并形成多个陶瓷介电层113，分别如操作210与操作220所示。可理解的，内电极层111与陶瓷介电层113的形成顺序没有特别的限制，此两者的形成也可同时进行。换言之，操作210与操作220的进行不限于图2所绘示的顺序，其可先进行操作220，再进行操作210，或者操作210与操作220同时进行。
于操作210中，内电极层111利用多个金属粒子所制成，且每一个金属粒子包含镍金属核与氧化金属层。其中，氧化金属层完整地包覆镍金属核。用以形成内电极层111的金属粒子可通过下述的方法来制备。
首先，分散镍金属粒子于溶剂中，以形成含镍溶液。然后，对此含镍溶液进行雾化工艺，以雾化含镍溶液中的溶剂，而使镍金属粒子被雾化溶剂所包覆，并以雾化溶剂作为镍金属粒子的载体。雾化溶剂的选用没有特别的限制，其仅须可良好地雾化，且于后续的成膜工艺可被有效移除即可。在一些实施例中，基于后述的成膜工艺，前述的溶剂可包含或不包含用以形成氧化金属层的化合物，其中此化合物具有对应于氧化金属层的金属原子。举例而言，溶剂可包含但不限于乙酸正丁酯、乙醇、其他适当的溶剂，或上述溶剂的任意混合，其中此溶剂可含有或不含用以形成氧化金属层的化合物。在一些实施例中，雾化工艺可通过超音波雾化装置、其他可使溶剂雾化的装置，或上述装置的任意组合。在一些实施例中，镍金属粒子的粒径可为100nm至200nm，且较佳可为120nm至180nm。当镍金属粒子的粒径为前述的范围时，后续成膜工艺所形成的氧化金属层可更良好地包覆镍金属粒子，而有助于提升所形成的内电极层111的内电极连续性。
在一些实施例中，镍金属粒子的移动可选择性地额外使用气体作为其载气，以使包覆雾化溶剂的镍金属粒子的移动更易操作。在此些实施例中，作为载气的气体可为纯物质或混合气体。气体的选用没有特别的限制，其仅须可承载包覆雾化溶剂的镍金属粒子，且不与其产生反应即可。在一些具体例中，此气体可包含但不限于氮气、氧气、氩气、其他适当的气体，或上述气体的任意混合。
于进行前述的雾化工艺后，被雾化溶剂所包覆的镍金属粒子通入反应器中，以进行成膜工艺，而形成包覆镍金属核的氧化金属层。
当进行成膜工艺，且溶剂包含用以形成氧化金属层的化合物时，反应器所施加的高温可促使化合物反应形成为包覆镍金属粒子的氧化金属层，并移除溶剂中的其他成分。当进行成膜工艺，且溶剂不包含用以形成氧化金属层的化合物时，反应器所施加的高温先移除溶剂，然后用以形成氧化金属层的化合物通入反应器中，以反应形成氧化金属层于镍金属粒子的表面。在一些具体例中，氧化金属层可包含锡氧化物(如SnO2或SnO)、其他适当的金属氧化物，或上述材料的任意组合。举例而言，当氧化金属层包含锡氧化物时，所对应的化合物可包含四甲基锡(tetramethyl tin；TMT)、四盐化锡水合物(如四氯化锡水合物(tin tetrachloride hydrate；SnCl4·5H2O))、其他适当的含锡化合物，或上述化合物的任意混合。在一些实施例中，氧化金属层的厚度可为1nm至50nm，且较佳为15nm至30nm。当氧化金属层的厚度为前述的范围时，后续所形成的内电极层111于烧结工艺时可具有较低的收缩率，而有助于提升其平整性，进而提升内电极层111的内电极连续性。
于形成氧化金属层后，进行磁选工艺，即可获得用以形成内电极层111的金属粒子。所制得的金属粒子进一步与粘结剂(binder；如聚乙烯醇缩丁醛为粘结剂)和有机溶剂(如乙醇)球磨混合，并经成型后，即可制得内电极层111。
请继续参照图1与图2。于操作220中，本发明陶瓷介电层113的制作方法没有特别的限制，其可采用本领域技术人员所熟知的方法与工艺来制备陶瓷介电层113。举例而言，陶瓷介电层113可如下所述的流程来制备。秤取BaCO3与TiO2，以作为含有Ba与Ti的钙钛矿原料。然后，进行球磨，并进行热处理，以获得作为陶瓷介电层113的主成分的钛酸钡为钙钛矿粉末。接着，球磨Dy2O3、Y2O3、MgO、MnO与SiO等粉末及前述的钛酸钡为钙钛矿粉末。于混合均匀且干燥后，即可获得陶瓷介电层113的原料粉末。之后，对原料粉末与有机溶剂(如乙醇)进行球磨，以获得原料浆料，并以刮刀进行成型工艺，即可获得厚度为0.8μm至4μm的陶瓷介电层113的生胚薄片(green sheet)。较佳地，陶瓷介电层113的厚度可为0.8μm至1.5μm。举例而言，陶瓷介电层113的厚度可约为0.8μm。
于形成内电极层111与陶瓷介电层113后，交替地堆叠内电极层111与陶瓷介电层113，以进行层压工艺，而形成积层体，如操作230所示。当进行层压工艺时，所制得的内电极层111与陶瓷介电层113交替堆叠，且内电极层111的一者与相邻的一者往反方向延伸。其中，由于陶瓷介电层113的间隔，相邻的两个内电极层111为电性绝缘的。
于进行操作230后，对积层体进行烧结工艺240，以形成积层陶瓷体110。烧结工艺240为先进行低温烧除步骤，再进行高温烧结步骤，分别如操作241与操作243所示。当进行低温烧除步骤时，内电极层111与陶瓷介电层113中的粘结剂与有机溶剂可被烧除。在一些实施例中，低温烧除步骤于280℃至600℃下进行，且较佳于300℃至500℃进行。须说明的是，当进行低温烧除步骤时，由于其温度较低，且在氮气环境(氧分压约为10-7MPa至10- 9MPa)下，故内电极层111的金属粒子的氧化金属层仍为氧化态，而未被还原。
高温烧结步骤于不小于1000℃的烧结温度，且氧分压不大于10-10MPa的环境下进行。通过高温与低氧含量的烧结条件，内电极层111的金属粒子的氧化金属层可被还原为相应的金属原子。由于氧化金属层完整地包覆镍金属粒子，故经高温烧结步骤所还原的金属原子也可完整地包覆镍金属粒子，而形成镍合金。举例而言，当氧化金属层包含锡氧化物时，经高温烧结步骤，其可被还原为金属锡，而与镍金属粒子形成镍-锡合金材料。通过高温烧结步骤所诱发的还原反应，所制得的内电极层111中的合金材料可有效降低内电极层111与陶瓷介电层113间的收缩率差异，而可有效提升积层陶瓷体110的内电极连续性，进而提升积层陶瓷电容100的信赖性与电容特性。在一些实施例中，高温烧结步骤的温度较佳可为1120℃至1180℃。为有效提升前述还原反应的反应性，高温烧结步骤于氧分压为10-12MPa至10-10MPa的环境中进行。若高温烧结步骤无法诱发氧化金属层的还原反应时，仍被氧化金属层包覆的金属粒子将会增加内电极层111与陶瓷介电层113间的收缩率差异，而大幅降低积层陶瓷体110的内电极连续性，进而降低积层陶瓷电容100的信赖性与电容特性。
在一些实施例中，当进行高温烧结步骤时，为更进一步提升积层陶瓷体110的内电极连续性，高温烧结步骤可先以不小于30℃/min的速率加热至烧结温度，并于烧结温度持温一段时间(如不大于50分钟)。然后，以不小于10℃/min的速率冷却至室温。通过快速的升温速率与较短的持温时间，前述内电极层111与陶瓷介电层113间的收缩率差异可进一步被降低，而有效提升积层陶瓷体110的内电极连续性。在一些实施例中，高温烧结步骤较佳以30℃/min至100℃/min的速率加热至烧结温度。
在一些实施例中，于进行高温烧结步骤前，为了确保镍金属粒子仍被氧化金属层所包覆，内电极层111的金属粒子未于还原环境中处理，以避免氧化金属层被还原为金属原子。在一些实施例中，还原环境的温度不小于1000℃，且其氧含量不大于10-10MPa。换言之，于进行高温烧结步骤前，镍金属粒子较佳于低还原环境中进行处理或放置。在一些实施例中，低还原环境的氧含量可为10-10MPa至10-12MPa，且低还原环境的温度可为1100℃至1200℃。当低还原环境的氧含量为此范围时，金属粒子的氧化金属层除可维持其氧化态外，氧化金属层所包覆的镍金属粒子也不易被氧化，而可维持所制得积层陶瓷电容100的电容特性，且有助于提升内电极连续性。
请继续参照图1与图2。于进行烧结工艺240后，分别于积层陶瓷体110的两端形成端电极120，以制得积层陶瓷电容100，如操作250与操作260所示。所制得的积层陶瓷电容100具有不小于85％的内电极连续性，故具有较佳的电容特性与信赖性。
以下利用应用例以说明本发明的应用，然其并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。
实施例1
首先，将粒径为120nm的镍金属粒子分散于乙酸正丁酯中，并以超音波雾化装置来形成被雾化乙酸正丁酯所包覆的镍金属粒子。其中，乙酸正丁酯的雾化液滴的尺寸约为几微米至几十微米，故乙酸正丁酯的雾化液滴可完整地包覆镍金属粒子。然后，通入氮气与氧气的混合气体，以与雾化乙酸正丁酯作为镍金属粒子的载体，进而通入低压(约10-1torr)反应器中。反应器设有加热元件与等离子体产生元件，且加热元件邻近于反应器的气体导入口，其中反应器通有四甲基锡。前述的混合气体由气体导入口通入反应器中，故当混合气体导入反应器时，乙酸正丁酯的雾化液滴将因加热元件所施加的热能而蒸发，进而使得镍金属粒子曝露于反应器的四甲基锡中。于反应器的等离子体区域，镍金属粒子为与四甲基锡反应，而生成氧化锡层于镍金属粒子的表面，进而形成实施例1的金属粒子。接着，通过设置于反应器的出料口与减压泵间的电磁过滤器来收集实施例1的金属粒子。
请参照图3A与图3B，其中图3A与图3B分别显示依据本发明的实施例1的金属粒子的扫描式电子显微镜照片与穿透式电子显微镜照片。根据图3A与图3B，镍金属粒子被氧化锡层所包覆，且其厚度约为10nm。
然后，依据前述的方法，利用金属粒子制备实施例1的内电极层，并制备实施例1的陶瓷介电层。进行层压工艺，以获得实施例1的积层体。接着，于氮气环境中，加热积层体至350℃，以烧除粘结剂，并接着调整气氛为氧分压为10-10MPa至10-12MPa的减压环境，且以20℃/min的速率加热积层体至1200℃。于持温20分钟后，即可获得实施例1的积层陶瓷体。
之后，于实施例1的积层陶瓷体的两端形成端电极，即可形成实施例1的积层陶瓷电容，并以下述内电极连续性的评价方法进行评价，其结果如后所述。
实施例2
首先，利用界面活性剂将10重量百分比的镍金属粒子分散于水中，并加入四氯化锡水合物(SnCl4·5H2O)的乙醇溶液(浓度为0.2mole/L)。然后，以超音波雾化装置来形成被雾化液滴所包覆的镍金属粒子。然后，通入氮气与氩气的混合气体，以与雾化乙酸正丁酯作为镍金属粒子的载体，进而通入低压(约10-1torr)反应器中。于反应器中，通过水热法，氧化锡层形成于镍金属粒子的表面上，即可获得实施例2的金属粒子。接着，利用电磁过滤器来收集实施例2的金属粒子。
请参照图4，其显示依据本发明的实施例2的金属粒子的穿透式电子显微镜照片。根据图4，金属粒子的氧化锡层的厚度约为10nm。
接着，以相同于实施例1的积层陶瓷电容的制备方法制作实施例2的积层陶瓷电容，且其内电极连续性的评价结果如后所述。
比较例1与比较例2
比较例1与比较例2使用与实施例1的积层陶瓷电容相同的制备方法，不同之处在于比较例1与比较例2分别使用实施例1和实施例2未包覆氧化锡层的镍金属粒子，并掺混粒径为30nm的钛酸钡(镍金属粒子的含量为5重量百分比)，借以制作比较例1与比较例2的积层陶瓷电容的内电极层，且其内电极连续性的评价结果分别如后所述。
内电极连续性的评价方法
前述实施例1与2和比较例1与2的内电极连续性依据积层陶瓷体的高倍率光学显微镜照片，以下式来计算。
其中，Lt代表每一个内电极层的总长度；Ldc代表相应于Lt的内电极层中，不连续部分(如因高温烧结，而收缩不连续的部分)的长度总和。本发明的内电极连续性以积层陶瓷电容中所有内电极层的内电极连续性的平均值来作为评价结果。
请参照图5A至图5D，其分别显示依据本发明的实施例1、实施例2、比较例1与比较例2的积层陶瓷电容的积层陶瓷体的高倍率的剖切光学显微镜照片。相较于比较例1与比较例2(图5C与图5D)，实施例1与实施例2(图5A与图5B)的积层陶瓷电容的内电极层具有较少的不连续部分，故具有较佳的内电极连续性。依据前述内电极连续性的评价方法，实施例1、实施例2、比较例1与比较例2的积层陶瓷电容的内电极连续性分别为95％、93％、81％与79％。据此，本发明的积层陶瓷电容具有不小于85％的内电极连续性，而可有效提升积层陶瓷电容的电容特性与信赖性，进而满足高阶产品的应用需求。
请参照图6A、图6B、图7A与图7B，其中图6A与图7A分别显示依据本发明的实施例1与比较例1的积层陶瓷电容的积层陶瓷体的扫描穿透式电子显微镜(ScanningTransmission Electron Microscopy；STEM)照片，而图6B与图7B分别显示依据图6A与图7A的空间分辨率的电子能量损失谱(Spatially Resolved Electron Energy LossSpectroscopy；SR-EELS)照片。
图6A与图7A分别显示实施例1与比较例1的积层陶瓷体中内电极层与陶瓷介电层的界面。为了进一步分析内电极层与陶瓷介电层的结晶特性，针对图6A与图7A中的虚线框进行空间分辨率的电子能量损失谱分析，其结果分别如图6B与图7B所示。于图6B与图7B中，左侧的影像相应于图6A与图7A中的虚线框(即SR-EELS分析的狭缝所对应的位置)，且左侧影像中的虚线代表内电极层(上层)与陶瓷介电层(下层)的界面。于图6B与图7B中，右侧的影像经SR-EELS分析所得的分析结果。
进一步地，将SR-EELS的分析影像区分为5个区域，分别为图6B与图7B中的区域A1至区域A5和区域B1至区域B5，其中区域A5与区域B5相邻于内电极层与陶瓷介电层的界面。根据图6B与图7B的影像结果，区域A5与区域B5的影像分析有所不同。为了解区域A5与区域B5的差异，进一步分析图6B与图7B中区域A1至区域A5和区域B1至区域B5的电子能量损失近边结构图(Electron Energy-Loss Near-Edge Structures；ELNES)，其结果分别如图8A与图8B所示。
于图8A与图8B中，区域A1和区域A2与区域B1至区域B5均具有分裂的4个信号峰，而区域A3至区域A5仅具有两个信号峰。此图谱的变化由于陶瓷介电层中形成氧空缺，使得陶瓷介电层中的钛原子获得电子，并由Ti4+还原为Ti3+，故相邻于陶瓷介电层与内电极层的界面的钛酸钡作为实现钛原子的电子跳跃传导(electron hopping conduction)的半导体。据此，由于相邻于界面的陶瓷介电层可形成氧空缺，而导致Ti4+还原为Ti3+的电子跳跃传导，故本发明通过特定镍合金粒子所制成的内电极层与陶瓷介电层的界面可形成肖特基能障(Schottky barrier)，而有助于抑制积层陶瓷电容的漏电流。在一些实施例中，由内电极层与陶瓷介电层的界面起算，氧空缺于陶瓷介电层中的厚度可为10nm至100nm。
据此，本发明内电极层与陶瓷介电层的界面具有良好的平整度，加以内电极层的特定镍合金粒子有助于使此界面形成肖特基能障，而可协同地提升积层陶瓷电容的长期可靠性，进而有助于提升积层陶瓷电容的信赖性。
据此，本发明的内电极层由特定的镍合金粒子所制成，而可降低内电极层与陶瓷介电层之间的收缩率差异，进而有助于提升积层陶瓷电容的内电极层的内电极连续性，故可有效提升积层陶瓷电容的电容特性与信赖性。其中，所使用的镍合金粒子可先包覆氧化金属层于镍金属粒子的表面，并利用烧结工艺的高温烧结步骤，进一步将氧化金属层还原为金属层，而有助于降低内电极层与陶瓷介电层之间的收缩率差异。另外，本发明的内电极层有助于使陶瓷介电层形成氧空缺，而使得陶瓷介电层中的材料产生电子跳跃传导，进而形成半导体区域，故本发明内电极层与陶瓷介电层的界面可形成肖特基能障，进而抑制漏电流的生成，并与界面平整度协同地提升积层陶瓷电容的长期可靠性。
虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，在本发明所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的权利要求所界定者为准。
【符号说明】
100:积层陶瓷电容
110:积层陶瓷体
111:内电极层
113:陶瓷介电层
120:端电极
200:方法
210,220,230,241,243,250,260:操作
240:烧结工艺
A1,A2,A3,A4,A5:区域
B1,B2,B3,B4,B5:区域。

Claims (17)

1.一种积层陶瓷电容的制作方法，其特征在于，该制作方法包含：
形成多个内电极层，其中所述多个内电极层的每一者利用多个金属粒子所制成，且所述多个金属粒子的每一者包含：
镍金属核；以及
氧化金属层，完整地包覆该镍金属核；
形成多个陶瓷介电层；
交替地层压所述多个内电极层与所述多个陶瓷介电层，以形成积层体；
对该积层体进行烧结工艺，以形成积层陶瓷体，其中该烧结工艺包含：
进行低温烧除步骤；以及
进行高温烧结步骤，且
其中进行该高温烧结步骤时，所述多个金属粒子的该每一者的该氧化金属层被还原为金属层；以及
分别于该积层陶瓷体的两端形成端电极，以制得该积层陶瓷电容。
2.根据权利要求1所述的积层陶瓷电容的制作方法，其特征在于，所述多个金属粒子的形成方法包含：
利用雾化溶液作为该镍金属核的载体；
对含有该镍金属核的该雾化溶液进行成膜工艺，以形成该氧化金属层；以及
于形成该氧化金属层后，进行磁选工艺，以获得所述多个金属粒子。
3.根据权利要求2所述的积层陶瓷电容的制作方法，其特征在于，该雾化溶液包含化合物，且该化合物具有对应于该氧化金属层的金属原子。
4.根据权利要求1所述的积层陶瓷电容的制作方法，其特征在于，该氧化金属层的厚度为1nm至50nm。
5.根据权利要求1所述的积层陶瓷电容的制作方法，其特征在于，该氧化金属层包含锡氧化物，且该金属层包含金属锡。
6.根据权利要求1所述的积层陶瓷电容的制作方法，其特征在于，于进行该高温烧结步骤前，所述多个内电极层未于还原环境中处理。
7.根据权利要求6所述的积层陶瓷电容的制作方法，其特征在于，该还原环境的氧分压不大于10-10MPa。
8.根据权利要求6所述的积层陶瓷电容的制作方法，其特征在于，该还原环境的温度不小于1000℃。
9.根据权利要求1所述的积层陶瓷电容的制作方法，其特征在于，该高温烧结步骤的氧分压为10-12MPa至10-10MPa。
10.根据权利要求1所述的积层陶瓷电容的制作方法，其特征在于，该高温烧结步骤包含：
进行加热阶段，其中该加热阶段的加热速率不小于30℃/min；
进行持温阶段，其中该持温阶段的持温时间为不大于50分钟；以及
进行冷却阶段，其中该冷却阶段的冷却速率不小于10℃/min。
11.根据权利要求1所述的积层陶瓷电容的制作方法，其特征在于，于进行该高温烧结步骤时，氧空缺形成于所述多个陶瓷介电层的每一者中，且该氧空缺相邻于所述多个陶瓷介电层的每一者与所述多个内电极层的每一者的界面。
12.根据权利要求11所述的积层陶瓷电容的制作方法，其特征在于，由该界面起算，该氧空缺于所述多个陶瓷介电层的每一者中的厚度为10nm至100nm。
13.根据权利要求11所述的积层陶瓷电容的制作方法，其特征在于，该界面形成肖特基能障。
14.一种积层陶瓷电容，其特征在于，该积层陶瓷电容通过根据权利要求1至13中的任一项所述的制作方法所制成，其中该积层陶瓷电容具有：
积层陶瓷体，包含：
多个内电极层；以及
多个陶瓷介电层，其中所述多个内电极层与所述多个陶瓷介电层交替堆叠；
两个端电极，分别设于该积层陶瓷体的两端，且
其中该积层陶瓷电容具有不小于85％的内电极连续性。
15.根据权利要求14所述的积层陶瓷电容，其特征在于，所述多个陶瓷介电层的每一者具有氧空缺，且该氧空缺相邻于所述多个陶瓷介电层的该每一者与所述多个内电极层的每一者的界面。
16.根据权利要求15所述的积层陶瓷电容，其特征在于，由该界面起算，该氧空缺于所述多个陶瓷介电层的该每一者中的厚度为10nm至100nm。
17.根据权利要求15所述的积层陶瓷电容，其特征在于，该界面为肖特基能障。
CN202211484782.1A 2022-11-24 2022-11-24 积层陶瓷电容及其制作方法 Pending CN118073095A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202211484782.1A CN118073095A (zh) 2022-11-24 2022-11-24 积层陶瓷电容及其制作方法
US18/176,492 US20240177937A1 (en) 2022-11-24 2023-03-01 Multi-layer ceramic capacitor and method for producing the same
JP2023091595A JP2024076324A (ja) 2022-11-24 2023-06-02 積層セラミックコンデンサ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211484782.1A CN118073095A (zh) 2022-11-24 2022-11-24 积层陶瓷电容及其制作方法

Publications (1)

Publication Number Publication Date
CN118073095A true CN118073095A (zh) 2024-05-24

Family

ID=91108501

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211484782.1A Pending CN118073095A (zh) 2022-11-24 2022-11-24 积层陶瓷电容及其制作方法

Country Status (3)

Country Link
US (1) US20240177937A1 (zh)
JP (1) JP2024076324A (zh)
CN (1) CN118073095A (zh)

Also Published As

Publication number Publication date
US20240177937A1 (en) 2024-05-30
JP2024076324A (ja) 2024-06-05

Similar Documents

Publication Publication Date Title
US5952040A (en) Passive electronic components from nano-precision engineered materials
CN102568822B (zh) 多层陶瓷电容器及其制造方法
US6295196B1 (en) Monolithic ceramic electronic component
US20100110608A1 (en) Core-shell structured dielectric particles for use in multilayer ceramic capacitors
WO1998018741A9 (en) Passive electronic components prepared from suspensions of nanoscale ceramic powders
US8343254B2 (en) Method of preparing composite nickel particles
KR101151118B1 (ko) 티탄산바륨 분말, 니켈 페이스트, 제법 및 적층 세라믹 콘덴서
KR20070084572A (ko) 고에너지 밀도의 캐피시터
KR20190047377A (ko) 세라믹 전자 부품 및 그 제조 방법과 전자장치
US10083793B2 (en) Metal powder, method for producing the same, conductive paste including metal powder, and multilayer ceramic electronic component
JP2004178866A (ja) 導電性組成物とセラミック電子部品
JP4168773B2 (ja) 焼結性に優れたニッケル粉末の製造方法
CN118073095A (zh) 积层陶瓷电容及其制作方法
JP4310904B2 (ja) Ｎｉ金属粉末の製造方法、並びに導電性ペーストおよびセラミック電子部品
JP2023042562A (ja) セラミック電子部品、その製造方法、及び誘電体粉末の製造方法
TW202422603A (zh) 積層陶瓷電容及其製作方法
JP2003115416A (ja) 導電性ペースト、積層セラミック電子部品の製造方法および積層セラミック電子部品
CN1318646C (zh) 制造镀镍的铜基片的方法以及含有此基片的薄膜复合材料
JP6649840B2 (ja) 導体形成用ペースト
JP3772726B2 (ja) ニッケル粉末の製造方法、ニッケル粉末、ニッケルペースト、積層セラミック電子部品
JP4280184B2 (ja) 鱗片状卑金属粉末の製造方法及び導電性ペースト
JP4844589B2 (ja) 焼結性に優れたニッケル粉末
JP2021158286A (ja) 卑金属含有内部電極ペースト及び製法
Jili et al. The study of BMN cubic pyrochlores based multi-layer capacitors
Kambara et al. Thin film multilayer capacitors

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination