CN118057295A - 一种音频信号控制方法、装置、设备及介质 - Google Patents
一种音频信号控制方法、装置、设备及介质 Download PDFInfo
- Publication number
- CN118057295A CN118057295A CN202211458457.8A CN202211458457A CN118057295A CN 118057295 A CN118057295 A CN 118057295A CN 202211458457 A CN202211458457 A CN 202211458457A CN 118057295 A CN118057295 A CN 118057295A
- Authority
- CN
- China
- Prior art keywords
- audio signal
- dsp module
- electronic system
- target electronic
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005236 sound signal Effects 0.000 title claims abstract description 102
- 238000000034 method Methods 0.000 title claims abstract description 56
- 238000001514 detection method Methods 0.000 claims abstract description 44
- 238000012545 processing Methods 0.000 claims abstract description 16
- 239000000872 buffer Substances 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 10
- 238000004590 computer program Methods 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 abstract description 13
- 230000004048 modification Effects 0.000 abstract description 5
- 238000012986 modification Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 7
- 238000013473 artificial intelligence Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 101710176296 Switch 2 Proteins 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013135 deep learning Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000802 evaporation-induced self-assembly Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 238000003058 natural language processing Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Circuit For Audible Band Transducer (AREA)
Abstract
本申请涉及电子技术及电路控制技术领域，更为具体来说，本申请涉及一种音频信号控制方法、装置、设备及介质。所述方法包括：通过声卡设备存在检测电路检测目标电子系统中是否存在DSP模块；当所述目标电子系统中不存在DSP模块时，将音频信号发送至所述目标电子系统中的音频输出端子；当所述目标电子系统中存在DSP模块时，将音频信号发送至所述DSP模块。本申请将音频信号发送至所述DSP模块，使音频信号能够非常快捷地抵达DSP模块进行数字信号处理。特别地，声卡设备存在检测电路和目标电子系统的结构都很简单，避免了现有技术中复杂地、反复地进行硬件修改，从而提升了整机配置的自由度和宽容度。
Description
技术领域
本申请涉及电子技术及电路控制技术领域，更为具体来说，本申请涉及一种音频信号控制方法、装置、设备及介质。
背景技术
DSP全称为Digital Signal Processing，是数字信号处理之意，是以数字形式对信号进行分析、变换、滤波、检测、调制、解调等等。在常用电控应用场景中，会根据电子系统中是否存在DSP模块来进行信号传输，依次来满足不同的音频架构以及功能。然而该方案在整机配置的自由度以及宽容度上都有很大的限制，其需要不断的硬件修改去满足是否有DSP模块的不同音频架构。
发明内容
基于上述技术问题，本发明旨在通过声卡设备存在检测电路检测目标电子系统中是否存在DSP模块，再基于是否存在DSP模块进行后续处理。
本发明第一方面提供了一种音频信号控制方法，所述方法包括：
通过声卡设备存在检测电路检测目标电子系统中是否存在DSP模块；
当所述目标电子系统中不存在DSP模块时，将音频信号发送至所述目标电子系统中的音频输出端子；
当所述目标电子系统中存在DSP模块时，将音频信号发送至所述DSP模块。
在本发明的一些实施例中，所述声卡设备存在检测电路包括依次连接的输出端子和下拉电阻，所述下拉电阻接地；所述输出端子连接所述目标电子系统；
所述DSP模块中包括依次连接的所述声卡设备的电压源及上拉电阻；在存在所述DSP模块的情况下，所述输出端子和所述下拉电阻均与所述上拉电阻连接。
在本发明的一些实施例中，所述目标电子系统包括主控制器和第一控制开关，所述主控制器与所述输出端子连接，所述第一控制开关与所述主控制器连接。
在本发明的一些实施例中，所述目标电子系统中还包括缓冲器，所述当所述目标电子系统中存在DSP模块时，将音频信号发送至所述DSP模块，包括：
当所述声卡设备存在检测电路输出高电平时，所述主控制器将音频信号发送至所述第一控制开关；
导通由所述第一控制开关、所述缓冲器和所述DSP模块组成的第一通路，通过所述第一通路将音频信号发送至所述DSP模块，以使所述DSP模块对所述音频信号处理后发送至音频输出端子。
在本发明的一些实施例中，所述方法还包括：
接收所述DSP模块对所述音频信号进行数字信号处理后的信号。
在本发明的一些实施例中，所述目标电子系统中还包括第二控制开关，所述第二控制开关的一端与所述第一控制开关连接，所述第二控制开关的另一端与所述音频输出端子连接，所述第一控制开关、所述第二控制开关和所述音频输出端子组成第二通路。
在本发明的一些实施例中，所述当所述目标电子系统中不存在DSP模块时，将音频信号发送至音频输出端子，包括：
当所述声卡设备存在检测电路输出低电平时，所述主控制器将音频信号发送至第一控制开关；
导通所述第二通路以将音频信号发送至音频输出端子。
本发明的第二方面提供了一种音频信号控制装置，所述装置包括：
存在检测模块，被配置为当目标电子系统中存在DSP模块时，输出高电平信号，当目标电子系统中不存在DSP模块时，输出低电平信号；
信号切换模块，响应于所述存在检测模块，在所述存在检测模块输出高电平时，将音频信号发送至DSP模块；在所述存在检测模块输出低电平时，将音频信号发送音频输出端子。
本发明第三方面提供了一种计算机设备，包括存储器和处理器，存储器中存储有计算机可读指令，计算机可读指令被处理器执行时，使得处理器执行本发明各实施例中的所述音频信号控制方法。
本发明第四方面提供了一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现本发明各实施例中的所述音频信号控制方法。
本申请实施例中提供的技术方案，至少具有如下技术效果或优点：
本申请通过声卡设备存在检测电路检测目标电子系统中是否存在DSP模块，当所述目标电子系统中不存在DSP模块时，将音频信号发送至所述目标电子系统中的音频输出端子，当所述目标电子系统中存在DSP模块时，将音频信号发送至所述DSP模块，使音频信号能够非常快捷地抵达DSP模块进行数字信号处理。特别地，声卡设备存在检测电路和目标电子系统的结构都很简单，避免了现有技术中复杂地、反复地进行硬件修改，从而提升了整机配置的自由度和宽容度。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
通过阅读下文优选实施方式的详细描述，各种其它的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本申请的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1示出了本申请一示例性实施例中的音频信号控制方法步骤示意图；
图2示出了现有技术中音频信号控制方法示意图；
图3示出了本申请一示例性实施例中的存在检测电路示意图；
图4示出了本申请一示例性实施例中存在检测电路进行检测目标电子系统时的连接方式示意图；
图5示出了本申请一示例性实施例中导通第一通路示意图；
图6示出了本申请一示例性实施例中导通第二通路示意图；
图7示出了本申请一示例性实施例中第一控制开关工作过程示意图；
图8示出了本申请一示例性实施例中音频信号传输示意图；
图9示出了本申请一示例性实施例中的音频信号控制装置结构示意图；
图10示出了本申请一示例性实施例所提供的一种计算机设备的结构示意图。
具体实施方式
以下，将参照附图来描述本申请的实施例。但是应该理解的是，这些描述只是示例性的，而并非要限制本申请的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本申请的概念。对于本领域技术人员来说显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其它的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本申请的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本申请的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。附图并非是按比例绘制的，其中为了清楚表达的目的，可能放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
下面结合说明书附图1-附图10给出几个实施例来描述根据本申请的示例性实施方式。需要注意的是，下述应用场景仅是为了便于理解本申请的精神和原理而示出，本申请的实施方式在此方面不受任何限制。相反，本申请的实施方式可以应用于适用的任何场景。
在一些示例性实施例中，提供了一种音频信号控制方法，如图1所示，所述方法包括：S1、获取通过声卡设备存在检测电路检测目标电子系统中是否存在DSP模块；S2、当所述目标电子系统中不存在DSP模块时，将音频信号发送至所述目标电子系统中的音频输出端子；S3、当所述目标电子系统中存在DSP模块时，将音频信号发送至所述DSP模块。
需要说明的是，如图2所示，现有技术里常采用查看电子系统是否存在DSP模块，即在实际生产中使用或不使用如图2中的电阻，来实现不同音频信号的传输，以满足不同的音频架构以及功能。图2中的SoC全称为System on Chip，即片上系统。SPDIF全称为Sony/Philips Digital Interface，是SONY、PHILIPS数字音频接口的简称。HDMI英文全称为HighDefinition Multimedia Interface，是一种数字化视频/音频接口技术，是适合影像传输的专用型数字化接口，其可同时传送音频和影像信号。SPDIF端子将系统需要传递出去的音频信号给到DSP模块，DSP模块使用这些信息与麦克风所采集到的信号进行合成，使得产品在发声的时候可以将麦克风采集到的音频与计划要播出的音频进行合成。然而，这种方案在整机配置的自由度以及宽容度上都有很大的限制，总是需要通过硬件上的修改去满足是否有DSP模块的不同音频架构。相比之下，本申请提供的音频信号控制方法可以解决上述问题，且能使音频信号能够非常快捷地抵达DSP模块进行数字信号处理。这里还需要说明的是，S2中的音频输出端子可以是SPDIF端子或HDMI端子及其它音频接口。
在一种具体的实现方式中，如图3所示，声卡设备存在检测电路包括依次连接的输出端子和下拉电阻(在图3中的主板端)，下拉电阻接地；输出端子连接目标电子系统；DSP模块中包括依次连接的声卡设备的电压源(即图3中的VCC)及上拉电阻(在图3中的DSP端)；在存在DSP模块的情况下，输出端子和下拉电阻均与上拉电阻连接。这里下拉电阻阻值需要大一些，例如，图3中采用47千欧姆阻值的下拉电阻，而上拉电阻略小，图3中采用1千欧姆阻值的上拉电阻。接下来如图4所示，存在检测电路可以与SoC相连，也可以与控制开关连接。其中，存在检测电路与SoC可以通过IO接口、USB(通用串行总线)口或UART(通用异步收发传输器)口连接。
在另一种具体的实现方式中，目标电子系统包括主控制器和第一控制开关，主控制器与输出端子连接，第一控制开关与主控制器连接。目标电子系统中还包括缓冲器，当目标电子系统中存在DSP模块时，将音频信号发送至DSP模块，包括：当声卡设备存在检测电路输出高电平时，主控制器将音频信号发送至第一控制开关；导通由第一控制开关、缓冲器和DSP模块组成的第一通路，通过第一通路将音频信号发送至DSP模块，以使DSP模块对音频信号处理后发送至音频输出端子。这里可以参考图5，如图5所示，Switch1表示第一控制开关，Switch2表示第二控制开关，Buffer1和Buffer2分别表示第一缓冲器和第二缓冲器，配置缓冲器的技术目的是为了增强音频信号的输出强度，以防止在过长的链路传输及切换中出现信号失真。图5中的大箭头走向标明了第一通路的导通，接音频信号通过第一控制开关、第一缓冲器和DSP模块抵达DSP模块。可以理解的是，图5中的SoC包括主控制器。DSP模块接收到音频信号会对其进行数字信号处理，因此，所述音频信号控制方法还包括接收所述DSP模块对所述音频信号进行数字信号处理后的信号。接收处理后的信号可以是主控制器和其它端子。
在本申请的一些实施例中，目标电子系统中还包括第二控制开关，第二控制开关的一端与第一控制开关连接，第二控制开关的另一端与音频输出端子连接，第一控制开关、第二控制开关和音频输出端子组成第二通路。当目标电子系统中不存在DSP模块时，将音频信号发送至音频输出端子，包括：当声卡设备存在检测电路输出低电平时，主控制器将音频信号发送至第一控制开关；导通第二通路以将音频信号发送至音频输出端子。这里参考图6，第一控制开关、第二控制开关和音频输出端子组成第二通路，如图6所示，在第二控制开关和音频输出端子之间还包括第二缓冲器，为了增强音频信号的输出到音频输出端子的强度，以防止在过长的链路传输及切换中出现信号失真。
下面参考图7和图8进行说明，图7示出了第一控制开关工作过程示意图，图8示出了音频信号传输示意图。如图7所示，B1标识的是由第一控制开关控制的第一通路即经由第一缓冲器的路线，B2标识的是由第一控制开关控制的第二通路即经由第二缓冲器的路线。再如图8所示，两个大箭头表明一方面DSP模块可以将处理后的信号发达给其它端子，而其它端子又可以将接收到的信号发送给主控制器或者说主芯片。可见在目标电子系统内的音频信号传输非常简单、便捷。
本申请通过声卡设备存在检测电路检测目标电子系统中是否存在DSP模块，当所述目标电子系统中不存在DSP模块时，将音频信号发送至所述目标电子系统中的音频输出端子，当所述目标电子系统中存在DSP模块时，将音频信号发送至所述DSP模块，使音频信号能够非常快捷地抵达DSP模块进行数字信号处理。特别地，声卡设备存在检测电路和目标电子系统的结构都很简单，避免了现有技术中复杂地、反复地进行硬件修改，从而提升了整机配置的自由度和宽容度。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
在本申请一些示例性实施例中，还提供了一种音频信号控制装置，该装置用于执行上述任一实施例提供的音频信号控制方法，如图9所示，所述装置包括：存在检测模块，被配置为当目标电子系统中存在DSP模块时，输出高电平信号，当目标电子系统中不存在DSP模块时，输出低电平信号；信号切换模块，响应于所述存在检测模块，在所述存在检测模块输出高电平时，将音频信号发送至DSP模块；在所述存在检测模块输出低电平时，将音频信号发送音频输出端子。其中，音频输出端子可以是SPDIF端子或HDMI端子及其它音频接口。
可以理解的是，本申请所述音频信号控制装置还包括接收模块，接收所述DSP模块对所述音频信号进行数字信号处理后的信号。
在本申请一些实施列中，存在检测模块包含有声卡设备存在检测电路，声卡存在检测电路包括依次连接的输出端子和下拉电阻，下拉电阻接地；输出端子连接目标电子系统；DSP模块中包括依次连接的声卡设备的电压源及上拉电阻；在存在DSP模块的情况下，输出端子和下拉电阻均与上拉电阻连接。
目标电子系统包括主控制器和第一控制开关，主控制器与输出端子连接，第一控制开关与主控制器连接。信号切换模块具体执行以下步骤：当声卡设备存在检测电路输出高电平时，主控制器将音频信号发送至第一控制开关；导通由第一控制开关、缓冲器和DSP模块组成的第一通路，通过第一通路将音频信号发送至DSP模块，以使DSP模块对音频信号处理后发送至音频输出端子。
目标电子系统中还包括第二控制开关，第二控制开关的一端与第一控制开关连接，第二控制开关的另一端与音频输出端子连接，第一控制开关、第二控制开关和音频输出端子组成第二通路。信号切换模块具体执行以下步骤：当声卡设备存在检测电路输出低电平时，主控制器将音频信号发送至第一控制开关；导通第二通路以将音频信号发送至音频输出端子。
本申请所述音频信号控制装置使音频信号能够非常快捷地抵达DSP模块进行数字信号处理。特别地，声卡设备存在检测电路和目标电子系统的结构都很简单，避免了现有技术中复杂地、反复地进行硬件修改，从而提升了整机配置的自由度和宽容度。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
还需要强调的是，本申请实施例中提供的系统可以基于人工智能技术对相关的数据进行获取和处理。其中，人工智能(Artificial Intelligence，AI)是利用数字计算机或者数字计算机控制的机器模拟、延伸和扩展人的智能，感知环境、获取知识并使用知识获得最佳结果的理论、方法、技术及应用系统。人工智能基础技术一般包括如传感器、专用人工智能芯片、云计算、分布式存储、大数据处理技术、操作/交互系统、机电一体化等技术。人工智能软件技术主要包括计算机视觉技术、机器人技术、生物识别技术、语音处理技术、自然语言处理技术以及机器学习/深度学习等几大方向。
下面请参考图10，其示出了本申请的一些实施方式所提供的一种计算机设备的示意图。如图10所示，所述计算机设备2包括：处理器200，存储器201，总线202和通信接口203，所述处理器200、通信接口203和存储器201通过总线202连接；所述存储器201中存储有可在所述处理器200上运行的计算机程序，所述处理器200运行所述计算机程序时执行本申请前述任一实施方式所提供的音频信号控制方法。
其中，存储器201可能包含高速随机存取存储器(RAM：Random Access Memory)，也可能还包括非不稳定的存储器(non-volatile memory)，例如至少一个磁盘存储器。通过至少一个通信接口203(可以是有线或者无线)实现该系统网元与至少一个其它网元之间的通信连接，可以使用互联网、广域网、本地网、城域网等。
总线202可以是ISA总线、PCI总线或EISA总线等。所述总线可以分为地址总线、数据总线、控制总线等。其中，存储器201用于存储程序，所述处理器200在接收到执行指令后，执行所述程序，前述本申请实施例任一实施方式揭示的所述音频信号控制方法可以应用于处理器200中，或者由处理器200实现。
处理器200可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器200中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器200可以是通用处理器，包括中央处理器(Central Processing Unit，简称CPU)、网络处理器(Network Processor，简称NP)等；还可以是数字信号处理器(DSP)、专用集成电路(ASIC)、现成可编程门阵列(FPGA)或者其它可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本申请实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器201，处理器200读取存储器201中的信息，结合其硬件完成上述方法的步骤。
本申请实施方式还提供一种与前述实施方式所提供的音频信号控制方法对应的计算机可读存储介质，其上存储有计算机程序，所述计算机程序在被处理器运行时，会执行前述任意实施方式所提供的音频信号控制方法。所述方法包括：通过声卡设备存在检测电路检测目标电子系统中是否存在DSP模块；当所述目标电子系统中不存在DSP模块时，将音频信号发送至所述目标电子系统中的音频输出端子；当所述目标电子系统中存在DSP模块时，将音频信号发送至所述DSP模块。
另外，所述计算机可读存储介质的例子还可以包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其它类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其它光学、磁性存储介质，在此不再一一赘述。
本申请实施方式还提供一种计算机程序产品，包括计算机程序，该计算机程序被处理器执行时实现前述任意实施方式所提供的音频信号控制方法的步骤，包括：获取通过声卡设备存在检测电路检测目标电子系统中是否存在DSP模块；当所述目标电子系统中不存在DSP模块时，将音频信号发送至所述目标电子系统中的音频输出端子；当所述目标电子系统中存在DSP模块时，将音频信号发送至所述DSP模块。
需要说明的是：在此提供的算法和显示不与任何特定计算机、虚拟装置或者其它设备有固有相关。各种通用装置也可以与基于在此的示教一起使用。根据上面的描述，构造这类装置所要求的结构是显而易见的。此外，本申请也不针对任何特定编程语言。应当明白，可以利用各种编程语言实现在此描述的本申请的内容，并且上面对特定语言所做的描述是为了披露本申请的最佳实施方式。在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本申请的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。
本申请的各个部件实施例可以以硬件实现，或者以在一个或者多个处理器上运行的软件模块实现，或者以它们的组合实现。本领域的技术人员应当理解，可以在实践中使用微处理器来实现根据本申请实施例的虚拟机的创建装置中的一些或者全部部件的一些或者全部功能。本申请还可以实现为用于执行这里所描述的方法的一部分或者全部的设备或者装置程序。实现本申请的程序可以存储在计算机可读介质上，或者可以具有一个或者多个信号的形式。这样的信号可以从因特网网站上下载得到，或者在载体信号上提供，或者以任何其它形式提供。
以上所述，仅为本申请较佳的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种音频信号控制方法，其特征在于，所述方法包括：
通过声卡设备存在检测电路检测目标电子系统中是否存在DSP模块；
当所述目标电子系统中不存在DSP模块时，将音频信号发送至所述目标电子系统中的音频输出端子；
当所述目标电子系统中存在DSP模块时，将音频信号发送至所述DSP模块。
2.根据权利要求1所述的音频信号控制方法，其特征在于，所述声卡设备存在检测电路包括依次连接的输出端子和下拉电阻，所述下拉电阻接地；所述输出端子连接所述目标电子系统；
所述DSP模块中包括依次连接的所述声卡设备的电压源及上拉电阻；在存在所述DSP模块的情况下，所述输出端子和所述下拉电阻均与所述上拉电阻连接。
3.根据权利要求2所述的音频信号控制方法，其特征在于，所述目标电子系统包括主控制器和第一控制开关，所述主控制器与所述输出端子连接，所述第一控制开关与所述主控制器连接。
4.根据权利要求3所述的音频信号控制方法，其特征在于，所述目标电子系统中还包括缓冲器，所述当所述目标电子系统中存在DSP模块时，将音频信号发送至所述DSP模块，包括：
当所述声卡设备存在检测电路输出高电平时，所述主控制器将音频信号发送至所述第一控制开关；
导通由所述第一控制开关、所述缓冲器和所述DSP模块组成的第一通路，通过所述第一通路将音频信号发送至所述DSP模块，以使所述DSP模块对所述音频信号处理后发送至音频输出端子。
5.根据权利要求4所述的方法，其特征在于，所述方法还包括：
接收所述DSP模块对所述音频信号进行数字信号处理后的信号。
6.根据权利要求3所述的音频信号控制方法，其特征在于，所述目标电子系统中还包括第二控制开关，所述第二控制开关的一端与所述第一控制开关连接，所述第二控制开关的另一端与所述音频输出端子连接，所述第一控制开关、所述第二控制开关和所述音频输出端子组成第二通路。
7.根据权利要求6所述的音频信号控制方法，其特征在于，所述当所述目标电子系统中不存在DSP模块时，将音频信号发送至音频输出端子，包括：
当所述声卡设备存在检测电路输出低电平时，所述主控制器将音频信号发送至第一控制开关；
导通所述第二通路以将音频信号发送至音频输出端子。
8.一种音频信号控制装置，其特征在于，所述装置包括：
存在检测模块，被配置为当目标电子系统中存在DSP模块时，输出高电平信号，当目标电子系统中不存在DSP模块时，输出低电平信号；
信号切换模块，响应于所述存在检测模块，在所述存在检测模块输出高电平时，将音频信号发送至DSP模块；在所述存在检测模块输出低电平时，将音频信号发送音频输出端子。
9.一种计算机设备，包括存储器和处理器，其特征在于，存储器中存储有计算机可读指令，计算机可读指令被处理器执行时，使得处理器执行如权利要求1-7任一所述方法。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该计算机程序被处理器执行时实现如权利要求1-7任一所述方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211458457.8A CN118057295A (zh) | 2022-11-21 | 2022-11-21 | 一种音频信号控制方法、装置、设备及介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211458457.8A CN118057295A (zh) | 2022-11-21 | 2022-11-21 | 一种音频信号控制方法、装置、设备及介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118057295A true CN118057295A (zh) | 2024-05-21 |
Family
ID=91069423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211458457.8A Pending CN118057295A (zh) | 2022-11-21 | 2022-11-21 | 一种音频信号控制方法、装置、设备及介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118057295A (zh) |
-
2022
- 2022-11-21 CN CN202211458457.8A patent/CN118057295A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7603501B2 (en) | Communication circuit of serial peripheral interface devices | |
| CN110738015B (zh) | 片上系统及其fpga内核信息处理方法 | |
| US20220335002A1 (en) | Control Method and Apparatus | |
| US20100318848A1 (en) | Establishing a connection between a testing and/or debugging interface and a connector | |
| US9330031B2 (en) | System and method for calibration of serial links using a serial-to-parallel loopback | |
| CN110008151B (zh) | 电子设备、数据传输装置和数据传输方法 | |
| US8667185B2 (en) | Method and device for communication between a master and a number of slaves according to a serial communication protocol, in particular of the open drain type | |
| CN103559156A (zh) | 一种fpga与计算机之间的通信系统 | |
| CN109164374B (zh) | 芯片与芯片测试系统 | |
| US20150052405A1 (en) | Data bus network interface module and method therefor | |
| CN113760748A (zh) | 一种fpga原型验证装置及方法 | |
| CN114089713A (zh) | 一种基于uds的通信方法、ecu及上位机 | |
| CN118057295A (zh) | 一种音频信号控制方法、装置、设备及介质 | |
| US20230015354A1 (en) | Transmission system | |
| US11846672B2 (en) | Method and device for testing system-on-chip, electronic device using method, and computer readable storage medium | |
| CN111930510B (zh) | 电子设备和数据处理方法 | |
| CN110719408B (zh) | 一种车载高清摄像头通讯方法 | |
| CN113671936A (zh) | 一种驾驶辅助系统测试方法、系统、电子设备及存储介质 | |
| CN113177014A (zh) | 基于检验方式的串口通讯方法和串口芯片 | |
| JPH043282A (ja) | Ｉｃカード | |
| CN113032317B (zh) | 一种基于服务器pcie信号扩展的方法及设备 | |
| CN114281254A (zh) | 一种多路数据采集存储系统 | |
| US11314680B1 (en) | Circuit implementation in resource constrained systems | |
| CN101821718A (zh) | 用于测试逻辑模块中的地址总线的方法 | |
| JP2864611B2 (ja) | 半導体メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination |