CN118053492A - 一种内存测试主板及其测试方法 - Google Patents
一种内存测试主板及其测试方法 Download PDFInfo
- Publication number
- CN118053492A CN118053492A CN202410159699.XA CN202410159699A CN118053492A CN 118053492 A CN118053492 A CN 118053492A CN 202410159699 A CN202410159699 A CN 202410159699A CN 118053492 A CN118053492 A CN 118053492A
- Authority
- CN
- China
- Prior art keywords
- memory
- test
- tested piece
- fixed position
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 165
- 238000010998 test method Methods 0.000 title description 4
- 238000000034 method Methods 0.000 claims description 9
- 230000009286 beneficial effect Effects 0.000 abstract description 4
- 230000006870 function Effects 0.000 description 17
- 238000013461 design Methods 0.000 description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 8
- 230000008569 process Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 230000008520 organization Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002633 protecting effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明属于内存测试技术领域，其目的在于提供一种内存测试主板及其测试方法。本发明中的内存测试主板包括依次电连接的主控单元、控制电路和固定位，所述固定位用于连接被测件，所述固定位上设置有与所述被测件上的TEN引脚对应连接的测试触点。本发明通过将被测件的TEN引脚引出，可使得内存测试主板依次通过控制电路和固定位实现对被测件的测试控制，进而在被测件出厂后也可对被测件进行开短路测试等内存测试，有助于在主板级全面进行被测件的测试工作。
Description
技术领域
本发明属于内存测试技术领域，具体涉及一种内存测试主板及其测试方法。
背景技术
内存芯片上通常设置有一TEN(Test Enable，测试使能)引脚，当对TEN引脚接入高电平时，可使内存芯片进入CT模式(Connectivity Test Mode，连接性测试模式)。当内存芯片处于CT模式时，可对内存芯片与SoC(System on Chip，系统级芯片)上内存控制器(Memory Controller)之间的电连接连续性进行测试。
目前，内存芯片生产厂商在内存芯片出厂前，通常会使用ATE(Auto TestEquipment，自动测试设备)测试仪通过TEN引脚使内存芯片进入CT模式，以对内存芯片进行电连接开短路测试(Continuity Testing，用于确认在内存芯片进行测试时所有的信号引脚都与测试系统相应的通道在电性能上完成了连接，并且没有信号引脚与其他信号引脚、电源或地发生短路)，该测试仅可以对内存芯片内部的电连接连续性进行测试。
对于DDR(Double Data Rate，双倍数据速率)内存芯片，普遍需要将多颗内存芯片与PCB(Printed Circuit Board，印刷电路板)组合成如内存条等被测件，再将该被测件插接到主板上使用。但是，在使用现有技术过程中，发明人发现现有技术中至少存在如下问题：
目前的主板上均没有针对内存芯片的TEN引脚设置控制电路等相关的结构，因此在进行被测件的测试过程中，在主板对被测件进行测试时，无法通过TEN引脚使被测件进入CT模式，进而无法在被测件出厂后，实现对内存芯片与主控单元上内存控制器之间的电连接连续性等测试。
发明内容
本发明旨在至少在一定程度上解决上述技术问题，本发明提供了一种内存测试主板及其测试方法。
为了实现上述目的，本发明采用以下技术方案：
第一方面，本发明提供了一种内存测试主板，包括依次电连接的主控单元、控制电路和固定位，所述固定位用于连接被测件，所述固定位上设置有与所述被测件上的TEN引脚对应连接的测试触点。
在一个可能的设计中，所述固定位采用内存插槽，对应地，所述被测件采用内存条，所述被测件上的任一TEN引脚与所述固定位上的测试触点连接。
在一个可能的设计中，所述固定位采用芯片插座，对应地，所述被测件采用内存芯片，所述内存芯片上的TEN引脚与所述固定位上的测试触点连接。
在一个可能的设计中，所述固定位采用UDIMM内存插槽、SODIMM内存插槽、RDIMM内存插槽或LRDIMM内存插槽；对应地，所述被测件采用UDIMM内存条、SODIMM内存条、RDIMM内存条或LRDIMM内存条，所述UDIMM内存条、所述SODIMM内存条、所述RDIMM内存条或所述LRDIMM内存条上的TEN引脚与所述固定位上的测试触点对应连接。
在一个可能的设计中，所述固定位采用UDIMM内存插槽，对应地，所述被测件采用UDIMM内存条，所述UDIMM内存条共有18个RFU引脚，分别为2、3、7、70、75、76、81、143、144、149、152、213、214、219、220、225、226、288号引脚；选用所述UDIMM内存插槽中，与所述UDIMM内存条的144号RFU引脚连接的触点作为测试触点。
在一个可能的设计中，所述固定位采用SODIMM内存插槽，对应地，所述被测件采用SODIMM内存条，所述SODIMM内存条共有3个RFU引脚，分别为5、128、143号引脚；选用所述SODIMM内存插槽中，与所述SODIMM内存条的5号RFU引脚连接的触点作为测试触点。
在一个可能的设计中，所述固定位采用RDIMM内存插槽，对应地，所述被测件采用RDIMM内存条，所述RDIMM内存条共有7个RFU引脚，分别为2、144、149、150、220、231、232号引脚；选用所述RDIMM内存插槽中，与所述RDIMM内存条的144号RFU引脚连接的触点作为测试触点。
在一个可能的设计中，所述固定位采用LRDIMM内存插槽，对应地，所述被测件采用LRDIMM内存条，所述LRDIMM内存条共有7个RFU引脚，分别为2、144、149、150、220、231、232号引脚；选用所述LRDIMM内存插槽中，与所述LRDIMM内存条的144号RFU引脚连接的触点作为测试触点。
第二方面，本发明提供了一种如上述任一项所述的内存测试主板的测试方法，包括：
所述主控单元生成测试指令，并通过所述控制电路将所述被测件中内存芯片的TEN引脚置高位，以使内存芯片进入测试模式；
所述主控单元根据预设数据表向被测件中内存芯片输入指定输入数据，并读取内存芯片的输出数据；
所述主控单元根据预设内存测试标准计算所述指定输入数据对应的预期输出值，并根据所述预期输出值与所述输出数据对内存芯片进行分析，得到内存芯片的测试结果。
在一个可能的设计中，所述测试指令包括开短路测试指令，测试模式包括CT模式；对应地，所述主控单元生成开短路测试指令后，通过控制电路将所述被测件中内存芯片的TEN引脚置高位，以使内存芯片进入CT模式。
本发明通过将被测件的TEN引脚引出，可使得内存测试主板依次通过控制电路和固定位实现对被测件的测试控制，进而在被测件出厂后也可对被测件进行开短路测试等内存测试，有助于在主板级全面进行被测件的测试工作。具体地，本发明中，固定位可与被测件连接，进而可便于在将被测件安装在固定位上时，使得主控单元依次通过控制电路和固定位与被测件的连接，主控单元可驱动被测件进入如CT模式等测试模式，进而实现对被测件的开短路测试等测试功能，由此在被测件出厂后，也可实现内存测试主板对被测件的自主测试功能，利于内存条及内存芯片等被测件的应用端用户有效把控被测件的质量，具备推广应用的价值。
附图说明
图1是实施例中内存测试主板的模块框图；
图2是实施例中被测件的一种实施方式的模块框图；
图3是实施例中内存测试主板的测试方法的流程图。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将结合附图和实施例或现有技术的描述对本发明作简单地介绍，显而易见地，下面关于附图结构的描述仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在此需要说明的是，对于这些实施例方式的说明用于帮助理解本发明，但并不构成对本发明的限定。
实施例1：
如图1所示，本实施例公开了一种内存测试主板，可以但不限于包括依次电连接的主控单元、控制电路和固定位，所述固定位用于连接被测件，所述固定位上设置有与所述被测件上的TEN引脚对应连接的测试触点。
需要说明的是，本实施例中的主控单元可以但不仅限于采用CPU(CentralProcessing Unit，中央处理器)，用于实现对被测件的测试控制等功能。
具体地，本实施例中，所述主板还包括第一基板，所述主控单元、所述控制电路和所述固定位均固定设置在第一基板上。
需要说明的是，基板(Printed Circuit Board，简称PCB)是一种用于支持和连接电子元件的导电板，具有固定电子元件并为各电子元件提供电气连接的功能，本实施例中，第一基板可实现对所述主控单元、所述控制电路和所述固定位的固定及保护作用。
在所述固定位和所述被测件的一种实施方式中，所述固定位可采用内存插槽，对应地，所述被测件采用内存条，内存条上包括有多个TEN引脚，所述被测件上的任一TEN引脚与所述固定位上的测试触点连接。具体地，本实施例中，所述内存条中与所述固定位上的测试触点连接TEN引脚作为所述被测件的被测触点。
具体地，本实施例中，当所述被测件采用内存条时，如图2所示，所述被测件包括金手指、连接电路和若干内存芯片，所述金手指用于插设于所述固定位内，所述连接电路的一端分别与若干内存芯片的TEN引脚电连接，所述连接电路的另一端与所述金手指的被测触点电连接，所述金手指的被测触点为所述金手指的任一金属触片。
需要说明的是，本实施例中，被测件上的被测触点的位置与所述固定位上的测试触点的位置对应设置，以便于被测件的金手指插接在所述内存测试主板的固定位中，进而实现所述内存测试主板对所述被测件的内存测试等测试功能。
需要说明的是，本实施例中，固定位中包括若干弹片(也可为簧片)，每个弹片对应控制电路的一个引脚，固定位的弹片与内存条中金手指的金属触片一一对应设置。金手指(gold finger)中包括若干被测件PCB板上的金属触片(也可称之为触点、引脚)，金手指的金属触片用于与内存测试主板或其他测试设备上固定位中的弹片接触形成电连接。金手指物理上并不区分引脚的功能，只是用于和内存测试主板上固定位的触点接触传递信号，决定各引脚功能的是被测件上连接到各引脚的电路。所述固定位同理，也即所述固定位物理上并不区分引脚的功能，只是将所有引脚的信号由被测件的金手指传递到内存测试主板的控制电路及主控单元上，决定各引脚功能的是内存测试主板上连接到各引脚的电路。引脚功能定义有行业规范标准，为方便区分各引脚功能，通常对不同型号的被测件中的各引脚进行了编号，且编号方法也是由行业规范标准定义的，此处不再予以赘述。
本实施例中，当所述被测件采用内存条时，所述被测件还包括第二基板，所述金手指、所述连接电路和若干内存芯片均固定设置在第二基板上。
需要说明的是，本实施例中，第二基板可实现对所述金手指、所述连接电路和若干内存芯片的固定及保护作用。
本实施例中，当所述固定位采用内存插槽，所述被测件对应采用内存条时，所述固定位可以但不仅限于采用UDIMM(Unregistered Dual-Inline-Memory-Modules，无缓冲双列直插式储存模块)内存插槽、SODIMM(Small Outline Dual-Inline-Memory-Modules，小型双列直插式存储模块)内存插槽、RDIMM(Registered Dual-Inline-Memory-Modules，带存储器的双列直插式存储模块)内存插槽或LRDIMM(Load Reduced Dual-Inline-Memory-Modules，低负载双列直插式存储模块)内存插槽；需要说明的是，每根内存插槽只有一个测试触点，本实施例中，对应地，所述被测件采用UDIMM内存条、SODIMM内存条、RDIMM内存条或LRDIMM内存条，所述UDIMM内存条、所述SODIMM内存条、所述RDIMM内存条或所述LRDIMM内存条上的TEN引脚与所述固定位上的测试触点对应连接。
对应地，所述内存条采用UDIMM(Unregistered Dual-Inline-Memory-Modules，无缓冲双列直插式储存模块)内存条、SODIMM(Small Outline Dual-Inline-Memory-Modules，小型双列直插式存储模块)内存条、RDIMM(Registered Dual-Inline-Memory-Modules，带存储器的双列直插式存储模块)内存条或LRDIMM(Load Reduced Dual-Inline-Memory-Modules，低负载双列直插式存储模块)内存条；需要说明的是，每根内存条只有一个测试触点，本实施例中，对应地，可选用UDIMM内存条、SODIMM内存条、RDIMM内存条或LRDIMM内存条的RFU(Reserved for Future Use，保留以备将来使用)引脚作为测试触点。
需要说明的是，RFU引脚是指内存插槽或内存条上预留的当前未启用的引脚，与NC(Not Connected，未连接)引脚相对应。
具体地，本实施例中，所述固定位可采用UDIMM内存插槽，对应地，所述被测件采用UDIMM内存条，所述UDIMM内存条共有18个RFU引脚，分别为2、3、7、70、75、76、81、143、144、149、152、213、214、219、220、225、226、288号引脚；选用所述UDIMM内存插槽中，与所述UDIMM内存条的144号RFU引脚连接的触点作为测试触点。
应当理解的是，所述内存条采用UDIMM内存条时，选用UDIMM内存条的144号RFU引脚作为被测触点。
本实施例中，所述固定位也可采用SODIMM内存插槽，对应地，所述被测件采用SODIMM内存条，所述SODIMM内存条共有3个RFU引脚，分别为5、128、143号引脚；选用所述SODIMM内存插槽中，与所述SODIMM内存条的5号RFU引脚连接的触点作为测试触点。
应当理解的是，所述内存条采用SODIMM内存条时，选用SODIMM内存条的5号RFU引脚作为被测触点。
本实施例中，所述固定位还可采用RDIMM内存插槽，对应地，所述被测件采用RDIMM内存条，所述RDIMM内存条共有7个RFU引脚，分别为2、144、149、150、220、231、232号引脚；选用所述RDIMM内存插槽中，与所述RDIMM内存条的144号RFU引脚连接的触点作为测试触点。
应当理解的是，所述内存条采用RDIMM内存条时，选用RDIMM内存条的144号RFU引脚作为被测触点。
本实施例中，所述固定位也还可采用LRDIMM内存插槽，对应地，所述被测件采用LRDIMM内存条，所述LRDIMM内存条共有7个RFU引脚，分别为2、144、149、150、220、231、232号引脚；选用所述LRDIMM内存插槽中，与所述LRDIMM内存条的144号RFU引脚连接的触点作为测试触点。
应当理解的是，所述内存条采用LRDIMM内存条时，选用LRDIMM内存条的144号RFU引脚作为被测触点。
需要说明的是，UDIMM内存条、SODIMM内存条、RDIMM内存条和LRDIMM内存条中，RFU引脚的具体编号可能随着对应内存条的更新换代而发生改变，不论引脚处在什么位置，不论引脚的编号是多少，只要是内存条上未启用的引脚均为RFU引脚。基于此，内存测试主板的固定位采用内存插槽时，内存插槽上的测试触点与内存条中的被测触点一一对应设置，以便实现内存测试主板对内存条的测试。
在所述固定位和所述被测件的另一种实施方式中，所述固定位采用芯片插座，对应地，所述被测件采用内存芯片，所述被测件上的TEN引脚与所述固定位上的测试触点连接。具体地，本实施例中，所述内存芯片中与所述固定位上的测试触点连接TEN引脚作为所述被测件的被测触点。
需要说明的是，所述被测件采用内存芯片时，所述被测件上的TEN引脚位置相对固定设置，此时所述固定位上的测试触点的位置需对应所述被测件上的TEN引脚的位置进行设置。
应当理解的是，所述被测件也可采用其他半导体元件，所述固定位对应设置为与其他半导体元件匹配的接插件，此处不予限制。
本实施例通过将被测件的TEN引脚引出，可使得内存测试主板依次通过控制电路和固定位实现对被测件的测试控制，进而在被测件出厂后也可对被测件进行开短路测试等内存测试，有助于在主板级全面进行被测件的测试工作。具体地，本实施例中，固定位可与被测件连接，进而可便于在将被测件安装在固定位上时，使得主控单元依次通过控制电路和固定位与被测件的连接，主控单元可驱动被测件进入如CT模式等测试模式，进而实现对被测件的开短路测试等测试功能，由此在被测件出厂后，也可实现内存测试主板对被测件的自主测试功能，利于内存条及内存芯片等被测件的应用端用户有效把控被测件的质量，具备推广应用的价值。
实施例2：
本实施例公开了一种如实施例1中任一项所述的内存测试主板的测试方法，如图3所示，包括：
当主板运行内存测试程序时，所述主控单元生成测试指令，并通过所述控制电路将所述被测件中内存芯片的TEN引脚置高位，以使内存芯片进入测试模式；需要说明的是，与主控单元连接的存储模块中预设有包括开短路测试程序的内存测试程序，主板可通过运行内存测试程序，实现对被测件的内存测试功能，其中的内存测试程序可以设置在预先加载的软件，也可以是嵌入BIOS(Basic Input/Output System，基本输入输出系统)中的预编程组件。主控单元生成的测试指令可为芯片测试指令，此处不予限制。
所述主控单元根据预设数据表向被测件中内存芯片输入指定输入数据，并读取内存芯片的输出数据；
所述主控单元根据预设内存测试标准计算所述指定输入数据对应的预期输出值，并根据所述预期输出值与所述输出数据对内存芯片进行分析，得到内存芯片的测试结果。
具体地，本实施例中，预设内存测试标准采用JEDEC标准，JEDEC标准为JEDEC(固态技术协会，为微电子产业的领导标准机构)制定的内存标准，JEDEC标准中定义有与预设数据表对应的计算逻辑方程，在进行内存测试过程中，可根据JEDEC标准中定义的计算逻辑方程计算从预设数据表中提取的指定输入数据对应的预期输出值，进而可实现内存测试功能。
具体地，根据JEDEC标准：输入引脚包括：CA[13:0]，CK_t，CK_c，ALERT_n；输出引脚包括：DQL[7:0]，DQU[7:0]，DQSU_t，DQSU_c，DQSL_t，DQSL_c，DML_n，DMU_n，DM_n/TDQS_t，TDQS_c。JEDEC标准对应的输入数据和预期输出值的对应关系详见下表1和表2：
表1
| Output | ×16 | ×8 | ×4 |
| DQL0 | MT0 | MT0 | MT0 |
| DQL1 | MT1 | MT1 | MT1 |
| DQL2 | MT2 | MT2 | MT2 |
| DQL3 | MT3 | MT3 | MT3 |
| DQL4 | MT0_B | MT0_B | |
| DQL5 | MT1_B | MT1_B | |
| DQL6 | MT2_B | MT2_B | |
| DQL7 | MT3_B | MT3_B | |
| DML | MT4 | MT4 | |
| TDQS_c | MT4_B | ||
| DQSL_t | MT4 | MT4 | MT4 |
| DQSL_c | MT4_B | MT4_B | MT4_B |
| DQU0 | MT0 | ||
| DQU1 | MT1 | ||
| DQU2 | MT2 | ||
| DQU3 | MT3 | ||
| DQU4 | MT0_B | ||
| DQU5 | MT1_B | ||
| DQU6 | MT2_B | ||
| DQU7 | MT3_B | ||
| DMU | MT4 | ||
| DQSU_t | MT4 | ||
| DQSU_c | MT4_B |
表2
其中，表1的“Min Term”列(第1列)为预设的输入数据，本实施例中的指定输入数据即为该列下的任一输入数据，表1的“Intermediate Logic Nodes”列(第2列)为“MinTerm”列中各预设的输入数据对应的数据处理逻辑，其中的“XOR”指代亦或运算符，“！”指代非运算符；表2的“×16”列(第2列)、“×8”列(第3列)和“×4”列(第4列)分别为三种通道，可以理解为不同型号的内存芯片对应的输入数据，“Output”列(第1列)为不同类型内存芯片通过三种通道接收相应的输入数据后，对应的预期输出值。
本实施例中，在主板运行内存测试程序时，所述主控单元还实时采集各内存芯片的电压值，并将其与预设的正常电压范围进行对比，以便判断内存芯片是否发生异常。
具体地，本实施例中，所述测试指令包括开短路测试指令，测试模式包括CT模式；对应地，当内存测试主板运行开短路测试程序时，所述主控单元生成开短路测试指令后，通过控制电路将所述被测件中内存芯片的TEN引脚置高位，以使内存芯片进入CT模式。
应当理解的是，内存芯片进入CT模式后，最终得到的内存芯片的测试结果中，包括各内存芯片的电连接路径中是否存在开短路情况以及何处存在开短路情况等信息，由此可实现对被测件的开短路测试。
需要说明的是，本实施例2提供的内存测试系统的工作过程、工作细节和技术效果，可以参见实施例1，于此不再赘述。
实施例3：
本实施例公开了如实施例1中内存测试主板的主控单元的具体结构，其可用于实现实施例2中的测试方法；具体地，所述主控单元包括：
测试信号发生模块，用于生成测试指令，并通过所述控制电路将所述被测件中内存芯片的TEN引脚置高位，以使内存芯片进入测试模式；所述测试信号发生模块，还用于根据预设数据表向被测件中的内存芯片输入指定输入数据；
响应分析仪，用于读取内存芯片的输出数据；所述响应分析仪，还用于根据预设内存测试标准计算所述指定输入数据对应的预期输出值，并根据所述预期输出值与所述输出数据对内存芯片进行分析，得到内存芯片的测试结果；
电压测量单元，在对内存芯片进行芯片测试的过程中，实时采集各内存芯片的电压值，并将其与预设的正常电压范围进行对比，以便判断内存芯片是否发生异常。
具体地，本实施例中，预设内存测试标准采用JEDEC标准，JEDEC标准为JEDEC(固态技术协会，为微电子产业的领导标准机构)制定的内存标准，JEDEC标准中定义有与预设数据表对应的计算逻辑方程，在进行内存测试过程中，可根据JEDEC标准中定义的计算逻辑方程计算从预设数据表中提取的指定输入数据对应的预期输出值，进而可实现内存测试功能。
需要说明的是，本实施例3提供的内存测试系统为所述主控单元对应的可执行内存测试功能的软件系统，内存测试系统的工作过程、工作细节和技术效果，可参见实施例1，于此亦不再赘述。
显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在若干计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，或者将它们分别制作成各个集成电路模块，或者将它们中的若干模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。
最后应说明的是，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种内存测试主板，其特征在于：包括依次电连接的主控单元、控制电路和固定位，所述固定位用于连接被测件，所述固定位上设置有与所述被测件上的TEN引脚对应连接的测试触点。
2.根据权利要求1所述的一种内存测试主板，其特征在于：所述固定位采用内存插槽，对应地，所述被测件采用内存条，所述被测件上的任一TEN引脚与所述固定位上的测试触点连接。
3.根据权利要求1所述的一种内存测试主板，其特征在于：所述固定位采用芯片插座，对应地，所述被测件采用内存芯片，所述被测件上的TEN引脚与所述固定位上的测试触点连接。
4.根据权利要求1所述的一种内存测试主板，其特征在于：所述固定位采用UDIMM内存插槽、SODIMM内存插槽、RDIMM内存插槽或LRDIMM内存插槽；对应地，所述被测件采用UDIMM内存条、SODIMM内存条、RDIMM内存条或LRDIMM内存条，所述UDIMM内存条、所述SODIMM内存条、所述RDIMM内存条或所述LRDIMM内存条上的TEN引脚与所述固定位上的测试触点对应连接。
5.根据权利要求1所述的一种内存测试主板，其特征在于：所述固定位采用UDIMM内存插槽，对应地，所述被测件采用UDIMM内存条，所述UDIMM内存条共有18个RFU引脚，分别为2、3、7、70、75、76、81、143、144、149、152、213、214、219、220、225、226、288号引脚；选用所述UDIMM内存插槽中，与所述UDIMM内存条的144号RFU引脚连接的触点作为测试触点。
6.根据权利要求1所述的一种内存测试主板，其特征在于：所述固定位采用SODIMM内存插槽，对应地，所述被测件采用SODIMM内存条，所述SODIMM内存条共有3个RFU引脚，分别为5、128、143号引脚；选用所述SODIMM内存插槽中，与所述SODIMM内存条的5号RFU引脚连接的触点作为测试触点。
7.根据权利要求1所述的一种内存测试主板，其特征在于：所述固定位采用RDIMM内存插槽，对应地，所述被测件采用RDIMM内存条，所述RDIMM内存条共有7个RFU引脚，分别为2、144、149、150、220、231、232号引脚；选用所述RDIMM内存插槽中，与所述RDIMM内存条的144号RFU引脚连接的触点作为测试触点。
8.根据权利要求1所述的一种内存测试主板，其特征在于：所述固定位采用LRDIMM内存插槽，对应地，所述被测件采用LRDIMM内存条，所述LRDIMM内存条共有7个RFU引脚，分别为2、144、149、150、220、231、232号引脚；选用所述LRDIMM内存插槽中，与所述LRDIMM内存条的144号RFU引脚连接的触点作为测试触点。
9.一种如权利要求1至8任一项所述的内存测试主板的测试方法，其特征在于：包括：
所述主控单元生成测试指令，并通过所述控制电路将所述被测件中内存芯片的TEN引脚置高位，以使内存芯片进入测试模式；
所述主控单元根据预设数据表向被测件中内存芯片输入指定输入数据，并读取内存芯片的输出数据；
所述主控单元根据预设内存测试标准计算所述指定输入数据对应的预期输出值，并根据所述预期输出值与所述输出数据对内存芯片进行分析，得到内存芯片的测试结果。
10.根据权利要求9所述的内存测试主板的测试方法，其特征在于：所述测试指令包括开短路测试指令，测试模式包括CT模式；对应地，所述主控单元生成开短路测试指令后，通过控制电路将所述被测件中内存芯片的TEN引脚置高位，以使内存芯片进入CT模式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410159699.XA CN118053492A (zh) | 2024-02-04 | 2024-02-04 | 一种内存测试主板及其测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410159699.XA CN118053492A (zh) | 2024-02-04 | 2024-02-04 | 一种内存测试主板及其测试方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118053492A true CN118053492A (zh) | 2024-05-17 |
Family
ID=91049555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410159699.XA Pending CN118053492A (zh) | 2024-02-04 | 2024-02-04 | 一种内存测试主板及其测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118053492A (zh) |
-
2024
- 2024-02-04 CN CN202410159699.XA patent/CN118053492A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7661048B2 (en) | Apparatus and method for embedded boundary scan testing | |
| US6178526B1 (en) | Testing memory modules with a PC motherboard attached to a memory-module handler by a solder-side adaptor board | |
| US9013204B2 (en) | Test system and test method for PCBA | |
| KR20030022780A (ko) | 내장된 자체검사를 이용하여 신호 상호접속을 테스트하기위한 시스템 및 방법 | |
| JPH04309875A (ja) | インサーキット試験装置 | |
| CN103035301A (zh) | 内存条参数的测试方法及其测试设备 | |
| CN118053492A (zh) | 一种内存测试主板及其测试方法 | |
| US11009547B2 (en) | Device and method for testing a computer system | |
| CN115267496A (zh) | 一种芯片测试装置及测试方法 | |
| US11315652B1 (en) | Semiconductor chip burn-in test with mutli-channel | |
| CN117976028A (zh) | 一种用于内存测试的内存条及其内存测试方法 | |
| TWI708954B (zh) | 邊界掃描測試系統及其方法 | |
| KR20060132143A (ko) | 다수의 테스트될 반도체 소자를 동시에 테스트하는 반도체소자 실장 테스트 장치 | |
| JP2005326193A (ja) | 基板テスト方式 | |
| CN111161788A (zh) | 一种存储器的老炼测试装置 | |
| CN112462246A (zh) | 边界扫描测试系统及其方法 | |
| CN217085118U (zh) | 新型老化板 | |
| CN221078871U (zh) | 一种基于j750ex-hd的jdspf28335型数字信号处理器电路的测试装置 | |
| Vorunichev et al. | Recommendations to ensure the circuit's safety in the peripheral reengineering of the printed circuit configuration in the information security management system of the radio-electronic industry companies | |
| KR101410101B1 (ko) | 이중 인라인 메모리 모듈 및 테스트 소켓을 이용한 고속 메모리 콤포넌트 테스트 시스템 및 장치 | |
| CN220188649U (zh) | 一种半导体双向器件老化板结构 | |
| US7159157B2 (en) | Apparatus and method for testing a device for storing data | |
| CN112666447B (zh) | 一种应用于双冗余架构设备的板位识别电路 | |
| JP3391302B2 (ja) | 半導体試験装置 | |
| CN112445666B (zh) | 一种面向bmu模块的批量自动化测试装置及其应用方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |