CN118041308A - 晶振电路及时钟信号产生方法 - Google Patents

Abstract

本发明公开一种晶振电路，包括晶体振荡放大电路、占空比校正电路和二倍频电路，所述占空比校正电路包括第一反相器、单端转差分电路、比较器、反馈电路和二倍频电路，晶体振荡放大电路输出时钟信号；第一反相器将所述时钟信号进行反向处理；单端转差分电路根据第一反相器输出的时钟信号产生差分时钟信号，差分时钟信号包括正向时钟信号和反向时钟信号；比较器接收正向时钟信号和反向时钟信号，并进行比较处理后输出电流反馈信号；反馈电路根据电流反馈信号输出电压反馈信号至第一反相器的输入端，以调节第一反相器的偏置电压，从而调节第一反相器输出的时钟信号的占空比；二倍频电路的输出端输出倍频时钟信号至时钟系统，以作为参考时钟源。

Description

晶振电路及时钟信号产生方法

技术领域

本发明涉及集成电路技术领域，尤其涉及一种晶振电路及时钟信号产生方法。

背景技术

电路系统中，时钟系统的性能关系到电路中其他模块的性能表现，因此在越发关注性能以及集成度的先进工艺电路中，准确的时钟信号是不可或缺的一环。

晶振振荡器电路由于其能产生稳定且准确的时钟信号，在高性能时钟系统中是一种最为常用的时钟参考源。然而受到工艺、电压以及温度的影响，晶体振荡器电路的振荡幅度和直流工作点容易产生偏移，导致振荡出的时钟信号的占空比会发生变化，从而引入很大的噪声，这就使其在高性能的时钟系统中难以直接应用。集成有占空比校准的晶振电路，可以通过自身的时钟信号实时反馈校准占空比，使得其在作为时钟参考源时，有更高的性能表现以及更低的功耗。

公布号为CN110957998A的专利文献提供了一种精确校正时钟信号占空比的电路，其采用延时单元、相位检测单元输出表征反相器链输出信号的占空比是否达到目标值的指示信号，从而实现占空比的校准。公布号为CN114793108A的专利文献公开了一种晶振电路，其中的占空比校正电路采用反相器链、第三反相器和反馈控制模块实现方波时钟信号的占空比校正，同时还使用异或门来实现二倍频功能。延时模块占用芯片面积大，功耗高，电路稳定时间长，输入异或门的信号又会经过延时单元后进行复用，这会导致输入信号不平衡。

发明内容

基于上述现状，本发明的主要目的在于提供一种晶振电路及方法，集成占空比校准和倍频器，设置比较器比较两路差分偏置信号来产生反馈信号，并通过负反馈调节反相器栅极偏置电压来校准占空比，以及利用校准占空比后的时钟作为倍频器的输出，输出倍频的、具有稳定占空比、更小抖动的参考时钟信号。

为实现上述目的，本发明采用的技术方案如下：

一种晶振电路，包括晶体振荡放大电路、占空比校正电路和二倍频电路，所述占空比校正电路包括第一反相器、单端转差分电路、比较器、反馈电路和二倍频电路，

所述晶体振荡放大电路的输出端连接至所述第一反相器的输入端，所述第一反相器的输出端连接至所述单端转差分电路的输入端，所述单端转差分电路的第一输出端连接至所述比较器的第一输入端，所述单端转差分电路的第二输出端连接至所述比较器的第二输入端，所述比较器的输出端连接至所述反馈电路的输入端，所述反馈电路的输出端连接至所述第一反相器的输入端，所述二倍频电路的第一输入端连接至所述单端转差分电路的第一输出端，所述二倍频电路的第二输入端连接至所述单元转差分电路的第二输出端，

所述晶体振荡放大电路用于输出时钟信号；

所述占空比校正电路用于调节所述第一反相器输出的时钟信号的占空比，其中，所述第一反相器用于将所述晶体振荡放大电路输出的时钟信号进行反向处理；所述单端转差分电路用于根据所述第一反相器输出的时钟信号产生差分时钟信号，所述差分时钟信号包括正向时钟信号和反向时钟信号，所述单端转差分电路的第一输出端输出所述正向时钟信号、第二输出端输出所述反向时钟信号；所述比较器用于接收所述正向时钟信号和反向时钟信号，并进行比较处理后输出电流反馈信号；所述反馈电路用于根据所述电流反馈信号输出电压反馈信号至所述第一反相器的输入端，以调节所述第一反相器的偏置电压，从而调节所述第一反相器输出的时钟信号的占空比；

所述二倍频电路用于根据所述正向时钟信号和反向时钟信号输出倍频时钟信号至时钟系统，以作为参考时钟源。

优选地，所述单端转差分电路包括传输门、第二反相器、第三反相器、第四反相器、第五反相器和第六反相器；

所述第一反相器输出的时钟信号分别连接至所述传输门和所述第二反相器的输入端；

经过所述传输门的时钟信号输入至所述第三反相器的输入端，经过所述第二反相器的时钟信号输入至所述第四反相器的输入端；

所述第五反相器的输入端连接至所述第三反相器的输出端，所述第五反相器的输出端连接至所述第四反相器的输出端；

所述第六反相器的输入端连接至所述第四反相器的输出端，所述第六反相器的输出端连接至所述第三反相器的输出端；

所述第五反相器的输出信号为所述正向时钟信号，所述第六反相器的输出信号为所述反向时钟信号。

优选地，所述比较器为跨导比较器，

所述跨导比较器的第一输入端连接至所述单端转差分电路的第一输出端，所述跨导比较器的第二输入端连接至所述单端转差分电路的第二输出端，所述跨导比较器的输出端连接至所述反馈电路的输入端；

所述正向时钟信号和反向时钟信号分别输入至所述跨导比较器的第一输入端和第二输入端，所述跨导比较器将所述正向时钟信号和所述反向时钟信号进行比较，输出电流反馈信号。

优选地，所述比较器为带斩波比较器，所述带斩波比较器包括第一斩波电路、跨导比较器和第二斩波电路，

所述第一斩波电路的第一输入端和第二输入端分别为所述带斩波比较器的第一输入端和第二输入端，所述第一斩波电路的第一输出端和第二输出端分别连接至所述跨导比较器的第一输入端和第二输入端，所述跨导比较器的第一输出端和第二输出端分别连接至所述第二斩波电路的第一输入端和第二输入端，所述第二斩波电路的输出端为所述带斩波比较器的输出端，

所述正向时钟信号和反向时钟信号分别输入所述第一斩波电路的第一输入端和第二输入端，经过所述第一斩波电路的处理后输出正向斩波时钟信号和反向斩波时钟信号；

所述正向斩波时钟信号和反向斩波时钟信号分别输入至所述跨导比较器的第一输入端和第二输入端，所述跨导比较器将所述所述正向斩波时钟信号和反向斩波时钟信号进行比较，输出正向时钟电流信号和反向时钟电流信号；

所述正向时钟电流信号和反向时钟电流信号分别输入至所述第二斩波电路的第一输入端和第二输入端，经过所述第二斩波电路的处理后输出所述电流反馈信号。

优选地，所述跨导比较器的第一输入端包括第一场效应管、第二输入端包括第二场效应管，所述跨导比较器的第一输出端包括第三场效应管和第四场效应管、第二输出端包括第五场效应管和第六场效应管，

所述第一场效应管的栅极连接至所述第一斩波电路的第一输出端，所述第二场效应管的栅极连接至所述第一斩波电路的第二输出端，所述第三场效应管的漏极连接至所述第四场效应管的漏极，并输出所述正向时钟电流信号，所述第五场效应管的漏极连接至所述第六场效应管的漏极，并输出所述反向时钟电流信号。

优选地，所述反馈电路包括第七反相器、第一电阻和第二电阻，

所述第七反相器的输入端连接所述电流反馈信号，所述第七反相器的输出端连接所述第二电阻的一端，所述第一电阻跨接在所述第七反相器的输入端和输出端，所述第二电阻的另一端输出所述电压反馈信号。

优选地，当所述第一反相器输出的时钟信号的占空比为50％时，所述正向时钟信号和反向时钟信号相等，输出恒定的电流反馈信号，所述恒定的电流反馈信号经过所述反馈电路输出的电压反馈信号无变化，所述时钟信号的占空比保持恒定不变；

当所述第一反相器输出的时钟信号的占空比大于50％时，所述正向时钟信号的电压大于反向时钟信号的电压，输出上拉的电流反馈信号，所述上拉的电流反馈信号经过所述反馈电路后输出的电压反馈信号增大，从而减小所述时钟信号的占空比；

当所述第一反相器输出的时钟信号的占空比小于50％时，所述正向时钟信号的电压小于反向时钟信号的电压，输出下拉的电流反馈信号，所述下拉的电流反馈信号经过所述反馈电路后输出的电压反馈信号减小，从而增大所述时钟信号的占空比。

优选地，所述占空比校正电路还包括第八反相器、第九反相器和低通滤波电路，

所述第八反相器的输入端连接至所述单端转差分电路的第一输出端，所述第八反相器的输出端连接至所述低通滤波器的第一输入端；

所述第九反相器的输入端连接至所述单端转差分电路的第二输出端，所述第九反相器的输出端连接至所述低通滤波器的第二输入端；

所述低通滤波器的第一输出端连接至所述带斩波比较器的第一输入端，所述低通滤波器的第二输出端连接至所述带斩波比较器的第二输入端；

所述低通滤波器用于对所述正向时钟信号和反向时钟信号进行滤波，输出直流偏置差分电压信号，所述直流偏置差分电压信号包括正向偏置电压信号和反向偏置电压信号，所述正向偏置电压信号输入至所述带斩波比较器的第一输入端，所述反向偏置电压信号输入至所述带斩波比较器的第二输入端。

优选地，所述二倍频电路包括第十反相器、第十一反相器、第十二反相器、多路选择器和延时电路，

所述第十反相器的输入端连接至所述单端转差分电路的第一输出端，所述第十反相器的输出端连接至所述多路选择器的第一输入端，所述第十一反相器的输入端连接至所述单端转差分电路的第二输出端，所述第十一反相器的输出端连接至所述多路选择器的第二输入端，所述延时电路的输入端连接至所述单端转差分电路的第二输出端，所述延时电路的输出端连接至所述多路选择器的使能端，所述多路选择器的输出端连接至所述第十二反相器的输入端，所述第十二反相器输出所述倍频时钟信号。

优选地，还包括第十三反相器和第十四反相器，

所述第十三反相器的输入端连接至所述单端转差分电路的第一输出端，所述第十三反相器的输出端连接至所述二倍频电路的第一输入端，所述第十四反相器的输入端连接至所述单端转差分电路的第二输出端，所述第十四反相器的输出端连接至所述二倍频电路的第二输入端。

本发明还公开一种芯片，包括本发明所述的晶振电路。

本发明还公开一种电子设备，包括本发明所述的晶振电路，或者包括本发明所述的芯片。

本发明还公开一种时钟信号产生方法，应用于时钟信号产生电路，所述时钟信号产生电路包括晶体振荡放大电路、占空比校正电路和二倍频电路，所述占空比校正电路包括第一反相器、单端转差分电路、比较器、反馈电路和二倍频电路，

所述晶体振荡放大电路的输出端连接至所述第一反相器的输入端，所述第一反相器的输出端连接至所述单端转差分电路的输入端，所述单端转差分电路的第一输出端连接至所述比较器的第一输入端，所述单端转差分电路的第二输出端连接至所述比较器的第二输入端，所述比较器的输出端连接至所述反馈电路的输入端，所述反馈电路的输出端连接至所述第一反相器的输入端，所述二倍频电路的第一输入端连接至所述单端转差分电路的第一输出端，所述二倍频电路的第二输入端连接至所述单元转差分电路的第二输出端，所述方法包括：

所述反馈电路根据所述比较器输出的电流反馈信号输出电压反馈信号，从而根据所述电压反馈信号调节所述第一反相器输出的时钟信号的占空比，其中，所述差分时钟信号包括正向时钟信号和反向时钟信号，所述单端转差分电路的第一输出端输出所述正向时钟信号、第二输出端输出所述反向时钟信号，所述比较器根据所述单端转差分电路输出的差分时钟信号输出所述电流反馈信号；

当所述第一反相器输出的时钟信号的占空比为50％时，所述单端转差分电路输出的正向时钟信号和反向时钟信号相等，所述比较器输出的电流反馈信号为一恒定电流信号，所述反馈电路根据所述电流反馈信号输出的电压反馈信号无变化，所述时钟信号的占空比保持恒定不变；

当所述第一反相器输出的时钟信号的占空比大于50％时，所述单端转差分电路输出的正向时钟信号的电压大于反向时钟信号的电压，所述比较器输出的电流反馈信号为上拉的反馈电流，所述反馈电路根据所述电流反馈信号输出的电压反馈信号增大，所述时钟信号的占空比减小；

当所述第一反相器输出的时钟信号的占空比小于50％时，所述单端转差分电路输出的正向时钟信号的电压小于反向时钟信号的电压，所述比较器输出的电流反馈信号为下拉的反馈电流，所述反馈电路根据所述电流反馈信号输出的电压反馈信号减小，所述时钟信号的占空比增大；

所述二倍频电路对所述单端转差分电路输出的差分时钟信号进行倍频处理，输出倍频时钟信号。

本发明的晶振电路通过单端转差分电路将输入的时钟信号转换为差分时钟信号，再由比较器比较差分时钟信号来产生电流反馈信号，并通过反馈电路输出电压反馈信号，从而根据该电压反馈信号调节调节输入时钟信号的占空比。使用比较器，既可以减小输入的失调电压，还可以减小输出的噪声，提高了整个负反馈环路的稳定性，减小整个系统的随机失配和系统失配。同时，将校准后的时钟信号经过单端转差分电路产生两路差分时钟信号输入到二倍频电路中，输出倍频时钟信号，这样二倍频电路的两路输入时钟不像传统方法一样会失衡，因此输出时钟的抖动更小、性能更高。

本发明的其他有益效果，将在具体实施方式中通过具体技术特征和技术方案的介绍来阐述，本领域技术人员通过这些技术特征和技术方案的介绍，应能理解所述技术特征和技术方案带来的有益技术效果。

附图说明

以下将参照附图对本发明的晶振电路的优选实施方式进行描述。图中：

图1为根据本发明的一种优选实施方式的晶振电路框图；

图2为根据本发明的一种优选实施方式的单端转差分电路原理图；

图3为根据本发明的一种优选实施方式的带斩波比较器电路框图；

图4为根据本发明的一种优选实施方式的反馈电路原理图；

图5为根据本发明的一种优选实施方式的跨导比较器(GM)电路原理图；

图6为根据本发明的又一种优选实施方式的晶振电路框图；

图7为根据本发明的一种优选实施方式的二倍频电路原理图；

图8为根据本发明的一种优选实施方式的晶振电路原理图。

具体实施方式

以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分，为了避免混淆本发明的实质，公知的方法、过程、流程、元件并没有详细叙述。

此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。

除非上下文明确要求，否则整个说明书和权利要求书中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。

在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。

图1为根据本发明的一种优选实施方式的晶振电路框图，包括晶体振荡放大电路10、占空比校正电路20和二倍频电路30，占空比校正电路20包括第一反相器21(INV1)、单端转差分电路22、比较器23和反馈电路24，晶体振荡放大电路10的输出端连接至第一反相器21的输入端，第一反相器21的输出端连接至单端转差分电路22的输入端，单端转差分电路22的第一输出端连接至比较器23的第一输入端，单端转差分电路22的第二输出端连接至比较器23的第二输入端，比较器23的输出端连接至反馈电路24的输入端，反馈电路24的输出端连接至第一反相器21的输入端，二倍频电路30的第一输入端连接至单端转差分电路22的第一输出端，二倍频电路30的第二输入端连接至单元转差分电路22的第二输出端。

其中，晶体振荡放大电路10用于输出时钟信号Fosc，第一反相器21用于将晶体振荡器电路输出的时钟信号Fosc进行反向处理；单端转差分电路22用于根据第一反相器21输出的时钟信号产生差分时钟信号，差分时钟信号包括正向时钟信号CLKP和反向时钟信号CLKN，单端转差分电路22的第一输出端输出所述正向时钟信号CLKP、第二输出端输出所述反向时钟信号CLKN；比较器23用于接收正向时钟信号CLKP和反向时钟信号CLKN，并进行比较处理后输出电流反馈信号；反馈电路24用于根据电流反馈信号输出电压反馈信号至第一反相器21的输入端，以调节所述第一反相器21的偏置电压，从而调节第一反相器21输出的时钟信号的占空比，二倍频电路30根据单端转差分电路22输出正向时钟信号和反向时钟信号输出倍频时钟信号至时钟系统，以作为参考时钟源。

晶体振荡放大电路10通常包括石英晶体振荡器和放大电路，放大电路为石英晶体振荡器两端提供足够的增益，使其能够稳定振荡，并将振荡信号进行放大，使其产生频率为Fosc的时钟信号。

本发明的晶振电路通过单端转差分电路将输入的时钟信号转换为差分时钟信号，再由比较器比较差分时钟信号来产生电流反馈信号，并通过反馈电路输出电压反馈信号，从而根据该电压反馈信号调节调节输入时钟信号的占空比。使用比较器，既可以减小输入的失调电压，还可以减小输出的噪声，提高了整个负反馈环路的稳定性，减小系统的随机失配和系统失配。同时，将校准后的时钟信号经过单端转差分电路产生两路差分时钟信号(CLKP和CLKN)输入到二倍频电路中，输出倍频时钟信号，这样二倍频电路的两路输入时钟不像传统方法一样会失衡，因此输出时钟的抖动更小、性能更高。

在一优选实施方式中，如图2所示，单端转差分电路22可以包括传输门Tg、第二反相器INV2、第三单向器INV3、第四反相器INV4、第五反相器INV5和第六反相器INV6，其中，所述第一反相器21输出的时钟信号(也就是图2中的CLKIN)分别连接至传输门Tg和第二反相器INV2的输入端，经过传输门Tg的时钟信号输入至第三反相器INV3的输入端，经过第二反相器INV2的时钟信号输入至第四反相器INV4的输入端，第五反相器INV5的输入端连接至第三反相器INV3的输出端，第五反相器INV5的输出端连接至第四反相器INV4的输出端，第六反相器INV6的输入端连接至第四反相器INV4的输出端，第六反相器INV6的输出端连接至第三反相器INV3的输出端，第五反相器INV5的输出信号为正向时钟信号CLKP，第六反相器INV6的输出信号为反向时钟信号CLKN。本实施例中通过增加设置第五反相器INV5和第六反相器INV6，这两个反相器首尾相连后分别接在第三反相器INV3和第四反相器INV4的输出端，这样的设计使得输出的差分时钟信号更平衡。

在一优选实施方式中，比较器23可以为跨导比较器，跨导比较器的第一输入端连接至单端转差分电路的第一输出端，跨导比较器的第二输入端连接至单端转差分电路的第二输出端，跨导比较器的输出端连接至反馈电路的输入端，正向时钟信号和反向时钟信号分别输入至跨导比较器的第一输入端和第二输入端，跨导比较器将正向时钟信号和反向时钟信号进行比较，输出电流反馈信号。

在一优选实施方式中，如图3所示，比较器23为带斩波比较器，带斩波比较器可以包括第一斩波电路231、跨导比较器232和第二斩波电路233，第一斩波电路231的第一输入端和第二输入端分别为带斩波比较器的第一输入端和第二输入端，第一斩波电路231的第一输出端和第二输出端分别连接至跨导比较器232的第一输入端和第二输入端，跨导比较器232的第一输出端和第二输出端分别连接至第二斩波电路233的第一输入端和第二输入端，第二斩波电路233的输出端为带斩波比较器的输出端，其中，单端转差分电路22输出的正向时钟信号CLKP和反向时钟信号CLKN分别输入第一斩波电路231的第一输入端和第二输入端，经过第一斩波电路231的处理后输出正向斩波时钟信号和反向斩波时钟信号；所述正向斩波时钟信号和反向斩波时钟信号分别输入至跨导比较器232的第一输入端和第二输入端，跨导比较器232将正向斩波时钟信号和反向斩波时钟信号进行比较，输出正向时钟电流信号和反向时钟电流信号；正向时钟电流信号和反向时钟电流信号分别输入至第二斩波电路233的第一输入端和第二输入端，经过第二斩波电路233的处理后输出电流反馈信号。使用带斩波的比较器，可以进一步减小输入的失调电压，并进一步减小输出的噪声，使得整个负反馈环路的稳定性得到进一步提升，进一步减小系统的随机失配和系统失配。

在一优选实施方式中，跨导比较器232的第一输入端可以包括第一场效应管、第二输入端可以包括第二场效应管，跨导比较器232的第一输出端可以包括第三场效应管和第四场效应管、第二输出端可以包括第五场效应管和第六场效应管，其中，第一场效应管的栅极与第一斩波电路231的第一输出端连接，第二场效应管的栅极连接至第一斩波电路的第二输出端，第三场效应管的漏极连接至第四场效应管的漏极，并输出所述正向时钟电流信号，第五场效应管的漏极连接至第六场效应管的漏极，并输出所述反向时钟电流信号。

在一优选实施方式中，如图4所示，反馈电路24可以包括第七反相器INV7、第一电阻R1和第二电阻R2，其中，第七反相器INV7的输入端连接电流反馈信号，第七反相器INV7的输出端连接第二电阻R2的一端，第一电阻R1跨接在第七反相器INV7的输入端和输出端，第二电阻R2的另一端输出电压反馈信号。

在一优选实施方式中，当第一反相器21输出的时钟信号的占空比为50％时，正向时钟信号CLKP和反向时钟信号CLKN相等，电流反馈信号为一恒定电流信号，电流反馈信号经过反馈电路24输出的电压反馈信号无变化，时钟信号的占空比保持恒定不变；当第一反相器21输出的时钟信号的占空比大于50％时，正向时钟信号CLKP的电压大于反向时钟信号CLKN的电压，电流反馈信号为上拉的反馈电流，电流反馈信号经过反馈电路24后输出的电压反馈信号增大，时钟信号的占空比减小；当第一反相器21输出的时钟信号的占空比小于50％时，正向时钟信号CLKP的电压小于反向时钟信号CLKN的电压，电流反馈信号为下拉的反馈电流，电流反馈信号经过反馈电路24后输出的电压反馈信号减小，时钟信号的占空比增大。

图5为本发明一种优选实施方式的跨导比较器电路图，这只是一种具体实施例，还可以使用其他具有相同功能的电路。需要说明的是，图中标识的“K”、“M”和“1”代表的是电流镜和各场效应管的电流倍数关系，不是指具体数值，可以根据电路需求进行设置。图中，输入差分对管Mnip和Mnin由电流源I1和I2以及Mp6和Mp3一同提供电流偏置，输入差分对管的偏置电压Vip和Vin经过放大后转为电流信号输出，在具体实例中，可以选取K＝4，M＝5。当输入信号不变时，Mnip和Mnin的电流均为5份，电流源I3的电流为10份不再变化，此时输出信号为恒定信号。

当输入不平衡时，假设电流全部从Mnip流过为10份，由于K＝4，此时流过场效应管Mp6的电流变为6份，经过镜像后，场效应管Mp7的电流由M＝5，变为了M＝30，因此，电流进行了放大，通过输出端场效应管Mn1、Mp8和Mn4输出上拉的电流反馈信号，上拉的电流反馈信号经过反馈电路24后输出的电压反馈信号增大，该增大的电压反馈信号输出至单端差分电路的输入端，从而减小时钟信号的占空比。

反之，假设电流全部从Mnin流过为10份，由于K＝4，此时流过场效应管Mp3的电流变为6份，经过镜像后，场效应管Mp4的电流由M＝5，变为了M＝30，因此，电流进行了放大，通过输出端场效应管Mn2、Mp5和Mn3输出下拉的电流反馈信号，上拉的电流反馈信号经过反馈电路24后输出的电压反馈信号减小，该减小的电压反馈信号输出至单端差分电路的输入端，从而增大时钟信号的占空比。

在一优选实施方式中，如图6所示，占空比校正电路还包括第八反相器INV8、第九反相器INV9和低通滤波电路25，第八反相器INV8的输入端连接至单端转差分电路22的第一输出端，第八反相器INV8的输出端连接至低通滤波器25的第一输入端；第九反相器INV9的输入端连接至单端转差分电路22的第二输出端，第九反相器INV9的输出端连接至低通滤波器25的第二输入端；低通滤波器25的第一输出端连接至比较器23的第一输入端，低通滤波器25的第二输出端连接至比较器23的第二输入端；低通滤波器25用于对正向时钟信号和反向时钟信号进行滤波，输出直流偏置差分电压信号，所述直流偏置差分电压信号包括正向偏置电压信号VP和反向偏置电压信号VN，正向偏置电压信号VP输入至比较器23的第一输入端，反向偏置电压信号VN输入至比较器23的第二输入端。在一实施方式中，所述低通滤波器25为两组RC低通滤波器。

在一优选实施方式中，如图7所示，二倍频电路30可以包括第十反相器INV10、第十一反相器INV11、第十二反相器INV12、多路选择器Mux和延时电路TD，第十反相器INV10的输入端连接至单端转差分电路22的第一输出端CLKP，第十反相器INV10的输出端连接至多路选择器Mux的第一输入端A，第十一反相器INV11的输入端连接至单端转差分电路22的第二输出端CLKN，第十一反相器INV11的输出端连接至多路选择器Mux的第二输入端B，延时电路TD的输入端连接至单端转差分电路22的第二输出端CLKN，延时电路TD的输出端连接至多路选择器Mux的使能端S，多路选择器Mux的输出端连接至第十二反相器INV12的输入端，第十二反相器INV12输出所述倍频时钟信号。

其中，延时模块TD的延时时间可以为1/4T，T＝1/Fosc。

在一优选实施方式中，晶振电路还包括第十三反相器和第十四反相器，第十三反相器INV13的输入端连接至单端转差分电路22的第一输出端CLKP，第十三反相器INV13的输出端连接至二倍频电路30的第一输入端，第十四反相器INV14的输入端连接至单端转差分电路22的第二输出端，第十四反相器INV14的输出端连接至二倍频电路30的第二输入端。

如图8所示，是根据本发明一种优选实施方式的晶振电路原理图，包括晶体振荡放大电路10、占空比校正电路20和二倍频电路30，占空比校正电路20包括第一反相器21、单端转差分电路22、带斩波比较器23、反馈电路24低通滤波器25以及反相器INV8、INV9、INV13、INV14，其中，晶体振荡放大电路10中的11是石英晶体振荡器，其余为放大电路。

晶体振荡电路10包括电流源I1、振荡管Mnosc，反馈电阻R3、石英晶体振荡器11、负载电容C1、C2。I1一端接电源VDD，另一端接振荡管Mnosc的漏极，振荡管Mnosc的源极接地，栅极和反馈电阻R3连接，反馈电阻R3另一端与振荡管Mnosc漏极相连。石英晶体振荡器11跨接在振荡管Mnosc栅极和漏极之间，负载电容C1、C2分别与石英晶体振荡器11相接，另一端接地。晶体振荡放大电路10的输出时钟Fosc由振荡管Mnosc的栅极输出，经过电容C3的AC耦合进入第一反相器INV1的输入端，第一反相器INV1的输出端接入单端转差分电路22。

单端转差分电路22的输入端与第一反相器INV1的输出端相连，低通滤波器25包括有两组RC低通滤波器，其中单端转差分电路22的输出时钟CLKN经过反相器INV8与电阻R4相连，电阻另一端接电容C4、电容C4另一端接地，形成一组低通滤波器；另一组低通滤波器是单端转差分电路22的输出时钟CLKP经过反相器INV9与电阻R5相连，电阻另一端接电容C5、电容C5另一端接地所形成。低通滤波器的输出VP、VN信号接入到带斩波比较器23中。

带斩波比较器23包括两个自斩波和比较器，低通滤波器25的输入经过斩波电路输入到跨导比较器(GM模块)，GM模块输出经过斩波电路后产生反馈电流信号Ifb输入到反馈电路24中，反馈电路24输出的电压反馈信号调整第一反相器INV1的输入偏置电压，从而改变第一反相器INV1输出的时钟信号的占空比。

首先，电流源I1、振荡管Mnosc和反馈电阻R3组成的放大电路为石英晶体振荡器11两端提供了足够的增益，使其能够稳定振荡，并将振荡信号进行反馈放大，使其产生频率为Fosc的时钟信号。该时钟信号经过电容C3，进行AC耦合后输入进第一反相器INV1，经第一反相器INV1输出到单端转差分电路22产生两路差分时钟信号CLKN和CLKP。该差分信号经过反相器INV8和INV9后输入到低通滤波器25中，低通滤波器25将时钟信号进行滤波，转化为两路直流偏置差分电压信号输入到带斩波比较器23中，带斩波比较器23将两路差分电压信号进行斩波、比较和斩波处理后输出一路电流反馈信号到反馈电路中，以此来调节第一反相器INV1的偏置电压，从而调节时钟信号的占空比。当第一反相器INV1输出的时钟信号的占空比为50％的时候，经过低通滤波器25后的直流偏置电压VP和VN相等，此时输出的反馈信号Ifb为一恒定电流信号，该信号经过反馈电路后，产生的反馈电压Vfb没有变化，第一反相器INV1的栅极偏置电压不变，时钟信号的占空比保持恒定不变。当时钟信号Fosc的占空比变大，输入GM的VP电压变大，大于VN信号，此时经过GM比较后会输出上拉的反馈电流，经过反馈电路后，产生的反馈电压Vfb变大，此时第一反相器INV1的下拉能力加强，时钟信号经过反相器后的占空比减小，反之亦然，从而达到调节占空比的目的。

集成占空比校准和倍频器的晶体振荡器电路，设置带斩波比较器比较两路由石英晶体振荡器转换的差分偏置信号来产生反馈信号，并通过负反馈调节反相器栅极偏置电压来校准占空比，以及利用校准占空比后的时钟作为倍频器的输出，输出倍频的、具有稳定占空比、更小抖动的参考时钟信号以供高性能时钟系统使用。

本发明还公开一种芯片，包括本发明的晶振电路_。

本发明还公开一种电子设备，包括本发明的晶振电路，或者包括本发明的芯片。

本发明还公开一种时钟信号产生方法，应用于时钟信号产生电路，所述晶振电路包括晶体振荡放大电路、占空比校正电路和二倍频电路，占空比校正电路包括第一反相器、单端转差分电路、比较器和反馈电路，所述晶体振荡放大电路的输出端连接至所述第一反相器的输入端，所述第一反相器的输出端连接至所述单端转差分电路的输入端，所述单端转差分电路的第一输出端连接至所述比较器的第一输入端，所述单端转差分电路的第二输出端连接至所述比较器的第二输入端，所述比较器的输出端连接至所述反馈电路的输入端，所述反馈电路的输出端连接至所述第一反相器的输入端，所述二倍频电路的第一输入端连接至所述单端转差分电路的第一输出端，所述二倍频电路的第二输入端连接至所述单元转差分电路的第二输出端，所述方法包括：

所述反馈电路根据所述比较器输出的电流反馈信号输出电压反馈信号，从而根据所述电压反馈信号调节所述第一反相器输出的时钟信号的占空比，其中，所述差分时钟信号包括正向时钟信号和反向时钟信号，所述单端转差分电路的第一输出端输出所述正向时钟信号、第二输出端输出所述反向时钟信号，所述比较器根据所述单端转差分电路输出的差分时钟信号输出所述电流反馈信号；

当所述第一反相器输出的时钟信号的占空比为50％时，所述单端转差分电路输出的正向时钟信号和反向时钟信号相等，所述带斩波比较器输出的电流反馈信号为一恒定电流信号，所述反馈电路根据所述电流反馈信号输出的电压反馈信号无变化，所述时钟信号的占空比保持恒定不变；

当所述第一反相器输出的时钟信号的占空比大于50％时，所述单端转差分电路输出的正向时钟信号的电压大于反向时钟信号的电压，所述带斩波比较器输出的电流反馈信号为上拉的反馈电流，所述反馈电路根据所述电流反馈信号输出的电压反馈信号增大，所述时钟信号的占空比减小；

当所述第一反相器输出的时钟信号的占空比小于50％时，所述单端转差分电路输出的正向时钟信号的电压小于反向时钟信号的电压，所述带斩波比较器输出的电流反馈信号为下拉的反馈电流，所述反馈电路根据所述电流反馈信号输出的电压反馈信号减小，所述时钟信号的占空比增大；

所述二倍频电路对所述单端转差分电路输出的差分时钟信号进行倍频处理，输出倍频时钟信号。

本领域的技术人员能够理解的是，在不冲突的前提下，上述各优选方案可以自由地组合、叠加。其中，附图中的流程图和框图，图示了按照本公开各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，该模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生，例如，两个接连表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。本文中对于各步骤的编号仅为了方便说明和引用，并不用于限定前后顺序，具体的执行顺序是由技术本身确定的，本领域技术人员可以根据技术本身确定各种允许的、合理的顺序。

需要说明的是，本发明中采用步骤编号(字母或数字编号)来指代某些具体的方法步骤，仅仅是出于描述方便和简洁的目的，而绝不是用字母或数字来限制这些方法步骤的顺序。本领域的技术人员能够明了，相关方法步骤的顺序，应由技术本身决定，不应因步骤编号的存在而被不适当地限制，本领域技术人员可以根据技术本身确定各种允许的、合理的步骤顺序。

本领域的技术人员能够理解的是，在不冲突的前提下，上述各优选方案可以自由地组合、叠加。

应当理解，上述的实施方式仅是示例性的，而非限制性的，在不偏离本发明的基本原理的情况下，本领域的技术人员可以针对上述细节做出的各种明显的或等同的修改或替换，都将包含于本发明的权利要求范围内。

Claims (13)

1.一种晶振电路，其特征在于，包括晶体振荡放大电路、占空比校正电路和二倍频电路，所述占空比校正电路包括第一反相器、单端转差分电路、比较器和反馈电路，

所述晶体振荡放大电路的输出端连接至所述第一反相器的输入端，所述第一反相器的输出端连接至所述单端转差分电路的输入端，所述单端转差分电路的第一输出端连接至所述比较器的第一输入端，所述单端转差分电路的第二输出端连接至所述比较器的第二输入端，所述比较器的输出端连接至所述反馈电路的输入端，所述反馈电路的输出端连接至所述第一反相器的输入端，所述二倍频电路的第一输入端连接至所述单端转差分电路的第一输出端，所述二倍频电路的第二输入端连接至所述单元转差分电路的第二输出端，

所述晶体振荡放大电路用于输出时钟信号；

所述占空比校正电路用于调节所述第一反相器输出的时钟信号的占空比，其中，所述第一反相器用于将所述晶体振荡放大电路输出的时钟信号进行反向处理；所述单端转差分电路用于根据所述第一反相器输出的时钟信号产生差分时钟信号，所述差分时钟信号包括正向时钟信号和反向时钟信号，所述单端转差分电路的第一输出端输出所述正向时钟信号、第二输出端输出所述反向时钟信号；所述比较器用于接收所述正向时钟信号和反向时钟信号，并进行比较处理后输出电流反馈信号；所述反馈电路用于根据所述电流反馈信号输出电压反馈信号至所述第一反相器的输入端，以调节所述第一反相器的偏置电压，从而调节所述第一反相器输出的时钟信号的占空比；

所述二倍频电路用于根据所述正向时钟信号和反向时钟信号输出倍频时钟信号至时钟系统，以作为参考时钟源。

2.根据权利要求1所述的晶振电路，其特征在于，所述单端转差分电路包括传输门、第二反相器、第三反相器、第四反相器、第五反相器和第六反相器；

所述第一反相器输出的时钟信号分别连接至所述传输门和所述第二反相器的输入端；

经过所述传输门的时钟信号输入至所述第三反相器的输入端，经过所述第二反相器的时钟信号输入至所述第四反相器的输入端；

所述第五反相器的输入端连接至所述第三反相器的输出端，所述第五反相器的输出端连接至所述第四反相器的输出端；

所述第六反相器的输入端连接至所述第四反相器的输出端，所述第六反相器的输出端连接至所述第三反相器的输出端；

所述第五反相器的输出信号为所述正向时钟信号，所述第六反相器的输出信号为所述反向时钟信号。

3.根据权利要求1所述的晶振电路，其特征在于，所述比较器为跨导比较器，

所述跨导比较器的第一输入端连接至所述单端转差分电路的第一输出端，所述跨导比较器的第二输入端连接至所述单端转差分电路的第二输出端，所述跨导比较器的输出端连接至所述反馈电路的输入端；

所述正向时钟信号和反向时钟信号分别输入至所述跨导比较器的第一输入端和第二输入端，所述跨导比较器将所述正向时钟信号和所述反向时钟信号进行比较，输出电流反馈信号。

4.根据权利要求1所述的晶振电路，其特征在于，所述比较器为带斩波比较器，所述带斩波比较器包括第一斩波电路、跨导比较器和第二斩波电路，

所述第一斩波电路的第一输入端和第二输入端分别为所述带斩波比较器的第一输入端和第二输入端，所述第一斩波电路的第一输出端和第二输出端分别连接至所述跨导比较器的第一输入端和第二输入端，所述跨导比较器的第一输出端和第二输出端分别连接至所述第二斩波电路的第一输入端和第二输入端，所述第二斩波电路的输出端为所述带斩波比较器的输出端，

所述正向时钟信号和反向时钟信号分别输入所述第一斩波电路的第一输入端和第二输入端，经过所述第一斩波电路的处理后输出正向斩波时钟信号和反向斩波时钟信号；

所述正向斩波时钟信号和反向斩波时钟信号分别输入至所述跨导比较器的第一输入端和第二输入端，所述跨导比较器将所述所述正向斩波时钟信号和反向斩波时钟信号进行比较，输出正向时钟电流信号和反向时钟电流信号；

所述正向时钟电流信号和反向时钟电流信号分别输入至所述第二斩波电路的第一输入端和第二输入端，经过所述第二斩波电路的处理后输出所述电流反馈信号。

5.根据权利要求4所述的晶振电路，其特征在于，所述跨导比较器的第一输入端包括第一场效应管、第二输入端包括第二场效应管，所述跨导比较器的第一输出端包括第三场效应管和第四场效应管、第二输出端包括第五场效应管和第六场效应管，

所述第一场效应管的栅极连接至所述第一斩波电路的第一输出端，所述第二场效应管的栅极连接至所述第一斩波电路的第二输出端，所述第三场效应管的漏极连接至所述第四场效应管的漏极，并输出所述正向时钟电流信号，所述第五场效应管的漏极连接至所述第六场效应管的漏极，并输出所述反向时钟电流信号。

6.根据权利要求1所述的晶振电路，其特征在于，所述反馈电路包括第七反相器、第一电阻和第二电阻，

所述第七反相器的输入端连接所述电流反馈信号，所述第七反相器的输出端连接所述第二电阻的一端，所述第一电阻跨接在所述第七反相器的输入端和输出端，所述第二电阻的另一端输出所述电压反馈信号。

7.根据权利要求1所述的晶振电路，其特征在于，

当所述第一反相器输出的时钟信号的占空比为50％时，所述正向时钟信号和反向时钟信号相等，输出恒定的电流反馈信号，所述恒定的电流反馈信号经过所述反馈电路输出的电压反馈信号无变化，所述时钟信号的占空比保持恒定不变；

当所述第一反相器输出的时钟信号的占空比大于50％时，所述正向时钟信号的电压大于反向时钟信号的电压，输出上拉的电流反馈信号，所述上拉的电流反馈信号经过所述反馈电路后输出的电压反馈信号增大，从而减小所述时钟信号的占空比；

当所述第一反相器输出的时钟信号的占空比小于50％时，所述正向时钟信号的电压小于反向时钟信号的电压，输出下拉的电流反馈信号，所述下拉的电流反馈信号经过所述反馈电路后输出的电压反馈信号减小，从而增大所述时钟信号的占空比。

8.根据权利要求1所述的晶振电路，其特征在于，所述占空比校正电路还包括第八反相器、第九反相器和低通滤波电路，

所述第八反相器的输入端连接至所述单端转差分电路的第一输出端，所述第八反相器的输出端连接至所述低通滤波器的第一输入端；

所述第九反相器的输入端连接至所述单端转差分电路的第二输出端，所述第九反相器的输出端连接至所述低通滤波器的第二输入端；

所述低通滤波器的第一输出端连接至所述带斩波比较器的第一输入端，所述低通滤波器的第二输出端连接至所述带斩波比较器的第二输入端；

所述低通滤波器用于对所述正向时钟信号和反向时钟信号进行滤波，输出直流偏置差分电压信号，所述直流偏置差分电压信号包括正向偏置电压信号和反向偏置电压信号，所述正向偏置电压信号输入至所述带斩波比较器的第一输入端，所述反向偏置电压信号输入至所述带斩波比较器的第二输入端。

9.根据权利要求1所述的晶振电路，其特征在于，所述二倍频电路包括第十反相器、第十一反相器、第十二反相器、多路选择器和延时电路，

所述第十反相器的输入端连接至所述单端转差分电路的第一输出端，所述第十反相器的输出端连接至所述多路选择器的第一输入端，所述第十一反相器的输入端连接至所述单端转差分电路的第二输出端，所述第十一反相器的输出端连接至所述多路选择器的第二输入端，所述延时电路的输入端连接至所述单端转差分电路的第二输出端，所述延时电路的输出端连接至所述多路选择器的使能端，所述多路选择器的输出端连接至所述第十二反相器的输入端，所述第十二反相器输出所述倍频时钟信号。

10.根据权利要求1所述的晶振电路，其特征在于，还包括第十三反相器和第十四反相器，

所述第十三反相器的输入端连接至所述单端转差分电路的第一输出端，所述第十三反相器的输出端连接至所述二倍频电路的第一输入端，所述第十四反相器的输入端连接至所述单端转差分电路的第二输出端，所述第十四反相器的输出端连接至所述二倍频电路的第二输入端。

11.一种芯片，其特征在于，包括如权利要求1-10任一项所述的晶振电路。

12.一种电子设备，其特征在于，包括如权利要求1-10任一项所述的晶振电路，或者包括如权利要求11所述的芯片。

13.一种时钟信号产生方法，应用于时钟信号产生电路，其特征在于，所述时钟信号产生电路包括晶体振荡放大电路、占空比校正电路和二倍频电路，所述占空比校正电路包括第一反相器、单端转差分电路、比较器、反馈电路，

所述晶体振荡放大电路的输出端连接至所述第一反相器的输入端，所述第一反相器的输出端连接至所述单端转差分电路的输入端，所述单端转差分电路的第一输出端连接至所述比较器的第一输入端，所述单端转差分电路的第二输出端连接至所述比较器的第二输入端，所述比较器的输出端连接至所述反馈电路的输入端，所述反馈电路的输出端连接至所述第一反相器的输入端，所述二倍频电路的第一输入端连接至所述单端转差分电路的第一输出端，所述二倍频电路的第二输入端连接至所述单元转差分电路的第二输出端，所述方法包括：

所述反馈电路根据所述比较器输出的电流反馈信号输出电压反馈信号，从而根据所述电压反馈信号调节所述第一反相器输出的时钟信号的占空比，其中，所述差分时钟信号包括正向时钟信号和反向时钟信号，所述单端转差分电路的第一输出端输出所述正向时钟信号、第二输出端输出所述反向时钟信号，所述比较器根据所述单端转差分电路输出的差分时钟信号输出所述电流反馈信号；

当所述第一反相器输出的时钟信号的占空比为50％时，所述单端转差分电路输出的正向时钟信号和反向时钟信号相等，所述比较器输出的电流反馈信号为一恒定电流信号，所述反馈电路根据所述电流反馈信号输出的电压反馈信号无变化，所述时钟信号的占空比保持恒定不变；

当所述第一反相器输出的时钟信号的占空比大于50％时，所述单端转差分电路输出的正向时钟信号的电压大于反向时钟信号的电压，所述比较器输出的电流反馈信号为上拉的反馈电流，所述反馈电路根据所述电流反馈信号输出的电压反馈信号增大，所述时钟信号的占空比减小；

当所述第一反相器输出的时钟信号的占空比小于50％时，所述单端转差分电路输出的正向时钟信号的电压小于反向时钟信号的电压，所述比较器输出的电流反馈信号为下拉的反馈电流，所述反馈电路根据所述电流反馈信号输出的电压反馈信号减小，所述时钟信号的占空比增大；

所述二倍频电路对所述单端转差分电路输出的差分时钟信号进行倍频处理，输出倍频时钟信号。