CN118039712A - 一种背接触电池及其制造方法 - Google Patents

Abstract

本发明公开了一种背接触电池及其制造方法，涉及光伏技术领域，以降低背接触电池中位于第一面一侧的载流子复合速率。所述背接触电池包括：半导体基底、第一掺杂半导体层和第二掺杂半导体层。沿第二面至第一面的方向，第二区域的表面低于第一区域的表面，以形成凹槽结构。沿第一区域和第二区域的排布方向，凹槽结构的侧面具有连续分布的第一子区域和第二子区域，且第二子区域靠近第一区域。第一子区域的表面相对于第一区域的表面倾斜，且凹槽结构的第一子区域的部分的横截面积沿背离第一面的方向逐渐增大。第二子区域的表面为平面。第一掺杂半导体层位于至少部分第一区域上。第二掺杂半导体层位于第二区域上、且延伸至部分第一区域的上方。

Description

一种背接触电池及其制造方法

技术领域

本发明涉及光伏技术领域，尤其涉及一种背接触电池及其制造方法。

背景技术

太阳能电池正是一种能够将上述太阳的光能转化为电能的装置。具体的，在太阳能电池处于工作状态下，太阳光照在太阳能电池的半导体p-n结上，形成新的空穴-电子对，在p-n结内建电场的作用下，光生空穴流向p区，光生电子流向n区，接通电路后就能够产生电流。其中，正电极和负电极都处于电池的背面的太阳能电池为背接触电池。与双面接触太阳能电池相比，该背接触电池的正面没有金属电极的遮挡，使得背接触电池的向光面一侧具有更高的光线利用率，因此背接触电池具有更高的短路电流和光电转换效率，是目前实现高效晶体硅电池的技术方向之一。

而随着光伏行业的不断发展，降低发电成本是一个不得不面对的问题，而提高上述背接触电池的光电转换效率就是降低成本的关键措施。

发明内容

本发明的目的在于提供一种背接触电池及其制造方法，用于降低背接触电池中位于第一面一侧的载流子复合速率，利于提高背接触电池的光电转换效率。

为了实现上述目的，本发明提供了一种背接触电池，该背接触电池包括：半导体基底、第一掺杂半导体层和第二掺杂半导体层。上述半导体基底具有相对的第一面和第二面。第一面具有交替分布的第一区域和第二区域。沿第二面至第一面的方向，第二区域的表面低于第一区域的表面，以形成凹槽结构。沿第一区域和第二区域的排布方向，凹槽结构的侧面具有连续分布的第一子区域和第二子区域，且第二子区域靠近第一区域。第一子区域的表面相对于第一区域的表面倾斜，且凹槽结构的第一子区域的部分的横截面积沿背离第一面的方向逐渐增大。第二子区域的表面为平面。上述第一掺杂半导体层位于至少部分第一区域上。第二掺杂半导体层位于第二区域上、且延伸至部分第一区域的上方。第二掺杂半导体层和第一掺杂半导体层的导电类型相反。

采用上述技术方案的情况下，本发明提供的背接触电池中，半导体基底的第一面具有交替分布的第一区域和第二区域。沿第二面至第一面的方向，第二区域的表面低于第一区域的表面，以形成凹槽结构。该凹槽结构的存在可以将位于至少部分第一区域上的第一掺杂半导体层、以及第二掺杂半导体层位于第二区域上的部分沿半导体基底的厚度方向至少部分错开，进而利于将分别与导电类型相反的第一掺杂半导体层和第二掺杂半导体层欧姆接触的电极结构沿半导体基底的厚度方向至少部分错开，降低漏电风险。

另外，上述凹槽结构的侧面具有连续分布的第一子区域和第二子区域，且第二子区域靠近第一区域。同时，第一子区域的表面相对于第一区域的表面倾斜，且凹槽结构的第一子区域的部分的横截面积沿背离第一面的方向逐渐增大。换句话说，凹槽结构的侧面中对应第一子区域的部分沿靠近第一区域的方向高度逐渐增大，利于使得半导体基底的第一面中由表面较低的凹槽结构的槽底至表面较高的第一区域的高度过渡趋势较为平缓，从而利于在形成第二掺杂半导体层时，该第二掺杂半导体层由第二区域延伸至部分第一区域上方的部分更好地包覆在凹槽结构的侧面上，防止第二掺杂半导体层在具有表面高度差的第一区域和第二区域的边界处存在未被填充的空隙，降低背接触电池中位于第一面一侧的缺陷数量的同时，还利于提高第二掺杂半导体层在第一区域和第二区域的边界处的形成质量，进而提高第二掺杂半导体层在第一区域和第二区域的边界处的场钝化效果，减小此处的载流子复合速率，利于提升背接触电池的光电转换线效率。

再者，与形成有纹理结构的表面相比，当与第一子区域连续分布的第二子区域的表面为平面时，第二子区域的表面更加平整，其比表面积更小。而在一定的条件下，膜层的沉积厚度与自身所沉积的表面的比表面积成反比，因此当第二子区域的表面为平面时，更利于增大第二掺杂半导体层在第二子区域上的形成厚度，利于增强第二掺杂半导体层在第二子区域处的场钝化效果，进一步降低第二子区域处的载流子复合速率，提高背接触电池的光电转换效率。

作为一种可能的实现方案，沿第一区域和第二区域的排布方向，凹槽结构的槽底面的宽度与第二区域的总宽度之间的比值大于等于50％，且小于等于99.9％。

采用上述技术方案的情况下，可以理解的是，因凹槽结构的表面与第一区域的表面具有高度差，并且与凹槽结构的侧面高度变化幅度相比，凹槽结构的槽底面的表面高度变化幅度较小且更平坦，以利于提高第二掺杂半导体层的形成质量，提高第二掺杂半导体层的载流子收集效率。基于此，凹槽结构的槽底面的宽度与第二区域的总宽度之间的比值在上述范围内，可以防止因凹槽结构的槽底面的宽度占比较小而导致第二掺杂半导体层形成在较为平坦的槽底面上的部分较少，确保第二掺杂半导体层具有较高的载流子分流和收集能量。

作为一种可能的实现方案，沿第一区域和第二区域的排布方向，第一子区域的宽度与第二区域的总宽度之间的比值大于等于0.1％，且小于等于5％。

采用上述技术方案的情况下，可以理解的是，在其它因素(包括第一区域和凹槽结构的槽底面的高度差)相同时，第一子区域的宽度越大，第一子区域的倾斜率越小。而第一子区域的宽度越小，第一子区域的倾斜率越大。基于此，第一子区域的宽度与第二区域的总宽度之间的比值在上述范围内，可以防止因第一子区域的宽度占比较小使得自身的倾斜率较大(即高度过渡平缓度较低)而导致第二掺杂半导体层在第一区域和第二区域交界处的包覆效果提升程度较小，确保第二掺杂半导体层在第一区域和第二区域交界处具有良好的形成质量。另外，还可以防止因第一子区域的宽度占比较大使得凹槽结构的槽底面的占比较小，而防止凹槽结构的槽底面的占比较小的效果，可以参考前文，此处不再赘述。

作为一种可能的实现方案，沿第一区域和第二区域的排布方向，第二子区域的宽度大于等于100nm，且小于等于600nm。

采用上述技术方案的情况下，在实际的制造过程中，在第一面上形成整层设置的第一掺杂半导体层后，需要在掩膜层的掩膜作用下，去除第一掺杂半导体层位于大部分第二区域上的部分。然后，在该掩膜层的掩膜作用下，刻蚀半导体基底暴露在掩膜层之外的部分，以形成上述凹槽结构。其中，在刻蚀半导体基底时，刻蚀剂不仅能够沿半导体基底的厚度方向对半导体基底暴露在掩膜作用之外的部分进行刻蚀，还会沿着平行第二面的方向对第一掺杂半导体层和半导体基底位于掩膜层边缘区域下方的部分具有一定的刻蚀作用，从而在刻蚀剂的偏各向同性刻蚀作用下形成上述凹槽结构，实现凹槽结构中第二子区域的表面为平面、且低于第一区域表面，并去除第一掺杂半导体层剩余在第二区域上的部分。基于此，上述第二子区域的宽度在上述范围内，可以防止因第二子区域的宽度较小而导致第二掺杂半导体层在凹槽结构侧面中表面平坦的部分上的占比较小确保第二掺杂半导体层在第一区域和第二区域的交界处具有良好的形成质量和场钝化效果的同时，防止因第二子区域的宽度较小使得刻蚀剂的刻蚀时间较短而导致凹槽结构的深度较小，确保第一面一侧导电类型相反的电极能够沿半导体基底的厚度方向错开一定的间距，进一步降低漏电风险。另外，还可以防止因第二子区域的宽度较大使得刻蚀剂的刻蚀时间过长导致凹槽结构的深度过大而需要厚度较大的半导体基底，利于实现背接触电池的薄片化生产。

作为一种可能的实现方案，上述第二子区域的表面和第一区域的表面之间的高度差大于等于5nm、且小于等于40nm。

采用上述技术方案的情况下，上述第二子区域的表面和第一区域的表面之间的高度差在上述范围内，可以防止因高度差较小使得刻蚀剂的刻蚀时间过短而导致凹槽结构的深度较小。另外，还可以防止因高度差较大使得刻蚀剂的刻蚀时间过长导致凹槽结构的深度较大。而防止凹槽结构的深度较小或较大的效果可以参考前文。其次，还可以防止因高度差较大导致第二掺杂半导体层在第二子区域和第一区域的交界处的包覆效果提升程度较小，确保第二掺杂半导体层在第二子区域和第一区域的交界处的形成质量。

作为一种可能的实现方案，上述凹槽结构的槽底面上形成有纹理结构。

采用上述技术方案的情况下，纹理结构具有凹凸不平的特征。当凹槽结构的槽底面上形成有纹理结构时，利于增大凹槽结构的槽底面的表面积，提高凹槽结构的陷光效果，利于使得更多光线经凹槽结构的槽底面折射至半导体基底内并被所述半导体基底所利用。另外，第二掺杂半导体层对应第二区域的部分中存在位于凹槽结构的槽底面上的部分，并且通过沉积等工艺形成在槽底面上的部分第二掺杂半导体层背离半导体基底的一侧也会随着槽底面的起伏而随之起伏，即形成在槽底面上的部分第二掺杂半导体层背离半导体基底的一侧也具有和凹槽结构的槽底面大致相同的起伏形貌，因此当凹槽结构的槽底面上形成有纹理结构时，形成在槽底面上的部分第二掺杂半导体层背离半导体基底的一侧也具有相应的凹凸不平的特征，利于增大形成在槽底面上的部分第二掺杂半导体层背离半导体基底的一侧的表面积，进而利于增大第二掺杂半导体层与相应电极的接触面积，利于降低第二掺杂半导体层与相应电极之间的接触电阻，进一步提高背接触电池的工作性能。

作为一种可能的实现方案，上述第一子区域的表面上形成有纹理结构。该情况下具有的有益效果与前文所述的凹槽结构的槽底面上形成有纹理结构的有益效果相似，此处不再赘述。

作为一种可能的实现方案，上述第二子区域的表面相对于第一区域的表面平行。

采用上述技术方案的情况下，第二子区域与第一子区域连续分布，且第二子区域更靠近第一区域。同时，第二子区域的表面相对于第一区域的表面平行，此时第二子区域的表面高度变化幅度进一步降低，利于使得半导体基底的第一面中由表面较低的凹槽结构的槽底至表面较高的第一区域的高度过渡趋势更加平缓。并且，凹槽结构的第二子区域的表面低于第一区域的表面，使得半导体基底对应第二子区域的部分不仅具有第二子区域和第二面相平行的部分表面，还具有连接第二子区域和第一区域的部分表面，利于增大半导体基底对应第二子区域部分的表面积，进而增大第二掺杂半导体层与半导体基底对应第二子区域的部分的接触面积，提高第二掺杂半导体层在半导体基底对应第二子区域的部分的场钝化效果，进一步提高背接触电池的光电转换效率。

作为一种可能的实现方案，上述第一子区域的表面上形成有纹理结构。沿第一区域和第二区域的排布方向，第一子区域具有第一粗糙度区和第二粗糙度区，第二粗糙度区靠近第二子区域。第二粗糙度区的表面粗糙度小于第一粗糙度区的表面粗糙度。

采用上述技术方案的情况下，在第一子区域的表面上形成有纹理结构的情况下，沿靠近第一区域的方向，第一子区域具有的第一粗糙度区的表面粗糙度小于第二粗糙度区的表面粗糙度，利于使得第二掺杂半导体层由第二区域折射至第一区域的部分由大粗糙度表面向小粗糙度表面过渡，进一步提高第二掺杂半导体层在第二区域和第一区域交界处的平滑过渡程度，进一步提高第二掺杂半导体层在第二区域和第一区域交界处的包覆效果。

作为一种可能的实现方案，上述第一区域的表面上形成有纹理结构。第一区域的表面上的纹理结构背离半导体基底的一侧呈方形。

采用上述技术方案的情况下，第一区域的表面上形成有纹理结构时，利于增大第一区域的比表面积。其次，形成在至少部分第一区域上的第一掺杂半导体层背离半导体基底的一侧具有与第一区域表面大致相同的起伏特征，因此在第一区域具有较大的比表面积的情况下，也利于增大第一掺杂半导体层背离半导体基底一侧的比表面积，进而利于增大第一掺杂半导体层与相应电极之间的接触面积，利于降低接触电阻。同时，与金字塔型等纹理结构相比，第一区域的表面上的纹理结构背离半导体基底的一侧呈方形时，利于使得第一区域的表面具有相对较低的表面粗糙度，利于提高上述第一掺杂半导体层的形成质量，确保第一掺杂半导体层具有较高的载流子收集能力和场钝化效果。

作为一种可能的实现方案，上述第一粗糙度区上形成的纹理结构的形貌不同于第二粗糙度区上形成的纹理结构的形貌。在此情况下，利于根据实际应用场景中对第一粗糙度区和第二粗糙度区的表面粗糙度的要求，形成具有相应形貌的纹理结构，确保第二掺杂半导体层在第二区域和第一区域交界处能够平滑过渡。

作为一种可能的实现方案，上述第二粗糙度区上形成的纹理结构为棱线结构，该棱线结构的延伸方向平行于第一子区域的倾斜方向。第一粗糙度区上形成的纹理结构为绒面结构。

采用上述技术方案的情况下，在其它因素相同时，与绒面结构相比，棱线结构的起伏程度较小，利于降低第二粗糙度区的比表面积，确保第二粗糙度区具有较小的表面粗糙度，进而利于提高第二掺杂半导体层在第二粗糙度区上的包覆效果。另外，当第一粗糙度区上的纹理结构为绒面结构时，可以采用较为成熟的制绒工艺形成第一粗糙度区上的纹理结构，利于降低背接触电池的制造难度，提高背接触电池的制造效率。

作为一种可能的实现方案，沿第一子区域的倾斜方向，第二粗糙度区的长度大于0、且小于等于3μm。

采用上述技术方案的情况下，第二粗糙度区的长度在上述范围内，可以防止因第二粗糙度区的长度较大使得凹槽结构的侧面宽度在第二区域中的占比较大而导致表面平坦的槽底面的宽度占比较小，确保第二掺杂半导体层中至少大部分区域均形成在平坦的表面上，提高第二掺杂半导体层对半导体基底第一面相应区域的场钝化效果。

作为一种可能的实现方案，沿半导体基底的第二面至第一面的方向，第一粗糙度区和第二粗糙度区之间的边界至凹槽结构槽底的最小距离大于等于1μm、且小于等于8μm。

采用上述技术方案的情况下，可以理解的是，当沿第一区域至第二区域的方向，第一粗糙度区的宽度为定值时，第一粗糙度区和第二粗糙度区之间的边界至凹槽结构槽底的最小距离与第一子区域的倾斜率呈正比。基于此，第一粗糙度区和第二粗糙度区之间的边界至凹槽结构槽底的最小距离在上述范围内，可以防止因该最小距离较大而导致第一子区域的倾斜率较大。另外，还可以防止因该最小距离较小而导致第一子区域的倾斜率较小。而防止第一子区域的倾斜率较大或较小的效果可以参考前文，此处不再赘述。

作为一种可能的实现方案，在第一子区域的表面以及凹槽结构的槽底面上均形成有纹理结构的情况下，第一子区域的表面上形成的纹理结构的形貌和凹槽结构的槽底面上形成的纹理结构的形貌不同。

采用上述技术方案的情况下，凹槽结构的槽底面与第二面大致平行，而第一子区域的表面相对于第一区域的表面倾斜设置。可见，凹槽结构的槽底面和第二面之间的相对位置关系，与第一子区域的表面和第二面之间的相对位置关系并不相同，因此凹槽结构的槽底面与第一子区域的表面晶向不同。可以理解的是，对表面进行处理以形成纹理结构是基于刻蚀剂对半导体基底沿不同晶向的部分的刻蚀速率不同而实现的，因此当凹槽结构的槽底面与第一子区域的表面晶向不同时，通过刻蚀剂在第一子区域上形成的纹理结构的形貌与凹槽结构的槽底面上形成的纹理结构的形貌不同。在此情况下，在本发明提供的背接触电池中第一子区域的表面上具有的纹理结构的形貌与凹槽结构的槽底面上具有的纹理结构的形貌不同的情况下，无须为了使得凹槽结构的槽底面、以及第一子区域的表面上形成形貌大致相同的纹理结构而额外进行其它操作，降低背接触电池的制造难度的同时，还利于简化背接触电池的制造过程。

作为一种可能的实现方案，上述第一子区域的至少部分表面的纵截面呈锯齿状。在此情况下，锯齿状具有多个尖角形貌。基于此，在其它因素相同的情况下，与平面形貌相比，锯齿状形貌的比表面积较大，因此当第一子区域的至少部分表面的纵截面呈锯齿状时，利于使得第一子区域表面具有良好的陷光作用，进一步提升背接触电池对光线的利用率。另外，在其它因素相同的情况下，锯齿状形貌的表面比金字塔型绒面形貌的表面的粗糙度低，其表面相对平滑，利于提高第二掺杂半导体层在第一子区域上的包覆效果。

作为一种可能的实现方案，上述第一子区域的至少部分表面上形成的纹理结构为类三棱柱型结构。该情况下具有的有益效果与前文所述的第一子区域的至少部分表面的纵截面呈锯齿状的有益效果相似，此处不再赘述。另外，类三棱柱型结构为多面体结构，利于增大第一子区域表面的比表面积，进一步降低第一子区域的表面反射率。

作为一种可能的实现方案，上述凹槽结构的槽底面上形成的纹理结构为金字塔型绒面结构。

采用上述技术方案的情况下，金字塔型绒面结构为五面体结构，与V型槽等表面数量较少的纹理结构相比，当凹槽结构的槽底面上具有的纹理结构为金字塔型绒面结构时，利于增大凹槽结构的槽底面的比表面积。

作为一种可能的实现方案，上述背接触电池还包括第一钝化层，第一钝化层至少位于第一掺杂半导体层和第一区域之间。

采用上述技术方案的情况下，第一钝化层和第一掺杂半导体层可以构成选择性接触结构，以实现对半导体基底第一面具有的第一区域进行化学钝化、且实现对相应导电类型的载流子的选择性收集，降低第一面一侧的载流子复合速率，利于提高背接触电池的光电转换效率。

作为一种可能的实现方案，上述背接触电池还包括第二钝化层，第二钝化层位于第二掺杂半导体层和第二区域之间、且延伸至部分第一区域的上方。第二掺杂半导体层对应第一区域的部分位于第二钝化层对应第一区域的部分上。

采用上述技术方案的情况下，第二钝化层和第二掺杂半导体层可以构成选择性接触结构，以实现至少对半导体基底第一面具有的第二区域进行化学钝化、且实现对相应导电类型的载流子的选择性收集，降低第一面一侧的载流子复合速率，利于提高背接触电池的光电转换效率。

作为一种可能的实现方案，上述背接触电池还包括本征半导体层。本征半导体层沿平行于第一面的方向形成在第一区域中除第一掺杂半导体层之外的部分上。第二掺杂半导体层对应第一区域的部分覆盖在本征半导体层背离半导体基底的部分上，本征半导体层用于将第二掺杂半导体层和第一掺杂半导体层电性隔离开。

采用上述技术方案的情况下，上述第一掺杂半导体层和第二掺杂半导体层均形成在半导体基底的第一面一侧、且二者的导电类型相反。基于此，在背接触电池处于工作状态下，半导体基底吸收光子后产生的电子和空穴分别朝向第一掺杂半导体层和第二掺杂半导体层运动、并分别被二者收集且导出，以形成光电流。其中，因本征半导体层不导电，故本征半导体层的存在可以将导电类型相反的第一掺杂半导体层和第二掺杂半导体层电性隔离开，抑制漏电，进一步降低第一面一侧的载流子复合速率，提高背接触电池的光电转换效率。

作为一种可能的实现方案，上述第一掺杂半导体层覆盖在第一区域上，第一掺杂半导体层内杂质的掺杂浓度小于等于6E19cm³。并且，上述背接触电池还包括第二钝化层，第二钝化层位于第二掺杂半导体层和第二区域之间、且延伸至部分第一区域的上方。第二掺杂半导体层对应第一区域的部分位于第二钝化层对应第一区域的部分上。

采用上述技术方案的情况下，第一掺杂半导体层可以形成在第一区域的各部分上，增大第一掺杂半导体层的形成范围，进而增大第一掺杂半导体层的载流子收集范围。其次，第一掺杂半导体层内杂质的掺杂浓度小于等于6E19cm³，此时第一掺杂半导体层内杂质的掺杂浓度相对较低，使得自身的导电性相对较弱，利于降低第一掺杂半导体层和第二掺杂半导体层之间的漏电流大小。并且，背接触电池还包括第二掺杂半导体层和第二区域之间、且延伸至部分第一区域上方的第二钝化层，该第二钝化层可以将导电类型相反的第一掺杂半导体层和第二掺杂半导体层间隔开，进一步抑制漏电的同时，也为背接触电池的结构提供了另一种可能的实现方案，利于提高本发明提供的背接触电池在不同应用场景下的适用性。

作为一种可能的实现方案，在背接触电池还包括本征半导体层的情况下，第一掺杂半导体层内杂质的掺杂浓度大于等于4E20cm³、且小于等于6E20cm³。在此情况下，如前文所述，本征半导体层可以将导电类型相反的第一掺杂半导体层和第二掺杂半导体层电性隔离开。此时，无须为了抑制第一掺杂半导体层和第二掺杂半导体层漏电而降低第一掺杂半导体层内的杂质掺杂浓度。基于此，第一掺杂半导体层内杂质的掺杂浓度在上述范围内，可以防止其内的杂质掺杂浓度较小而导致自身的导电性和载流子收集能力较低。另外，因杂质在半导体材料内的掺杂浓度受固浓度的限制，故第一掺杂半导体层内杂质的掺杂浓度在上述范围内，还可以防止因其内的杂质掺杂浓度较大而导致实现第一掺杂半导体层杂质掺杂的难度较大。

作为一种可能的实现方案，上述第一掺杂半导体层包括掺杂晶硅层。

采用上述技术方案的情况下，与掺杂非晶硅层相比，掺杂晶硅层具有更高的载流子传输特性，因此当第一掺杂半导体层为掺杂晶硅层时，能够进一步降低载流子复合速率，利于提升背接触电池的光电转换效率。

作为一种可能的实现方案，上述第一掺杂半导体层的导电类型为N型，第二掺杂半导体层的导电类型为P型。

作为一种可能的实现方案，上述第二掺杂半导体层包括掺杂非晶硅层和/或掺杂微晶硅层。

第二方面，本发明提供了一种背接触电池的制造方法，该背接触电池的制造方法包括：首先，提供一半导体基底，该半导体基底具有相对的第一面和第二面；第一面具有交替分布的第一区域和第二区域。接下来，在第一面具有的第一区域上至少形成第一掺杂半导体层。接下来，选择性刻蚀半导体基底所述第二区域的部分，以沿第二面至第一面的方向，使第二区域的表面低于第一区域的表面，形成凹槽结构。沿第一区域和第二区域的排布方向，凹槽结构的侧面具有连续分布的第一子区域和第二子区域，且第二子区域靠近第一区域。第一子区域的表面相对于第一区域的表面倾斜，且凹槽结构的第一子区域的部分的横截面积沿背离第一面的方向逐渐增大。第二子区域的表面为平面。接着，形成覆盖在第二区域上、且延伸至部分第一区域上方的第二掺杂半导体层。第二掺杂半导体层和第一掺杂半导体层的导电类型相反。

作为一种可能的实现方案，上述在第一面具有的第一区域上至少形成第一掺杂半导体层，包括：在第一面上形成整层设置的本征半导体材料层。接下来，对本征半导体材料层位于至少部分第一区域上的部分进行选择性掺杂，以使本征半导体材料层位于至少部分第一区域上的部分形成第一掺杂半导体层。接着，形成覆盖在第一区域上方的掩膜层。然后，在掩膜层的掩膜作用下，去除本征半导体材料层位于第二区域上的部分。

作为一种可能的实现方案，上述在第一面具有的第一区域上至少形成第一掺杂半导体层，包括：在第一面具有的第一区域上形成第一掺杂半导体层和本征半导体层。本征半导体层用于将第二掺杂半导体层和第一掺杂半导体层电性隔离开。

作为一种可能的实现方案，上述选择性刻蚀半导体基底所述第二区域的部分，以沿第二面至第一面的方向，使第二区域的表面低于第一区域的表面，形成，包括：在掩膜层的掩膜作用下，并采用湿化学工艺刻蚀半导体基底所述第二区域的部分，以沿第二面至第一面的方向，使第二区域的表面低于第一区域的表面，形成凹槽结构。

作为一种可能的实现方案，在选择性刻蚀半导体基底所述第二区域的部分，以沿第二面至第一面的方向，使第二区域的表面低于第一区域的表面，形成凹槽结构后，并在形成覆盖在第二区域上、且延伸至部分第一区域上方的第二掺杂半导体层前，背接触电池的制造方法还包括：对凹槽结构的槽底面和至少部分第一子区域进行制绒处理。

作为一种可能的实现方案，提供一半导体基底后，在第一面具有的第一区域上至少形成第一掺杂半导体层前，背接触电池的制造方法还包括：在第一区域上形成第一钝化层。

作为一种可能的实现方案，在选择性刻蚀半导体基底所述第二区域的部分，以沿第二面至第一面的方向，使第二区域的表面低于第一区域的表面，形成凹槽结构后，并在形成覆盖在第二区域上、且延伸至部分第一区域上方的第二掺杂半导体层前，背接触电池的制造方法还包括：形成覆盖在第二区域上、且延伸至部分第一区域上方的第二钝化层。

本发明中第二方面及其各种实现方式的有益效果，可以参考第一方面及其各种实现方式中的有益效果分析，此处不再赘述。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为本发明实施例提供的背接触电池的结构纵向剖视示意图一；

图2为本发明实施例提供的背接触电池中部分结构在第一区域和第二区域交界处的SEM图一；

图3为本发明实施例提供的背接触电池中部分结构在第一区域和第二区域交界处的SEM图二；

图4为本发明实施例提供的背接触电池中部分结构在第一区域和第二区域交界处的SEM图三；

图5为本发明实施例提供的背接触电池中部分结构在第一区域和第二区域交界处的SEM图四；

图6为本发明实施例提供的背接触电池中部分结构在第一区域和第二区域交界处的SEM图五；

图7为本发明实施例提供的背接触电池中部分结构在第一区域和第二区域交界处的SEM图六；

图8为本发明实施例提供的背接触电池的结构纵向剖视示意图二；

图9为本发明实施例提供的背接触电池的结构纵向剖视示意图三；

图10为本发明实施例提供的背接触电池在制造过程中的结构纵向剖视示意图一；

图11为本发明实施例提供的背接触电池在制造过程中的结构纵向剖视示意图二；

图12为本发明实施例提供的背接触电池在制造过程中的结构纵向剖视示意图三；

图13为本发明实施例提供的背接触电池在制造过程中的结构纵向剖视示意图四；

图14为本发明实施例提供的背接触电池在制造过程中的结构纵向剖视示意图五；

图15为本发明实施例提供的背接触电池在制造过程中的结构纵向剖视示意图六；

图16为本发明实施例提供的背接触电池在制造过程中的结构纵向剖视示意图七；

图17为本发明实施例提供的背接触电池在制造过程中的结构纵向剖视示意图八；

图18为本发明实施例提供的背接触电池在制造过程中的结构纵向剖视示意图九。

附图标记：11为半导体基底，12为第一区域，13为第二区域，14为凹槽结构，15为第一子区域，16为第二子区域，17为第一掺杂半导体层，18为第二掺杂半导体层，19为槽底面，20为第一粗糙度区，21为第二粗糙度区，22为第一钝化层，23为第二钝化层，24为本征半导体层，25为本征半导体材料层，26为掩膜层。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。“若干”的含义是一个或一个以上，除非另有明确具体的限定。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在太阳能电池包括的正、负电极均位于太阳能电池的背面时，该太阳能电池为背接触电池。其中，背接触电池最大的特点是正面没有金属电极遮挡的影响，因此具有更高的短路电流Isc，进而使得背接触电池是目前实现高效晶体硅电池的技术方向之一。

具体的，上述背接触电池通常包括半导体基底、第一掺杂半导体层和第二掺杂半导体层。其中，沿平行于半导体基底表面的方向，第一掺杂半导体层形成在半导体基底的背光面的部分区域上。半导体基底的背光面中暴露在第一掺杂半导体层之外的部分上形成有凹槽结构。上述第二掺杂半导体层覆盖在凹槽结构的表面，并且延伸至第一掺杂半导体层背离半导体基底的部分上方。第一掺杂半导体层和第二掺杂半导体层的导电类型相反，以分别收集并导出电子和空穴，利于形成光电流。上述凹槽结构的存在可以将分别与第一掺杂半导体层和第二掺杂半导体层电性接触的电极结构沿半导体基底的厚度方向至少部分错开，利于抑制漏电。

但是，在制造上述背接触电池的过程中，凹槽结构的槽底至第一掺杂半导体层之间的高度落差和高度变化趋势较大，导致第二掺杂半导体层沉积在凹槽结构的槽底至第一掺杂半导体层之间的表面上时，难以包覆在该部分的各个区域上，导致第二掺杂半导体层在凹槽结构的槽底至第一掺杂半导体层之间的部分与半导体基底之间存在未被填充的空隙，进而使得背接触电池中位于背光面一侧的缺陷数量较多，此处的载流子复合速率较大，导致背接触电池的光电转换效率降低。

为了解决上述技术问题，第一方面，本发明实施例提供了一种背接触电池。如图1所示，该背接触电池包括：半导体基底11、第一掺杂半导体层17和第二掺杂半导体层18。上述半导体基底11具有相对的第一面和第二面。第一面具有交替分布的第一区域12和第二区域13。沿第二面至第一面的方向，第二区域13的表面低于第一区域12的表面，以形成凹槽结构14。沿第一区域12和第二区域13的排布方向，凹槽结构14的侧面具有连续分布的第一子区域15和第二子区域16，且第二子区域16靠近第一区域12。第一子区域15的表面相对于第一区域12的表面倾斜，且凹槽结构14的第一子区域15的部分的横截面积沿背离第一面的方向逐渐增大。第二子区域16的表面为平面。上述第一掺杂半导体层17位于至少部分第一区域12上。第二掺杂半导体层18位于第二区域13上、且延伸至部分第一区域12的上方。第二掺杂半导体层18和第一掺杂半导体层17的导电类型相反。

需要说明的是，如图1所示，凹槽结构14的第一子区域15的部分的横截面积是沿平行于第二面的方向，对凹槽结构14的第一子区域15的部分进行横向剖开对应的截面积。

采用上述技术方案的情况下，如图1所示，本发明实施例提供的背接触电池中，半导体基底11的第一面具有交替分布的第一区域12和第二区域13。沿第二面至第一面的方向，第二区域13的表面低于第一区域12的表面，以形成凹槽结构14。该凹槽结构14的存在可以将位于至少部分第一区域12上的第一掺杂半导体层17、以及第二掺杂半导体层18位于第二区域13上的部分沿半导体基底11的厚度方向至少部分错开，进而利于将分别与导电类型相反的第一掺杂半导体层17和第二掺杂半导体层18欧姆接触的电极结构沿半导体基底11的厚度方向至少部分错开，降低漏电风险。另外，上述凹槽结构14的侧面具有连续分布的第一子区域15和第二子区域16，且第二子区域16靠近第一区域12。同时，第一子区域15的表面相对于第一区域12的表面倾斜，且凹槽结构14的第一子区域15的部分的横截面积沿背离第一面的方向逐渐增大。换句话说，凹槽结构14的侧面中对应第一子区域15的部分沿靠近第一区域12的方向高度逐渐增大，利于使得半导体基底11的第一面中由表面较低的凹槽结构14的槽底至表面较高的第一区域12的高度过渡趋势较为平缓，从而利于在形成第二掺杂半导体层18时，该第二掺杂半导体层18由第二区域13延伸至部分第一区域12上方的部分更好地包覆在凹槽结构14的侧面上，防止第二掺杂半导体层18在具有表面高度差的第一区域12和第二区域13的边界处存在未被填充的空隙，降低背接触电池中位于第一面一侧的缺陷数量的同时，还利于提高第二掺杂半导体层18在第一区域12和第二区域13的边界处的形成质量，进而提高第二掺杂半导体层18在第一区域12和第二区域13的边界处的场钝化效果，减小此处的载流子复合速率，利于提升背接触电池的光电转换线效率。再者，与形成有纹理结构的表面相比，当与第一子区域15连续分布的第二子区域16的表面为平面时，第二子区域16的表面更加平整，其比表面积更小。而在一定的条件下，膜层的沉积厚度与自身所沉积的表面的比表面积成反比，因此当第二子区域16的表面为平面时，更利于增大第二掺杂半导体层18在第二子区域16上的形成厚度，利于增强第二掺杂半导体层18在第二子区域16处的场钝化效果，进一步降低第二子区域16处的载流子复合速率，提高背接触电池的光电转换效率。

在实际的应用过程中，本发明实施例对半导体基底的材质不做具体限定，半导体基底可以为硅基底、锗硅基底、锗基底或砷化镓基底等任一种半导体材料的基底。

可以理解的是，半导体基底的第一面与背接触电池的背光面相对应，半导体基底的第二面与背接触电池的向光面相对应。基于此，上述半导体基底的向光面可以为平面，或者，如图1所示，半导体基底11的向光面也可以为绒面。其中，因绒面具有陷光作用，故当半导体基底11的向光面为绒面时，可以降低向光面的反射率，利于使得更多光线由向光面折射至半导体基底11内并被半导体基底11吸收利用，利于提高背接触电池的光电转换效率。

从范围方面来讲，上述半导体基底的第一面一侧具有的第一区域和第二区域、以及凹槽结构的侧面中第一子区域和第二子区域之间的边界为虚拟边界。如图1所示，第一掺杂半导体层17形成在至少部分第一区域12上，因此可以根据实际应用场景对第一掺杂半导体层17的形成范围、以及第一掺杂半导体层17和第二掺杂半导体层18之间的防漏电要求，确定第一区域12在半导体基底11第一面一侧的范围。其次，可以理解的是，在第一区域12的范围确定后，第二区域13在第一面一侧的范围得以确定。至于上述凹槽结构14的侧面具有的第一子区域15和第二子区域16的范围，因第一子区域15的表面相对于第一区域12的表面倾斜，且第二子区域16的表面相对于第一区域12的表面平行，并第二子区域16靠近第一区域12，因此可以根据凹槽结构14的侧面中不同区域的表面与第一区域12的表面的相对位置关系、以及凹槽结构14的侧面中不同区域与第一区域12之间的远近相对位置关系确定，此处不做具体限定。

对于形成在第一面一侧的凹槽结构来说，从尺寸方面来讲，不同规格的半导体基底上形成的凹槽结构的尺寸可能不同，并且，该凹槽结构的宽度会影响第一掺杂半导体层和第二掺杂半导体层的形成范围大小，凹槽结构的深度会影响分别与第一掺杂半导体层和第二掺杂半导体层电性接触的电极沿半导体基底厚度方向至少部分错开的距离，因此可以根据实际应用场景中半导体基底的尺寸、以及对第一掺杂半导体层和第二掺杂半导体层的形成范围大小、以及对漏电风险的要求，确定凹槽结构的宽度和深度的具体大小，此处不做具体限定。

至于凹槽结构的槽底面、以及凹槽结构的侧面中第一子区域和第二子区域16的宽度范围，如图1所示，上述槽底面19、第一子区域15和第二子区域16在凹槽结构14中所处的位置不同，以及第一子区域15和第二子区域16分别相对于第一区域12的表面的相对位置关系不同。基于此，实际应用场景中槽底面19、第一子区域15和第二子区域16的作用要求不同，相应的对第二掺杂半导体层18在槽底面19、第一子区域15和第二子区域16上的形成质量要求可能不同，因此可以根据上述要求分别确定凹槽结构14的槽底面19、第一子区域15和第二子区域16的宽度分别与第二区域13的总宽度的比值，此处不做具体限定。

示例性的，如图1所示，沿第一区域12和第二区域13的排布方向，上述凹槽结构14的槽底面19的宽度与第二区域13的总宽度之间的比值可以大于等于50％，且小于等于99.9％。例如：凹槽结构14的槽底面19的宽度与第二区域13的总宽度之间的比值可以为50％、55％、60％、65％、70％、75％、80％、85％、90％或99.9％。等。在此情况下，可以理解的是，因凹槽结构14的表面与第一区域12的表面具有高度差，并且与凹槽结构14的侧面高度变化幅度相比，凹槽结构14的槽底面19的表面高度变化幅度较小且更平坦，以利于提高第二掺杂半导体层18的形成质量，提高第二掺杂半导体层18的载流子收集效率。基于此，凹槽结构14的槽底面19的宽度与第二区域13的总宽度之间的比值在上述范围内，可以防止因凹槽结构14的槽底面19的宽度占比较小而导致第二掺杂半导体层18形成在较为平坦的槽底面19上的部分较少，确保第二掺杂半导体层18具有较高的载流子分流和收集能量。

示例性的，沿第一区域和第二区域的排布方向，上述第一子区域的宽度与第二区域的总宽度之间的比值可以大于等于0.1％，且小于等于5％。例如：第一子区域的宽度与第二区域的总宽度之间的比值可以为0.1％、1％、2％、3％、4％或5％等。在此情况下，可以理解的是，在其它因素(包括第一区域和凹槽结构的槽底面的高度差)相同时，第一子区域的宽度越大，第一子区域的倾斜率越小。而第一子区域的宽度越小，第一子区域的倾斜率越大。基于此，第一子区域的宽度与第二区域的总宽度之间的比值在上述范围内，可以防止因第一子区域的宽度占比较小使得自身的倾斜率较大(即高度过渡平缓度较低)而导致第二掺杂半导体层在第一区域和第二区域交界处的包覆效果提升程度较小，确保第二掺杂半导体层在第一区域和第二区域交界处具有良好的形成质量。另外，还可以防止因第一子区域的宽度占比较大使得凹槽结构的槽底面的占比较小，而防止凹槽结构的槽底面的占比较小的效果，可以参考前文，此处不再赘述。

至于第二子区域的宽度与第二区域的总宽度之间的比值，可以根据凹槽结构的槽底面和第一子区域的宽度分别与第二区域的总宽度之间的比值推算获得，此处不再赘述。而槽底面、第一子区域和第二子区域的具体宽度可以根据半导体基底的规格、以及实际应用场景确定。

示例性的，沿第一区域和第二区域的排布方向，上述第二子区域的宽度可以大于等于100nm，且小于等于600nm。例如：第二子区域的宽度可以为100nm、200nm、300nm、400nm、500nm或600nm等。在此情况下，在实际的制造过程中，在第一面上形成整层设置的第一掺杂半导体层后，需要在掩膜层的掩膜作用下，去除第一掺杂半导体层位于大部分第二区域上的部分。然后，在该掩膜层的掩膜作用下，刻蚀半导体基底暴露在掩膜层之外的部分，以形成上述凹槽结构。其中，在刻蚀半导体基底时，刻蚀剂不仅能够沿半导体基底的厚度方向对半导体基底暴露在掩膜作用之外的部分进行刻蚀，还会沿着平行第二面的方向对第一掺杂半导体层和半导体基底位于掩膜层边缘区域下方的部分具有一定的刻蚀作用，从而在刻蚀剂的偏各向同性刻蚀作用下形成上述凹槽结构，实现凹槽结构中第二子区域的表面为平面、且低于第一区域表面，并去除第一掺杂半导体层剩余在第二区域上的部分。基于此，上述第二子区域的宽度在上述范围内，可以防止因第二子区域的宽度较小而导致第二掺杂半导体层在凹槽结构侧面中表面平坦的部分上的占比较小确保第二掺杂半导体层在第一区域和第二区域的交界处具有良好的形成质量和场钝化效果的同时，防止因第二子区域的宽度较小使得刻蚀剂的刻蚀时间较短而导致凹槽结构的深度较小，确保第一面一侧导电类型相反的电极能够沿半导体基底的厚度方向错开一定的间距，进一步降低漏电风险。另外，还可以防止因第二子区域的宽度较大使得刻蚀剂的刻蚀时间过长导致凹槽结构的深度过大而需要厚度较大的半导体基底，利于实现背接触电池的薄片化生产。

至于槽底面和第一子区域的具体宽度，可以根据槽底面、第一子区域和第二子区域分别与第二区域的总宽度的比值、以及第二子区域的具体宽度推算获得，此处不再赘述。

另外，因第二子区域的表面和第一区域的表面之间的高度差会影响第二掺杂半导体层在第二子区域和第一区域的交界处的形成质量、以及刻蚀形成凹槽结构的刻蚀剂对半导体基底对应第二区域的部分的刻蚀时间，因此可以根据实际应用场景中对第二掺杂半导体层的形成质量、以及凹槽结构的规格要求确定第二子区域的表面和第一区域的表面之间的高度差，此处不做具体限定。

示例性的，上述第二子区域的表面和第一区域的表面之间的高度差可以大于等于5nm、且小于等于40nm。例如：第二子区域的表面和第一区域的表面之间的高度差可以为5nm、10nm、15nm、20nm、25nm、30nm、35nm或40nm等。在此情况下，上述第二子区域的表面和第一区域的表面之间的高度差在上述范围内，可以防止因高度差较小使得刻蚀剂的刻蚀时间过短而导致凹槽结构的深度较小。另外，还可以防止因高度差较大使得刻蚀剂的刻蚀时间过长导致凹槽结构的深度较大。而防止凹槽结构的深度较小或较大的效果可以参考前文。其次，还可以防止因高度差较大导致第二掺杂半导体层在第二子区域和第一区域的交界处的包覆效果提升程度较小，确保第二掺杂半导体层在第二子区域和第一区域的交界处的形成质量。

再者，第二子区域的表面与第一区域的表面之间的相对位置关系也会影响第二掺杂半导体层在第二子区域和第一区域的交界处的形成质量，因此可以根据实际应用场景中对第二掺杂半导体层的形成质量和实际制造过程确定第二子区域的表面与第一区域的表面之间的相对位置关系。

示例性的，如图1所示，与第一子区域15连续分布的第二子区域16的表面可以相对于第一区域12的表面平行。此时，第二子区域16的表面高度变化幅度相对于第一子区域15的高度变化幅度进一步降低。再者，第二子区域16的表面低于第一区域12的表面，使得半导体基底11对应第二子区域16的部分不仅具有第二子区域16和第一区域12相平行的部分表面，还具有连接第二子区域16和第一区域12的部分表面，利于增大半导体基底11对应第二子区域16部分的表面积，进而增大第二掺杂半导体层18与半导体基底11对应第二子区域16的部分的接触面积，提高第二掺杂半导体层18在半导体基底11对应第二子区域16的部分的场钝化效果，进一步提高背接触电池的光电转换效率。

或者，与第一子区域连续分布的第二子区域的表面也可以相对于第一区域的表面倾斜，且第二子区域相对于第一区域的表面的倾斜率小于第一子区域相对于第一区域的表面的倾斜率。在此情况下，可以为本发明实施例提供的背接触电池提供另一种可能的实现方案，利于提高本发明实施例提供的背接触电池在不同应用场景下的适用性。

从表面形貌方面来讲，上述半导体基底的第一面具有的第一区域的表面可以为抛光面；或者，第一区域的表面上也可以形成有纹理结构，并且第一区域的表面上的纹理结构背离半导体基底的一侧呈方形。此时，第一区域上的纹理结构大致为塔基形貌，其可以沿第二面至第一面的方向凸出设置，也可以沿第二面至第一面的方向凹陷设置。在此情况下，利于增大第一区域的比表面积。其次，形成在至少部分第一区域上的第一掺杂半导体层背离半导体基底的一侧具有与第一区域表面大致相同的起伏特征，因此在第一区域具有较大的比表面积的情况下，也利于增大第一掺杂半导体层背离半导体基底一侧的比表面积，进而利于增大第一掺杂半导体层与相应电极之间的接触面积，利于降低接触电阻。同时，与金字塔型等纹理结构相比，第一区域的表面上的纹理结构背离半导体基底的一侧呈方形时，利于使得第一区域的表面具有相对较低的表面粗糙度，利于提高上述第一掺杂半导体层的形成质量，确保第一掺杂半导体层具有较高的载流子收集能力和场钝化效果。

至于上述凹槽结构，凹槽结构的槽底面可以为平面；或者，如图1至图3所示，上述凹槽结构14的槽底面19上也可以形成有纹理结构。在此情况下，纹理结构具有凹凸不平的特征。当凹槽结构14的槽底面19上形成有纹理结构时，利于增大凹槽结构14的槽底面19的表面积，提高凹槽结构14的陷光效果，利于使得更多光线经凹槽结构14的槽底面19折射至半导体基底11内并被所述半导体基底11所利用。另外，第二掺杂半导体层18对应第二区域13的部分中存在位于凹槽结构14的槽底面19上的部分，并且通过沉积等工艺形成在槽底面19上的部分第二掺杂半导体层18背离半导体基底11的一侧也会随着槽底面19的起伏而随之起伏，即形成在槽底面19上的部分第二掺杂半导体层18背离半导体基底11的一侧也具有和凹槽结构14的槽底面19大致相同的起伏形貌，因此当凹槽结构14的槽底面19上形成有纹理结构时，形成在槽底面19上的部分第二掺杂半导体层18背离半导体基底11的一侧也具有相应的凹凸不平的特征，利于增大形成在槽底面19上的部分第二掺杂半导体层18背离半导体基底11的一侧的表面积，进而利于增大第二掺杂半导体层18与相应电极的接触面积，利于降低第二掺杂半导体层18与相应电极之间的接触电阻，进一步提高背接触电池的工作性能。

具体的，凹槽结构的槽底面上形成的纹理结构的种类和尺寸可以根据实际应用场景中对槽底面的比表面积和陷光效果的要求确定，此处不做具体限定。其中，上述纹理结构可以为金字塔型结构等绒面结构，也可以为非金字塔型结构(如空洞型结构、V型槽结构或塔基型结构等)或抛光结构。

示例性的，如图1和图2所示，上述凹槽结构14的槽底面19上形成的纹理结构可以为金字塔型绒面结构。在此情况下，金字塔型绒面结构为五面体结构，与V型槽等表面数量较少的纹理结构相比，当凹槽结构14的槽底面19上具有的纹理结构为金字塔型绒面结构时，利于增大凹槽结构14的槽底面19的比表面积。

至于凹槽结构的第一子区域的表面形貌，第一子区域的表面可以为平面；或者，如图1、图2、以及图4和图5所示，上述第一子区域15的表面上也可以形成有纹理结构。该情况下具有的有益效果与前文所述的凹槽结构14的槽底面19上形成有纹理结构的有益效果相似，此处不再赘述。

具体的，第一子区域的表面上形成的纹理结构的种类和尺寸可以根据实际应用场景确定，此处不做具体限定。其中，第一子区域的表面上形成的纹理结构可以为金字塔型结构等绒面结构，也可以为非金字塔型结构(如空洞型结构、V型槽结构或塔基型结构等)或抛光结构。

另外，在凹槽结构的槽底面和第一子区域的表面上均形成有纹理结构的情况下，第一子区域上形成的纹理结构的形貌可以与槽底面上形成的纹理结构的形貌大致相同。或者，如图1和图2所示，第一子区域15的表面上形成的纹理结构的形貌和凹槽结构14的槽底面19上形成的纹理结构的形貌不同。其中，凹槽结构14的槽底面19与第二面大致平行，而第一子区域15的表面相对于第一区域的表面倾斜设置。可见，凹槽结构14的槽底面19和第二面之间的相对位置关系，与第一子区域15的表面和第二面之间的相对位置关系并不相同，因此凹槽结构14的槽底面19与第一子区域15的表面晶向不同。可以理解的是，对表面进行处理以形成纹理结构是基于刻蚀剂对半导体基底11沿不同晶向的部分的刻蚀速率不同而实现的，因此当凹槽结构14的槽底面19与第一子区域15的表面晶向不同时，通过刻蚀剂在第一子区域15上形成的纹理结构的形貌与凹槽结构14的槽底面19上形成的纹理结构的形貌不同。在此情况下，在本发明实施例提供的背接触电池中第一子区域15的表面上具有的纹理结构的形貌与凹槽结构14的槽底面19上具有的纹理结构的形貌不同的情况下，无须为了使得凹槽结构14的槽底面19、以及第一子区域15的表面上形成形貌大致相同的纹理结构而额外进行其它操作，降低背接触电池的制造难度的同时，还利于简化背接触电池的制造过程。

具体的，在凹槽结构的第一子区域的表面上形成的纹理结构的形貌与槽底面上具有的纹理结构的形貌不同的情况下，第一子区域的表面上形成的纹理结构的形貌、以及第一子区域的表面形貌可以根据实际制造过程、以及第一子区域相对于第一区域的表面的倾斜率确定，此处不做具体限定。

示例性的，如图1和图2所示，上述第一子区域15的至少部分表面的纵截面可以呈锯齿状。在此情况下，锯齿状具有多个尖角形貌。基于此，在其它因素相同的情况下，与平面形貌相比，锯齿状形貌的比表面积较大，因此当第一子区域15的至少部分表面的纵截面呈锯齿状时，利于使得第一子区域15表面具有良好的陷光作用，进一步提升背接触电池对光线的利用率。另外，在其它因素相同的情况下，锯齿状形貌的表面比金字塔型绒面形貌的表面的粗糙度低，其表面相对平滑，利于提高第二掺杂半导体层18在第一子区域15上的包覆效果。

至于第一子区域上形成的纹理结构的立体特征，可以根据第一子区域的纵截面形貌、以及实际制造过程中确定，此处不做具体限定。

示例性的，如图1和图2所示，上述第一子区域15的至少部分表面上形成的纹理结构为类三棱柱型结构。该情况下具有的有益效果与前文所述的第一子区域15的至少部分表面的纵截面呈锯齿状的有益效果相似，此处不再赘述。另外，类三棱柱型结构为多面体结构，利于增大第一子区域15表面的比表面积，进一步降低第一子区域15的表面反射率。需要理解的是，该类三棱柱型结构为金字塔型结构包括的一个棱角中靠近半导体基底11的部分湮没后剩余部分所形成的结构。其中，该类三棱柱型结构中暴露在外且与第一区域12表面平行的棱角长度与部分湮没在半导体基底11内的棱角的剩余长度之间的比值可以根据第一子区域15相对于第一区域12的表面的倾斜率确定。示例性的，类三棱柱型结构中暴露在外且与第一区域12表面平行的棱角长度与部分湮没在半导体基底11内的棱角的剩余长度之间的比值可以大于等于1、且小于等于10。

另外，在实际的应用过程中，在上述第一子区域的表面上形成有纹理结构的情况下，如图3所示，沿第一子区域的倾斜方向，第一子区域的各部分的表面粗糙度可以相同；或者，如图2、图4和图5所示，沿第一区域12和第二区域13的排布方向，第一子区域15具有第一粗糙度区20和第二粗糙度区21，第二粗糙度区21靠近第二子区域16，并且第二粗糙度区21的表面粗糙度也可以小于第一粗糙度区20的表面粗糙度。在此情况下，利于使得第二掺杂半导体层18由第二区域13折射至第一区域12的部分由大粗糙度表面向小粗糙度表面过渡，进一步提高第二掺杂半导体层18在第二区域13和第一区域12交界处的平滑过渡程度，进一步提高第二掺杂半导体层18在第二区域13和第一区域12交界处的包覆效果。

其中，从形貌方面来讲，在第二粗糙度区的表面粗糙度小于第一粗糙度区的表面粗糙度的情况下，如图3所示，第二粗糙度区上形成的纹理结构的形貌可以与第一粗糙度区上形成的纹理结构的形貌相同，但第二粗糙度区上的纹理结构的尺寸和/或分布密度分别不同于第一粗糙度区上形成的纹理结构的尺寸和/或分布密度。或者，如图2、图4和图5所示，上述第一粗糙度区20上形成的纹理结构的形貌也可以不同于第二粗糙度区21上形成的纹理结构的形貌。在此情况下，利于根据实际应用场景中对第一粗糙度区20和第二粗糙度区21的表面粗糙度的要求，形成具有相应形貌的纹理结构，确保第二掺杂半导体层18在第二区域13和第一区域12交界处能够平滑过渡。

具体的，第一粗糙度区和第二粗糙度区上形成的纹理结构的形貌可以根据实际制造、以及实际应用场景中对第一粗糙度区和第二粗糙度区的表面粗糙度大小要求确定，此处不做具体限定。

示例性的，如图2至图5所示，上述第二粗糙度区21上形成的纹理结构可以为棱线结构，并且该棱线结构的延伸方向平行于第一子区域15的倾斜方向。第一粗糙度区20上形成的纹理结构可以为绒面结构。其中，第一粗糙度区20上形成的绒面结构的形貌可以参考前文所述的类三棱柱型结构的描述，此处不再赘述。在此情况下，在其它因素相同时，与绒面结构相比，棱线结构的起伏程度较小，利于降低第二粗糙度区21的比表面积，确保第二粗糙度区21具有较小的表面粗糙度，进而利于提高第二掺杂半导体层18在第二粗糙度区21上的包覆效果。另外，当第一粗糙度区20上的纹理结构为绒面结构时，可以采用较为成熟的制绒工艺形成第一粗糙度区20上的纹理结构，利于降低背接触电池的制造难度，提高背接触电池的制造效率。

从尺寸方面来讲，第一子区域包括的第一粗糙度区和第二粗糙度区沿第一子区域的倾斜方向的长度、以及第一粗糙度区和第二粗糙度区沿半导体基底厚度方向的高度可以根据实际制造过程确定。

示例性的，沿第一子区域的倾斜方向，第二粗糙度区的长度可以大于0、且小于等于3μm。例如：第二粗糙度区的长度可以为0.5μm、1μm、1.5μm、2μm、2.5μm或3μm等。在此情况下，第二粗糙度区的长度在上述范围内，可以防止因第二粗糙度区的长度较大使得凹槽结构的侧面宽度在第二区域中的占比较大而导致表面平坦的槽底面的宽度占比较小，确保第二掺杂半导体层中至少大部分区域均形成在平坦的表面上，提高第二掺杂半导体层对半导体基底第一面相应区域的场钝化效果。

示例性的，沿半导体基底的第二面至第一面的方向，第一粗糙度区和第二粗糙度区之间的边界至凹槽结构槽底的最小距离可以大于等于1μm、且小于等于8μm。例如：第一粗糙度区和第二粗糙度区之间的边界至凹槽结构槽底的最小距离可以为1μm、2μm、3μm、4μm、5μm、6μm、7μm或8μm等。在此情况下，可以理解的是，当沿第一区域至第二区域的方向，第一粗糙度区的宽度为定值时，第一粗糙度区和第二粗糙度区之间的边界至凹槽结构槽底的最小距离与第一子区域的倾斜率呈正比。基于此，第一粗糙度区和第二粗糙度区之间的边界至凹槽结构槽底的最小距离在上述范围内，可以防止因该最小距离较大而导致第一子区域的倾斜率较大。另外，还可以防止因该最小距离较小而导致第一子区域的倾斜率较小。而防止第一子区域的倾斜率较大或较小的效果可以参考前文，此处不再赘述。

另外，第一粗糙度区沿第一子区域的倾斜方向的具体长度、以及第二粗糙度区沿半导体基底厚度方向的高度，可以根据第一子区域的具体宽度、以及第一子区域相对于第一区域的表面的倾斜率确定，此处不再赘述。

对于上述第二子区域来说，如图1、图2、以及图5和图6所示，第二子区域16的表面可以为平面，或者第二子区域的表面上也可以形成有棱线结构等纹理结构。

值得注意的是，与形成有纹理结构的表面相比，如图1、图2、以及图5和图6所示，当第二子区域16的表面为平面时，第二子区域16的表面更加平整，其比表面积更小。而在一定的条件下，膜层的沉积厚度与自身所沉积的表面的比表面积成反比，因此当第二子区域16的表面为平面时，更利于增大第二掺杂半导体层18在第二子区域16上的形成厚度，利于增强第二掺杂半导体层18在第二子区域16处的场钝化效果，进一步降低第二子区域16处的载流子复合速率，提高背接触电池的光电转换效率。

对于上述第一掺杂半导体层来说，从材料方面来讲，第一掺杂半导体层的材料可以包括硅、锗硅或锗等至少一种半导体材料。

优选的，上述第一掺杂半导体层可以包括掺杂晶硅层。在此情况下，与掺杂非晶硅层相比，掺杂晶硅层具有更高的载流子传输特性，因此当第一掺杂半导体层为掺杂晶硅层时，能够进一步降低载流子复合速率，利于提升背接触电池的光电转换效率。

从导电类型方面来讲，第一掺杂半导体层的导电类型可以为N型，此时第二掺杂半导体层的导电类型为P型；或者第一掺杂半导体层的导电类型也可以为P型，此时第二掺杂半导体层的导电类型为N型。

从形成位置方面来讲，上述第一掺杂半导体层可以直接形成在第一面具有的至少部分第一区域上。或者，如图1所示，上述背接触电池还可以包括第一钝化层22，该第一钝化层22至少位于第一掺杂半导体层17和第一区域12之间。在此情况下，第一钝化层22和第一掺杂半导体层17可以构成选择性接触结构，以实现对半导体基底11第一面具有的第一区域12进行化学钝化、且实现对相应导电类型的载流子的选择性收集，降低第一面一侧的载流子复合速率，利于提高背接触电池的光电转换效率。

其中，上述第一钝化层的材料可以根据第一掺杂半导体层的材料确定。例如：在第一掺杂半导体层包括掺杂晶硅层的情况下，第一钝化层为隧穿钝化层。又例如：在第一掺杂半导体层包括掺杂非晶硅层的情况下，第一钝化层包括本征非晶硅层。其次，本发明实施例对第一钝化层的材料不做具体限定。

从形成范围方面来讲，如图8所示，第一掺杂半导体层17可以仅形成在部分第一区域12上。并且，上述背接触电池还包括本征半导体层24。该本征半导体层24沿平行于第一面的方向形成在第一区域12中除第一掺杂半导体层17之外的部分上。第二掺杂半导体层18对应第一区域12的部分覆盖在本征半导体层24背离半导体基底11的部分上，本征半导体层24用于将第二掺杂半导体层18和第一掺杂半导体层17电性隔离开。在此情况下，上述第一掺杂半导体层17和第二掺杂半导体层18均形成在半导体基底11的第一面一侧、且二者的导电类型相反。基于此，在背接触电池处于工作状态下，半导体基底11吸收光子后产生的电子和空穴分别朝向第一掺杂半导体层17和第二掺杂半导体层18运动、并分别被二者收集且导出，以形成光电流。其中，因本征半导体层24不导电，故本征半导体层24的存在可以将导电类型相反的第一掺杂半导体层17和第二掺杂半导体层18电性隔离开，抑制漏电，进一步降低第一面一侧的载流子复合速率，提高背接触电池的光电转换效率。

其中，沿第一区域和第二区域的排布方向，上述本征半导体层和第一掺杂半导体层的宽度分别与第一区域的总宽度的占比，可以根据第二掺杂半导体层在第一区域上方的延伸宽度、以及实际应用场景中对防漏电的要求确定，只要能够通过本征半导体层将第一掺杂半导体层和第二掺杂半导体层电性隔离开均可。另外，在实际的制造过程中，上述本征半导体层可以与第一掺杂半导体层为一体结构。此时，可以基于相同的制造材料并通过相同的制造步骤形成本征半导体层和第一掺杂半导体层，以简化背接触电池的制造流程，提高背接触电池的制造效率。或者，本征半导体层也可以与第一掺杂半导体层为非一体结构，此时可以根据实际应用场景要求分别制造本征半导体层和第一掺杂半导体层，提高本发明实施例提供的背接触电池在不同应用场景下的适用性。

其次，在背接触电池还包括本征半导体层的情况下，第一掺杂半导体层内杂质的掺杂浓度可以根据实际应用场景中对第一掺杂半导体层的载流子收集能力确定，此处不做具体限定。

示例性的，在背接触电池还包括本征半导体层的情况下，第一掺杂半导体层内杂质的掺杂浓度可以大于等于4E20cm³、且小于等于6E20cm³。示例性的：第一掺杂半导体层内杂质的掺杂浓度可以大于等于4E20cm³、4.2E20cm³、4.5E20cm³、4.8E20cm³、5E20cm³、5.2E20cm³、5.5E20cm³、5.8E20cm³或6E20cm³等。在此情况下，如前文所述，本征半导体层可以将导电类型相反的第一掺杂半导体层和第二掺杂半导体层电性隔离开。此时，无须为了抑制第一掺杂半导体层和第二掺杂半导体层漏电而降低第一掺杂半导体层内的杂质掺杂浓度。基于此，第一掺杂半导体层内杂质的掺杂浓度在上述范围内，可以防止其内的杂质掺杂浓度较小而导致自身的导电性和载流子收集能力较低。另外，因杂质在半导体材料内的掺杂浓度受固浓度的限制，故第一掺杂半导体层内杂质的掺杂浓度在上述范围内，还可以防止因其内的杂质掺杂浓度较大而导致实现第一掺杂半导体层杂质掺杂的难度较大。

或者，如图1所示，上述第一掺杂半导体层17还可以覆盖在第一区域12上。并且，上述背接触电池还包括第二钝化层23，第二钝化层23位于第二掺杂半导体层18和第二区域13之间、且延伸至部分第一区域12的上方。第二掺杂半导体层18对应第一区域12的部分位于第二钝化层23对应第一区域12的部分上。采用上述技术方案的情况下，第一掺杂半导体层17可以形成在第一区域12的各部分上，增大第一掺杂半导体层17的形成范围，进而增大第一掺杂半导体层17的载流子收集范围。其次，背接触电池还包括第二掺杂半导体层18和第二区域13之间、且延伸至部分第一区域12上方的第二钝化层23，该第二钝化层23可以将导电类型相反的第一掺杂半导体层17和第二掺杂半导体层18间隔开，进一步抑制漏电的同时，也为背接触电池的结构提供了另一种可能的实现方案，利于提高本发明实施例提供的背接触电池在不同应用场景下的适用性。

其中，当第一掺杂半导体层还可以覆盖在第一区域上时，第一掺杂半导体层和第二掺杂半导体层通过上述第二钝化层间隔开。该第二钝化层的材料可以根据第二掺杂半导体层的材料确定。

至于该情况下第一掺杂半导体层内杂质的掺杂浓度，可以根据实际应用场景对第一掺杂半导体层和第二掺杂半导体层之间的防漏电要求确定。

示例性的。第一掺杂半导体层内杂质的掺杂浓度可以小于等于6E19cm³。例如：第一掺杂半导体层内杂质的掺杂浓度可以为6E16cm³、1E17cm³、5E17cm³、1E18cm³、5E18cm³、1E19cm³或6E19cm³等。此时，第一掺杂半导体层内杂质的掺杂浓度相对较低，使得自身的导电性相对较弱，利于进一步降低第一掺杂半导体层和第二掺杂半导体层之间的漏电流大小。

对于上述第二掺杂半导体层来说，从材料方面来讲，第二掺杂半导体层的材料可以包括硅、锗硅或锗等至少一种半导体材料。示例性的，上述第二掺杂半导体层包括掺杂非晶硅层和/或掺杂微晶硅层。

需要说明的是，上述掺杂微晶硅层的材料中微晶是对硅材料的晶粒尺寸的限定。具体的，微晶硅材料是指晶粒尺寸为纳米级的硅材料。

从形成位置方面来讲，上述第二掺杂半导体层可以直接形成在第二区域上，并延伸至第一区域的上方。其中，如图1所示，当第一掺杂半导体层17覆盖在第一区域12上时，第二掺杂半导体层18对应第一区域12的部分位于第一掺杂半导体层17背离半导体基底11的部分上方。如图8所示，当背接触电池还包括上述本征半导体层24时，第二掺杂半导体层18对应第一区域12的部分至少位于本征半导体层24背离半导体基底11的部分上方。

或者，如图1所示，上述背接触电池还可以包括第二钝化层23，该第二钝化层23位于第二掺杂半导体层18和第二区域13之间、且延伸至部分第一区域12的上方。第二掺杂半导体层18对应第一区域12的部分位于第二钝化层23对应第一区域12的部分上。该第二钝化层23的材料可以参考前文，此处不再赘述。在此情况下，第二钝化层23和第二掺杂半导体层18可以构成选择性接触结构，以实现至少对半导体基底11第一面具有的第二区域13进行化学钝化、且实现对相应导电类型的载流子的选择性收集，降低第一面一侧的载流子复合速率，利于提高背接触电池的光电转换效率。

本发明实施例还提供了以下三个具体实施例用于具体说明本发明实施例的背接触电池的工作性能。

实施例1

实施例1提供的背接触电池中，第一掺杂半导体层为P型掺杂多晶硅层，第一掺杂半导体层和半导体基底之间形成有隧穿氧化层。凹槽结构的槽底面上形成有金字塔型结构。凹槽结构的侧面具有的第一子区域中第一粗糙度区上形成有类三棱柱型结构，第二粗糙度区上形成有棱线结构。凹槽结构的侧面具有的第二子区域的表面为平面。第二掺杂半导体层为N型掺杂非晶硅层，背接触电池还包括位于第二区域上，且延伸至部分第一区域上方的本征非晶硅层，N型掺杂非晶硅层形成在本征非晶硅层上。

从尺寸方面来讲，凹槽结构的槽底面的宽度与第二区域的总宽度之间的比值为97％。槽底面上形成的金字塔型绒面结构的高度为1.5μm，金字塔型绒面结构的顶角角度为75°，金字塔型绒面结构的塔尖到第一区域表面的平均高度为8um。第一粗糙度区上形成的类三棱柱型结构中较长的棱边的长度是较短的棱边的长度的7倍，第一粗糙度区的宽度为第二区域的总宽度的0.1％。并且，槽底面上形成的金字塔型绒面结构的塔顶到第一粗糙度区与第二粗糙度区的交界的垂直方向高度为5μm。第二粗糙度区与第一粗糙度区的交界到第二子区域的边缘的斜边长度为2.5μm。第二子区域的平均宽度为200nm。并且第二子区域和第一区域的表面高度差为20nm。

实施例2

除了第一子区域包括的第一粗糙度区的宽度与第二区域的总宽度的比值与实施例1提供的背接触电池中的相应比值不同以外，实施例2提供的背接触电池的结构与实施例1提供的背接触电池的结构相同。其中，实施例2提供的背接触电池中，第一子区域包括的第一粗糙度区的宽度与第二区域的总宽度的比值为0.3％。

实施例3

除了槽底面上形成的金字塔型绒面结构的塔顶到第一粗糙度区与第二粗糙度区的交界的垂直方向高度与实施例1提供的背接触电池中的相应比值不同以外，实施例3提供的背接触电池的结构与实施例1提供的背接触电池的结构相同。其中，实施例3提供的背接触电池中，槽底面上形成的金字塔型绒面结构的塔顶到第一粗糙度区与第二粗糙度区的交界的垂直方向高度为3μm。

表1实施例1至3提供的背接触电池的测试参数表

由表1中的各项数据可以看出，在其它因素相同的情况下，将实施例2中的第一子区域包括的第一粗糙度区的宽度与第二区域的总宽度的比值由0.1％增大至0.3％后，第一子区域相对于第一区域的表面的倾斜率变小，利于提高第二掺杂半导体层在第一子区域上的形成质量，从而使得背接触电池的转换效率和短路电流密度有小幅度增大。另外，将实施例3中的槽底面上形成的金字塔型绒面结构的塔顶到第一粗糙度区与第二粗糙度区的交界的垂直方向高度由5μm减小至3μm，可以减小第一子区域中表面粗糙度较大的第一粗糙度区的占比，使得第二掺杂半导体层形成在表面粗糙度较小的第二粗糙度区上的部分占比更大，利于提高第二掺杂半导体层在第一子区域上的形成质量，从而使得背接触电池的转换效率、短路电流密度和填充因子有小幅度增大。

第二方面，本发明实施例提供了一种背接触电池的制造方法。下文将根据图10至图18示出的操作的剖视图，对制造过程进行描述。具体的，该背接触电池的制造方法包括以下步骤：

首先，提供一半导体基底，该半导体基底具有相对的第一面和第二面。第一面具有交替分布的第一区域和第二区域。其中，半导体基底的材料，以及第一区域和第二区域在第一面一侧的范围可以参考前文，此处不再赘述。

接下来，如图13和图14所示，在第一面具有的第一区域12上至少形成第一掺杂半导体层17。

其中，上述第一掺杂半导体层的材料、以及自身在第一区域上的形成范围可以参考前文。在实际的制造过程中，上述在第一面具有的第一区域上至少形成第一掺杂半导体层可以包括步骤：如图10所示，在第一面上形成整层设置的本征半导体材料层25。接下来，如图12所示，对本征半导体材料层25位于至少部分第一区域12上的部分进行选择性掺杂，以使本征半导体材料层25位于至少部分第一区域12上的部分形成第一掺杂半导体层17。接着，形成覆盖在第一区域12上方的掩膜层26。然后，如图14所示，在掩膜层26的掩膜作用下，去除本征半导体材料层位于第二区域13上的部分。

在实际的应用过程中，可以采用化学气相沉积等工艺，在第一面一侧形成整层设置的本征半导体材料层。接下来，可以在相应掩膜层或掩膜版的掩膜作用下，对本征半导体层位于至少部分第一区域上的部分进行掺杂。具体的，当所制造的背接触电池中第一掺杂半导体层覆盖在第一区域上时，上述选择性掺杂所应用的掩膜层或掩膜版需要覆盖本征半导体材料层位于第二区域上的部分，并在该掩膜层或掩膜版的掩膜作用下，对本征半导体材料层位于第一区域上的部分进行掺杂，以在第一区域上形成第一掺杂半导体层。或者，如图12所示，当所制造的背接触电池中第一掺杂半导体层17仅形成在部分第一区域12上时，上述选择性所应用的掩膜层或掩膜版不仅需要覆盖本征半导体材料层25位于第二区域13上的部分，还需要覆盖本征半导体材料层25位于部分第一区域12上的部分，此时在该掩膜层或掩膜版的掩膜作用下，对本征半导体材料层25位于部分第一区域12上的部分进行掺杂，以使得本征半导体材料层25位于第一区域12上且被掺杂的部分形成第一掺杂半导体层17，以及使得本征半导体材料层25位于第一区域12上且未被掺杂的部分形成本征半导体层24(参见图13)。在根据上述方式，至少形成第一掺杂半导体层17后，可以采用沉积和光刻等方式形成覆盖在第一区域12上方的掩膜层26。其中，该掩膜层26的材料可以氮化硅、氮氧化硅、氧化硅、碳氧化硅或本征硅等。可以理解的是，当第一掺杂半导体层17覆盖在第一区域12上时，该覆盖在第一区域12上方的掩膜层26位于第一掺杂半导体层17背离半导体基底11的一侧。当第一掺杂半导体层17仅位于部分第一区域12上，且背接触电池包括本征半导体层24时，该覆盖在第一区域12上方的掩膜层26位于第一掺杂半导体层17和本征半导体层24背离半导体基底11的一侧。接着，如图14所示，采用激光刻蚀或湿化学工艺等刻蚀方式，在掩膜层26的掩膜作用下去除本征半导体材料层位于第二区域13上的部分。

需要说明的是，如图11所示，除了通过上述选择性掺杂方式形成第一掺杂半导体层17之外，还可以在形成整层设置的本征半导体材料层25后，对本征半导体材料层25的各部分均进行掺杂处理，以形成第一掺杂半导体层17。然后，如图14所示，在相应掩膜层或掩膜版的掩膜作用下，至少去除第一掺杂半导体层17位于第二区域13上的部分。

另外，在背接触电池还包括上述第一钝化层的情况下，上述提供一半导体基底后，并且在第一面具有的第一区域上至少形成第一掺杂半导体层前，背接触电池的制造方法还包括步骤：如图10所示，在第一区域12上形成第一钝化层22。

具体的，可以是在形成第一掺杂半导体层前，采用沉积和刻蚀等工艺，仅在第一区域上形成第一钝化层。或者，如图10所示，在形成第一掺杂半导体层17前，采用沉积工艺形成整层设置在第一面上的第一钝化层22，然后如图14所示，在掩膜层26的掩膜作用下去除本征半导体材料层位于第二区域13上方的部分后，采用相应刻蚀工艺并在掩膜层26的掩膜作用下，去除第一钝化层22位于第二区域13上方的部分。

接下来，如图16所示，选择性刻蚀半导体基底11对应第二区域13的部分，以沿第二面至第一面的方向，使第二区域13的表面低于第一区域12的表面，形成凹槽结构14。沿第一区域12和第二区域13的排布方向，凹槽结构14的侧面具有连续分布的第一子区域15和第二子区域16，且第二子区域16靠近第一区域12。第一子区域15的表面相对于第一区域的表面倾斜，且凹槽结构14的第一子区域15的部分的横截面积沿背离第一面的方向逐渐增大。第二子区域16的表面为平面。

其中，凹槽结构的槽底面、第一子区域和第二子区域的尺寸信息和表面形貌信息可以参考前文，此处不再赘述。在实际的制造过程中，如图15所示，在掩膜层26的掩膜作用下，去除本征半导体材料层位于第二区域13上的部分后，可以在掩膜层26的掩膜作用下，并采用湿化学工艺刻蚀半导体基底11对应第二区域13的部分，以沿第二面至第一面的方向，使第二区域13的表面低于第一区域12的表面，形成凹槽结构14。

需要说明的是，在去除本征半导体材料层位于第二区域上的部分后，并在形成凹槽结构前，可以采用湿化学等工艺，对半导体基底对应第二区域的部分进行抛光处理。其中抛光处理后，第二区域的表面低于第一区域的表面。并且经抛光处理后，第二区域的表面和第一区域的表面之间的高度差会影响后续形成的凹槽结构的侧面中第一子区域相对于第一区域的表面的倾斜率(抛光处理后第二区域的表面与第一区域的表面之间的高度差越大，第一子区域表面相对于第一区域的表面的倾斜率越大)，因此可以根据实际应用场景中对第一子区域相对于第一区域的表面的倾斜率，确定抛光处理的程度。

另外，采用湿化学工艺刻蚀半导体基底对应第二区域的部分，以沿第二面至第一面的方向，使第二区域的表面低于第一区域的表面，形成凹槽结构的刻蚀时间等刻蚀条件会影响所形成的凹槽结构的侧面中第二子区域与第一区域之间的高度差、以及凹槽结构的深度，因此可以根据实际应用场景中对第二子区域的与第一区域之间的高度差、以及凹槽结构的深度确定湿化学工艺的刻蚀参数大小，此处不做具体限定。

再者，当所制造的背接触电池中，凹槽结构的槽底面和至少部分第一子区域的表面上形成有绒面结构时，在刻蚀半导体基底对应第二区域的部分，以沿第二面至第一面的方向，使第二区域的表面低于第一区域的表面，形成凹槽结构后，并在形成覆盖在第二区域上、且延伸至部分第一区域上方的第二掺杂半导体层前，上述背接触电池的制造方法还包括步骤：如图15所示，对凹槽结构14的槽底面19和至少部分第一子区域15进行制绒处理。其中，经制绒处理后槽底面19和至少部分第一子区域15上形成的绒面结构的形貌可以参考前文。其次，本发明实施例对制绒处理的处理条件不做具体限定。

另外，如前文所述，去除本征半导体材料层(或者本征半导体材料层和第二钝化层)位于第二区域上的部分所应用的掩膜层，可以在形成凹槽结构(或制绒处理)后，并在形成第二掺杂半导体层18前，如图16所示，通过湿化学等工艺去除该掩膜层。或者，也可以保留该掩膜层。

接着，如图18所示，形成覆盖在第二区域13上、且延伸至部分第一区域12上方的第二掺杂半导体层18。第二掺杂半导体层18和第一掺杂半导体层17的导电类型相反。

在实际的制造过程中，如图17所示，可以采用化学气相沉积和掺杂等工艺，形成整层设置在第一面一侧的第二掺杂半导体层18。然后，如图18所示，采用激光刻蚀等工艺，并在相应掩膜层或掩膜版的掩膜作用下，去除第二掺杂半导体层18位于至少部分第一掺杂半导体层17上方的部分。另外，若在形成凹槽结构14(或制绒处理)后，并在形成第二掺杂半导体层18前，保留了覆盖在第一区域12上方的掩膜层26，还需要去除该掩膜层26覆盖在至少部分第一掺杂半导体层17上的部分，以便于第一掺杂半导体层17与相应电极电性连接。

其中，在背接触电池还包括上述第二钝化层的情况下，在刻蚀半导体基底对应第二区域的部分，以沿第二面至第一面的方向，使第二区域的表面低于第一区域的表面，形成凹槽结构后，并在形成覆盖在第二区域上、且延伸至部分第一区域上方的第二掺杂半导体层前，上述背接触电池的制造方法还包括步骤：如图17所示，形成覆盖在第二区域13上、且延伸至部分第一区域12上方的第二钝化层23。

具体的，可以是在形成第二掺杂半导体层前，采用沉积和刻蚀等工艺，形成仅覆盖在第二区域上、且延伸至部分第一区域上方的第二钝化层。或者，如图17所示，在形成第一掺杂半导体层17前，采用沉积工艺形成整层设置在第一面上的第二钝化层23，然后如图18所示，在相应掩膜层或掩膜版的掩膜作用下去除第二掺杂半导体层18位于至少部分第一掺杂半导体层17上方的部分后，采用相应刻蚀工艺并在掩膜层或掩膜版的掩膜作用下，去除第二钝化层23位于至少部分第一掺杂半导体层17上方的部分。

本发明实施例中第二方面及其各种实现方式的有益效果，可以参考第一方面及其各种实现方式中的有益效果分析，此处不再赘述。

在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。

以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (19)

1.一种背接触电池，其特征在于，包括：

半导体基底，所述半导体基底具有相对的第一面和第二面；所述第一面具有交替分布的第一区域和第二区域；沿所述第二面至所述第一面的方向，所述第二区域的表面低于所述第一区域的表面，以形成凹槽结构；沿所述第一区域和所述第二区域的排布方向，所述凹槽结构的侧面具有连续分布的第一子区域和第二子区域，且所述第二子区域靠近所述第一区域；所述第一子区域的表面相对于所述第一区域的表面倾斜，且所述凹槽结构的所述第一子区域的部分的横截面积沿背离所述第一面的方向逐渐增大；所述第二子区域的表面为平面；

第一掺杂半导体层，位于至少部分所述第一区域上；

以及第二掺杂半导体层，位于所述第二区域上、且延伸至部分所述第一区域的上方；所述第二掺杂半导体层和所述第一掺杂半导体层的导电类型相反。

2.根据权利要求1所述的背接触电池，其特征在于，沿所述第一区域和所述第二区域的排布方向，所述凹槽结构的槽底面的宽度与所述第二区域的总宽度之间的比值大于等于50％，且小于等于99.9％；和/或，

沿所述第一区域和所述第二区域的排布方向，所述第一子区域的宽度与所述第二区域的总宽度之间的比值大于等于0.1％，且小于等于5％；和/或，

沿所述第一区域和所述第二区域的排布方向，所述第二子区域的宽度大于等于100nm，且小于等于600nm；和/或，

所述第二子区域的表面和所述第一区域的表面之间的高度差大于等于5nm、且小于等于40nm。

3.根据权利要求1所述的背接触电池，其特征在于，所述凹槽结构的槽底面上形成有纹理结构；和/或，

所述第一子区域的表面上形成有纹理结构；和/或，

所述第二子区域的表面相对于所述第一区域的表面平行设置；和/或，

所述第一区域的表面上形成有纹理结构；所述第一区域的表面上的纹理结构背离所述半导体基底的一侧呈方形。

4.根据权利要求1所述的背接触电池，其特征在于，所述第一子区域的表面上形成有纹理结构；沿所述第一区域和所述第二区域的排布方向，所述第一子区域具有第一粗糙度区和第二粗糙度区，所述第二粗糙度区靠近所述第二子区域；所述第二粗糙度区的表面粗糙度小于所述第一粗糙度区的表面粗糙度。

5.根据权利要求4所述的背接触电池，其特征在于，所述第一粗糙度区上形成的纹理结构的形貌不同于所述第二粗糙度区上形成的纹理结构的形貌。

6.根据权利要求4所述的背接触电池，其特征在于，所述第二粗糙度区上形成的纹理结构为棱线结构；所述棱线结构的延伸方向平行于所述第一子区域的倾斜方向；

所述第一粗糙度区上形成的纹理结构为绒面结构。

7.根据权利要求4所述的背接触电池，其特征在于，沿所述第一子区域的倾斜方向，所述第二粗糙度区的长度大于0、且小于等于3μm；和/或，

沿所述半导体基底的第二面至第一面的方向，所述第一粗糙度区和所述第二粗糙度区之间的边界至所述凹槽结构槽底的最小距离大于等于1μm、且小于等于8μm。

8.根据权利要求1所述的背接触电池，其特征在于，在所述第一子区域的表面以及凹槽结构的槽底面上均形成有纹理结构的情况下，所述第一子区域的表面上形成的纹理结构的形貌和所述凹槽结构的槽底面上形成的纹理结构的形貌不同。

9.根据权利要求8所述的背接触电池，其特征在于，所述第一子区域的至少部分表面的纵截面呈锯齿状；和/或，

所述第一子区域的至少部分表面上形成的纹理结构为类三棱柱型结构；和/或，

所述凹槽结构的槽底面上形成的纹理结构为金字塔型绒面结构。

10.根据权利要求1所述的背接触电池，其特征在于，所述背接触电池还包括第一钝化层，所述第一钝化层至少位于所述第一掺杂半导体层和所述第一区域之间；和/或，

所述背接触电池还包括第二钝化层，所述第二钝化层位于所述第二掺杂半导体层和所述第二区域之间、且延伸至部分所述第一区域的上方；所述第二掺杂半导体层对应所述第一区域的部分位于所述第二钝化层对应所述第一区域的部分上。

11.根据权利要求1所述的背接触电池，其特征在于，所述背接触电池还包括本征半导体层；所述本征半导体层沿平行于所述第一面的方向形成在所述第一区域中除所述第一掺杂半导体层之外的部分上；所述第二掺杂半导体层对应所述第一区域的部分覆盖在所述本征半导体层背离所述半导体基底的部分上，所述本征半导体层用于将所述第二掺杂半导体层和所述第一掺杂半导体层电性隔离开；或，

所述第一掺杂半导体层覆盖在所述第一区域上，所述第一掺杂半导体层内杂质的掺杂浓度小于等于6E19cm³；所述背接触电池还包括第二钝化层，所述第二钝化层位于所述第二掺杂半导体层和所述第二区域之间、且延伸至部分所述第一区域的上方；所述第二掺杂半导体层对应所述第一区域的部分位于所述第二钝化层对应所述第一区域的部分上。

12.根据权利要求11所述的背接触电池，其特征在于，在所述背接触电池还包括所述本征半导体层的情况下，所述第一掺杂半导体层内杂质的掺杂浓度大于等于4E20cm³、且小于等于6E20cm³。

13.根据权利要求1～12任一项所述的背接触电池，其特征在于，所述第一掺杂半导体层包括掺杂晶硅层；

所述第一掺杂半导体层的导电类型为N型，所述第二掺杂半导体层的导电类型为P型；和/或，

所述第二掺杂半导体层包括掺杂非晶硅层和/或掺杂微晶硅层。

14.一种背接触电池的制造方法，其特征在于，包括：

提供一半导体基底；所述半导体基底具有相对的第一面和第二面；所述第一面具有交替分布的第一区域和第二区域；

在所述第一面具有的所述第一区域上至少形成第一掺杂半导体层；

选择性刻蚀所述半导体基底对应所述第二区域的部分，以沿所述第二面至所述第一面的方向，使所述第二区域的表面低于第一区域的表面，形成凹槽结构；沿所述第一区域和所述第二区域的排布方向，所述凹槽结构的侧面具有连续分布的第一子区域和第二子区域，且所述第二子区域靠近所述第一区域；所述第一子区域的表面相对于第一区域的表面倾斜，且所述凹槽结构的所述第一子区域的部分的横截面积沿背离所述第一面的方向逐渐增大；所述第二子区域的表面为平面；

形成覆盖在所述第二区域上、且延伸至部分所述第一区域上方的第二掺杂半导体层；所述第二掺杂半导体层和所述第一掺杂半导体层的导电类型相反。

15.根据权利要求14所述的背接触电池的制造方法，其特征在于，所述在所述第一面具有的所述第一区域上至少形成第一掺杂半导体层，包括：

在所述第一面上形成整层设置的本征半导体材料层；

对所述本征半导体材料层位于至少部分所述第一区域上的部分进行选择性掺杂，以使所述本征半导体材料层位于至少部分所述第一区域上的部分形成所述第一掺杂半导体层；

形成覆盖在所述第一区域上方的掩膜层；

在所述掩膜层的掩膜作用下，去除所述本征半导体材料层位于所述第二区域上的部分。

16.根据权利要求14或15所述的背接触电池的制造方法，其特征在于，所述在所述第一面具有的所述第一区域上至少形成第一掺杂半导体层，包括：

在所述第一面具有的所述第一区域上形成第一掺杂半导体层和本征半导体层；所述本征半导体层用于将所述第二掺杂半导体层和所述第一掺杂半导体层电性隔离开。

17.根据权利要求15所述的背接触电池的制造方法，其特征在于，所述选择性刻蚀所述半导体基底对应所述第二区域的部分，以沿所述第二面至所述第一面的方向，使所述第二区域的表面低于第一区域的表面，形成凹槽结构，包括：

在所述掩膜层的掩膜作用下，并采用湿化学工艺刻蚀所述半导体基底对应所述第二区域的部分，以沿所述第二面至所述第一面的方向，使所述第二区域的表面低于第一区域的表面，形成所述凹槽结构。

18.根据权利要求14所述的背接触电池的制造方法，其特征在于，所述选择性刻蚀所述半导体基底对应所述第二区域的部分，以沿所述第二面至所述第一面的方向，使所述第二区域的表面低于第一区域的表面，形成凹槽结构后，所述形成覆盖在所述第二区域上、且延伸至部分所述第一区域上方的第二掺杂半导体层前，所述背接触电池的制造方法还包括：

对所述凹槽结构的槽底面和至少部分所述第一子区域进行制绒处理。

19.根据权利要求14所述的背接触电池的制造方法，其特征在于，所述提供一半导体基底后，所述在所述第一面具有的所述第一区域上至少形成第一掺杂半导体层前，所述背接触电池的制造方法还包括：在所述第一区域上形成第一钝化层；和/或，

所述选择性刻蚀所述半导体基底对应所述第二区域的部分，以沿所述第二面至所述第一面的方向，使所述第二区域的表面低于第一区域的表面，形成凹槽结构后，所述形成覆盖在所述第二区域上、且延伸至部分所述第一区域上方的第二掺杂半导体层前，所述背接触电池的制造方法还包括：形成覆盖在所述第二区域上、且延伸至部分所述第一区域上方的第二钝化层。