CN118016650A - 半导体结构及掩膜版版图 - Google Patents
半导体结构及掩膜版版图 Download PDFInfo
- Publication number
- CN118016650A CN118016650A CN202211407976.1A CN202211407976A CN118016650A CN 118016650 A CN118016650 A CN 118016650A CN 202211407976 A CN202211407976 A CN 202211407976A CN 118016650 A CN118016650 A CN 118016650A
- Authority
- CN
- China
- Prior art keywords
- comb
- sub
- pattern
- comb tooth
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 244000126211 Hericium coralloides Species 0.000 claims abstract description 155
- 239000000758 substrate Substances 0.000 claims abstract description 28
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 19
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 19
- 229910052782 aluminium Inorganic materials 0.000 claims description 19
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 19
- 229910017052 cobalt Inorganic materials 0.000 claims description 19
- 239000010941 cobalt Substances 0.000 claims description 19
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 19
- 229910052802 copper Inorganic materials 0.000 claims description 19
- 239000010949 copper Substances 0.000 claims description 19
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 abstract description 100
- 230000009286 beneficial effect Effects 0.000 abstract description 10
- 238000001914 filtration Methods 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 5
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 9
- 230000002349 favourable effect Effects 0.000 description 7
- 230000010354 integration Effects 0.000 description 6
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Classifications
-
- H01L28/60—
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种半导体结构及掩膜版版图，结构包括：基底；第一电极层，位于所述基底中，所述第一电极层包括第一梳柄部以及与第一梳柄部相连的多个第一梳齿部，所述第一梳柄部的一端用于接入信号输入、另一端用于接入信号输出；第二电极层，位于所述基底中并与所述第一电极层同层，所述第二电极层包括第二梳柄部以及与第二梳柄部相连的多个第二梳齿部，所述第二梳齿部与第一梳齿部交叉平行设置，所述第二梳柄部用于接地。本发明有利于提高电容器的高频滤波作用，进而提高半导体结构的工作性能。
Description
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及掩膜版版图。
背景技术
金属-氧化物-金属(Metal-Oxdie-Metal，MOM)电容器是许多混合信号射频集成电路(RFIC)中，例如类比频率调谐电路、交换式电容器电路(Switched CapacitorCircuits)、滤波器、共振器(Resonator)、上调变(Up-conversion)与下调变(Down-conversion)混合器以及类比/数位转换器(A/D Converters)等等，为相当关键的元件，起到内部匹配(inter-matching)作用，可以大大优化RFIC的性能。
但是，金属-氧化物-金属(Metal-Oxdie-Metal，MOM)电容器结构的性能仍有待提高。
发明内容
本发明实施例解决的问题是提供一种半导体结构及掩膜版版图，有利于提高电容器的高频滤波作用，进而提高半导体结构的工作性能。
为解决上述问题，本发明实施例提供一种半导体结构，包括：基底；第一电极层，位于所述基底中，所述第一电极层包括第一梳柄部以及与第一梳柄部相连的多个第一梳齿部，所述第一梳柄部的一端用于接入信号输入、另一端用于接入信号输出；第二电极层，位于所述基底中并与所述第一电极层同层，所述第二电极层包括第二梳柄部以及与第二梳柄部相连的多个第二梳齿部，所述第二梳齿部与第一梳齿部交叉平行设置，所述第二梳柄部用于接地。
相应的，本发明实施例还提供一种掩膜版版图，包括：第一版图层，包括第一电极图形，所述第一电极图形包括第一梳柄部图形以及与第一梳柄部图形相连的多个第一梳齿部图形，所述第一梳柄部图形的一端用于作为信号输入端、另一端用于作为信号输出端，所述第一版图层还包括第二电极图形，所述第二电极图形包括第二梳柄部图形以及与第二梳柄部图形相连的多个第二梳齿部图形，所述第二梳齿部图形与第一梳齿部图形交叉平行设置，所述第二梳柄部图形用于作为接地端。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供的半导体结构中，第一电极层包括第一梳柄部以及与第一梳柄部相连的多个第一梳齿部，第一梳柄部的一端用于接入信号输入、另一端用于接入信号输出，第二电极层包括第二梳柄部以及与第二梳柄部相连的多个第二梳齿部，第二梳齿部与第一梳齿部交叉平行设置，第二梳柄部用于接地；本发明实施例中，第一梳齿部和第二梳齿部构成电容器，通过第一梳柄部的一端用于接入信号输入、另一端用于接入信号输出，将与第一梳柄部相连的第一梳齿部作为电容器的电极板的同时连入电路中，使得第一电极层和第二电极层构成三端电容器，有利于降低电容器的接地电感，从而有利于提高电容器的高频滤波作用，进而提高半导体结构的工作性能。
本发明实施例提供的掩膜版版图中，第一电极图形包括第一梳柄部图形以及与第一梳柄部图形相连的多个第一梳齿部图形，第一梳柄部图形的一端用于作为信号输入端、另一端用于作为信号输出端，第二电极图形包括第二梳柄部图形以及与第二梳柄部图形相连的多个第二梳齿部图形，第二梳齿部图形与第一梳齿部图形交叉平行设置，第二梳柄部图形用于作为接地端；本发明实施例中，第一梳齿部图形和第二梳齿部图形用于构成电容器，通过第一梳柄部图形的一端用于作为信号输入端、另一端用于作为信号输出端，将与第一梳柄部图形相连的第一梳齿部图形作为电容器的电极板的同时连入电路中，使得第一电极图形和第二电极图形构成三端电容器，有利于降低电容器的接地电感，从而有利于提高电容器的高频滤波作用，进而提高掩膜版版图对应的半导体结构的工作性能。
附图说明
图1是一种半导体结构的结构示意图；
图2至图3是本发明半导体结构一实施例的结构示意图；
图4和图5是本发明掩膜版版图一实施例对应的示意图。
具体实施方式
由背景技术可知，目前半导体结构的工作性能有待提高。现结合一种半导体结构分析封装可靠性有待提高的原因。
图1是一种半导体结构的结构示意图。
参考图1，半导体结构包括：基底(未示出)；第一电极层10，位于基底中，第一电极层10包括第一梳柄部11以及与第一梳柄部11相连的多个第一梳齿部11的多个第一梳齿部12，第一梳柄部11通过与外部电连接为第一梳齿部12施加电位；第二电极层20，位于基底中并与第一电极层10同层，第二电极层20包括第二梳柄部21以及与第二梳柄部21相连的多个第二梳齿部22，第二梳齿部22与第一梳齿部12交叉平行设置，第二梳柄部21通过与外部电连接为第二梳齿部22施加电位。
通过第一梳齿部12第一电极层10的第一梳齿部12和第二电极层20的第二梳齿部22构成MOM电容器，然而构成的MOM电容器对于高频需求的情况难以应对，MOM电容器的高频特性难以改善。
为了解决所述技术问题，本发明实施例提供一种半导体结构，包括：基底；第一电极层，位于所述基底中，所述第一电极层包括第一梳柄部以及与第一梳柄部相连的多个第一梳齿部，所述第一梳柄部的一端用于接入信号输入、另一端用于接入信号输出；第二电极层，位于所述基底中并与所述第一电极层同层，所述第二电极层包括第二梳柄部以及与第二梳柄部相连的多个第二梳齿部，所述第二梳齿部与第一梳齿部交叉平行设置，所述第二梳柄部用于接地。
本发明实施例中，第一梳齿部和第二梳齿部构成电容器，通过第一梳柄部的一端用于接入信号输入、另一端用于接入信号输出，将与第一梳柄部相连的第一梳齿部作为电容器的电极板的同时连入电路中，使得第一电极层和第二电极层构成三端电容器，有利于降低电容器的接地电感，从而有利于提高电容器的高频滤波作用，进而提高半导体结构的工作性能。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。参考图2和图3，示出了本发明半导体结构一实施例的结构示意图。图2为俯视图，图3为图2对应的电路图。
结合参考图2和图3，本实施例中，半导体结构包括：基底(未示出)；第一电极层100，位于基底中，第一电极层100包括第一梳柄部140以及与第一梳柄部140相连的多个第一梳齿部130，第一梳柄部140的一端用于接入信号输入、另一端用于接入信号输出；第二电极层200，位于基底中并与第一电极层100同层，第二电极层200包括第二梳柄部210以及与第二梳柄部210相连的多个第二梳齿部220，第二梳齿部220与第一梳齿部210交叉平行设置，第二梳柄部210用于接地。
基底用于为后续形成MOM电容提供工艺平台。本实施例中，基底包括衬底(图未示)，衬底为硅衬底。在其他实施例中，衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，衬底还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
本实施例中，基底包括介质层(图未示)，第一电极层100和第二电极层200位于介质层中，介质层露出第一电极层100和第二电极层200顶部。
其中，介质层用于为第一电极层100和第二电极层200的形成提供工艺平台，介质层还用于作为形成的MOM电容中的绝缘层，用于隔离第一电极层100和第二电极层200。
本实施例中，介质层露出第一电极层100和第二电极层200顶部为在第一电极层100和第二电极层200上形成电连接的通孔互连结构提供工艺平台。
本实施例中，介质层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
第一电极层100用于作为MOM电容的电极板。
具体地，本实施例中，第一电极层100中第一梳齿部130用于作为MOM电容的电极板，第一梳柄部140与每个第一梳齿部130相连，从而通过第一梳柄部140与外部电连接而实现第一梳齿部130与外部的电连接。
本实施例中，第一梳柄部140的一端用于接入信号输入、另一端用于接入信号输出。
第一梳柄部140的一端用于接入信号输入、另一端用于接入信号输出，从而通过第一梳柄部140将多个第一梳齿部130连入电路中，则多个第一梳齿部130作为MOM电容的电极板的同时连入了电路中，构成三端MOM电容器，如图3对应的电路图所示，通过第一梳柄部140的一端接入信号输入、另一端接入信号输出构成的电连接的引线，沿箭头方向电流从输入端(Input)流入输出端(Output)流出，并穿过MOM电容器，从而巧妙地利用了引线电感，构成了一个T型低通滤波器。
本实施例中，第一梳齿部130和第二梳齿部220构成电容器，通过第一梳柄部140的一端用于接入信号输入、另一端用于接入信号输出，将与第一梳柄部140相连的第一梳齿部130作为电容器的电极板的同时连入电路中，使得第一电极层100和第二电极层200构成三端电容器，有利于降低电容器的接地电感，从而有利于提高电容器的高频滤波作用，进而提高半导体结构的工作性能。
本实施例中，第一电极层100为金属线，采用金属材料。
具体地，本实施例中，第一电极层100的材料包括铝、铜、氮化钛、钴和氮化钽中的一种或多种。
具体的，铝、铜、氮化钛、钴和氮化钽具有较低的电阻率，有利于使第一电极层100产生的电阻值较低，提高了MOM电容器结构的性能，同时，铝、铜、氮化钛、钴和氮化钽的电子迁移率较快，具有较高的导电性能，能够进一步提高MOM电容器结构的电学性能。
第二电极层200用于作为MOM电容的电极板。
具体地，本实施例中，第二电极层200中第二梳齿部220用于作为MOM电容的电极板，第二梳柄部210与每个第二梳齿部220相连，从而通过第二梳柄部210与外部电连接而实现第二梳齿部220与外部的电连接。
本实施例中，第二梳柄部210用于接地，相应的，使得第二梳齿部220接地。
本实施例中，第二梳齿部220和第一梳齿部130交叉平行设置。
具体地，由于第一电极层100和第二电极层200之间存在电势差，则第二梳齿部220和第一梳齿部130之间存在电势差，从而第二梳齿部220和第一梳齿部130交叉平行设置，相邻的第二梳齿部220和第一梳齿部130、以及介于第二梳齿部220和第一梳齿部130之间的介质层构成金属-氧化物-金属(Metal-Oxdie-Metal，MOM)电容器。
本实施例中，第二电极层200为金属线，采用金属材料。
具体地，本实施例中，第二电极层200的材料包括铝、铜、氮化钛、钴和氮化钽中的一种或多种。
具体的，铝、铜、氮化钛、钴和氮化钽具有较低的电阻率，有利于使第二电极层200产生的电阻值较低，提高了MOM电容器结构的性能，同时，铝、铜、氮化钛、钴和氮化钽的电子迁移率较快，具有较高的导电性能，能够进一步提高MOM电容器结构的电学性能。
本实施例中，第一电极层100和第二电极层200为同层金属线，在形成第一电极层100和第二电极层200的步骤中，在同一步骤中形成第一电极层100和第二电极层200，从而本实施例中，第一电极层100的材料与第二电极层200的材料相同，有利于简化工艺流程，提高工艺效率。
本实施例中，第一梳齿部130包括分别位于第一梳柄部140相背的两侧的第一子梳齿部110、以及第二子梳齿部120。
第一子梳齿部110用于与第二梳齿部220构成MOM电容器。
相应的，本实施例中，第二梳齿部220与第一子梳齿部110交叉平行设置。
需要说明的是，本实施例中，相邻第一子梳齿部110和第二梳齿部220之间的间距不宜过大，也不宜过小。如果相邻第一子梳齿部110和第二梳齿部220之间的间距过大，则容易导致相邻第一子梳齿部110和第二梳齿部220构成的MOM电容器的电容过小，MOM电容器能够承载的电荷量过小，从而构成的MOM电容器难以带来足够的负载，影响半导体结构的工作性能，而且，相邻第一子梳齿部110和第二梳齿部220之间的间距过大，还容易导致构成的MOM电容器占用的面积过大，不利于半导体结构高集成度的发展；如果相邻第一子梳齿部110和第二梳齿部220之间的间距过小，则容易导致相邻第一子梳齿部110和第二梳齿部220之间的介质层被击穿，从而影响半导体结构的可靠性。为此，本实施例中，相邻第一子梳齿部110和第二梳齿部220之间的间距为40nm至100nm。
第二子梳齿部120用于与其他金属线构成MOM电容器。
本实施例中，第一子梳齿部110和第二子梳齿部120共用同一个第一梳柄部140，通过同一个第一梳柄部140为第一子梳齿部110和第二子梳齿部120通电，构成两个MOM电容器，有利于减小MOM电容器的占用面积，提高MOM电容器的空间利用率，提高了半导体结构的集成度。
本实施例中，半导体结构还包括：第三电极层300，位于基底中并与第一电极层100同层，第三电极层300包括第三梳柄部310以及与第三梳柄部310相连的多个第三梳齿部320，第三梳齿部320与第二子梳齿部120交叉平行设置，第三梳柄部310用于接地。
具体地，本实施例中，第三电极层300中第三梳齿部320用于作为MOM电容的电极板，第三梳齿部320与每个第三梳齿部320相连，从而通过第三梳齿部320与外部电连接而实现第三梳齿部320与外部的电连接。
本实施例中，第三梳柄部310用于接地，相应的，使得第三梳齿部320接地。
本实施例中，第三梳齿部320和第二子梳齿部120交叉平行设置。
具体地，由于第一电极层100和第三电极层300之间存在电势差，则第三梳齿部320和第二子梳齿部120之间存在电势差，从而第三梳齿部320和第二子梳齿部120交叉平行设置，相邻的第三梳齿部320和第二子梳齿部120、以及介于第三梳齿部320和第二子梳齿部120之间的介质层构成金属-氧化物-金属(Metal-Oxdie-Metal，MOM)电容器。
本实施例中，第三电极层300为金属线，采用金属材料。
具体地，本实施例中，第三电极层300的材料包括铝、铜、氮化钛、钴和氮化钽中的一种或多种。
具体的，铝、铜、氮化钛、钴和氮化钽具有较低的电阻率，有利于使第三电极层300产生的电阻值较低，提高了MOM电容器结构的性能，同时，铝、铜、氮化钛、钴和氮化钽的电子迁移率较快，具有较高的导电性能，能够进一步提高MOM电容器结构的电学性能。
本实施例中，第一电极层100和第三电极层300为同层金属线，在形成第一电极层100和第三电极层300的步骤中，在同一步骤中形成第一电极层100和第三电极层300，从而本实施例中，第一电极层100的材料与第三电极层300的材料相同，有利于简化工艺流程，提高工艺效率。
具体地，本实施例中，第一电极层100、第二电极层200和第三电极层300为同层金属线，第一电极层100、第二电极层200和第三电极层300在同一步骤中形成，第一电极层100、第二电极层200和第三电极层300的材料相同。
需要说明的是，本实施例中，相邻第二子梳齿部120和第三梳齿部320之间的间距不宜过大，也不宜过小。如果相邻第二子梳齿部120和第三梳齿部320之间的间距过大，则容易导致相邻第二子梳齿部120和第三梳齿部320构成的MOM电容器的电容过小，MOM电容器能够承载的电荷量过小，从而构成的MOM电容器难以带来足够的负载，影响半导体结构的工作性能，而且，相邻第二子梳齿部120和第三梳齿部320之间的间距过大，还容易导致构成的MOM电容器占用的面积过大，不利于半导体结构高集成度的发展；如果相邻第二子梳齿部120和第三梳齿部320之间的间距过小，则容易导致相邻第一子梳齿部110和第二梳齿部220之间的介质层被击穿，从而影响半导体结构的可靠性。为此，本实施例中，相邻第二子梳齿部120和第三梳齿部320之间的间距为40nm至100nm。
本实施例中，半导体结构还包括：第一通孔互连结构170，位于第一梳柄部140顶部并与第一梳柄部140电连接，第一通孔互连结构170包括分别位于第一梳柄部140两端的第一子通孔互连结构150和第二子通孔互连结构160，第一子通孔互连结构150用于接入信号输入，第二子通孔互连结构160用于接入信号输出。
第一通孔互连结构170用于实现第一梳柄部140与外部的电连接。
具体地，本实施例中，第一子通孔互连结构150接入信号输入，第二子通孔互连结构160接入信号输出，从而通过位于第一梳柄部140两端的第一子通孔互连结构150和第二子通孔互连结构160将多个第一梳齿部130连入电路中，则多个第一梳齿部130作为MOM电容的电极板的同时连入了电路中，构成三端MOM电容器。
本实施例中，所述第一通孔互连结构170的材料包括铝、铜、氮化钛、钴和氮化钽中的一种或多种。
具体地，铝、铜、氮化钛、钴和氮化钽具有较低的电阻率，有利于使第一通孔互连结构170产生的电阻值较低，提高了MOM电容器结构的性能，同时，铝、铜、氮化钛、钴和氮化钽的电子迁移率较快，具有较高的导电性能，能够进一步提高MOM电容器结构的电学性能。
本实施例中，半导体结构还包括：第二通孔互连结构230，位于第二梳柄部210顶部并与第二梳柄部210电连接，第二通孔互连结构230用于接地。
第二通孔互连结构230用于实现第二梳柄部210与外部的电连接。
具体地，本实施例中，第二通孔互连结构230接地，使得第二梳齿部220接地。
本实施例中，第二通孔互连结构230的材料包括铝、铜、氮化钛、钴和氮化钽中的一种或多种。
具体地，铝、铜、氮化钛、钴和氮化钽具有较低的电阻率，有利于使第二通孔互连结构230产生的电阻值较低，提高了MOM电容器结构的性能，同时，铝、铜、氮化钛、钴和氮化钽的电子迁移率较快，具有较高的导电性能，能够进一步提高MOM电容器结构的电学性能。
本实施例中，半导体结构还包括：第三通孔互连结构330，位于第三梳柄部310顶部并与第三梳柄部310电连接，第三通孔互连结构330用于接地。
第三通孔互连结构330用于实现第三梳柄部310与外部的电连接。
具体地，本实施例中，第三通孔互连结构330接地，使得第三梳齿部320接地。
本实施例中，第三通孔互连结构330的材料包括铝、铜、氮化钛、钴和氮化钽中的一种或多种。
具体地，铝、铜、氮化钛、钴和氮化钽具有较低的电阻率，有利于使第三通孔互连结构330产生的电阻值较低，提高了MOM电容器结构的性能，同时，铝、铜、氮化钛、钴和氮化钽的电子迁移率较快，具有较高的导电性能，能够进一步提高MOM电容器结构的电学性能。
在另一个实施例中，第二电极层包括：至少两个第二电极子层，各第二电极子层均包括第二梳柄部以及与第二梳柄部相连的多个第二梳齿部；至少两个第二电极子层中，一个第二电极子层的第二梳齿部与第一子梳齿部交叉平行设置，另一个第二电极子层的第二梳齿部与第二子梳齿部交叉平行设置。
在本实施例中，第二通孔互连结构包括多个第二通孔互连子结构，各第二通孔互连子结构位于各个第二电极子层所对应的第二梳柄部顶部，并与对应的第二梳柄部电连接，各第二通孔互连子结构用于接地。
图4和图5是本发明掩膜版版图一实施例对应的示意图。
结合参考图4和图5，掩膜版版图包括：第一版图层，包括第一电极图形101，第一电极图形101包括第一梳柄部图形141以及与第一梳柄部图形141相连的多个第一梳齿部图形131，第一梳柄部图形141的一端用于作为信号输入端、另一端用于作为信号输出端，第一版图层还包括第二电极图形201，第二电极图形201包括第二梳柄部图形211以及与第二梳柄部图形211相连的多个第二梳齿部图形221，第二梳齿部图形221与第一梳齿部图形131交叉平行设置，第二梳柄部图形211用于作为接地端。
本实施例中，掩膜版版图用于形成MOM电容器。
第一电极图形101用于形成第一电极层。具体地，第一梳柄部图形141用于形成第一梳柄部，第一梳齿部图形131用于形成第一梳齿部。
第一电极层用于作为MOM电容器的电极板。
具体地，本实施例中，第一电极层中第一梳齿部用于作为MOM电容的电极板，第一梳柄部与每个第一梳齿部相连，从而通过第一梳柄部与外部电连接而实现第一梳齿部与外部的电连接。
本实施例中，第一梳柄部图形141的一端用于接入信号输入、另一端用于接入信号输出。
相应的，本实施例中，第一梳柄部的一端用于接入信号输入、另一端用于接入信号输出。
第一梳柄部的一端用于接入信号输入、另一端用于接入信号输出，从而通过第一梳柄部将多个第一梳齿部连入电路中，则多个第一梳齿部作为MOM电容的电极板的同时连入了电路中，构成三端MOM电容器，如图5对应的电路图所示，通过第一梳柄部的一端接入信号输入、另一端接入信号输出构成的电连接的引线，沿箭头方向电流从输入端(Input)流入输出端(Output)流出，并穿过MOM电容器，从而巧妙地利用了引线电感，构成了一个T型低通滤波器。
本实施例中，第一梳齿部图形131和第二梳齿部图形221用于构成电容器，通过第一梳柄部图形141的一端用于接入信号输入、另一端用于接入信号输出，将与第一梳柄部图形141相连的第一梳齿部图形131作为电容器的电极板的同时连入电路中，使得第一电极图形101和第二电极图形201构成三端电容器，有利于降低电容器的接地电感，从而有利于提高电容器的高频滤波作用，进而提高掩膜版版图对应的半导体结构的工作性能。
第二电极图形201用于形成第二电极层。具体地，第二梳柄部图形211用于形成第二梳柄部，第二梳齿部图形221用于形成第二梳齿部。
第二电极层作为MOM电容的电极板。
需要说明的是，第一电极层和第二电极层形成于同层的介质层中，介质层作为MOM电容器中的绝缘层，与第一电极层和第二电极层构成MOM电容器。
具体地，本实施例中，第二电极层中第二梳齿部用于作为MOM电容的电极板，第二梳柄部与每个第二梳齿部相连，从而通过第二梳柄部与外部电连接而实现第二梳齿部与外部的电连接。
本实施例中，第二梳柄部用于接地，相应的，使得第二梳齿部接地。
本实施例中，第二梳齿部图形221和第一梳齿部图形131交叉平行设置。
相应的，本实施例中，第二梳齿部和第一梳齿部交叉平行设置。
具体地，由于第一电极层和第二电极层之间存在电势差，则第二梳齿部和第一梳齿部之间存在电势差，从而第二梳齿部和第一梳齿部交叉平行设置，相邻的第二梳齿部和第一梳齿部、以及介于第二梳齿部和第一梳齿部之间的介质层构成金属-氧化物-金属(Metal-Oxdie-Metal，MOM)电容器。
本实施例中，第一梳齿部图形131包括分别位于第一梳柄部图形141相背的两侧的第一子梳齿部图形111、以及第二子梳齿部图形121。
相应的，本实施例中，第一梳齿部包括分别位于第一梳柄部相背的两侧的第一子梳齿部、以及第二子梳齿部。
第一子梳齿部用于与第二梳齿部构成MOM电容器。
相应的，本实施例中，第二梳齿部图形221与第一子梳齿部图形111交叉平行设置。
需要说明的是，本实施例中，相邻第一子梳齿部图形111和第二梳齿部图形221之间的间距不宜过大，也不宜过小。如果相邻第一子梳齿部图形111和第二梳齿部图形221之间的间距过大，则容易导致相邻第一子梳齿部和第二梳齿部构成的MOM电容器的电容过小，MOM电容器能够承载的电荷量过小，从而构成的MOM电容器难以带来足够的负载，影响半导体结构的工作性能，而且，相邻第一子梳齿部图形111和第二梳齿部图形221之间的间距过大，还容易导致构成的MOM电容器占用的面积过大，不利于半导体结构高集成度的发展；如果相邻第一子梳齿部图形111和第二梳齿部图形221之间的间距过小，则容易导致相邻第一子梳齿部110和第二梳齿部220之间的介质层被击穿，从而影响半导体结构的可靠性。为此，本实施例中，相邻第一子梳齿部图形111和第二梳齿部图形221之间的间距为40nm至100nm。
第二子梳齿部用于与其他金属线构成MOM电容器。
本实施例中，第一子梳齿部图形111和第二子梳齿部图形121共用同一个第一梳柄部图形141，则通过同一个第一梳柄部为第一子梳齿部和第二子梳齿部通电，构成两个MOM电容器，有利于减小MOM电容器的占用面积，提高MOM电容器的空间利用率，提高了半导体结构的集成度。
本实施例中，第一版图层还包括：第三电极图形301，第三电极图形301包括第三梳柄部图形311以及与第三梳柄部图形311相连的多个第三梳齿部图形321，第三梳齿部图形321与第二子梳齿部图形121交叉平行设置，第三梳柄部图形311用于作为接地端。
第三电极图形301用于形成第三电极层。具体地，第三梳柄部图形311用于形成第三梳柄部，第三梳齿部图形321用于形成第三梳齿部。
具体地，本实施例中，第三电极层中第三梳齿部用于作为MOM电容的电极板，第三梳齿部与每个第三梳齿部相连，从而通过第三梳齿部与外部电连接而实现第三梳齿部与外部的电连接。
本实施例中，第三梳柄部图形311用于作为接地端，相应的，使得第三梳齿部接地。
本实施例中，第三梳齿部图形321和第二子梳齿部图形121交叉平行设置。
相应的，本实施例中，第三梳齿部和第二子梳齿部交叉平行设置。
具体地，由于第一电极层和第三电极层之间存在电势差，则第三梳齿部和第二子梳齿部之间存在电势差，从而第三梳齿部和第二子梳齿部交叉平行设置，相邻的第三梳齿部和第二子梳齿部、以及介于第三梳齿部和第二子梳齿部之间的介质层构成金属-氧化物-金属(Metal-Oxdie-Metal，MOM)电容器。
需要说明的是，本实施例中，相邻第二子梳齿部图形121和第三梳齿部图形321之间的间距不宜过大，也不宜过小。如果相邻第二子梳齿部图形121和第三梳齿部图形321之间的间距过大，则容易导致相邻第二子梳齿部和第三梳齿部构成的MOM电容器的电容过小，MOM电容器能够承载的电荷量过小，从而构成的MOM电容器难以带来足够的负载，影响半导体结构的工作性能，而且，相邻第二子梳齿部图形121和第三梳齿部图形321之间的间距过大，还容易导致构成的MOM电容器占用的面积过大，不利于半导体结构高集成度的发展；如果相邻第二子梳齿部图形121和第三梳齿部图形321之间的间距过小，则容易导致相邻第一子梳齿部110和第二梳齿部220之间的介质层被击穿，从而影响半导体结构的可靠性。为此，本实施例中，相邻第二子梳齿部图形121和第三梳齿部图形321之间的间距为40nm至100nm。
本实施例中，掩膜版版图还包括：第二版图层，包括第一通孔互连结构图形171，位于第一梳柄部图形141顶部，第一通孔互连结构图形171包括分别位于第一梳柄部图形141两端的第一子通孔互连结构图形151和第二子通孔互连结构图形161，第一子通孔互连结构图形151用于作为信号输入端，第二子通孔互连结构图形161用于作为信号输出端。
第一通孔互连结构图形171用于形成第一通孔互连结构。
第一通孔互连结构用于实现第一梳柄部与外部的电连接。
具体地，本实施例中，第一子通孔互连结构图形151用于作为信号输入端，第二子通孔互连结构图形161用于作为信号输出端，从而通过位于第一梳柄部两端的第一子通孔互连结构和第二子通孔互连结构将多个第一梳齿部连入电路中，则多个第一梳齿部作为MOM电容的电极板的同时连入了电路中，构成三端MOM电容器。
本实施例中，掩膜版版图还包括：第三版图层，包括第二通孔互连结构图形231，位于第二梳柄部图形211顶部，第二通孔互连结构图形231用于作为接地端。
第二通孔互连结构图形231用于形成第二通孔互连结构。
第二通孔互连结构用于实现第二梳柄部与外部的电连接。
具体地，本实施例中，第二通孔互连结构图形231用于作为接地端，使得第二梳齿部接地。
本实施例中，掩膜版版图还包括：第四版图层，包括三通孔互连结构图形331，位于第三梳柄部图形311顶部，第三通孔互连结构图形331用于作为接地端。
第三通孔互连结构图形331用于形成第三通孔互连结构。
第三通孔互连结构用于实现第三梳柄部与外部的电连接。
具体地，本实施例中，第三通孔互连结构图形331用于作为接地端，使得第三梳齿部接地。
在另一个实施例中，第二电极图形包括：至少两个第二电极子图形，各第二电极子图形均包括第二梳柄部图形以及与第二梳柄部图形相连的多个第二梳齿部图形；至少两个第二电极子图形中，一个第二电极子图形的第二梳齿部图形与第一子梳齿部图形交叉平行设置，另一个第二电极子图形的第二梳齿部图形与第二子梳齿部图形交叉平行设置。
在本实施例中，第二通孔互连结构图形包括多个第二通孔互连子结构图形，各第二通孔互连子结构图形位于各个第二电极子图形所对应的第二梳柄部图形顶部，各第二通孔互连子结构图形用于作为各接地端。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体结构，其特征在于，包括：
基底；
第一电极层，位于所述基底中，所述第一电极层包括第一梳柄部以及与第一梳柄部相连的多个第一梳齿部，所述第一梳柄部的一端用于接入信号输入、另一端用于接入信号输出；
第二电极层，位于所述基底中并与所述第一电极层同层，所述第二电极层包括第二梳柄部以及与第二梳柄部相连的多个第二梳齿部，所述第二梳齿部与第一梳齿部交叉平行设置，所述第二梳柄部用于接地。
2.如权利要求1所述的半导体结构，其特征在于，所述第一梳齿部包括分别位于所述第一梳柄部相背的两侧的第一子梳齿部、以及第二子梳齿部；
所述第二梳齿部与所述第一子梳齿部交叉平行设置。
3.如权利要求2所述的半导体结构，其特征在于，所述半导体结构还包括：第三电极层，位于所述基底中并与所述第一电极层同层，所述第三电极层包括第三梳柄部以及与第三梳柄部相连的多个第三梳齿部，所述第三梳齿部与第二子梳齿部交叉平行设置，所述第三梳柄部用于接地。
4.如权利要求3所述的半导体结构，其特征在于，相邻所述第一子梳齿部和第二梳齿部之间的间距为40nm至100nm；相邻所述第二子梳齿部和第三梳齿部之间的间距为40nm至100nm。
5.如权利要求3所述的半导体结构，其特征在于，所述半导体结构还包括：第三通孔互连结构，位于所述第三梳柄部顶部并与所述第三梳柄部电连接，所述第三通孔互连结构用于接地。
6.如权利要求2所述的半导体结构，其特征在于，所述第二电极层包括：至少两个第二电极子层，各所述第二电极子层均包括第二梳柄部以及与第二梳柄部相连的多个第二梳齿部；所述至少两个第二电极子层中，一个所述第二电极子层的所述第二梳齿部与第一子梳齿部交叉平行设置，另一个所述第二电极子层的所述第二梳齿部与第二子梳齿部交叉平行设置。
7.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：第一通孔互连结构，位于所述第一梳柄部顶部并与所述第一梳柄部电连接，所述第一通孔互连结构包括分别位于所述第一梳柄部两端的第一子通孔互连结构和第二子通孔互连结构，所述第一子通孔互连结构用于接入信号输入，所述第二子通孔互连结构用于接入信号输出。
8.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：第二通孔互连结构，位于所述第二梳柄部顶部并与所述第二梳柄部电连接，所述第二通孔互连结构用于接地。
9.如权利要求1所述的半导体结构，其特征在于，所述基底包括介质层，所述第一电极层和第二电极层位于所述介质层中，所述介质层露出所述第一电极层和第二电极层顶部。
10.如权利要求9所述的半导体结构，其特征在于，所述介质层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
11.如权利要求1所述的半导体结构，其特征在于，所述第一电极层的材料与第二电极层的材料相同。
12.如权利要求1所述的半导体结构，其特征在于，所述第一电极层的材料包括铝、铜、氮化钛、钴和氮化钽中的一种或多种；
所述第二电极层的材料包括铝、铜、氮化钛、钴和氮化钽中的一种或多种。
13.一种掩膜版版图，其特征在于，包括：
第一版图层，包括第一电极图形，所述第一电极图形包括第一梳柄部图形以及与第一梳柄部图形相连的多个第一梳齿部图形，所述第一梳柄部图形的一端用于作为信号输入端、另一端用于作为信号输出端，所述第一版图层还包括第二电极图形，所述第二电极图形包括第二梳柄部图形以及与第二梳柄部图形相连的多个第二梳齿部图形，所述第二梳齿部图形与第一梳齿部图形交叉平行设置，所述第二梳柄部图形用于作为接地端。
14.如权利要求13所述的掩膜版版图，其特征在于，所述第一梳齿部图形包括分别位于所述第一梳柄部图形相背的两侧的第一子梳齿部图形、以及第二子梳齿部图形；
所述第二梳齿部图形与所述第一子梳齿部图形交叉平行设置。
15.如权利要求14所述的掩膜版版图，其特征在于，所述第一版图层还包括：第三电极图形，所述第三电极图形包括第三梳柄部图形以及与第三梳柄部图形相连的多个第三梳齿部图形，所述第三梳齿部图形与第二子梳齿部图形交叉平行设置，所述第三梳柄部图形用于作为接地端。
16.如权利要求15所述的掩膜版版图，其特征在于，相邻所述第一子梳齿部图形和第二梳齿部图形之间的间距为40nm至100nm；相邻所述第二子梳齿部图形和第三梳齿部图形之间的间距为40nm至100nm。
17.如权利要求15所述的半导体结构的形成方法，其特征在于，所述掩膜版版图还包括：第四版图层，包括第三通孔互连结构图形，位于所述第三梳柄部图形顶部，所述第三通孔互连结构图形用于作为接地端。
18.如权利要求14所述的掩膜版版图，其特征在于，所述第二电极图形包括：至少两个第二电极子图形，各所述第二电极子图形均包括第二梳柄部图形以及与第二梳柄部图形相连的多个第二梳齿部图形；所述至少两个第二电极子图形中，一个所述第二电极子图形的所述第二梳齿部图形与第一子梳齿部图形交叉平行设置，另一个所述第二电极子图形的所述第二梳齿部图形与第二子梳齿部图形交叉平行设置。
19.如权利要求13所述的掩膜版版图，其特征在于，所述掩膜版版图还包括：第二版图层，包括第一通孔互连结构图形，位于所述第一梳柄部图形顶部，所述第一通孔互连结构图形包括分别位于所述第一梳柄部图形两端的第一子通孔互连结构图形和第二子通孔互连结构图形，所述第一子通孔互连结构图形用于作为信号输入端，所述第二子通孔互连结构图形用于作为信号输出端。
20.如权利要求13所述的掩膜版版图，其特征在于，所述掩膜版版图还包括：第三版图层，包括第二通孔互连结构图形，位于所述第二梳柄部图形顶部，所述第二通孔互连结构图形用于作为接地端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211407976.1A CN118016650A (zh) | 2022-11-10 | 2022-11-10 | 半导体结构及掩膜版版图 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211407976.1A CN118016650A (zh) | 2022-11-10 | 2022-11-10 | 半导体结构及掩膜版版图 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118016650A true CN118016650A (zh) | 2024-05-10 |
Family
ID=90945116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211407976.1A Pending CN118016650A (zh) | 2022-11-10 | 2022-11-10 | 半导体结构及掩膜版版图 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118016650A (zh) |
-
2022
- 2022-11-10 CN CN202211407976.1A patent/CN118016650A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5939766A (en) | High quality capacitor for sub-micrometer integrated circuits | |
| US7339277B2 (en) | Semiconductor device having passive component and support substrate with electrodes and through electrodes passing through support substrate | |
| EP1273017B1 (en) | Distributed capacitor | |
| KR101252989B1 (ko) | 그리드 판들을 갖는 집적 캐패시터 | |
| KR101268641B1 (ko) | 교번 층의 세그먼트를 구비하는 집적 커패시터 | |
| US7582901B2 (en) | Semiconductor device comprising metal insulator metal (MIM) capacitor | |
| US6597562B1 (en) | Electrically polar integrated capacitor and method of making same | |
| EP1132965B1 (en) | Integrated Helix coil inductor on silicon and method of manufacturing | |
| DE102018107387B4 (de) | Metall-isolator-metall-kondensatorstruktur mit hoher kapazität und verfahren zu deren herstellung | |
| EP0714129A2 (de) | Halbleiterbauelement | |
| JP2000511350A (ja) | 集積回路のための導電体 | |
| JP2012509597A (ja) | 交差部のアレイを有する集積キャパシタ | |
| US20070217122A1 (en) | Capacitor | |
| CN105575945A (zh) | 一种mom电容及其制作方法 | |
| CN118016650A (zh) | 半导体结构及掩膜版版图 | |
| US7109090B1 (en) | Pyramid-shaped capacitor structure | |
| CN114927508A (zh) | Mom电容器及形成方法 | |
| US20240313042A1 (en) | Semiconductor structure and method for forming same | |
| CN118742197A (zh) | 半导体结构及掩膜版版图 | |
| US6952044B2 (en) | Monolithic bridge capacitor | |
| CN113363234B (zh) | 半导体结构及其形成方法 | |
| CN101197256B (zh) | 层间电容器的形成方法 | |
| CN112635434B (zh) | 半导体器件结构及其制备方法 | |
| CN117038649A (zh) | 电容器结构及其形成方法 | |
| CN117015299A (zh) | 电容器结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |