CN118015953A - 显示面板及显示装置 - Google Patents

Abstract

本申请提供了一种显示面板及显示装置，其中偏置调节阶段的时间长度与非发光阶段时间长度设置为非同比变化，当显示面板基于亮度的变化需求，而从工作的第一模式转换为第二模式时，非发光阶段的时间长度呈变短状态，此时按照W1/L1＜W2/L2方式调整偏置调节阶段的时间长度，使得工作状态的模式变化导致的偏置调节阶段的时长变化幅度相对较小；亦即，在第二模式下偏置调节阶段的时间长度相对较大，避免了第二模式下偏置调节阶段的时间长度变小而使得显示面板的模式调整时发生闪烁的现象。由此，本发明提供的技术方案，改善了显示面板在不同亮度模式下的闪烁问题，保证显示装置具有较好的显示效果。

Description

显示面板及显示装置

本申请是申请日为2021年8月6日，申请号为202110905723.6，发明创造名称为“显示面板及显示装置”的分案申请。

技术领域

本申请涉及显示技术领域，更为具体地说，涉及一种显示面板及显示装置。

背景技术

像素电路为显示装置的发光元件提供显示所需的驱动电流，并控制发光元件是否进入发光阶段，因而成为多数显示装置中不可或缺的元件。但是随着使用时间的增加，像素电路中驱动晶体管的内部特性发生缓慢变化，导致驱动晶体管的阈值电压发生漂移，从而对其产生的驱动电流造成影响，进而使得显示装置显示效果不理想，易出现画面闪烁的现象。

发明内容

有鉴于此，本申请提供了一种显示面板及显示装置，有效解决了现有技术存在的技术问题，改善显示面板在不同亮度模式下的闪烁问题，保证显示装置的显示效果。

为实现上述目的，本发明提供的技术方案如下：

一种显示面板，包括：

像素电路和发光元件；

所述像素电路包括驱动模块和补偿模块；

所述驱动模块用于为所述发光元件提供驱动电流，所述驱动模块包括驱动晶体管；

所述补偿模块用于补偿所述驱动晶体管的阈值电压，所述补偿模块连接于所述驱动晶体管的栅极和漏极之间；

所述显示面板的一帧画面时间包括非发光阶段和发光阶段，所述非发光阶段包括偏置调节阶段，在所述偏置调节阶段，所述补偿模块关闭，所述驱动晶体管的源极或漏极接收偏置调节信号，用于调节所述驱动晶体管的偏置状态；其中，

所述像素电路的工作状态包括第一模式和第二模式，所述第一模式中所述非发光阶段的时间长度为L1，所述第二模式中所述非发光阶段的时间长度为L2，其中，L1＞L2；

所述第一模式中所述显示面板的工作过程包括第一帧，所述第二模式中所述显示面板的工作过程包括第二帧，其中，

所述第一帧中，所述偏置调节阶段的时间长度为W1，所述第二帧中，所述偏置调节阶段的时间长度为W2，其中，W1/L1＜W2/L2。

相应的，本申请还提供了一种显示装置，包括上述的显示面板。

相较于现有技术，本申请提供的技术方案至少具有以下优点：

本发明提供了一种显示面板及显示装置，其中偏置调节阶段的时间长度与非发光阶段时间长度设置为非同比变化，当显示面板基于亮度的变化需求，而从工作的第一模式转换为第二模式时，非发光阶段的时间长度呈变短状态，此时按照W1/L1＜W2/L2方式调整偏置调节阶段的时间长度，使得工作状态的模式变化导致的偏置调节阶段的时长变化幅度相对较小；亦即，在第二模式下偏置调节阶段的时间长度相对较大，避免了第二模式下偏置调节阶段的时间长度变小而使得显示面板的模式调整时发生闪烁的现象。由此，本发明提供的技术方案，改善了显示面板在不同亮度模式下的闪烁问题，保证显示装置的显示效果。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例提供的一种像素电路的结构示意图；

图2为本发明实施例提供的一种第一模式和第二模式的时序图；

图3为驱动晶体管Id-Vg曲线漂移的示意图；

图4为本发明实施例提供的另一种第一模式和第二模式的时序图；

图5为本发明实施例提供的又一种第一模式和第二模式的时序图；

图6为本发明实施例提供的又一种第一模式和第二模式的时序图；

图7为本发明实施例提供的又一种第一模式和第二模式的时序图；

图8为本发明实施例提供的又一种第一模式和第二模式的时序图；

图9为本发明实施例提供的又一种第一模式和第二模式的时序图；

图10为本发明实施例提供的又一种第一模式和第二模式的时序图；

图11为本发明实施例提供的又一种第一模式和第二模式的时序图；

图12为本发明实施例提供的又一种第一模式和第二模式的时序图；

图13为本发明实施例提供的又一种第一模式和第二模式的时序图；

图14为本发明实施例提供的另一种像素电路的结构示意图；

图15为本发明实施例提供的又一种像素电路的结构示意图；

图16为本发明实施例提供的又一种像素电路的结构示意图；

图17为本发明实施例提供的一种时序图；

图18为本发明实施例提供的又一种像素电路的结构示意图；

图19为本发明实施例提供的又一种像素电路的结构示意图；

图20为本发明实施例提供的又一种像素电路的结构示意图；

图21为本发明实施例提供的另一种时序图；

图22为本发明实施例提供的又一种像素电路的结构示意图；

图23为本发明实施例提供的又一种像素电路的结构示意图；

图24为本发明实施例提供的又一种像素电路的结构示意图；

图25为本发明实施例提供的又一种时序图；

图26为本发明实施例提供的又一种像素电路的结构示意图；

图27为本发明实施例提供的又一种像素电路的结构示意图；

图28为本发明实施例提供的又一种时序图；

图29为本发明实施例提供的又一种像素电路的结构示意图；

图30为本发明实施例提供的又一种像素电路的结构示意图；

图31为本发明实施例提供的又一种时序图；

图32为本发明实施例提供的又一种像素电路的结构示意图；

图33为本发明实施例提供的又一种时序图；

图34为本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

正如背景技术所述，像素电路为显示装置的发光元件提供显示所需的驱动电流，并控制发光元件是否进入发光阶段，因而成为多数显示装置中不可或缺的元件。但是随着使用时间的增加，像素电路中驱动晶体管的内部特性发生缓慢变化，导致驱动晶体管的阈值电压发生漂移，从而对其产生的驱动电流造成影响，进而使得现有的显示装置显示效果较差，经常出现画面闪烁的现象。

基于此，本发明实施例提供了一种显示面板及显示装置，有效解决了现有技术存在的技术问题，改善显示面板在不同亮度模式下的闪烁问题，保证显示装置的显示效果。

为实现上述目的，本发明实施例提供的技术方案如下，具体结合图1至图34对本发明实施例提供的技术方案进行详细的描述。

结合图1和图2所示，图1为本发明实施例提供的一种像素电路的结构示意图，图2为本发明实施例提供的一种第一模式和第二模式的时序图，其中，本发明实施例提供的显示面板包括：像素电路10和发光元件20；像素电路10包括驱动模块11和补偿模块12；驱动模块11用于为发光元件20提供驱动电流，驱动模块11包括驱动晶体管T0；补偿模块12用于补偿驱动晶体管T0的阈值电压，补偿模块12连接于驱动晶体管T0的栅极和漏极之间；显示面板的一帧画面时间包括非发光阶段和发光阶段，非发光阶段包括偏置调节阶段，在偏置调节阶段，补偿模块12关闭，驱动晶体管T0的源极或漏极接收偏置调节信号，用于调节驱动晶体管T0的偏置状态。

其中，像素电路10的工作状态包括第一模式EMIT1和第二模式EMIT2，第一模式EMIT1中非发光阶段的时间长度为L1，第二模式EMIT2中非发光阶段的时间长度为L2，其中，L1＞L2；第一模式EMIT1中显示面板的工作过程包括第一帧，第二模式EMIT2中显示面板的工作过程包括第二帧，其中，第一帧中，偏置调节阶段的时间长度为W1，第二帧中，偏置调节阶段的时间长度为W2，其中，W1/L1＜W2/L2。

可以理解的，本发明实施例提供的第一模式EMIT1下，发光元件的亮度低于第二模式EMIT2下发光元件的亮度。其中，本发明实施例提供的显示面板能够实现发光元件的亮度的调节，第一模式EMIT1下非发光阶段的时间长度L1大于第二模式EMIT2下非发光阶段的时间长度L2，在一帧画面下非发光阶段和发光阶段的总时间长度相同或者相近的情况下，第一模式EMIT1下发光阶段的时间长度大于第二模式EMIT2下发光阶段的时间长度，相应的，第一模式EMIT1下发光元件的亮度较低，而第二模式EMIT2下发光元件的亮度较高，通过第一模式EMIT1和第二模式EMIT2的切换实现亮度模式的切换。此处，需要说明的是，第一模式下的亮度与第二模式下的亮度，是指最终呈现出来的显示画面在人眼中体现的总亮度，由于第一模式的发光阶段的时间长度短于第二模式的发光阶段的时间长度，因此，第二模式下每一帧的发光阶段时长变长，导致最终人眼观测到的整个画面，第二模式下的总亮度更高。

本发明实施例提供的像素电路10包括有驱动模块11，驱动模块11的输出端与发光元件20耦接，驱动模块11包括有驱动晶体管T0。其中，驱动晶体管T0导通后，使得驱动模块11为发光元件20提供驱动电流。可选的，驱动晶体管T0的源极为驱动模块11的输入端，驱动晶体管T0的漏极为驱动模块12的输出端，对此，本发明不做具体限制，需要根据驱动晶体管T0的导通类型进行具体设计。以及，像素电路10包括有补偿模块12，补偿模块12用于补偿驱动晶体管T0的阈值电压。其中，补偿模块12连接于驱动晶体管T0的栅极和漏极之间，在控制补偿模块12的传输路径导通时，能够使得驱动晶体管T0的栅极和其漏极之间的传输路径导通，进而调节驱动晶体管T0的栅极和输出端之间的电压，并补偿驱动晶体管T0的阈值电压。

一般的，像素电路在发光阶段等非偏置调节阶段，当驱动晶体管为PMOS型晶体管时，可能存在驱动晶体管在开启时，栅极电位大于驱动晶体管的漏极电位的情形；当驱动晶体管为NMOS型晶体管时，可能存在驱动晶体管在开启时，栅极电位小于驱动晶体管的漏极电位的情形，长期处于此状态时会导致驱动晶体管内部的离子极性化，进而驱动晶体管内部形成内建电场，导致驱动晶体管的阈值电压不断增大，如图3所示驱动晶体管Id-Vg曲线漂移的示意图，Id-Vg曲线发生偏移，导致驱动晶体管的阈值电压Vth出现偏移，从而影响流入发光元件的驱动电流，进而影响面板的显示效果。

本发明实施例提供的像素电路10的工作过程增加了偏置调节阶段，其中，在偏置调节阶段时补偿模块12关闭，驱动晶体管T0的源极或漏极接收偏置调节信号，来调节驱动晶体管T0的偏置状态。进而，改善驱动晶体管T0的栅极电位和漏极电位、或栅极电位和源极电位之间的电势差，减弱驱动晶体管T0内部离子极性化程度，保证驱动晶体管T0的Id-Vg曲线不发生偏移，减弱驱动晶体管T0的阈值电压的偏移情况，改善面板的显示效果。

并且进一步的，本发明实施例提供的偏置调节阶段的时间长度与非发光阶段时间长度设置为非同比变化，当显示面板基于亮度的变化需求，而从工作的第一模式EMIT1转换为第二模式EMIT2时，非发光阶段的时间长度呈变短状态，此时按照W1/L1＜W2/L2方式调整偏置调节阶段的时间长度，使得工作状态的模式变化导致的偏置调节阶段的时长变化幅度相对较小；亦即，在第二模式EMIT2下偏置调节阶段的时间长度相对较大，因为第二模式EMIT2下发光阶段的时间相对较长，偏置情况可能更加严重，需要更长时间的偏置调节阶段来抵消驱动晶体管的偏置带来的影响，第二模式EMIT2下偏置调节阶段的时间长度保持较长，从而避免了第二模式EMIT2下偏置调节阶段的时间长度变短而使得显示面板的模式调整时发生闪烁的现象。由此，本发明提供的技术方案，改善了显示面板在不同亮度模式下的闪烁问题，保证显示装置的显示效果。

在本发明一实施例中，本发明提供的第一帧中偏置调节阶段的时间长度W1和第二帧中偏置调节阶段的时间长度W2的关系，可以为W1≤W2。如图4所示，为本发明实施例提供的另一种第一模式和第二模式的时序图，其中，本发明实施例提供的第一帧中偏置调节阶段的时间长度W1可以等于第二帧中偏置调节阶段的时间长度W2，即在不同亮度模式下，偏置调节阶段的时间长度可以保持不变，改善显示面板在不同亮度模式下的闪烁问题。

或者如图5所示，为本发明实施例提供的又一种第一模式和第二模式的时序图，其中，本发明实施例提供的第一帧中偏置调节阶段的时间长度W1可以小于第二帧中偏置调节阶段的时间长度W2。其中，本发明实施例提供的第一模式EMIT1中非发光阶段的时间长度L1大于第二模式EMIT2中非发光阶段的时间长度L2，进而，当一帧画面的时长一致时，使得第一模式EMIT1中发光阶段的时间长度小于第二模式EMIT2中发光阶段的时间长度，由于驱动晶体管T0的阈值电压偏移主要是在发光阶段造成的，发光阶段的时间长度越长而偏移越严重，因此将第二帧中偏置调节阶段的时间长度W2调整为大于第一帧中偏置调节阶段的时间长度W1，平衡第一模式EMIT1和第二模式EMIT2下驱动晶体管T0的阈值电压，改善显示面板在不同亮度模式下的闪烁问题。

在本申请的其他实施方式中，在W1/L1＜W2/L2的前提下，W1与W2之间的关系也可以为W1＞W2，此时，由第一模式向第二模式转变时，非发光阶段的时间长度变短，偏置调节阶段的时间也变短，例如，当对第二模式的非发光阶段的时间长度有一定要求时，可以适当缩短偏置调节阶段的时间长度，来保证非发光阶段的时间较短。

在本发明一实施例中，本发明提供的第一帧中偏置调节阶段的时间长度W1、第二帧中偏置调节阶段的时间长度W2、第一模式EMIT1中像素电路的非发光阶段的时间长度为L1和第二模式EMIT2中像素电路的非发光阶段的时间长度为L2的变化幅度关系可以为W2/W1＜L1/L2，其中，W2/W1≥1，L1/L2＞1。本发明主要考虑到第一模式中非发光阶段时间的延长程度，大于第一模式中偏置调节阶段的时间的缩短长度，避免偏置调节阶段的时间过短，而造成第一模式中偏置调节不完全的情况出现。

在本发明一实施例中，本发明提供的第一帧中偏置调节阶段的时间长度W1、第二帧中偏置调节阶段的时间长度W2、第一模式EMIT1中像素电路的非发光阶段的时间长度为L1和第二模式EMIT2中像素电路的非发光阶段的时间长度为L2，其中，W1/L1＜1/2，和/或，W2/L2＜1/2。本发明通过限定W1和L1的比例范围，及限定W2和L2的比例范围，来优化第一帧中偏置调节阶段的时间长度W1和第二帧中偏置调节阶段的时间长度W2的时长，避免偏置调节阶段的时间长度过长。一般的，在一帧画面显示过程中，会存在高亮度的发光元件和低亮度的发光元件，其中，高亮度的发光元件相应的驱动晶体管的栅极电位较小，而低亮度的发光元件相应驱动晶体管的栅极电位相对较大，但是，偏置调节信号在一些情形中是相同的；故而，如果将偏置调节阶段的时间长度设置为过长，则会导致高亮度的发光元件相应驱动晶体管的偏置调节和低亮度的发光元件相应驱动晶体管的偏置调节的结果差异进一步拉大，使得面板的显示效果较差。因此，本发明实施例通过设定W1/L1＜1/2和/或W2/L2＜1/2的相关比例关系，保证偏置调节阶段的时间长度占具整个非发光阶段的时间长度的一半以内，避免偏置调节阶段的时间长度过长，而导致不同亮度的发光元件对应驱动晶体管的偏置调节差异较大的情况出现，提高面板的显示效果。

在本发明一实施例中，第一帧中偏置调节阶段包括N1个子偏置调节阶段，N1≥1，第二帧中偏置调节阶段包括N2个子偏置调节阶段，N2≥1；其中，第一帧中至少一个子偏置调节阶段的时间长度等于第二帧中至少一个子偏置调节阶段的时间长度。具体如图6所示，为本发明实施例提供的又一种第一模式和第二模式的时序图，其中本发明提供的第一帧中偏置调节阶段包括的N1个子偏置调节阶段的时间长度分别为第1个子偏置调节阶段的时间长度W11至第N1个子偏置调节阶段的时间长度W1n；以及，第二帧中偏置调节阶段包括的N2个子偏置调节阶段的时间长度分别为第1个子偏置调节阶段的时间长度W21至第N2个子偏置调节阶段的时间长度W2n。此处，W1n和W2n中的n仅仅是用于指代一定的数量的代号，并不表示W1n与W2n中的偏置调节阶段数量相等，N1与N2可以相等，也可以不相等。其中，第一帧中至少一个子偏置调节阶段的时间长度等于第二帧中至少一个子偏置调节阶段的时间长度。可见，本发明提供的偏置调节阶段可以由至少一个子偏置调节阶段组成，且第一帧和第二帧中有时间长度相等的至少一个子偏置调节阶段，即至少一个子偏置调节阶段的时间长度不随着亮度模式的调整而发生变化，保证显示面板在不同亮度模式下的能够避免出现闪烁问题。

如图7所示，为本发明实施例提供的又一种第一模式和第二模式的时序图，其中，本发明实施例提供的第一帧中第i个子偏置调节阶段的时间长度W1i等于第二帧中第i个子偏置调节阶段的时间长度W2i，其中，1≤i≤N0；N1≠N2时，N0为N1和N2中较小的一者；N1＝N2时，N0＝N1＝N2。本发明实施例将第一帧和第二帧中自非发光阶段开始起次序相同的子偏置调节阶段的时间长度设置为相同，使得第一帧和第二帧中偏置调节阶段的总时间长度相同，进一步保证不同亮度模式下的偏置调节的结果相近，保证显示面板在不同亮度模式下的能够避免出现闪烁问题。

另外，本申请实施例中，|N1-N2|≥1，当W1＜W2时，N2-N1≥1，即此时，第二帧中的偏置调节阶段至少比第一帧中的偏置调节阶段多一个子偏置调节阶段，通过调节子偏置调节阶段的数量来调节偏置调节阶段的时间长度。因为显示面板中的控制信号往往是一定宽度的脉冲，调节脉冲的宽度，往往需要调节产生脉冲的电路元件中的各种信号，可能会带来较大的调整，而调节脉冲的数量，往往只需要给出特定的指令即可调整，因此，在本实施方式中，通过设置N2-N1≥1，来使得W1＜W2。同理，当W1＞W2时，N1-N2≥1，此时，第一帧中的偏置调节阶段至少比第二帧中的偏置调节阶段多一个子偏置调节阶段，通过调节子偏置调节阶段的数量来调节偏置调节阶段的时间长度。

如图8所示，为本发明实施例提供的又一种第一模式和第二模式的时序图，其中，第一帧中，自非发光阶段开始时至偏置调节阶段开始时之间的时间间隔为L3，第二帧中，自非发光阶段开始时至偏置调节阶段开始时之间的时间间隔为L4，其中，L3＞L4。本发明实施例提供的技术方案，通过调整第一帧和第二帧中非发光阶段开始时至偏置调节阶段开始时之间的时间间隔，实现对第一帧中非发光阶段的时间长度和第二帧中非发光阶段的时间长度的调整，主要由于偏置调节阶段开始后，非发光阶段的时间长度的调整就会涉及到对偏置调节阶段的时间调整，因此，在偏置调节阶段开始前即进行L3和L4的调整，从而可充分避免对偏置调节阶段的时间带来的不良影响，保证不同模式下的显示效果，避免闪烁问题。

如图9所示，为本发明实施例提供的又一种第一模式和第二模式的时序图，其中，非发光阶段还包括信号调整阶段，在信号调整阶段，补偿模块开启，驱动晶体管T0的栅极接收预设信号而调整驱动晶体管T0的栅极电位，信号调整阶段包括M个子信号调整阶段，如第一模式EMIT下信号调整阶段包括有M个子信号调整阶段Z11至Z1m，及第二模式下EMIT2下信号调整阶段包括有M个子信号调整阶段Z21至Z2m，M≥1。其中，补偿模块12开启时对应信号调整阶段。

如图10所示，为本发明实施例提供的又一种第一模式和第二模式的时序图，其中，本发明实施例提供的偏置调节阶段位于自非发光阶段开始至第j个子信号调整阶段开始之间的时间段，1≤j≤M；其中，第一帧中，自非发光阶段开始至第j个子信号调整阶段Z1j开始之间的时间长度为L11，第j个子信号调整阶段Z1j开始至非发光阶段结束之间的时间长度为L12；第二帧中，自非发光阶段开始至第j个子信号调整阶段Z2j开始之间的时间长度为L21，第j个子信号调整阶段Z2j开始至非发光阶段结束之间的时间长度为L22；其中，L11＝L21，且L12＞L22。本发明实施例提供的偏置调节阶段在第j个子信号调整阶段开始之前，并且L11＝L21，且L12＞L22，进而调节第j个子信号调整阶段开始之后至非发光阶段结束时之间这段时间，避免对偏置调节阶段的时间造成影响。

如图11所示，为本发明实施例提供的又一种第一模式和第二模式的时序图，其中，本发明实施例提供的L11＝L21，且L12＞L22；并且，本发明实施例提供的L12＞L11，和/或，L22＞L21。其中，本发明实施例提供的第一帧和第二帧的至少之一者中，非发光阶段中包含偏置调节阶段的时间长度，小于不包含偏置调节阶段的时间长度，一方面，通过调节非发光阶段中不包含偏置调节阶段的部分时间，来调节不同亮度模式的非发光阶段的时间；另一方面，避免了偏置调节的时间过长，导致面板中出现高灰阶区域和低灰阶区域显示不均的情况。

如图12，为本发明实施例提供的又一种第一模式和第二模式的时序图，其中，本发明实施例提供的偏置调节阶段位于自第j个子信号调整阶段结束至非发光阶段结束之间的时间段，1≤j≤M；其中，第一帧中，自非发光阶段开始至第j个子信号调整阶段Z1j结束之间的时间长度为L13，第j个子信号调整阶段Z1j结束至非发光阶段结束之间的时间长度为L14；第二帧中，自非发光阶段开始至第j个子信号调整阶段Z2j结束之间的时间长度为L23，第j个子信号调整阶段Z2j结束至非发光阶段结束之间的时间长度为L24；其中，L13＞L23，且L14＝L24。本发明实施例提供的偏置调节阶段位于第j个子信号调整阶段结束至非发光阶段结束之间的时间段，并且L13＞L23，且L14＝L24，进而调节的是非发光阶段中不包含偏置调节阶段的时间(即非发光阶段开始时至第j个子信号调整阶段结束之间时间)，而包含偏置调节阶段的时间(即第j个子信号调整阶段结束至非发光阶段结束之间的时间)保持不变。

如图12，本发明实施例提供的L13＞L23，且L14＝L24；并且，本发明提供的L13＞L14，和/或，L23＞L24。其中，本发明实施例提供的第一帧和第二帧的至少之一者中，非发光阶段中包含偏置调节阶段的时间长度，小于不包含偏置调节阶段的时间长度，一方面，通过调节非发光阶段中不包含偏置调节阶段的部分时间，来调节不同亮度模式的非发光阶段的时间；另一方面，避免了偏置调节的时间过长，导致面板中出现高灰阶区域和低灰阶区域显示不均的情况。

如图13所示，为本发明实施例提供的又一种第一模式和第二模式的时序图，其中，在图9所示实施例的基础上，本发明实施例提供的偏置调节阶段包括N个子偏置调节阶段，第一帧中偏置调节阶段包括的N个子偏置调节阶段的时间长度分别为第1个子偏置调节阶段的时间长度W11至第N个子偏置调节阶段的时间长度W1n；以及，第二帧中偏置调节阶段包括的N个子偏置调节阶段的时间长度分别为第1个子偏置调节阶段的时间长度W21至第N个子偏置调节阶段的时间长度W2n，N≥1。其中，至少一子偏置调节阶段开始于第1个子信号调整阶段结束后。第一帧中，开始于第1个子信号调整阶段Z11结束后的子偏置调节阶段的总时间长度为W10，第二帧中，开始于第1个子信号调整阶段Z21结束后的子偏置调节阶段的总时间长度为W20，其中，W10＝W20。

进一步如图13所示，本发明实施例提供的第一帧中，所有子偏置调节阶段可以开始于第1个子信号调整阶段Z11结束之后，亦即W10可以等于W1；以及，在第二帧中，所有子偏置调节阶段可以开始于第1个子信号调整阶段Z21之后，亦即W20可以等于W2。需要说明的是，本发明对于第一帧和第二帧中，处于第1个子信号调整阶段之后的子偏置调节阶段的数量不做具体限制，需要根据实际应用进行具体设计。

下面对本发明实施例提供的像素电路具体结构进行更详细的描述。

如图14所示，为本发明实施例提供的另一种像素电路的结构示意图，其中，像素电路10包括数据写入模块13和复位模块14；数据写入模块13连接于驱动晶体管T0的源极，用于为驱动模块11提供数据信号Vdata；复位模块14连接于驱动晶体管T0的栅极，用于为驱动晶体管T0的栅极提供复位信号Vref1；其中，M＝1，即信号调整阶段仅包括第1个子信号调整阶段，且，预设信号为数据信号Vdata；在信号调整阶段，数据写入模块13开启，数据信号端通过数据写入模块13、驱动模块11以及补偿模块12为驱动晶体管T0的栅极提供数据信号Vdata。

图14所示电路中，数据写入模块13包括第一晶体管T1，第一晶体管T1的第一电极接入数据信号Vdata，第一晶体管T1的第二电极连接至驱动晶体管T0的源极，及第一晶体管T1的栅极接入第一扫描信号K1。在偏置调节阶段，第一扫描信号K1控制第一晶体管T1导通，以将偏置调节信号传输至驱动晶体管T0中，此时偏置调节信号可以为像素电路所连接的数据线上的当前数据信号，可以为上一帧画面传输的数据信号或者其他一些信号，对此本发明不做具体限制。

图14所示电路中，补偿模块12包括第二晶体管T2，第二晶体管T2的第一电极连接驱动晶体管T0的漏极，第二晶体管T2的第二电极连接驱动晶体管T0的栅极，第二晶体管T2的栅极接入第二扫描信号K2；本发明实施例可选的可将第二晶体管T2采用氧化物半导体晶体管，氧化物半导体晶体管的漏电流相对更小，从而有助于稳定驱动晶体管的电位。同样的，驱动晶体管T0可选的采用氧化物半导体晶体管，具体可以为氧化铟镓锌半导体晶体管(IGZO)，驱动晶体管T0具有迁移率高、漏电流小、均一性好、透明、制作工艺简单等优点。

图14所示电路中，复位模块14包括复位晶体管Tr1，复位晶体管Tr1的第一电极接入复位信号Vref1，复位晶体管Tr1的第二电极连接驱动晶体管T0的栅极，复位晶体管Tr1的栅极接入复位扫描信号Kr1。

图14所示电路中，第二扫描信号K2为脉冲信号，当第二扫描信号K2输出有效脉冲时控制第二晶体管T2的第一电极和第二电极之间路径导通，进而补偿驱动晶体管T0的阈值电压。本发明实施例提供的像素电路10包括偏置调节阶段，在偏置调节阶段，第二扫描信号K2输出无效脉冲控制第二晶体管T2关断。及，本发明实施例提供的像素电路10还包括信号调整阶段，第二扫描信号K2输出有效脉冲控制第二晶体管T2的第一电极和第二电极之间路径导通，使得驱动晶体管T0的栅极接收预设信号，且信号调整阶段仅包括第1个子信号调整阶段，驱动晶体管T0的栅极接收的预设信号为数据信号Vdata。

在本发明一实施例中，本发明所提供的驱动晶体管T0可以为P型晶体管，具体如图15所示，图15为本发明实施例提供的又一种像素电路的结构示意图。图15所示像素电路以图14所示电路为基础，还包括有控制发光的第三晶体管T3和第四晶体管T4，其中第三晶体管T3和第四晶体管T4的栅极接入发光控制信号EM，第三晶体管T3的第一电极接入第一电源信号PVDD，第三晶体管T3的第二电极与驱动晶体管T0的源极相连，第四晶体管T4第一电极与驱动晶体管T0的漏极相连，第四晶体管T4的第二电极与发光元件20的一端相连，发光元件20的另一端接入第二电源信号PVEE；其中，发光控制信号EM为脉冲信号，发光控制信号EM在有效脉冲时控制第三晶体管T3和第四晶体管T4导通，且发光元件20处于发光阶段；而发光控制信号EM在无效脉冲时控制第三晶体管T3和第四晶体管T4关断，且发光元件20处于非发光阶段。以及包括保持节点电位作用的保持电容C，保持电容C的第一端接入第一电源信号PVDD，保持电容C的第二端与驱动晶体管T0的栅极相连。

以及，本发明实施例提供的驱动晶体管T0可以为N型晶体管，具体如图16所示，图16为本发明实施例提供的又一种像素电路的结构示意图。图16所示像素电路以图14所示电路为基础，还包括有控制发光的第三晶体管T3和第四晶体管T4，其中第三晶体管T3和第四晶体管T4的栅极接入发光控制信号EM，第三晶体管T3的第一电极接入第一电源信号PVDD，第三晶体管T3的第二电极与驱动晶体管T0的漏极相连，第四晶体管T4第一电极与驱动晶体管T0的源极相连，第四晶体管T4的第二电极与发光元件20的一端相连，发光元件20的另一端接入第二电源信号PVEE；其中，发光控制信号EM为脉冲信号，发光控制信号EM在有效脉冲时发光元件20处于发光阶段，而发光控制信号EM在无效脉冲时发光元件20处于非发光阶段。以及包括保持节点电位作用的保持电容C，保持电容C的第一端接入驱动晶体管T0的源极，或者，保持电容C的第一端与发光元件20连接，保持电容C的第二端与驱动晶体管T0的栅极相连。

结合图17所示，为图15和图16中任意一像素电路的时序图，首先发光控制信号EM输出无效脉冲使得像素电路10控制发光元件20处于非发光阶段；在非发光阶段包括复位阶段、偏置调节阶段和信号调整阶段。在复位阶段，复位扫描信号Kr1控制复位晶体管Tr1导通，以将复位信号Vref1传输至驱动晶体管T0的栅极。在偏置调节阶段，第二扫描信号K2输出无效脉冲控制第二晶体管T2关断，同时，第一扫描信号K1控制第一晶体管T1导通，将偏置调节信号传输至驱动晶体管T0的源极，再由驱动晶体管T0传输至驱动晶体管T0的漏极，用于调节驱动晶体管T0的偏置状态，偏置调节信号可以通过数据信号Vdata的端口提供。在信号调整阶段，第二扫描信号K2输出有效脉冲控制第二晶体管T2导通，同时，第一扫描信号K1控制第一晶体管T1导通，复用为预设信号的数据信号Vdata通过第一晶体管T1、驱动晶体管T0和第二晶体管T2传输至驱动晶体管T0的栅极。而后，发光控制信号EM输出有效脉冲使得像素电路10控制发光元件20处于发光阶段。需要说明的是，本发明实施例提供的发光控制信号EM可以为单一控制信号而同时控制两个晶体管；或者，发光控制信号EM可以分为两个子发光控制信号，分别控制各自相应的晶体管，且两个子发光控制信号中输出无效脉冲时长较大的时长为非发光阶段的时间长度。

如图18所示，为本发明实施例提供的又一种像素电路的结构示意图，其中，像素电路包括数据写入模块15和复位模块16；数据写入模块15连接于驱动晶体管T0的源极，用于为驱动模块T0提供数据信号Vdata；复位模块16连接于驱动晶体管T0的漏极，用于为驱动晶体管T0的栅极提供复位信号Vref2；其中，M＝2，且，在第1个子信号调整阶段，预设信号为复位信号Vref2，在第2个子信号调整阶段，预设信号为数据信号Vdata。在第1个子信号调整阶段，复位模块16开启，复位信号端通过复位模块16和补偿模块12为驱动晶体管T0的栅极提供复位信号Vref2；在第2个子信号调整阶段，数据写入模块15开启，数据信号端通过数据写入模块15、驱动模块11以及补偿模块12为驱动晶体管T0的栅极提供数据信号Vdata。

图18所示电路中，数据写入模块15包括第五晶体管T5，第五晶体管T5的第一电极接入数据信号Vdata，第五晶体管T5的第二电极连接至驱动晶体管T0的源极，及第五晶体管T5的栅极接入第五扫描信号K5。

图18所示电路中，补偿模块12包括第二晶体管T2，第二晶体管T2的第一电极连接驱动晶体管T0的漏极，第二晶体管T2的第二电极连接驱动晶体管T0的栅极，第二晶体管T2的栅极接入第二扫描信号K2；本发明实施例可选的可将第二晶体管T2采用氧化物半导体晶体管，氧化物半导体晶体管的漏电流相对更小，从而有助于稳定驱动晶体管的电位。同样的，驱动晶体管T0可选的采用氧化物半导体晶体管，具体可以为氧化铟镓锌半导体晶体管(IGZO)，驱动晶体管T0具有迁移率高、漏电流小、均一性好、透明、制作工艺简单等优点。

图18所示电路中，复位模块16包括复位晶体管Tr2，复位晶体管Tr2的第一电极接入复位信号Vref2，复位晶体管Tr2的第二电极连接驱动晶体管T0的漏极，复位晶体管Tr2的栅极接入复位扫描信号Kr2。

图18所示电路中，第二扫描信号K2为脉冲信号，当第二扫描信号K2输出有效脉冲时控制第二晶体管T2的第一电极和第二电极之间路径导通。本发明实施例提供的像素电路10包括偏置调节阶段，在偏置调节阶段，第二扫描信号K2输出无效脉冲控制第二晶体管T2关断；而复位晶体管Tr2根据复位扫描信号Kr2的控制导通，复位晶体管Tr2将偏置调节信号传输至驱动晶体管T0的漏极，其中，偏置调节信号由复位信号Vref2的端口提供，亦即复位信号Vref2实质上是在复位阶段和偏置调节阶段的电平不同的信号，例如，当驱动晶体管为PMOS晶体管时，Vref2信号在复位阶段为低电平信号，在偏置调节阶段为高电平信号；当驱动晶体管为NMOS晶体管时，Vref2信号在复位阶段为高电平信号，在偏置调节阶段为低电平信号。及，本发明实施例提供的像素电路10还包括信号调整阶段，信号调整阶段包括第1个子信号调整阶段和第2个子信号调整阶段，其中，在第1个子信号调整阶段时，第二扫描信号K2输出有效脉冲控制第二晶体管T2的第一电极和第二电极之间路径导通，同时，复位晶体管Tr2被复位扫描信号Kr2控制导通，将复位信号Vref2通过复位晶体管Tr2和第二晶体管T2传输至驱动晶体管T0的栅极；以及，在第2个子信号调整阶段，第二扫描信号K2输出有效脉冲控制第二晶体管T2的第一电极和第二电极之间路径导通，同时第五晶体管T5和驱动晶体管T0导通，数据信号Vdata通过第五晶体管T5、驱动晶体管T0和第二晶体管T2传输至驱动晶体管T0的栅极；亦即，在第1个子信号调整阶段，驱动晶体管T0的栅极接入的预设信号为复位信号Vref2；而在第2个子信号调整阶段，驱动晶体管T0的栅极接入的预设信号为数据信号Vdata。

在本发明一实施例中，本发明所提供的驱动晶体管T0可以为P型晶体管，具体如图19所示，图19为本发明实施例提供的又一种像素电路的结构示意图。图19所示像素电路以图18所示电路为基础，还包括有控制发光的第六晶体管T6和第七晶体管T7，其中第六晶体管T6和第七晶体管T7的栅极接入发光控制信号EM1，第六晶体管T6的第一电极接入第一电源信号PVDD，第六晶体管T6的第二电极与驱动晶体管T0的源极相连，第七晶体管T7第一电极与驱动晶体管T0的漏极相连，第七晶体管T7的第二电极与发光元件20的一端相连，发光元件20的另一端接入第二电源信号PVEE；其中，发光控制信号EM1为脉冲信号，发光控制信号EM1在有效脉冲时发光元件20处于发光阶段，而发光控制信号EM1在无效脉冲时发光元件20处于非发光阶段。以及包括保持节点电位作用的保持电容C，保持电容C的第一端接入第一电源信号PVDD，保持电容C的第二端与驱动晶体管T0的栅极相连。

以及，本发明实施例提供的驱动晶体管T0可以为N型晶体管，具体如图20所示，图20为本发明实施例提供的又一种像素电路的结构示意图。图20所示像素电路以图18所示电路为基础，还包括有控制发光的第六晶体管T6和第七晶体管T7，其中第六晶体管T6和第七晶体管T7的栅极接入发光控制信号EM1，第六晶体管T6的第一电极接入第一电源信号PVDD，第六晶体管T6的第二电极与驱动晶体管T0的漏极相连，第七晶体管T7第一电极与驱动晶体管T0的源极相连，第七晶体管T7的第二电极与发光元件20的一端相连，发光元件20的另一端接入第二电源信号PVEE；其中，发光控制信号EM1为脉冲信号，发光控制信号EM在有效脉冲时控制第六晶体管T6和第七晶体管T7导通，且发光元件20处于发光阶段；而发光控制信号EM1在无效脉冲时控制第六晶体管T6和第七晶体管T7关断，且发光元件20处于非发光阶段。以及包括保持节点电位作用的保持电容C，保持电容C的第一端接入驱动晶体管T0的源极，或者，保持电容C的第一端与发光元件连接，保持电容C的第二端与驱动晶体管T0的栅极相连。

结合图21所示，为图19和图20中任意一像素电路的时序图，首先发光控制信号EM1输出无效脉冲使得像素电路10控制发光元件20处于非发光阶段；在非发光阶段包括复位阶段(复位阶段亦即第1个子信号调整阶段)、偏置调节阶段和第2个子信号调整阶段。在复位阶段(亦即第1个子信号调整阶段)，复位扫描信号Kr2控制复位晶体管Tr2导通，同时第二扫描信号K2输出有效脉冲控制第二晶体管T2导通，通过复位晶体管Tr2和第二晶体管T2将复位信号Vref2传输至驱动晶体管T0的栅极。在偏置调节阶段，第二扫描信号K2输出无效脉冲控制第二晶体管T2关断，同时，复位扫描信号Kr2控制复位晶体管Tr2导通，将偏置调节信号传输至驱动晶体管T0的漏极，用于调节驱动晶体管T0的偏置状态，偏置调节信号可以通过复位信号Vref2的端口提供(如在驱动晶体管T0为N型晶体管时，复位信号Vref2在复位阶段为高电平，而在偏置调节阶段为低电平；或者，T0为P型晶体管时，复位信号Vref2在复位阶段为低电平，而在偏置调节阶段为高电平)。在第2个子信号调整阶段，第二扫描信号K2输出有效脉冲控制第二晶体管T2导通，同时，第五扫描信号K5控制第五晶体管T5导通，复用为预设信号的数据信号Vdata通过第五晶体管T5、驱动晶体管T0和第二晶体管T2传输至驱动晶体管T0的栅极。而后，发光控制信号EM1输出有效脉冲使得像素电路10控制发光元件20处于发光阶段。需要说明的是，本发明实施例提供的发光控制信号EM可以为单一控制信号而同时控制两个晶体管；或者，发光控制信号EM可以分为两个子发光控制信号，分别控制各自相应的晶体管，且两个子发光控制信号中输出无效脉冲时长较大的时长为非发光阶段的时间长度。

如图22所示，为本发明实施例提供的又一种像素电路的结构示意图，其中，像素电路10包括数据写入模块17；数据写入模块17连接于驱动晶体管T0的源极，用于为驱动模块11提供数据信号Vdata；其中，在偏置调节阶段，数据写入模块17开启，补偿模块12关闭，数据写入模块17向驱动晶体管T0的源极写入偏置调节信号Vobs，偏置调节信号Vobs通过驱动晶体管T0传输至驱动晶体管T0的漏极。

图22所示电路中，数据写入模块17包括第八晶体管T8，第八晶体管T8的第一电极接入数据信号Vdata，第八晶体管T8的第二电极连接至驱动晶体管T0的源极，及第八晶体管T8的栅极接入第八扫描信号K8。

图22所示电路中，补偿模块12包括第二晶体管T2，第二晶体管T2的第一电极连接驱动晶体管T0的漏极，第二晶体管T2的第二电极连接驱动晶体管T0的栅极，第二晶体管T2的栅极接入第二扫描信号K2；本发明实施例可选的可将第二晶体管T2采用氧化物半导体晶体管，氧化物半导体晶体管的漏电流相对更小，从而有助于稳定驱动晶体管的电位。同样的，驱动晶体管T0可选的采用氧化物半导体晶体管，具体可以为氧化铟镓锌半导体晶体管(IGZO)，驱动晶体管T0具有迁移率高、漏电流小、均一性好、透明、制作工艺简单等优点。

图22所示电路中，第二扫描信号K2为脉冲信号，当第二扫描信号K2输出有效脉冲时控制第二晶体管T2的第一电极和第二电极之间路径导通，进而补偿驱动晶体管T0的阈值电压。本发明实施例提供的像素电路10包括偏置调节阶段，在偏置调节阶段，第二扫描信号K2输出无效脉冲控制第二晶体管T2关断；而第八扫描信号K8控制第八晶体管T8导通，将偏置调节信号Vobs传输至驱动晶体管T0的源极，且由于驱动晶体管T0导通而将偏置调节信号Vobs传输至驱动晶体管T0的漏极。

在本发明一实施例中，本发明所提供的驱动晶体管T0可以为P型晶体管，具体如图23所示，图23为本发明实施例提供的又一种像素电路的结构示意图。图23所示像素电路以图22所示电路为基础，还包括有控制发光的第九晶体管T9和第十晶体管T10，其中第九晶体管T9和第十晶体管T10的栅极接入发光控制信号EM2，第九晶体管T9的第一电极接入第一电源信号PVDD，第九晶体管T9的第二电极与驱动晶体管T0的源极相连，第十晶体管T10第一电极与驱动晶体管T0的漏极相连，第十晶体管T10的第二电极与发光元件20的一端相连，发光元件20的另一端接入第二电源信号PVEE；其中，发光控制信号EM2为脉冲信号，发光控制信号EM2在有效脉冲时控制第九晶体管T9和第十晶体管T10导通，且发光元件20处于发光阶段；而发光控制信号EM2在无效脉冲时控制第九晶体管T9和第十晶体管T10关断，且发光元件20处于非发光阶段。以及包括保持节点电位作用的保持电容C，保持电容C的第一端接入第一电源信号PVDD，保持电容C的第二端与驱动晶体管T0的栅极相连。

以及，本发明实施例提供的驱动晶体管T0可以为N型晶体管，具体如图24所示，图24为本发明实施例提供的又一种像素电路的结构示意图。图24所示像素电路以图22所示电路为基础，还包括有控制发光的第九晶体管T9和第十晶体管T10，其中第九晶体管T9和第十晶体管T10的栅极接入发光控制信号EM2，第九晶体管T9的第一电极接入第一电源信号PVDD，第九晶体管T9的第二电极与驱动晶体管T0的漏极相连，第十晶体管T10第一电极与驱动晶体管T0的源极相连，第十晶体管T10的第二电极与发光元件20的一端相连，发光元件20的另一端接入第二电源信号PVEE；其中，发光控制信号EM2为脉冲信号，发光控制信号EM2在有效脉冲时发光元件20处于发光阶段，而发光控制信号EM2在无效脉冲时发光元件20处于非发光阶段。以及包括保持节点电位作用的保持电容C，保持电容C的第一端接入驱动晶体管T0的源极，保持电容C的第二端与驱动晶体管T0的栅极相连。

结合图25所示，为图23和图24中任意一像素电路的时序图，首先发光控制信号EM2输出无效脉冲使得像素电路10控制发光元件20处于非发光阶段；在非发光阶段包括偏置调节阶段和信号调整阶段。在偏置调节阶段，第二扫描信号K2输出无效脉冲控制第二晶体管T2关断，同时，第八扫描信号K8控制第八晶体管T8导通，将偏置调节信号Vobs传输至驱动晶体管T0的源极，且偏置调节信号Vobs通过驱动晶体管T0传输至驱动晶体管T0的漏极，用于调节驱动晶体管T0的偏置状态，偏置调节信号Vobs可以通过数据信号Vdata的端口提供。在信号调整阶段，第二扫描信号K2输出有效脉冲控制第二晶体管T2导通，同时，第八扫描信号K8控制第八晶体管T8导通，复用为预设信号的数据信号Vdata通过第八晶体管T8、驱动晶体管T0和第二晶体管T2传输至驱动晶体管T0的栅极。而后，发光控制信号EM输出有效脉冲使得像素电路10控制发光元件20处于发光阶段。需要说明的是，本发明实施例提供的发光控制信号EM可以为单一控制信号而同时控制两个晶体管；或者，发光控制信号EM可以分为两个子发光控制信号，分别控制各自相应的晶体管，且两个子发光控制信号中输出无效脉冲时长较大的时长为非发光阶段的时间长度。

在本发明一实施例中，本发明所提供的像素电路的工作过程包括有偏置调节阶段，其中，像素电路中可以单独设置一偏置调节模块，以在偏置调节阶段为驱动晶体管提供偏置调节信号，进而无需复用像素电路中其他模块在偏置调节阶段为驱动晶体管提供偏置调节信号。如图26所示，为本发明实施例提供的又一种像素电路的结构示意图，其中，图26所示像素电路10可以以图18所示电路为基础进行的改进(对此本发明不做具体限制，图18仅仅是本发明能够进行改进相关技术的众多电路中的之一者)，像素电路还包括偏置调节模块18，偏置调节模块18连接于驱动晶体管T0的漏极；其中，在偏置调节阶段，偏置调节模块18开启，补偿模块12关闭，偏置调节模块18向驱动晶体管T0的漏极写入偏置调节信号Vobs。偏置调节模块18包括偏置调节晶体管Tb，偏置调节晶体管Tb的第一电极接入偏置调节信号Vobs，偏置调节晶体管Tb的第二电极连接驱动晶体管T0的漏极，偏置调节晶体管Tb的栅极接入偏置调节扫描信号Kb。

具体如图27所示，图27所示像素电路10以图20所示电路为基础进行的改进，其中，本发明提供图27所示像素电路还包括偏置调节模块18，偏置调节模块18包括偏置调节晶体管Tb，偏置调节晶体管Tb的第一电极接入偏置调节信号Vobs，偏置调节晶体管Tb的第二电极连接驱动晶体管T0的漏极，偏置调节晶体管Tb的栅极接入偏置调节扫描信号Kb。结合图28提供的对应图27提供像素电路的时序图所示，首先发光控制信号EM1输出无效脉冲使得像素电路10控制发光元件20处于非发光阶段；在非发光阶段包括复位阶段(复位阶段亦即第1个子信号调整阶段)、偏置调节阶段和第2个子信号调整阶段。在复位阶段(亦即第1个子信号调整阶段)，复位扫描信号Kr2控制复位晶体管Tr2导通，同时第二扫描信号K2输出有效脉冲控制第二晶体管T2导通，通过复位晶体管Tr2和第二晶体管T2将复位信号Vref2传输至驱动晶体管T0的栅极。在偏置调节阶段，第二扫描信号K2输出无效脉冲控制第二晶体管T2关断，同时，第五扫描信号K5保持控制第五晶体管T5关断；而偏置调节扫描信号Kb控制偏置调节晶体管Tb导通，将偏置调节信号Vobs传输至驱动晶体管T0的漏极，用于调节驱动晶体管T0的偏置状态，偏置调节信号Vobs为固定电平信号，其中驱动晶体管T0为P型晶体管时，Vobs为高电平信号，驱动晶体管为N型晶体管时，Vobs为低电平信号。在第2个子信号调整阶段，第二扫描信号K2输出有效脉冲控制第二晶体管T2导通，同时，第五扫描信号K5控制第五晶体管T5导通，复用为预设信号的数据信号Vdata通过第五晶体管T5、驱动晶体管T0和第二晶体管T2传输至驱动晶体管T0的栅极。而后，发光控制信号EM1输出有效脉冲使得像素电路10控制发光元件20处于发光阶段。需要说明的是，本发明实施例提供的发光控制信号EM可以为单一控制信号而同时控制两个晶体管；或者，发光控制信号EM可以分为两个子发光控制信号，分别控制各自相应的晶体管，且个子发光控制信号中输出无效脉冲时长较大的时长为非发光阶段的时间长度。

在本发明一实施例中，本发明所提供的像素电路还包括发光控制模块，发光控制模块用于选择性地允许发光元件进入发光阶段；发光控制模块包括第一发光控制模块和第二发光控制模块，第一发光控制模块的控制端接收第一发光控制信号，述第二发光控制模块的控制端接收第二发光控制信号；其中，在非发光阶段，第一发光控制信号的无效脉冲时间长度为S1，第二发光控制信号的无效脉冲时间长度为S2，非发光阶段的时间长度为S1与S2之间较大的一者。具体如图29所示，图29所示像素电路10可以以图14所示电路为基础进行的改进(对此本发明不做具体限制，图14仅仅是本发明能够进行改进相关技术的众多电路中的之一者)，像素电路10包括第一发光控制模块191和第二发光控制模块192。第一发光控制模块191的一端接入第一电源信号PVDD，第一发光控制模块191的另一端连接驱动晶体管T0的第一电极(其中驱动晶体管T0为P型晶体管时，驱动晶体管T0的第一电极为源极，而第二电极为漏极；及驱动晶体管T0为N型晶体管时，驱动晶体管T0的第一电极为漏极，而第二电极为源极)，及第一发光控制模块191的控制端接入第一发光控制信号EM11。第二发光控制模块192的一端接入驱动晶体管T0的第二电极，第二发光控制模块192的另一端连接发光元件20的一端，第二发光控制模块192的控制端接入第二发光控制信号EM12，发光元件20的另一端接入第二电源信号PVEE。其中，第一发光控制信号EM11的有效脉冲控制第一发光控制模块191导通，而第一发光控制信号EM11的无效脉冲控制第一发光控制模块191关断；第二发光控制信号EM12的有效脉冲控制第二发光控制模块192导通，而第二发光控制信号EM12的无效脉冲控制第二发光控制模块192关断，以此来导通或切断驱动晶体管T0与发光元件20之间的传输路径。

进一步如图30所示，图30所示像素电路10可以以图15所示电路为基础进行的改进(对此本发明不做具体限制，图15仅仅是本发明能够进行改进相关技术的众多电路中的之一者)。其中，第一发光控制模块191的一端连接于驱动晶体管T0的源极和漏极中之一者(图30所示驱动晶体管T0为P型晶体管，第一发光模块191的一端连接驱动晶体管T0的源极)，另一端连接于第一电源信号端，用于接收第一电源信号PVDD，第二发光控制模块192的一端连接于驱动晶体管T0的源极和漏极中之另一者(图30所示驱动晶体管T0为P型晶体管，第二发光模块192的一端连接驱动晶体管T0的漏极)，另一端耦接至初始化信号端，用于接收初始化信号VAR。其中，驱动晶体管T0为PMOS型晶体管。其中，第一发光模块191包括第三晶体管T3，第三晶体管T3的第一电极接入第一电源信号PVDD，第三晶体管T3的第二电极连接驱动晶体管T0的源极，第三晶体管T3的栅极接入第一发光控制信号EM11。第二发光控制模块192包括第四晶体管T4，第四晶体管T4可以通过初始化晶体管Tv耦接初始化信号VAR，其中，第四晶体管T4的第一电极与驱动晶体管T0的漏极相连，第四晶体管T4的第二电极与发光元件20的一端和初始化晶体管Tv的第一电极相连，第四晶体管T4的栅极接入第二发光控制信号EM12，初始化晶体管Tv的第二电极接入初始化信号VAR，及初始化晶体管Tv的栅极接入控制信号Kv。结合图31所示的时序图，在偏置调节阶段，第一发光控制模块191开启，且第二发光控制模块192关闭，第一电源信号PVDD为偏置调节信号，偏置调节信号通过第一发光控制模块191输入驱动晶体管T0的源极，并通过驱动晶体管T0传输至驱动晶体管T0的漏极。其中，本发明实施例提供的初始化晶体管Tv在第四晶体管T4关断时导通，在非发光阶段初始化发光元件20而使其处于暗态。

或者，如图32所示，图32所示像素电路10可以以图16所示电路为基础进行的改进(对此本发明不做具体限制，图16仅仅是本发明能够进行改进相关技术的众多电路中的之一者)。其中，第一发光控制模块191的一端连接于驱动晶体管T0的源极和漏极中之一者(图32所示驱动晶体管T0为N型晶体管，第一发光模块191的一端连接驱动晶体管T0的漏极)，另一端连接于第一电源信号端，用于接收第一电源信号PVDD，第二发光控制模块192的一端连接于驱动晶体管T0的源极和漏极中之另一者(图32所示驱动晶体管T0为N型晶体管，第二发光模块192的一端连接驱动晶体管T0的源极)，另一端耦接至初始化信号端，用于接收初始化信号VAR。其中，驱动晶体管T0为NMOS型晶体管，在偏置调节阶段，第二发光控制模块192开启，且第一发光控制模块191关闭，初始化信号VAR为偏置调节信号，偏置调节信号VAR通过初始化晶体管Tv和第二发光控制模块192输入驱动晶体管T0的源极，并通过驱动晶体管T0传输至驱动晶体管T0的漏极。

在本发明上述任意一实施例中，在同一模式下，当显示面板的帧刷新频率为F1时，非发光阶段的时间长度为A1，偏置调节阶段的时间长度为B1；当显示面板的帧刷新频率为F2时，非发光阶段的时间长度为A2，偏置调节阶段的时间长度为B2；其中，F1＜F2；B1/A1＞B2/A2。本实施例中，当帧刷新频率为F1时，刷新频率较低，则一个刷新周期的时间相对较长，例如当F1为1HZ时，一个刷新周期为1s，则发光阶段保持的时间较长，而当帧刷新频率为F2时，刷新频率较高，则一个刷新周期的时间相对较短，例如当F2为60HZ时，一个刷新周期为1/60s，则发光阶段保持的时间较短；相对来说，发光阶段保持的时间较长时，驱动晶体管的偏置现象也越明显，因此，需要相对较长时间的偏置调节阶段来进行抵消，而当发光阶段保持的时间较短时，则需要的偏置调节阶段的时间也相对较短，因此，本实施例中设定：B1/A1＞B2/A2，即帧刷新频率为较低频率F1时，偏置调节阶段所占用发光阶段的时间长度的比例较大；帧刷新频率为较高频率F2时，偏置调节阶段所占用发光阶段的时间长度的比例较小。

此外，本实施例中，进一步设定B1＞B2，当F1＜F2时，设定帧刷新频率低时，偏置调节阶段的时间较长，帧刷新频率高时，偏置调节阶段的时间较短，从而可使得高、低帧刷新频率下，驱动晶体管的偏置状态都可以得到较好的调节。

相应的，本发明实施例还提供了一种显示装置，包括上述任意一实施例提供的的显示面板。

如图34所示，为本发明实施例提供的一种显示装置的结构示意图，其中，本发明实施例提供的显示装置1000可以为移动终端设备。

在本发明其他实施例中，本发明提供的显示装置还可以为手机、电脑、车载终端等电子显示设备，对此本发明不做具体限制。

本发明实施例提供了一种显示面板及显示装置，其中偏置调节阶段的时间长度与非发光阶段时间长度设置为非同比变化，当显示面板基于亮度的变化需求，而从工作的第一模式转换为第二模式时，非发光阶段的时间长度呈变短状态，此时按照W1/L1＜W2/L2方式调整偏置调节阶段的时间长度，使得工作状态的模式变化导致的偏置调节阶段的时长变化幅度相对较小；亦即，在第二模式下偏置调节阶段的时间长度相对较大，避免了第二模式下偏置调节阶段的时间长度变小而使得显示面板的模式调整时发生闪烁的现象。由此，本发明实施例提供的技术方案，改善了显示面板在不同亮度模式下的闪烁问题，保证显示装置的显示效果高。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (51)

1.一种显示面板，其特征在于，包括：

像素电路和发光元件；

所述像素电路包括驱动模块、数据写入模块、偏置调节模块和补偿模块；

所述驱动模块包括驱动晶体管；

所述数据写入模块为所述驱动晶体管提供数据信号；

所述偏置调节模块为所述驱动晶体管提供偏置调节信号；

所述补偿模块连接于所述驱动晶体管的栅极和漏极之间；

所述显示面板的一帧画面时间包括非发光阶段和发光阶段，所述非发光阶段包括偏置调节阶段，在所述偏置调节阶段，所述驱动晶体管的源极和/或漏极接收所述偏置调节信号；

所述像素电路的工作状态包括第一模式和第二模式，所述第一模式中所述非发光阶段的时间长度为L1，所述第二模式中所述非发光阶段的时间长度为L2，L1＞L2；

所述第一模式中所述显示面板的工作过程包括第一帧，所述第二模式中所述显示面板的工作过程包括第二帧；

所述非发光阶段还包括信号调整阶段，在所述信号调整阶段，所述补偿模块开启，所述驱动晶体管的栅极接收预设信号，所述信号调整阶段包括M个子信号调整阶段，M≥1；其中，

所述第一帧中，所述偏置调节阶段包括N1个子偏置调节阶段，N1≥1，其中，至少一所述子偏置调节阶段开始于第1个子信号调整阶段结束后，且开始于所述第1个子信号调整阶段结束后的所述子偏置调节阶段的总时间长度为W10；

所述第二帧中，所述偏置调节阶段包括N2个子偏置调节阶段，N2≥1，其中，至少一所述子偏置调节阶段开始于第1个子信号调整阶段结束后，且开始于所述第1个子信号调整阶段结束后的所述子偏置调节阶段的总时间长度为W20；其中，

W10＝W20。

2.根据权利要求1所述的显示面板，其特征在于，

所述第一帧中，所述N1个子偏置调节阶段均开始于所述第1个子信号调整阶段结束之后；和/或，

所述第二帧中，所述N2个子偏置调节阶段均开始于所述第1个子信号调整阶段结束之后。

3.根据权利要求1所述的显示面板，其特征在于，

所述第一模式下所述发光元件的亮度低于所述第二模式下所述发光元件的亮度。

4.根据权利要求1所述的显示面板，其特征在于，

所述偏置调节阶段位于自所述非发光阶段开始至第j个所述子信号调整阶段开始之间的时间段，1≤j≤M；

第一帧中，自所述非发光阶段开始至第j个所述子信号调整阶段开始之间的时间长度为L11，第j个所述子信号调整阶段开始至所述非发光阶段结束之间的时间长度为L12；

第二帧中，自所述非发光阶段开始至第j个所述子信号调整阶段开始之间的时间长度为L21，第j个所述子信号调整阶段开始至所述非发光阶段结束之间的时间长度为L22；其中，

L12＞L22。

5.根据权利要求4所述的显示面板，其特征在于，

L11＝L21。

6.根据权利要求4所述的显示面板，其特征在于，

L12＞L11，和/或，L22＞L21。

7.根据权利要求1所述的显示面板，其特征在于，

所述偏置调节阶段位于自第j个所述子信号调整阶段结束至所述非发光阶段结束之间的时间段，1≤j≤M；

第一帧中，自所述非发光阶段开始至第j个所述子信号调整阶段结束之间的时间长度为L13，第j个所述子信号调整阶段结束至所述非发光阶段结束之间的时间长度为L14；

第二帧中，自所述非发光阶段开始至第j个所述子信号调整阶段结束之间的时间长度为L23，第j个所述子信号调整阶段结束至所述非发光阶段结束之间的时间长度为L24；其中，

L13＞L23。

8.根据权利要求7所述的显示面板，其特征在于，

L14＝L24。

9.根据权利要求7所述的显示面板，其特征在于，

L13＞L14，和/或，L23＞L24。

10.根据权利要求1所述的显示面板，其特征在于，

所述像素电路包括复位模块；

所述数据写入模块连接于所述驱动晶体管的源极，用于为所述驱动模块提供数据信号；

所述复位模块连接于所述驱动晶体管的栅极，用于为所述驱动晶体管的栅极提供复位信号；其中，

M＝1，所述预设信号为数据信号；

在所述信号调整阶段，所述数据写入模块开启，数据信号端通过所述数据写入模块、所述驱动模块以及所述补偿模块为所述驱动晶体管的栅极提供数据信号。

11.根据权利要求1所述的显示面板，其特征在于，

所述像素电路包括复位模块；

所述数据写入模块连接于所述驱动晶体管的源极，用于为所述驱动模块提供数据信号；

所述复位模块连接于所述驱动晶体管的漏极，用于为所述驱动晶体管的栅极提供复位信号；其中，

M＝2，在第1个所述子信号调整阶段，所述预设信号为复位信号，在第2个所述子信号调整阶段，所述预设信号为数据信号；

在第1个所述子信号调整阶段，所述复位模块开启，复位信号端通过所述复位模块和补偿模块为所述驱动晶体管的栅极提供复位信号；

在第2个所述子信号调整阶段，所述数据写入模块开启，数据信号端通过所述数据写入模块、所述驱动模块以及所述补偿模块为所述驱动晶体管的栅极提供数据信号。

12.根据权利要求1所述的显示面板，其特征在于，

在所述偏置调节阶段，所述偏置调节模块开启，所述偏置调节模块向所述驱动晶体管的源极和/或漏极写入所述偏置调节信号。

13.一种显示面板，其特征在于，包括：

像素电路和发光元件；

所述像素电路包括驱动模块、数据写入模块、偏置调节模块和补偿模块；

所述驱动模块包括驱动晶体管；

所述数据写入模块为所述驱动晶体管提供数据信号；

所述偏置调节模块为所述驱动晶体管提供偏置调节信号；

所述补偿模块连接于所述驱动晶体管的栅极和漏极之间；

所述显示面板的一帧画面时间包括非发光阶段和发光阶段，所述非发光阶段包括偏置调节阶段，在所述偏置调节阶段，所述补偿模块关断，所述驱动晶体管的源极和/或漏极接收所述偏置调节信号；

所述像素电路的工作状态包括第一模式和第二模式，所述第一模式中所述非发光阶段的时间长度为L1，所述第二模式中所述非发光阶段的时间长度为L2，L1＞L2；

所述第一模式中所述显示面板的工作过程包括第一帧，所述第二模式中所述显示面板的工作过程包括第二帧；

所述非发光阶段还包括信号调整阶段，在所述信号调整阶段，所述补偿模块开启，所述驱动晶体管的栅极接收预设信号，所述信号调整阶段包括M个子信号调整阶段，M≥1；其中，

所述第一帧中，所述偏置调节阶段包括N1个子偏置调节阶段，N1≥1，其中，至少一所述子偏置调节阶段开始于第1个子信号调整阶段结束后，且开始于所述第1个子信号调整阶段结束后的所述子偏置调节阶段的总时间长度为W10；

所述第二帧中，所述偏置调节阶段包括N2个子偏置调节阶段，N2≥1，其中，至少一所述子偏置调节阶段开始于第1个子信号调整阶段结束后，且开始于所述第1个子信号调整阶段结束后的所述子偏置调节阶段的总时间长度为W20；其中，

W10＝W20。

14.根据权利要求13所述的显示面板，其特征在于，

所述第一帧中，所述N1个子偏置调节阶段均开始于所述第1个子信号调整阶段结束之后；和/或，

所述第二帧中，所述N2个子偏置调节阶段均开始于所述第1个子信号调整阶段结束之后。

15.根据权利要求13所述的显示面板，其特征在于，

所述第一模式下所述发光元件的亮度低于所述第二模式下所述发光元件的亮度。

16.根据权利要求13所述的显示面板，其特征在于，

所述偏置调节阶段位于自所述非发光阶段开始至第j个所述子信号调整阶段开始之间的时间段，1≤j≤M；

第一帧中，自所述非发光阶段开始至第j个所述子信号调整阶段开始之间的时间长度为L11，第j个所述子信号调整阶段开始至所述非发光阶段结束之间的时间长度为L12；

第二帧中，自所述非发光阶段开始至第j个所述子信号调整阶段开始之间的时间长度为L21，第j个所述子信号调整阶段开始至所述非发光阶段结束之间的时间长度为L22；其中，

L12＞L22。

17.根据权利要求16所述的显示面板，其特征在于，

L11＝L21。

18.根据权利要求16所述的显示面板，其特征在于，

L12＞L11，和/或，L22＞L21。

19.根据权利要求13所述的显示面板，其特征在于，

所述偏置调节阶段位于自第j个所述子信号调整阶段结束至所述非发光阶段结束之间的时间段，1≤j≤M；

第一帧中，自所述非发光阶段开始至第j个所述子信号调整阶段结束之间的时间长度为L13，第j个所述子信号调整阶段结束至所述非发光阶段结束之间的时间长度为L14；

第二帧中，自所述非发光阶段开始至第j个所述子信号调整阶段结束之间的时间长度为L23，第j个所述子信号调整阶段结束至所述非发光阶段结束之间的时间长度为L24；其中，

L13＞L23。

20.根据权利要求19所述的显示面板，其特征在于，

L14＝L24。

21.根据权利要求19所述的显示面板，其特征在于，

L13＞L14，和/或，L23＞L24。

22.根据权利要求13所述的显示面板，其特征在于，

所述像素电路包括复位模块；

所述数据写入模块连接于所述驱动晶体管的源极，用于为所述驱动模块提供数据信号；

所述复位模块连接于所述驱动晶体管的栅极，用于为所述驱动晶体管的栅极提供复位信号；其中，

M＝1，所述预设信号为数据信号；

在所述信号调整阶段，所述数据写入模块开启，数据信号端通过所述数据写入模块、所述驱动模块以及所述补偿模块为所述驱动晶体管的栅极提供数据信号。

23.根据权利要求13所述的显示面板，其特征在于，

所述像素电路包括复位模块；

所述数据写入模块连接于所述驱动晶体管的源极，用于为所述驱动模块提供数据信号；

所述复位模块连接于所述驱动晶体管的漏极，用于为所述驱动晶体管的栅极提供复位信号；其中，

M＝2，在第1个所述子信号调整阶段，所述预设信号为复位信号，在第2个所述子信号调整阶段，所述预设信号为数据信号；

在第1个所述子信号调整阶段，所述复位模块开启，复位信号端通过所述复位模块和补偿模块为所述驱动晶体管的栅极提供复位信号；

在第2个所述子信号调整阶段，所述数据写入模块开启，数据信号端通过所述数据写入模块、所述驱动模块以及所述补偿模块为所述驱动晶体管的栅极提供数据信号。

24.根据权利要求13所述的显示面板，其特征在于，

在所述偏置调节阶段，所述偏置调节模块开启，所述偏置调节模块向所述驱动晶体管的源极和/或漏极写入所述偏置调节信号。

25.一种显示面板，其特征在于，包括：

像素电路和发光元件；

所述像素电路包括驱动模块、偏置调节模块和补偿模块；

所述驱动模块包括驱动晶体管；

所述偏置调节模块为所述驱动晶体管提供偏置调节信号；

所述补偿模块连接于所述驱动晶体管的栅极和漏极之间；

所述显示面板的一帧画面时间包括非发光阶段和发光阶段，所述非发光阶段包括偏置调节阶段，在所述偏置调节阶段，所述驱动晶体管的源极和/或漏极接收所述偏置调节信号；

所述像素电路的工作状态包括第一模式和第二模式，所述第一模式中所述非发光阶段的时间长度为L1，所述第二模式中所述非发光阶段的时间长度为L2，L1＞L2；

所述第一模式中所述显示面板的工作过程包括第一帧，所述第二模式中所述显示面板的工作过程包括第二帧；

所述非发光阶段还包括信号调整阶段，在所述信号调整阶段，所述补偿模块开启，所述驱动晶体管的栅极接收预设信号，所述信号调整阶段包括M个子信号调整阶段，M≥1；其中，

所述第一帧中，所述偏置调节阶段包括N1个子偏置调节阶段，N1≥1，其中，至少一所述子偏置调节阶段开始于第1个子信号调整阶段结束后，且开始于所述第1个子信号调整阶段结束后的所述子偏置调节阶段的总时间长度为W10；

所述第二帧中，所述偏置调节阶段包括N2个子偏置调节阶段，N2≥1，其中，至少一所述子偏置调节阶段开始于第1个子信号调整阶段结束后，且开始于所述第1个子信号调整阶段结束后的所述子偏置调节阶段的总时间长度为W20；其中，

W10＝W20。

26.根据权利要求25所述的显示面板，其特征在于，

所述第一帧中，所述N1个子偏置调节阶段均开始于所述第1个子信号调整阶段结束之后；和/或，

所述第二帧中，所述N2个子偏置调节阶段均开始于所述第1个子信号调整阶段结束之后。

27.根据权利要求25所述的显示面板，其特征在于，

所述第一模式下所述发光元件的亮度低于所述第二模式下所述发光元件的亮度。

28.根据权利要求25所述的显示面板，其特征在于，

所述偏置调节阶段位于自所述非发光阶段开始至第j个所述子信号调整阶段开始之间的时间段，1≤j≤M；

第一帧中，自所述非发光阶段开始至第j个所述子信号调整阶段开始之间的时间长度为L11，第j个所述子信号调整阶段开始至所述非发光阶段结束之间的时间长度为L12；

第二帧中，自所述非发光阶段开始至第j个所述子信号调整阶段开始之间的时间长度为L21，第j个所述子信号调整阶段开始至所述非发光阶段结束之间的时间长度为L22；其中，

L12＞L22。

29.根据权利要求28所述的显示面板，其特征在于，

L11＝L21。

30.根据权利要求28所述的显示面板，其特征在于，

L12＞L11，和/或，L22＞L21。

31.根据权利要求25所述的显示面板，其特征在于，

所述偏置调节阶段位于自第j个所述子信号调整阶段结束至所述非发光阶段结束之间的时间段，1≤j≤M；

第一帧中，自所述非发光阶段开始至第j个所述子信号调整阶段结束之间的时间长度为L13，第j个所述子信号调整阶段结束至所述非发光阶段结束之间的时间长度为L14；

第二帧中，自所述非发光阶段开始至第j个所述子信号调整阶段结束之间的时间长度为L23，第j个所述子信号调整阶段结束至所述非发光阶段结束之间的时间长度为L24；其中，

L13＞L23。

32.根据权利要求31所述的显示面板，其特征在于，

L14＝L24。

33.根据权利要求31所述的显示面板，其特征在于，

L13＞L14，和/或，L23＞L24。

34.根据权利要求25所述的显示面板，其特征在于，

所述像素电路包括数据写入模块和复位模块；

所述数据写入模块连接于所述驱动晶体管的源极，用于为所述驱动模块提供数据信号；

所述复位模块连接于所述驱动晶体管的栅极，用于为所述驱动晶体管的栅极提供复位信号；其中，

M＝1，所述预设信号为数据信号；

在所述信号调整阶段，所述数据写入模块开启，数据信号端通过所述数据写入模块、所述驱动模块以及所述补偿模块为所述驱动晶体管的栅极提供数据信号。

35.根据权利要求25所述的显示面板，其特征在于，

所述像素电路包括数据写入模块和复位模块；

所述数据写入模块连接于所述驱动晶体管的源极，用于为所述驱动模块提供数据信号；

所述复位模块连接于所述驱动晶体管的漏极，用于为所述驱动晶体管的栅极提供复位信号；其中，

M＝2，在第1个所述子信号调整阶段，所述预设信号为复位信号，在第2个所述子信号调整阶段，所述预设信号为数据信号；

在第1个所述子信号调整阶段，所述复位模块开启，复位信号端通过所述复位模块和补偿模块为所述驱动晶体管的栅极提供复位信号；

在第2个所述子信号调整阶段，所述数据写入模块开启，数据信号端通过所述数据写入模块、所述驱动模块以及所述补偿模块为所述驱动晶体管的栅极提供数据信号。

36.根据权利要求25所述的显示面板，其特征在于，

在所述偏置调节阶段，所述偏置调节模块开启，所述偏置调节模块向所述驱动晶体管的源极和/或漏极写入所述偏置调节信号。

37.根据权利要求25所述的显示面板，其特征在于，

所述像素电路还包括数据写入模块，所述数据写入模块连接于所述驱动晶体管的源极，用于为所述驱动晶体管提供数据信号或者所述偏置调节信号；其中，

所述数据写入模块复用为所述偏置调节模块，在所述偏置调节阶段，所述数据写入模块开启，向所述驱动晶体管的源极和/或漏极写入所述偏置调节信号。

38.一种显示面板，其特征在于，包括：

像素电路和发光元件；

所述像素电路包括驱动模块、偏置调节模块和补偿模块；

所述驱动模块包括驱动晶体管；

所述偏置调节模块为所述驱动晶体管提供偏置调节信号；

所述补偿模块连接于所述驱动晶体管的栅极和漏极之间；

所述显示面板的一帧画面时间包括非发光阶段和发光阶段，所述非发光阶段包括偏置调节阶段，在所述偏置调节阶段，所述补偿模块关断，所述驱动晶体管的源极和/或漏极接收所述偏置调节信号；

所述像素电路的工作状态包括第一模式和第二模式，所述第一模式中所述非发光阶段的时间长度为L1，所述第二模式中所述非发光阶段的时间长度为L2，L1＞L2；

所述第一模式中所述显示面板的工作过程包括第一帧，所述第二模式中所述显示面板的工作过程包括第二帧；

所述非发光阶段还包括信号调整阶段，在所述信号调整阶段，所述补偿模块开启，所述驱动晶体管的栅极接收预设信号，所述信号调整阶段包括M个子信号调整阶段，M≥1；其中，

所述第一帧中，所述偏置调节阶段包括N1个子偏置调节阶段，N1≥1，其中，至少一所述子偏置调节阶段开始于第1个子信号调整阶段结束后，且开始于所述第1个子信号调整阶段结束后的所述子偏置调节阶段的总时间长度为W10；

所述第二帧中，所述偏置调节阶段包括N2个子偏置调节阶段，N2≥1，其中，至少一所述子偏置调节阶段开始于第1个子信号调整阶段结束后，且开始于所述第1个子信号调整阶段结束后的所述子偏置调节阶段的总时间长度为W20；其中，

W10＝W20。

39.根据权利要求38所述的显示面板，其特征在于，

所述第一帧中，所述N1个子偏置调节阶段均开始于所述第1个子信号调整阶段结束之后；和/或，

所述第二帧中，所述N2个子偏置调节阶段均开始于所述第1个子信号调整阶段结束之后。

40.根据权利要求38所述的显示面板，其特征在于，

所述第一模式下所述发光元件的亮度低于所述第二模式下所述发光元件的亮度。

41.根据权利要求38所述的显示面板，其特征在于，

所述偏置调节阶段位于自所述非发光阶段开始至第j个所述子信号调整阶段开始之间的时间段，1≤j≤M；

第一帧中，自所述非发光阶段开始至第j个所述子信号调整阶段开始之间的时间长度为L11，第j个所述子信号调整阶段开始至所述非发光阶段结束之间的时间长度为L12；

第二帧中，自所述非发光阶段开始至第j个所述子信号调整阶段开始之间的时间长度为L21，第j个所述子信号调整阶段开始至所述非发光阶段结束之间的时间长度为L22；其中，

L12＞L22。

42.根据权利要求41所述的显示面板，其特征在于，

L11＝L21。

43.根据权利要求41所述的显示面板，其特征在于，

L12＞L11，和/或，L22＞L21。

44.根据权利要求38所述的显示面板，其特征在于，

所述偏置调节阶段位于自第j个所述子信号调整阶段结束至所述非发光阶段结束之间的时间段，1≤j≤M；

第一帧中，自所述非发光阶段开始至第j个所述子信号调整阶段结束之间的时间长度为L13，第j个所述子信号调整阶段结束至所述非发光阶段结束之间的时间长度为L14；

第二帧中，自所述非发光阶段开始至第j个所述子信号调整阶段结束之间的时间长度为L23，第j个所述子信号调整阶段结束至所述非发光阶段结束之间的时间长度为L24；其中，

L13＞L23。

45.根据权利要求44所述的显示面板，其特征在于，

L14＝L24。

46.根据权利要求44所述的显示面板，其特征在于，

L13＞L14，和/或，L23＞L24。

47.根据权利要求38所述的显示面板，其特征在于，

所述像素电路包括数据写入模块和复位模块；

所述数据写入模块连接于所述驱动晶体管的源极，用于为所述驱动模块提供数据信号；

所述复位模块连接于所述驱动晶体管的栅极，用于为所述驱动晶体管的栅极提供复位信号；其中，

M＝1，所述预设信号为数据信号；

在所述信号调整阶段，所述数据写入模块开启，数据信号端通过所述数据写入模块、所述驱动模块以及所述补偿模块为所述驱动晶体管的栅极提供数据信号。

48.根据权利要求38所述的显示面板，其特征在于，

所述像素电路包括数据写入模块和复位模块；

所述数据写入模块连接于所述驱动晶体管的源极，用于为所述驱动模块提供数据信号；

所述复位模块连接于所述驱动晶体管的漏极，用于为所述驱动晶体管的栅极提供复位信号；其中，

M＝2，在第1个所述子信号调整阶段，所述预设信号为复位信号，在第2个所述子信号调整阶段，所述预设信号为数据信号；

在第1个所述子信号调整阶段，所述复位模块开启，复位信号端通过所述复位模块和补偿模块为所述驱动晶体管的栅极提供复位信号；

在第2个所述子信号调整阶段，所述数据写入模块开启，数据信号端通过所述数据写入模块、所述驱动模块以及所述补偿模块为所述驱动晶体管的栅极提供数据信号。

49.根据权利要求38所述的显示面板，其特征在于，

在所述偏置调节阶段，所述偏置调节模块开启，所述偏置调节模块向所述驱动晶体管的源极和/或漏极写入所述偏置调节信号。

50.根据权利要求38所述的显示面板，其特征在于，

所述像素电路还包括数据写入模块，所述数据写入模块连接于所述驱动晶体管的源极，用于为所述驱动晶体管提供数据信号或者所述偏置调节信号；其中，

所述数据写入模块复用为所述偏置调节模块，在所述偏置调节阶段，所述数据写入模块开启，向所述驱动晶体管的源极和/或漏极写入所述偏置调节信号。

51.一种显示装置，其特征在于，包括权利要求1-50任意一项所述的显示面板。