CN117998903A - 显示装置、其制造方法以及拼接显示装置 - Google Patents

显示装置、其制造方法以及拼接显示装置 Download PDF

Info

Publication number
CN117998903A
CN117998903A CN202311444951.3A CN202311444951A CN117998903A CN 117998903 A CN117998903 A CN 117998903A CN 202311444951 A CN202311444951 A CN 202311444951A CN 117998903 A CN117998903 A CN 117998903A
Authority
CN
China
Prior art keywords
layer
insulating layer
disposed
display device
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311444951.3A
Other languages
English (en)
Inventor
李东成
金柄勳
金台吾
崔世宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117998903A publication Critical patent/CN117998903A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3023—Segmented electronic displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3026—Video wall, i.e. stackable semiconductor matrix display modules
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/18—Tiled displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请涉及显示装置、制造显示装置的方法以及包括显示装置的拼接显示装置。拼接显示装置的显示装置包括：第一衬底，包括开口孔；激光吸收层，设置在第一衬底上，包括非晶硅以及多个第一接触孔；第一阻隔绝缘层，设置在激光吸收层上并且包括与第一接触孔重叠的多个第二接触孔；多个焊盘部分，设置在第一阻隔绝缘层上并且部分地设置在第二接触孔中；第二阻隔绝缘层，设置在第一阻隔绝缘层和焊盘部分上；显示层，设置在第二阻隔绝缘层上；以及柔性膜，设置在第一衬底下方，插入到开口孔中，并且电连接到焊盘部分。第一阻隔绝缘层的一部分设置在第一接触孔中的每个中。焊盘部分与激光吸收层电绝缘。

Description

显示装置、其制造方法以及拼接显示装置
技术领域
本公开涉及显示装置、制造显示装置的方法以及包括显示装置的拼接显示装置。
背景技术
随着信息社会的发展，对用于显示图像的显示装置的需求以各种形式增加。例如，显示装置可以应用于各种电子装置，诸如智能电话、数码相机、笔记本计算机、导航装置和智能电视。显示装置可以是平坦面板显示装置，诸如液晶显示装置、场发射显示装置和有机发光显示装置。在平坦面板显示装置之中，发光显示装置可以包括使显示面板的每个像素自身能够发光的发光元件。因此，发光显示装置可以在不具有向显示面板提供光的背光单元的情况下显示图像。
在将显示装置制造成具有大尺寸的情况下，由于像素的数量的增加，发光元件的缺陷率可能增加，并且可能降低生产率或可靠性。为了解决这些问题，可以通过连接多个相对小的显示装置来实现拼接显示装置以提供大屏幕。由于彼此相邻的显示装置中的每个的非显示区域或边框区域，拼接显示装置可以包括在显示装置之间的被称为接缝的边界部分。在图像被显示在整个拼接显示装置上的情况下，显示装置之间的边界部分可能会给整个屏幕带来分离感，从而降低图像的沉浸程度。
将理解的是，该背景技术部分旨在部分地为理解该技术提供有用的背景。然而，该背景技术部分也可以包括并非是本文中公开的主题的相应有效申请日之前被相关领域的技术人员已知或理解的内容的一部分的概念、构思或认识。
发明内容
本公开的方面提供一种能够防止在下衬底的蚀刻工艺中对上衬底或显示层造成损坏的显示装置、制造该显示装置的方法以及包括该显示装置的拼接显示装置。
本公开的方面还提供了一种能够通过防止显示装置之间的边界部分或非显示区域被识别来消除多个显示装置之间的分离感并且改善图像的沉浸程度的显示装置、制造该显示装置的方法、以及包括该显示装置的拼接显示装置。
然而，本公开的方面不限于本文中阐述的那些。通过参考以下给出的本公开的详细描述，本公开的以上和其它方面对于本公开所属领域的普通技术人员将变得更加显而易见。
根据本公开的实施方式，显示装置可以包括：第一衬底，包括开口孔；激光吸收层，设置在第一衬底上，激光吸收层包括非晶硅以及多个第一接触孔；第一阻隔绝缘层，设置在激光吸收层上并且包括与多个第一接触孔重叠的多个第二接触孔；多个焊盘部分，设置在第一阻隔绝缘层上并且部分地设置在多个第二接触孔中；第二阻隔绝缘层，设置在第一阻隔绝缘层和多个焊盘部分上；显示层，设置在第二阻隔绝缘层上；以及柔性膜，设置在第一衬底下方，插入到开口孔中，并且电连接到多个焊盘部分。第一阻隔绝缘层的一部分可以设置在多个第一接触孔中的每个中。多个焊盘部分可以与激光吸收层电绝缘。
多个焊盘部分可以不直接接触激光吸收层。
第一阻隔绝缘层的设置在多个第一接触孔中的每个中的一部分可以从激光吸收层的下表面部分地突出。
多个焊盘部分中的每个可以包括设置在第一阻隔绝缘层的多个第二接触孔中的相应一个中的主体部分以及设置在主体部分的两侧上以及第一阻隔绝缘层上的延伸部分，以及激光吸收层的至少一部分可以与多个焊盘部分中的每个重叠。
激光吸收层的多个第一接触孔中的每个的宽度可以小于多个焊盘部分中的每个的最大宽度且大于多个焊盘部分中的每个的主体部分的下端的宽度。
激光吸收层的多个第一接触孔中的每个的宽度可以在约15μm至约21μm的范围内。
激光吸收层的厚度可以在约至约/>的范围内。
激光吸收层的厚度可以小于第一阻隔绝缘层的厚度。
激光吸收层对具有在约300nm至约400nm的范围内的波长的光的透射率可以为约10％或更小。
激光吸收层的一部分可以被结晶，以包括多晶硅。
显示装置还可以包括：第二衬底，设置在第二阻隔绝缘层和显示层之间；以及第三阻隔绝缘层，设置在第二衬底和显示层之间。显示层可以包括：多个连接部分，设置在第三阻隔绝缘层上，并且电连接到多个焊盘部分；多个数据线，设置在第三阻隔绝缘层上，并且在第一方向上延伸；以及多个高电势线，设置在第三阻隔绝缘层上，并且在第一方向上延伸。
多个焊盘部分可以通过连接部分向数据线提供数据电压，并且可以通过连接部分向高电势线提供高电势电压。
显示层还可以包括：缓冲层，设置在连接部分上；薄膜晶体管，各自包括设置在缓冲层上的有源层；以及连接电极，设置在有源层上，其中，连接电极的一端可以电连接到高电势线中的相应的高电势线，以及连接电极的另一端可以电连接到薄膜晶体管中的相应的薄膜晶体管。
显示层还可以包括设置在连接电极上的发光元件层。发光元件层可以包括：第一电极，电连接到薄膜晶体管；第二电极，第二电极和第一电极设置在相同的层上；以及发光元件，设置在第一电极和第二电极上并且电连接到第一电极和第二电极。
根据本公开的实施方式，制造显示装置的方法可以包括：在第一衬底上形成包括非晶硅的激光吸收层；形成穿透激光吸收层的多个第一接触孔；在激光吸收层上形成第一阻隔绝缘层；形成穿透第一阻隔绝缘层并且与多个第一接触孔重叠的多个第二接触孔；形成设置在第一阻隔绝缘层上并且插入到多个第二接触孔中的多个焊盘部分；在第一阻隔绝缘层和多个焊盘部分上形成第二阻隔绝缘层；在第二阻隔绝缘层上形成显示层；通过蚀刻第一衬底并且暴露激光吸收层的一部分和多个焊盘部分来形成开口孔；以及通过将柔性膜插入到开口孔中而将柔性膜电连接到多个焊盘部分中的每个。第一阻隔绝缘层的一部分设置在多个第一接触孔中的每个中。多个焊盘部分可以与激光吸收层电绝缘。
暴露激光吸收层的一部分和多个焊盘部分可以包括：将具有在约300nm至约400nm的范围内的波长的激光照射至第一衬底，以及可以使激光吸收层的一部分结晶，以包括多晶硅。
多个焊盘部分可以不直接接触激光吸收层。
第一阻隔绝缘层的设置在多个第一接触孔中的每个中的一部分可以从激光吸收层的下表面部分地突出。
多个焊盘部分中的每个可以包括设置在第一阻隔绝缘层的多个第二接触孔中的相应一个中的主体部分和设置在主体部分的两侧上以及第一阻隔绝缘层上的延伸部分，以及激光吸收层的至少一部分可以与多个焊盘部分中的每个重叠。
根据本公开的实施方式，拼接显示装置可以包括：多个显示装置，各自包括：显示区域，具有多个像素；以及非显示区域，围绕显示区域；以及联接构件，联接多个显示装置。多个显示装置中的至少一个可以包括：衬底，包括开口孔；激光吸收层，设置在衬底上，包括非晶硅以及多个第一接触孔；第一阻隔绝缘层，设置在激光吸收层上并且包括与多个第一接触孔重叠的多个第二接触孔；多个焊盘部分，设置在第一阻隔绝缘层上并且部分地设置在多个第二接触孔中；第二阻隔绝缘层，设置在第一阻隔绝缘层和多个焊盘部分上；显示层，设置在第二阻隔绝缘层上；以及柔性膜，设置在衬底下方，插入到开口孔中，并且电连接到多个焊盘部分。第一阻隔绝缘层的一部分可以设置在多个第一接触孔中的每个。多个焊盘部分可以与激光吸收层电绝缘。
附图说明
从以下结合附图对实施方式的描述中，这些和/或其它方面将变得显而易见并且更容易理解，在附图中：
图1是根据实施方式的拼接显示装置的示意性平面图；
图2是沿着图1的线I-I'截取的示意性剖视图；
图3是图2的区域A1的放大示意图；
图4是示出根据实施方式的显示装置中的激光吸收层相对于光的波长的透射率的示意图；
图5是根据实施方式的显示装置的示意性仰视图；
图6是根据实施方式的显示装置的一部分的放大的示意性仰视图；
图7是示出根据实施方式的显示装置的底表面上的焊盘部分的布置的示意性剖视图；
图8是图7的区域A2的放大示意图；
图9示意性地示出了根据实施方式的显示装置中的焊盘部分、扇出线、感测线和数据线；
图10示意性地示出了根据实施方式的显示装置中的焊盘部分、电力连接线、高电势线和水平电压线；
图11示意性地示出了根据实施方式的显示装置中的焊盘部分、电力连接线、低电势线和竖直电压线；
图12示意性地示出了根据实施方式的显示装置中的焊盘部分、扇出线和栅极线；
图13是示出根据实施方式的显示装置的像素和线的示意性框图；
图14是图13的像素的示意性电路图；
图15是沿着图1的线II-II'截取的示意性剖视图；
图16至图26是示出根据实施方式的制造显示装置的工艺的示意性剖视图；
图27是根据实施方式的显示装置的一部分的示意性剖视图；以及
图28是示出图27的显示装置的底表面上的焊盘部分的布置的示意性剖视图。
具体实施方式
现在将在下文中参考在其中示出了实施方式的附图来更全面地描述本公开。然而，本公开可以以不同的形式来实施，并且不应被解释为限于在本文中阐述的实施方式。相反，提供这些实施方式以便本公开将是透彻且完整的。
在附图中，为了便于描述且为了清楚，可以夸大元件的大小、厚度、比例和尺寸。相同的附图标记始终表示相同的元件。
如本文中所使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文另外清楚地指示。
出于本公开的目的，短语“A和B中的至少一个”可以被解释为仅A、仅B、或A和B的任何组合。此外，“X、Y和Z中的至少一个”和“选自由X、Y和Z构成的组中的至少一个”可以被解释为仅X、仅Y、仅Z、或X、Y和Z中的两个或更多个的任何组合。
还将理解的是，当一层被称为在另一层或衬底“上”时，其可以直接在另一层或衬底上，或者也可以存在中间层。
将理解的是，尽管在本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不背离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
术语“重叠”或“重叠的”意指第一对象可以在第二对象的上方或下方，或者在第二对象的一侧，并且意指第二对象可以在第一对象的上方或下方，或者在第一对象的一侧。另外，术语“重叠”可以包括层叠、堆叠、面对或面向、延伸遍及…、覆盖或部分地覆盖、或者如本领域普通技术人员将领会和理解的任何其它合适的术语。
术语“包括(comprises)”、“包括有(comprising)”、“包括(includes)”和/或“包括有(including)”、“具有(has)”、“具有(have)”和/或“具有(having)”及其变形，当在本说明书中使用时，表示所陈述的特征、整体、步骤、操作、元件、部件和/或其组的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或其组的存在或添加。
将理解的是，术语“连接到”或“联接到”可以包括物理和/或电连接、或者物理和/或电联接。
如在本文中使用的“约”或“近似”或“基本上”包括所述值以及如本领域普通技术人员考虑所讨论的测量以及与特定量的测量相关的误差(即，测量系统的限制)所确定的特定值的可接受偏差范围内的平均值。例如，“约”可以意指在一个或多个标准偏差内，或在所述值的±30％、±20％、±10％、±5％内。
除非本文另有限定或暗示，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，术语，诸如在常用词典中限定的那些，应被解释为具有与其在相关技术的上下文中的含义一致的含义，并且将不以理想化或过于形式的含义进行解释，除非在本文中明确地如此限定。
图1是根据实施方式的拼接显示装置TD的示意性平面图。
参考图1，拼接显示装置TD可以包括多个显示装置10。显示装置10可以布置成网格形状，但是本公开不限于此。显示装置10可以在第一方向(X轴方向)或第二方向(Y轴方向)上彼此连接，并且拼接显示装置TD可以具有特定的形状。例如，显示装置10可以具有相同的尺寸，但是本公开不限于此。例如，显示装置10可以具有不同的尺寸。
拼接显示装置TD可以包括第一显示装置10-1至第四显示装置10-4。显示装置10的数量和联接关系不限于图1的实施方式。显示装置10的数量可以由显示装置10中的每个和拼接显示装置TD的大小来确定。
显示装置10中的每个可以具有类似于包括长边和短边的矩形的形状。显示装置10的长边或短边可以彼此连接。显示装置10中的一些可以设置在拼接显示装置TD的边缘处，以形成拼接显示装置TD的一侧。显示装置10中的另一些可以设置在拼接显示装置TD的拐角处，并且可以形成拼接显示装置TD的两个相邻侧。显示装置10中的又一些可以设置在拼接显示装置TD内部并由其它显示装置10围绕。
显示装置10中的每个可以包括显示区域DA和非显示区域NDA。显示区域DA可以包括用于显示图像的像素。像素中的每个可以包括具有有机发光层的有机发光二极管、具有量子点发光层的量子点发光二极管和/或具有无机半导体的无机发光二极管。下面将描述像素中的每个包括无机发光二极管的情况，但是本公开不限于这种情况。非显示区域NDA可以设置在显示区域DA周围，以围绕显示区域DA，并且可以不显示图像。
显示装置10中的每个可以包括在显示区域DA中沿着行和列布置的像素。像素中的每个可以包括由像素限定层或堤部限定的发光区域LA，并且可以通过发光区域LA发射具有预定或选定的峰值波长的光。例如，显示装置10中的每个的显示区域DA可以包括第一发光区域LA1至第三发光区域LA3。第一发光区域LA1至第三发光区域LA3中的每个可以是由显示装置10的发光元件产生的光被发射到显示装置10的外部的区域。
第一发光区域LA1至第三发光区域LA3中的每个可以向显示装置10的外部发射具有预定或选定的峰值波长的光。第一发光区域LA1可以发射第一颜色的光，第二发光区域LA2可以发射第二颜色的光，并且第三发光区域LA3可以发射第三颜色的光。例如，第一颜色的光可以是具有约610nm至650nm的峰值波长的红光，第二颜色的光可以是具有约510nm至550nm的峰值波长的绿光，并且第三颜色的光可以是具有约440nm至480nm的峰值波长的蓝光。然而，本公开不限于此。
第一发光区域LA1至第三发光区域LA3可以在显示区域DA中沿着第一方向(X轴方向)顺序且重复地布置。第一发光区域LA1至第三发光区域LA3可以具有不同的尺寸或者具有相同的尺寸。例如，第三发光区域LA3的面积可以大于第一发光区域LA1的面积，并且第一发光区域LA1的面积可以大于第二发光区域LA2的面积，但是本公开不限于此。作为另一示例，第一发光区域LA1的面积、第二发光区域LA2的面积和第三发光区域LA3的面积可以基本上相等。
每个显示装置10的显示区域DA可以包括围绕发光区域LA的光阻挡区域BA。光阻挡区域BA可以防止从第一发光区域LA1至第三发光区域LA3发射的光的颜色混合。
拼接显示装置TD的整体形状可以是平面形状，但是本公开不限于此。拼接显示装置TD还可以具有三维(3D)形状以向用户提供3D效果。例如，在拼接显示装置TD具有3D形状的情况下，显示装置10中的至少一些可以具有曲形形状。作为另一示例，显示装置10可以各自具有平面形状，但是可以以预定或选定的角度彼此连接，使得拼接显示装置TD可以具有3D形状。
拼接显示装置TD可以包括设置在多个显示区域DA之间的联接区域SM。拼接显示装置TD可以通过连接相邻的显示装置10的非显示区域NDA来形成。显示装置10可以通过设置在联接区域SM中的联接构件或粘合构件彼此连接。联接区域SM可以不包括焊盘部分或附接到焊盘部分的柔性膜。因此，显示装置10的各个显示区域DA之间的距离可以足够小，以使联接区域SM不可被用户识别到。显示装置10中的每个的显示区域DA的外部光反射率和联接区域SM的外部光反射率可以基本上相等。因此，拼接显示装置TD可以消除显示装置10之间的分离感，并且通过防止显示装置10之间的联接区域SM被用户识别来改善图像的沉浸程度。
图2是沿着图1的线I-I'截取的示意性剖视图。图3是图2的区域A1的放大示意图。
参考图2和图3，显示装置10的显示区域DA可以包括第一发光区域LA1至第三发光区域LA3。第一发光区域LA1至第三发光区域LA3中的每个可以是由显示装置10的发光元件ED产生的光被发射到显示装置10的外部的区域。
显示装置10可以包括第一衬底SUB1、激光吸收层LAL、第一阻隔绝缘层BIL1、第一金属层MTL1、第二阻隔绝缘层BIL2、第二衬底SUB2、第三阻隔绝缘层BIL3、显示层DPL、封装层TFE、抗反射层ARF、柔性膜FPCB、以及显示驱动器DIC。
第一衬底SUB1可以支承显示装置10。第一衬底SUB1可以是基础衬底或基础构件。第一衬底SUB1可以是可被弯曲、折叠或卷曲的柔性衬底。例如，第一衬底SUB1可以包括但不限于绝缘材料，诸如聚合物树脂(例如，聚酰亚胺(PI))。作为另一示例，第一衬底SUB1可以是包括玻璃材料的刚性衬底。
第一衬底SUB1可以包括开口孔OP。开口孔OP可以从第一衬底SUB1的下表面蚀刻到第一衬底SUB1的上表面。例如，开口孔OP的下部宽度可以大于开口孔OP的上部宽度。在显示装置10的制造工艺中，插入到接触孔CNT中的焊盘部分PAD可以由开口孔OP暴露，并且可以通过插入到开口孔OP中的连接膜ACF电连接到柔性膜FPCB的引导电极LDE。
激光吸收层LAL可以设置在第一衬底SUB1上。激光吸收层LAL可以通过在第一衬底SUB1的蚀刻工艺中吸收紫外(UV)激光来防止UV激光的透射。这里，UV激光的波长可以为约300nm至约400nm，在另一实施方式中，可以为约340nm至约350nm。激光吸收层LAL可以通过在第一衬底SUB1的蚀刻工艺中吸收UV激光来防止对第二衬底SUB2或显示层DPL造成损坏。例如，激光吸收层LAL可以包括非晶硅(a-Si)。激光吸收层LAL可以具有约至约的厚度，在另一实施方式中，可以具有约/>的厚度。激光吸收层LAL的厚度可以小于第一阻隔绝缘层BIL1或第二阻隔绝缘层BIL2的厚度。激光吸收层LAL的厚度可以小于扇出线FOL的厚度。
第一阻隔绝缘层BIL1可以设置在激光吸收层LAL上。第一阻隔绝缘层BIL1可以包括能够防止空气或湿气渗透的无机层。第一阻隔绝缘层BIL1可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层、氧化铝层和非晶硅层中的至少一种。例如，第一阻隔绝缘层BIL1可以包括厚度约为或更薄的非晶硅(a-Si)和厚度约为/>或更厚的硅氧化物(SiOx)。然而，本公开不限于此。
激光吸收层LAL和第一阻隔绝缘层BIL1可以包括彼此重叠的接触孔CNT1和CNT2。例如，激光吸收层LAL可以包括第一接触孔CNT1，并且第一阻隔绝缘层BIL1可以包括与第一接触孔CNT1重叠的第二接触孔CNT2。第一阻隔绝缘层BIL1的一部分可以设置在第一接触孔CNT1中，并且第二接触孔CNT2可以在第一接触孔CNT1内部穿透第一阻隔绝缘层BIL1。在实施方式中，第一接触孔CNT1的宽度可以大于第二接触孔CNT2的宽度。
第一金属层MTL1可以设置在第一阻隔绝缘层BIL1上。第一金属层MTL1可以包括扇出线FOL。第一金属层MTL1可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、银(Ag)、钛(Ti)、镍(Ni)、钯(Pd)、铟(In)、钕(Nd)、铜(Cu)及其合金中的至少一种制成的单层或多层。
焊盘部分PAD可以与扇出线FOL一体地形成并插入到第一接触孔CNT1和第二接触孔CNT2中。焊盘部分PAD可以电连接柔性膜FPCB和连接部分CWL。焊盘部分PAD可以由第一衬底SUB1的开口孔OP暴露。焊盘部分PAD可以通过连接膜ACF电连接到柔性膜FPCB的引导电极LDE。扇出线FOL可以通过连接部分CWL电连接到数据线、电力线或栅极线。数据线或电力线可以连接到薄膜晶体管TFT的漏电极DE。栅极线可以连接到薄膜晶体管TFT的栅电极GE。因此，扇出线FOL可以通过连接部分CWL向像素的薄膜晶体管TFT提供从柔性膜FPCB上的显示驱动器DIC接收的数据电压、电源电压或栅极信号。显示装置10可以通过包括设置在显示区域DA中的扇出线FOL来最小化非显示区域NDA的区域。
焊盘部分PAD和第一金属层MTL1中的每个可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、银(Ag)、钛(Ti)、镍(Ni)、钯(Pd)、铟(In)、钕(Nd)、铜(Cu)及其合金中的至少一种制成的单层或多层。在实施方式中，焊盘部分PAD和第一金属层MTL1中的每个可以包括下部金属层PL1和上部金属层PL2，所述下部金属层PL1包括钛(Ti)，所述上部金属层PL2设置在下部金属层PL1上并且包括铜(Cu)。然而，本公开不限于此。
焊盘部分PAD可以在其中不设置激光吸收层LAL的区域中吸收UV激光，并且可以防止在第一衬底SUB1的蚀刻工艺中对第二衬底SUB2或显示层DPL造成损坏。因此，包括激光吸收层LAL和焊盘部分PAD的显示装置10可以防止在第一衬底SUB1的蚀刻工艺中对第二衬底SUB2或显示层DPL造成损坏。
第二阻隔绝缘层BIL2可以设置在第一阻隔绝缘层BIL1和第一金属层MTL1上。第二阻隔绝缘层BIL2可以包括能够防止空气或湿气渗透的无机层。第二阻隔绝缘层BIL2可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层、氧化铝层和非晶硅层中的至少一个。例如，第二阻隔绝缘层BIL2可以包括厚度约为或更小的硅氮化物(SiNx)和厚度约为或更大的氧氮化硅(SiON)。然而，本公开不限于此。
第二衬底SUB2可以设置在第二阻隔绝缘层BIL2上。第二衬底SUB2可以是基础衬底或基础构件。第二衬底SUB2可以是可被弯曲、折叠和/或卷曲的柔性衬底。例如，第二衬底SUB2可以包括但不限于绝缘材料，诸如聚合物树脂(例如，聚酰亚胺(PI))。
第三阻隔绝缘层BIL3可以设置在第二衬底SUB2上。第三阻隔绝缘层BIL3可以包括能够防止空气或湿气渗透的无机层。例如，第三阻隔绝缘层BIL3可以包括但不限于氮化硅层、氮氧化硅层、氧化硅层、氧化钛层、氧化铝层和非晶硅层中的至少一个。
第三阻隔绝缘层BIL3、第二衬底SUB2和第二阻隔绝缘层BIL2可以共同限定第三接触孔CNT3。第三接触孔CNT3可以从第三阻隔绝缘层BIL3的上表面蚀刻到第二阻隔绝缘层BIL2的下表面。例如，第三接触孔CNT3的上部宽度可以大于第三接触孔CNT3的下部宽度。在显示装置10的制造工艺中，扇出线FOL的上表面可以被第三接触孔CNT3暴露，并且扇出线FOL可以接触插入到第三接触孔CNT3中的连接部分CWL。
显示层DPL可以设置在第三阻隔绝缘层BIL3上。显示层DPL可以包括薄膜晶体管层TFTL、发光元件层EML、波长转换层WLCL和滤色器层CFL。薄膜晶体管层TFTL可以包括第二金属层MTL2、缓冲层BF、有源层ACTL、栅极绝缘层GI、第三金属层MTL3、层间绝缘层ILD、第四金属层MTL4、第一钝化层PV1和第一平坦化层OC1。
第二金属层MTL2可以设置在第三阻隔绝缘层BIL3上。第二金属层MTL2可以包括连接部分CWL以及第一电压线VL1和第二电压线VL2。连接部分CWL以及第一电压线VL1和第二电压线VL2可以在同一层上由相同的材料形成，但是本公开不限于此。例如，第二金属层MTL2可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、银(Ag)、钛(Ti)、镍(Ni)、钯(Pd)、铟(In)、钕(Nd)、铜(Cu)及其合金中的至少一种制成的单层或多层。
连接部分CWL可以插入到第三接触孔CNT3中并连接到扇出线FOL。例如，连接部分CWL可以电连接到数据线以向薄膜晶体管TFT提供数据电压。连接部分CWL可以电连接到电力线以向薄膜晶体管TFT提供电源电压。连接部分CWL可以电连接到栅极线以向薄膜晶体管TFT的栅电极GE提供栅极信号。因此，连接部分CWL可以通过扇出线FOL向像素的薄膜晶体管TFT提供从显示驱动器DIC接收的数据电压、电源电压或栅极信号。
第一电压线VL1和第二电压线VL2可以在显示区域DA中在第二方向(Y轴方向)上延伸。第一电压线VL1和第二电压线VL2中的每个可以电连接到扇出线FOL。第一电压线VL1和第二电压线VL2中的每个可以电连接到薄膜晶体管TFT或发光元件ED。例如，第一电压线VL1和第二电压线VL2中的每个可以是但不限于数据线、高电势线、低电势线或感测线。
缓冲层BF可以设置在第二金属层MTL2和第三阻隔绝缘层BIL3上。缓冲层BF可以包括能够防止空气或湿气渗透的无机材料。例如，缓冲层BF可以包括彼此堆叠的多个无机层。
有源层ACTL可以设置在缓冲层BF上。有源层ACTL可以包括薄膜晶体管TFT的半导体区域ACT、漏电极DE和源电极SE。半导体区域ACT可以在厚度方向(Z轴方向)上与栅电极GE重叠，并且通过栅极绝缘层GI与栅电极GE绝缘。漏电极DE和源电极SE可以通过使半导体区域ACT的材料导电来形成。薄膜晶体管TFT可以形成多个像素中的每个的像素电路。例如，薄膜晶体管TFT可以是像素电路的驱动晶体管或开关晶体管。
栅极绝缘层GI可以设置在有源层ACTL和缓冲层BF上。栅极绝缘层GI可以使每个薄膜晶体管TFT的半导体区域ACT和栅电极GE绝缘。栅极绝缘层GI可以包括第一连接电极CNE1和第二连接电极CNE2分别穿过的接触孔。
第三金属层MTL3可以设置在栅极绝缘层GI上。第三金属层MTL3可以包括每个薄膜晶体管TFT的栅电极GE。栅电极GE可以与半导体区域ACT重叠，且栅极绝缘层GI插置在它们之间。栅电极GE可以从栅极线接收栅极信号。例如，第三金属层MTL3可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、银(Ag)、钛(Ti)、镍(Ni)、钯(Pd)、铟(In)、钕(Nd)、铜(Cu)及其合金中的至少一种制成的单层或多层。
层间绝缘层ILD可以设置在第三金属层MTL3上。层间绝缘层ILD可以使第三金属层MTL3和第四金属层MTL4彼此绝缘。层间绝缘层ILD可以包括第一连接电极CNE1和第二连接电极CNE2分别穿过的接触孔。
第四金属层MTL4可以设置在层间绝缘层ILD上。第四金属层MTL4可以包括第一连接电极CNE1和第二连接电极CNE2。第一连接电极CNE1和第二连接电极CNE2可以在同一层上由相同的材料形成，但是本公开不限于此。例如，第四金属层MTL4可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、银(Ag)、钛(Ti)、镍(Ni)、钯(Pd)、铟(In)、钕(Nd)、铜(Cu)及其合金中的至少一种制成的单层或多层。
第一连接电极CNE1可以将第一电压线VL1电连接到薄膜晶体管TFT的漏电极DE。第一连接电极CNE1中的每个的一端可以接触第二金属层MTL2的第一电压线VL1，并且第一连接电极CNE1中的每个的另一端可以接触有源层ACTL的漏电极DE。
第二连接电极CNE2可以将薄膜晶体管TFT的源电极SE电连接到第一电极RME1。第二连接电极CNE2中的每个的一端可以接触有源层ACTL的源电极SE，并且发光元件层EML的第一电极RME1可以接触第二连接电极CNE2中的每个的另一端。
第一钝化层PV1可以设置在第四金属层MTL4和层间绝缘层ILD上。第一钝化层PV1可以保护薄膜晶体管TFT。第一钝化层PV1可以包括第一电极RME1穿过的接触孔。
第一平坦化层OC1可以设置在第一钝化层PV1上，以平坦化薄膜晶体管层TFTL的上端。例如，第一平坦化层OC1可以包括第一电极RME1穿过的接触孔。这里，第一平坦化层OC1的接触孔可以连接到第一钝化层PV1的接触孔。第一平坦化层OC1可以包括有机绝缘材料，诸如聚酰亚胺(PI)。
发光元件层EML可以设置在薄膜晶体管层TFTL上。发光元件层EML可以包括阻隔肋部BP、第一电极RME1、第二电极RME2、第一绝缘层PAS1、子堤部SB、发光元件ED、第二绝缘层PAS2、第一接触电极CTE1、第二接触电极CTE2和第三绝缘层PAS3。
阻隔肋部BP可以设置在第一平坦化层OC1上。阻隔肋部BP可以从第一平坦化层OC1的上表面突出。阻隔肋部BP可以设置在像素中的每个的发光区域LA或开口区域中。多个发光元件ED可以设置在阻隔肋部BP之间。阻隔肋部BP可以具有倾斜的侧表面，并且从发光元件ED发射的光可以被设置在阻隔肋部BP上的第一电极RME1和第二电极RME2反射。例如，阻隔肋部BP可以包括有机绝缘材料，诸如聚酰亚胺(PI)。
第一电极RME1可以设置在第一平坦化层OC1和阻隔肋部BP上。第一电极RME1中的每个可以在发光元件ED的一侧上设置在阻隔肋部BP上。第一电极RME1中的每个可以设置在阻隔肋部BP的倾斜侧表面上，以反射从发光元件ED发射的光。第一电极RME1中的每个可以被插入到形成在第一平坦化层OC1和第一钝化层PV1中的接触孔中，并且可以被连接到第二连接电极CNE2。第一电极RME1中的每个可以通过第一接触电极CTE1电连接到发光元件ED的端部。例如，第一电极RME1中的每个可以从像素的薄膜晶体管TFT接收与发光元件ED的亮度成比例的电压。
第二电极RME2可以设置在第一平坦化层OC1和阻隔肋部BP上。第二电极RME2中的每个可以在发光元件ED的另一侧上设置在阻隔肋部BP上。第二电极RME2中的每个可以设置在阻隔肋部BP的倾斜侧表面上，以反射从发光元件ED发射的光。第二电极RME2中的每个可以通过第二接触电极CTE2电连接到发光元件ED的另一端。例如，第二电极RME2中的每个可以接收从低电势线提供给所有像素的低电势电压。
第一电极RME1和第二电极RME2可以包括具有高反射率的导电材料。例如，第一电极RME1和第二电极RME2可以包括铝(Al)、银(Ag)、铜(Cu)、镍(Ni)和镧(La)中的至少一种。作为另一示例，第一电极RME1和第二电极RME2可以包括诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)或铟锡锌氧化物(ITZO)的材料。作为另一示例，第一电极RME1和第二电极RME2可以包括具有透明导电材料层和具有高反射率的金属层的多个层，或者可以包括包含透明导电材料和具有高反射率的金属的单层。第一电极RME1和第二电极RME2可以具有ITO/Ag/ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO的堆叠结构。
第一绝缘层PAS1可以设置在第一平坦化层OC1以及第一电极RME1和第二电极RME2上。第一绝缘层PAS1可以保护第一电极RME1和第二电极RME2，同时使它们彼此绝缘。第一绝缘层PAS1可以在发光元件ED的对准工艺期间防止发光元件ED直接接触第一电极RME1和第二电极RME2并且因此被损坏。
子堤部SB可以在光阻挡区域BA中设置在第一绝缘层PAS1上。子堤部SB可以设置在像素的边界处，以将像素中的每个的发光元件ED与其它像素的发光元件分开。子堤部SB可以具有预定或选定的高度，并且可以包括有机绝缘材料，诸如聚酰亚胺(PI)。
发光元件ED可以设置在第一绝缘层PAS1上。发光元件ED可以在第一电极RME1和第二电极RME2之间彼此平行地对准。每个发光元件ED的长度可以大于第一电极RME1和第二电极RME2之间的距离。发光元件ED中的每个可以包括多个半导体层。可以基于第一半导体层限定第一端，并且可以基于第二半导体层限定与第一端相对的第二端。发光元件ED的第一端可以设置在第一电极RME1上，并且发光元件ED的第二端可以设置在第二电极RME2上。发光元件ED的第一端可以通过第一接触电极CTE1电连接到第一电极RME1，并且发光元件ED的第二端可以通过第二接触电极CTE2电连接到第二电极RME2。
发光元件ED中的每个可以是具有微米或纳米的尺寸并且包括无机材料的无机发光二极管。根据在第一电极RME1和第二电极RME2之间在特定方向上形成的电场，发光元件ED可以在彼此面对的第一电极RME1和第二电极RME2之间对准。
例如，发光元件ED可以包括具有相同材料的有源层，以发射相同波长带的光或相同颜色的光。从第一发光区域LA1至第三发光区域LA3发射的光可以具有相同的颜色。例如，发光元件ED可以发射具有约440nm至约480nm的峰值波长的第三颜色的光或蓝光，但本公开不限于此。
第二绝缘层PAS2可以设置在发光元件ED上。例如，第二绝缘层PAS2可以部分地覆盖发光元件ED，并且可以不覆盖发光元件ED中的每个的两端。在显示装置10的制造工艺期间，第二绝缘层PAS2可以保护发光元件ED并固定发光元件ED。第二绝缘层PAS2可以填充发光元件ED和第一绝缘层PAS1之间的空间。
第一接触电极CTE1可以设置在第一绝缘层PAS1上，并且可以插入到形成在第一绝缘层PAS1中的接触孔中，并且因此连接到第一电极RME1。例如，第一绝缘层PAS1的接触孔可以形成在阻隔肋部BP上，但是本公开不限于此。第一接触电极CTE1中的每个的一端可以在阻隔肋部BP上连接到第一电极RME1，并且第一接触电极CTE1中的每个的另一端可以连接到发光元件ED的第一端。
第二接触电极CTE2可以设置在第一绝缘层PAS1上，并且可以插入到形成在第一绝缘层PAS1中的接触孔中，并且因此连接到第二电极RME2。例如，第一绝缘层PAS1的接触孔可以形成在阻隔肋部BP上，但是本公开不限于此。第二接触电极CTE2中的每个的一端可以连接到发光元件ED的第二端，并且第二接触电极CTE2中的每个的另一端可以在阻隔肋部BP上连接到第二电极RME2。
第三绝缘层PAS3可以设置在第一接触电极CTE1和第二接触电极CTE2、子堤部SB以及第一绝缘层PAS1和第二绝缘层PAS2上。第三绝缘层PAS3可以设置在发光元件层EML上以保护发光元件层EML。
波长转换层WLCL可以设置在发光元件层EML上。波长转换层WLCL可以包括第一光阻挡构件BK1、第一波长转换部分WLC1、第二波长转换部分WLC2、光透射部分LTU、第二钝化层PV2和第二平坦化层OC2。
第一光阻挡构件BK1可以在光阻挡区域BA中设置在第三绝缘层PAS3上。第一光阻挡构件BK1可以在厚度方向(Z轴方向)上与子堤部SB重叠。第一光阻挡构件BK1可以阻挡光的透射。第一光阻挡构件BK1可以通过防止光在第一发光区域LA1至第三发光区域LA3之间侵入来防止颜色混合，从而改善显示装置10的色域。第一光阻挡构件BK1在平面图中可以设置成围绕第一发光区域LA1至第三发光区域LA3的网格形状。
第一波长转换部分WLC1可以在第一发光区域LA1中设置在第三绝缘层PAS3上。第一波长转换部分WLC1可以被第一光阻挡构件BK1围绕。第一波长转换部分WLC1可以将入射光的峰值波长转换或变换成第一峰值波长。第一波长转换部分WLC1可以包括第一基础树脂BS1、第一散射体SCT1和第一波长变换器WLS1。
第一基础树脂BS1可以包括具有相对高透光率的材料。第一基础树脂BS1可以由透明有机材料制成。例如，第一基础树脂BS1可以包括诸如环氧树脂、丙烯酸树脂、卡多(cardo)树脂和酰亚胺树脂的有机材料中的至少一种。
第一散射体SCT1可以具有与第一基础树脂BS1的折射率不同的折射率，并且可以与第一基础树脂BS1形成光学界面。例如，第一散射体SCT1可以包括散射透射光中的至少一部分的光散射材料或光散射颗粒。例如，第一散射体SCT1可以包括诸如氧化钛(TiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)或氧化锡(SnO2)的金属氧化物，或者可以包括诸如丙烯酸树脂或氨基甲酸酯树脂的有机颗粒。第一散射体SCT1可以无关于入射光的入射方向在随机方向上散射入射光，而基本上不转换入射光的峰值波长。
第一波长变换器WLS1可以将入射光的峰值波长转换或变换成第一峰值波长。例如，第一波长变换器WLS1可以将由发光元件层EML提供的蓝光转换成具有约610nm至约650nm的单峰值波长的红光，并且可以发射红光。第一波长变换器WLS1可以是量子点、量子棒和/或磷光体。量子点可以是在电子从导带跃迁到价带的情况下发射特定颜色的光的颗粒材料。
由发光元件层EML提供的蓝光中的一部分可以透射穿过第一波长转换部分WLC1，而不被第一波长变换器WLS1转换成红光。在由发光元件层EML提供的蓝光中，在不被第一波长转换部分WLC1转换的情况下入射在第一滤色器CF1上的光可以被第一滤色器CF1阻挡。已由第一波长转换部分WLC1对由发光元件层EML提供的蓝光转换而成的红光可以通过第一滤色器CF1发射到外部。因此，第一发光区域LA1可以发射红光。
第二波长转换部分WLC2可以在第二发光区域LA2中设置在第三绝缘层PAS3上。第二波长转换部分WLC2可以被第一光阻挡构件BK1围绕。第二波长转换部分WLC2可以将入射光的峰值波长转换或变换成第二峰值波长。第二波长转换部分WLC2可以包括第二基础树脂BS2、第二散射体SCT2和第二波长变换器WLS2。
第二基础树脂BS2可以包括具有相对高透光率的材料。第二基础树脂BS2可以由透明有机材料制成。例如，第二基础树脂BS2可以由与第一基础树脂BS1相同的材料制成，或者可以由在第一基础树脂BS1的描述中讨论的材料的任何一种制成。
第二散射体SCT2可以具有与第二基础树脂BS2的折射率不同的折射率，并且可以与第二基础树脂BS2形成光学界面。例如，第二散射体SCT2可以包括散射透射光中的至少一部分的光散射材料或光散射颗粒。例如，第二散射体SCT2可以由与第一散射体SCT1相同的材料制成，或者可以由在第一散射体SCT1的描述中讨论的材料中的任何一种制成。
第二波长变换器WLS2可以将入射光的峰值波长转换或变换成与第一波长变换器WLS1的第一峰值波长不同的第二峰值波长。例如，第二波长变换器WLS2可以将由发光元件层EML提供的蓝光转换成具有约510nm至约550nm的单峰值波长的绿光，并且可以发射绿光。第二波长变换器WLS2可以是量子点、量子棒和/或磷光体。第二波长变换器WLS2可以包括在第一波长变换器WLS1的描述中讨论的材料中的任何一种。第二波长变换器WLS2可以由使它们的波长转换范围不同于第一波长变换器WLS1的波长转换范围的量子点、量子棒和/或磷光体制成。
光透射部分LTU可以在第三发光区域LA3中设置在第三绝缘层PAS3上。光透射部分LTU可以被第一光阻挡构件BK1围绕。光透射部分LTU可以透射入射光，同时保持入射光的峰值波长。光透射部分LTU可以包括第三基础树脂BS3和第三散射体SCT3。
第三基础树脂BS3可以包括具有相对高透光率的材料。第三基础树脂BS3可以由透明有机材料制成。例如，第三基础树脂BS3可以由与第一基础树脂BS1或第二基础树脂BS2相同的材料制成，或者可以由在第一基础树脂BS1的描述中讨论的材料中的任何一种制成。
第三散射体SCT3可以具有与第三基础树脂BS3的折射率不同的折射率，并且可以与第三基础树脂BS3形成光学界面。例如，第三散射体SCT3可以包括散射透射光中的至少一部分的光散射材料或光散射颗粒。例如，第三散射体SCT3可以由与第一散射体SCT1或第二散射体SCT2相同的材料制成，或者可以由在第一散射体SCT1的描述中讨论的材料中的任何一种制成。
由于波长转换层WLCL直接设置在发光元件层EML的第三绝缘层PAS3上，因此显示装置10可以不需要用于第一波长转换部分WLC1和第二波长转换部分WLC2以及光透射部分LTU的单独衬底。因此，第一波长转换部分WLC1和第二波长转换部分WLC2以及光透射部分LTU可以容易地分别在第一发光区域LA1至第三发光区域LA3中对准，并且可以相对减小显示装置10的厚度。
第二钝化层PV2可以覆盖第一波长转换部分WLC1和第二波长转换部分WLC2、光透射部分LTU和第一光阻挡构件BK1。例如，通过密封第一波长转换部分WLC1和第二波长转换部分WLC2以及光透射部分LTU，第二钝化层PV2可以防止第一波长转换部分WLC1和第二波长转换部分WLC2以及光透射部分LTU被损坏或污染。例如，第二钝化层PV2可以包括无机材料。
第二平坦化层OC2可以设置在第二钝化层PV2上，以平坦化第一波长转换部分WLC1和第二波长转换部分WLC2以及光透射部分LTU的上端。例如，第二平坦化层OC2可以包括有机绝缘材料，诸如聚酰亚胺(PI)。
滤色器层CFL可以设置在波长转换层WLCL上。滤色器层CFL可以包括第二光阻挡构件BK2、第一滤色器CF1至第三滤色器CF3、以及第三钝化层PV3。
第二光阻挡构件BK2可以在光阻挡区域BA中设置在波长转换层WLCL的第二平坦化层OC2上。第二光阻挡构件BK2可以在厚度方向(Z轴方向)上与第一光阻挡构件BK1或子堤部SB重叠。第二光阻挡构件BK2可以阻挡光的透射。第二光阻挡构件BK2可以通过防止光在第一发光区域LA1至第三发光区域LA3之间侵入来防止颜色混合，从而改善显示装置10的色域。第二光阻挡构件BK2在平面图中可以设置成围绕第一发光区域LA1至第三发光区域LA3的网格形状。
第一滤色器CF1可以在第一发光区域LA1中设置在第二平坦化层OC2上。第一滤色器CF1可以被第二光阻挡构件BK2围绕。第一滤色器CF1可以在厚度方向(Z轴方向)上与第一波长转换部分WLC1重叠。第一滤色器CF1可以选择性地透射第一颜色的光(例如，红光)并阻挡或吸收第二颜色的光(例如，绿光)和第三颜色的光(例如，蓝光)。例如，第一滤色器CF1可以是红色滤色器并且可以包括红色着色剂。
第二滤色器CF2可以在第二发光区域LA2中设置在第二平坦化层OC2上。第二滤色器CF2可以被第二光阻挡构件BK2围绕。第二滤色器CF2可以在厚度方向(Z轴方向)上与第二波长转换部分WLC2重叠。第二滤色器CF2可以选择性地透射第二颜色的光(例如，绿光)并阻挡或吸收第一颜色的光(例如，红光)和第三颜色的光(例如，蓝光)。例如，第二滤色器CF2可以是绿色滤色器并且可以包括绿色着色剂。
第三滤色器CF3可以在第三发光区域LA3中设置在第二平坦化层OC2上。第三滤色器CF3可以被第二光阻挡构件BK2围绕。第三滤色器CF3可以在厚度方向(Z轴方向)上与光透射部分LTU重叠。第三滤色器CF3可以选择性地透射第三颜色的光(例如，蓝光)并阻挡或吸收第一颜色的光(例如，红光)和第二颜色的光(例如，绿光)。例如，第三滤色器CF3可以是蓝色滤色器并且可以包括蓝色着色剂。
第一滤色器CF1至第三滤色器CF3可以吸收来自显示装置10的外部的光的一部分，从而减少由于外部光引起的反射光。因此，第一滤色器CF1至第三滤色器CF3可以防止由于外部光的反射而引起的颜色失真。
由于第一滤色器CF1至第三滤色器CF3直接设置在波长转换层WLCL的第二平坦化层OC2上，因此显示装置10可以不需要用于第一滤色器CF1至第三滤色器CF3的单独的衬底。因此，可以相对减小显示装置10的厚度。
第三钝化层PV3可以覆盖第一滤色器CF1至第三滤色器CF3。第三钝化层PV3可以保护第一滤色器CF1至第三滤色器CF3。
封装层TFE可以设置在滤色器层CFL的第三钝化层PV3上。封装层TFE可以覆盖显示层DPL的上表面和侧表面。例如，封装层TFE可以包括至少一个无机层以防止氧气或湿气渗透。封装层TFE可以包括至少一个有机层，以保护显示装置10不受诸如灰尘的异物的影响。
抗反射层ARF可以设置在封装层TFE上。抗反射层ARF可以通过防止外部光的反射来减少由于外部光的反射而引起的可见度的降低。抗反射层ARF可以保护显示装置10的上表面。可以省略抗反射层ARF。作为另一示例，抗反射层ARF可以用偏振膜代替。
柔性膜FPCB可以设置在第一衬底SUB1下方。柔性膜FPCB可以设置在显示装置10的下表面的边缘上。柔性膜FPCB可以使用粘合构件ADM附接到第一衬底SUB1的下表面。柔性膜FPCB可以包括设置在柔性膜FPCB的一侧的上表面上的引导电极LDE。引导电极LDE可以插入到开口孔OP中并且通过连接膜ACF电连接到焊盘部分PAD。柔性膜FPCB可以支承设置在柔性膜FPCB的另一侧的下表面上的显示驱动器DIC。引导电极LDE可以通过设置在柔性膜FPCB的下表面上的引线(未示出)电连接到显示驱动器DIC。柔性膜FPCB的另一侧可以连接到第一衬底SUB1下方的源电路板(未示出)。柔性膜FPCB可以将显示驱动器DIC的信号和电压传输到显示装置10。
连接膜ACF可以将柔性膜FPCB的引导电极LDE附接到焊盘部分PAD。连接膜ACF的一表面可以附接到焊盘部分PAD，并且连接膜ACF的另一表面可以附接到引导电极LDE。例如，连接膜ACF可以包括各向异性导电膜。在连接膜ACF包括各向异性导电膜的情况下，连接膜ACF可以在焊盘部分PAD和引导电极LDE彼此接触的区域中具有导电性，并且可以将柔性膜FPCB电连接到扇出线FOL。
显示驱动器DIC可以安装在柔性膜FPCB上。显示驱动器DIC可以是集成电路。显示驱动器DIC可以基于从时序控制器(未示出)接收的数据控制信号将数字视频数据转换成模拟数据电压，并且可以通过柔性膜FPCB将模拟数据电压提供给显示区域DA的数据线。显示驱动器DIC可以通过柔性膜FPCB向显示区域DA的电力线提供从电源单元(未示出)接收的电源电压。显示驱动器DIC可以基于栅极控制信号产生栅极信号，并且可以根据设定的顺序将栅极信号顺序地提供给栅极线。在包括设置在第一衬底SUB1上的扇出线FOL和设置在第一衬底SUB1下方的显示驱动器DIC的显示装置10中，可以最小化非显示区域NDA。
图4是示出在根据实施方式的显示装置10中的激光吸收层LAL相对于光的波长的透射率的示意图。
参考图4，激光吸收层LAL对具有在约300nm至约400nm的范围内的波长的光的透射率可以为约10％或更小。在激光吸收层LAL的厚度为30nm或的情况下，具有约300nm或更小的波长的光的透射率可以接近于零。在激光吸收层LAL的厚度为约60nm或约/>的情况下，具有约360nm或更小的波长的光的透射率可以接近于零。在激光吸收层LAL的厚度为约150nm或约/>的情况下，具有约550nm或更小的波长的光的透射率可以接近于零。在激光吸收层LAL的厚度为约200nm或约/>的情况下，具有约640nm或更小的波长的光的透射率可以接近于零。在激光吸收层LAL的厚度为约400nm或约/>的情况下，具有约640nm或更小的波长的光的透射率可以接近于零。
由于显示装置10包括具有约至约/>(在另一实施方式中，约/>)的厚度的激光吸收层LAL，因此它可以在第一衬底SUB1的蚀刻工艺中吸收UV激光，从而防止对第二衬底SUB2或显示层DPL造成损坏。
图5是根据实施方式的显示装置10的示意性仰视图。图6是根据实施方式的显示装置10的一部分的放大的示意性仰视图。
参考图5和图6，柔性膜FPCB、焊盘部分PAD和扇出线FOL可以设置在显示区域DA中。
柔性膜FPCB可以设置在第一衬底SUB1下方。柔性膜FPCB可以设置在显示装置10的下表面的边缘上。例如，柔性膜FPCB中的一些可以设置在显示装置10的长边的边缘上，并且一些柔性膜FPCB可以设置在显示装置10的短边的边缘上。设置在显示装置10的长边的边缘上的柔性膜FPCB可以提供数据电压和电源电压，并且设置在显示装置10的短边的边缘上的柔性膜FPCB可以提供栅极信号。然而，本公开不限于此。
柔性膜FPCB可以包括引导电极LDE。焊盘部分PAD可以分别对应于引导电极LDE。引导电极LDE可以通过连接膜ACF电连接到焊盘部分PAD。
焊盘部分PAD中的每个可以插入到激光吸收层LAL的第一接触孔CNT1和第一阻隔绝缘层BIL1的第二接触孔CNT2中，并且可以通过开口孔OP暴露。设置在显示装置10的长边的边缘上的焊盘部分PAD可以在第一方向(X轴方向)上布置。设置在显示装置10的短边的边缘上的焊盘部分PAD可以在第二方向(Y轴方向)上布置。
扇出线FOL可以与焊盘部分PAD一体地形成。扇出线FOL可以从焊盘部分PAD延伸到显示装置10的边缘。例如，设置在显示装置10的长边的边缘上的扇出线FOL可以背离柔性膜FPCB在与第二方向(Y轴方向)相反的方向上延伸。设置在显示装置10的短边的边缘上的扇出线FOL可以背离柔性膜FPCB在与第一方向(X轴方向)相反的方向上延伸。扇出线FOL可以通过连接部分CWL电连接到显示区域DA的数据线或栅极线。
图7是示出根据实施方式的显示装置10的底表面上的焊盘部分PAD的布置的示意性剖视图。图8是图7的区域A2的放大示意图。
图7是显示装置10的剖视图，其示出了从第一衬底SUB1到第三阻隔绝缘层BIL3的堆叠结构。图8是图7所示的焊盘部分PAD中的一个的放大图。
参考图7和图8，显示装置10可以包括通过形成在第一衬底SUB1的底表面中的开口孔OP暴露的多个焊盘部分PAD。焊盘部分PAD可以彼此间隔开，并且可以电连接到如上所述设置在第一衬底SUB1的下表面上的柔性膜FPCB。
根据实施方式，激光吸收层LAL可以包括多个第一接触孔CNT1，第一阻隔绝缘层BIL1可以包括与第一接触孔CNT1重叠的多个第二接触孔CNT2，并且焊盘部分PAD可以设置在激光吸收层LAL的第一接触孔CNT1和第一阻隔绝缘层BIL1的第二接触孔CNT2中。第一阻隔绝缘层BIL1的每个第二接触孔CNT2的宽度可以小于每个第一接触孔CNT1的宽度，并且第一阻隔绝缘层BIL1的一部分可以设置在激光吸收层LAL的第一接触孔CNT1的内侧壁上。
第一阻隔绝缘层BIL1的一部分可以设置在激光吸收层LAL的第一接触孔CNT1中的每个中。焊盘部分PAD可以形成在激光吸收层LAL和第一阻隔绝缘层BIL1上，但是可以通过第一阻隔绝缘层BIL1与激光吸收层LAL电绝缘。例如，第一阻隔绝缘层BIL1可以设置在激光吸收层LAL的第一接触孔CNT1的内侧壁上，焊盘部分PAD可以设置在第二接触孔CNT2中，并且焊盘部分PAD的外表面可以接触第一阻隔绝缘层BIL1。焊盘部分PAD可以不直接接触激光吸收层LAL。
根据实施方式，第一阻隔绝缘层BIL1的设置在激光吸收层LAL的第一接触孔CNT1中的每个中的一部分可以从激光吸收层LAL的下表面部分地突出。焊盘部分PAD中的每个的下部分可以从激光吸收层LAL的下表面部分地突出，并且第一阻隔绝缘层BIL1可以完全覆盖激光吸收层LAL的第一接触孔CNT1的内侧壁，以便使焊盘部分PAD和激光吸收层LAL彼此电绝缘。由于第一阻隔绝缘层BIL1覆盖第一接触孔CNT1的内侧壁并且从激光吸收层LAL的下表面部分地突出，所以它可以将激光吸收层LAL与焊盘部分PAD完全绝缘。
焊盘部分PAD中的每个可以包括插入到第一接触孔CNT1或第二接触孔CNT2中的主体部分PBP以及设置在第一阻隔绝缘层BIL1上并延伸到主体部分PBP的两侧的延伸部分PWP。当第一接触孔CNT1或第二接触孔CNT2从上到下变窄时，焊盘部分PAD的主体部分PBP也可以朝向底部变窄。由于焊盘部分PAD中的每个还包括延伸部分PWP，所以主体部分PBP的下端的宽度W1可以小于焊盘部分PAD的上端的宽度或者焊盘部分PAD的最大宽度WP。每个焊盘部分PAD的上端的宽度或每个焊盘部分PAD的最大宽度WP可以等于主体部分PBP的宽度W1和延伸到两侧的延伸部分PWP的宽度W2之和(W1+2W2)。
根据实施方式，激光吸收层LAL的每个第一接触孔CNT1的宽度WL可以大于每个焊盘部分PAD的主体部分PBP的下端的宽度W1，但是可以小于每个焊盘部分PAD的上端的宽度或者每个焊盘部分PAD的最大宽度WP。激光吸收层LAL可以不直接接触设置在第一接触孔CNT1中的焊盘部分PAD，并且可以与焊盘部分PAD电绝缘。然而，激光吸收层LAL的在其中不形成第一接触孔CNT1的部分可以在第三方向(Z轴方向)(其为厚度方向)上与焊盘部分PAD重叠。例如，激光吸收层LAL可以在厚度方向上与焊盘部分PAD的延伸部分PWP重叠。
在实施方式中，每个焊盘部分PAD的下端的第一宽度W1可以是约15μm，并且距另一个相邻焊盘部分PAD的距离可以是约16μm。在每个焊盘部分PAD的一侧上的延伸部分PWP的第二宽度W2可以是约3μm，并且每个焊盘部分PAD的上端的宽度或者每个焊盘部分PAD的最大宽度WP可以是约21μm。激光吸收层LAL的每个第一接触孔CNT1的宽度WL可以在约15μm至21μm的范围内。焊盘部分PAD可以设置在第一接触孔CNT1中，并且激光吸收层LAL可以在厚度方向上与焊盘部分PAD部分地重叠。
在显示装置10的制造工艺中，第一衬底SUB1的开口孔OP可以经由UV激光照射通过蚀刻工艺形成。从第一衬底SUB1的下表面照射的激光可以被焊盘部分PAD和激光吸收层LAL吸收。焊盘部分PAD之间的间隙可以被激光吸收层LAL覆盖，激光吸收层LAL的第一接触孔CNT1可以被焊盘部分PAD覆盖，并且激光吸收层LAL和焊盘部分PAD可以被布置成在厚度方向上彼此重叠。因此，UV激光可能无法穿过激光吸收层LAL和焊盘部分PAD。在显示装置10中，焊盘部分PAD和激光吸收层LAL的布置可以设计成使得在用于蚀刻第一衬底SUB1的激光工艺中所有的激光被焊盘部分PAD和激光吸收层LAL吸收。因此，可以防止提起第二衬底SUB2或对第二衬底SUB2和显示层DPL造成损坏。
然而，如上所述，激光吸收层LAL可以包括非晶硅(a-Si)。非晶硅可以通过照射的UV激光结晶成多晶硅(p-Si)，并且激光吸收层LAL的至少一部分可以包括多晶硅(p-Si)。在焊盘部分PAD直接接触激光吸收层LAL的情况下，它们可能通过结晶的激光吸收层LAL将电传导到其它相邻的焊盘部分PAD。为了防止这种情况，在根据实施方式的显示装置10中，第一阻隔绝缘层BIL1可以设置在激光吸收层LAL的第一接触孔CNT1中，并且焊盘部分PAD可以通过第一阻隔绝缘层BIL1与激光吸收层LAL电绝缘。由于焊盘部分PAD与激光吸收层LAL电绝缘或不直接接触，因此即使激光吸收层LAL的一部分被照射的UV激光结晶，也可以防止由于激光吸收层LAL引起的电故障。
图9示意性地示出了根据实施方式的显示装置10中的焊盘部分PAD、扇出线FOL、感测线SL和数据线DL。图10示意性地示出了根据实施方式的显示装置10中的焊盘部分PAD、电力连接线VCL、高电势线VDL和水平电压线HVDL。图11示意性地示出了根据实施方式的显示装置10中的焊盘部分PAD、电力连接线VCL、低电势线VSL和竖直电压线VVSL。图12示意性地示出了根据实施方式的显示装置10中的焊盘部分PAD、扇出线FOL和栅极线GL。
参考图9至图12，显示区域DA可以包括感测线SL、数据线DL、高电势线VDL、水平电压线HVDL、低电势线VSL、竖直电压线VVSL和栅极线GL。
感测线SL可以在第二方向(Y轴方向)上延伸，并且可以在第一方向(X轴方向)上彼此间隔开。还参考图2，感测线SL可以在第二金属层MTL2中设置成在第二方向(Y轴方向)上延伸。感测线SL可以通过连接部分CWL与第一金属层MTL1的扇出线FOL电连接。在平面图中，感测线SL可以与扇出线FOL交叉。感测线SL可以通过焊盘部分PAD接收初始化电压。感测线SL可以向焊盘部分PAD提供感测信号。
数据线DL可以包括第一数据线DL1至第三数据线DL3。第一数据线DL1至第三数据线DL3可以在第二方向(Y轴方向)上延伸，并且可以在第一方向(X轴方向)上彼此间隔开。还参考图2，数据线DL可以在第二金属层MTL2中设置成在第二方向(Y轴方向)上延伸。数据线DL可以通过连接部分CWL电连接到第一金属层MTL1的扇出线FOL。在平面图中，数据线DL可以与扇出线FOL交叉。数据线DL可以通过焊盘部分PAD接收数据电压。
高电势线VDL可以在第二方向(Y轴方向)上延伸，并且可以在第一方向(X轴方向)上彼此间隔开。高电势线VDL可以连接到与高电势线VDL交叉的水平电压线HVDL，并且可以向水平电压线HVDL提供高电势电压。还参考图2，高电势线VDL可以在第二金属层MTL2中设置成在第二方向(Y轴方向)上延伸。高电势线VDL可以通过连接部分CWL电连接到第一金属层MTL1的电力连接线VCL。高电势线VDL可以通过每个焊盘部分PAD接收高电势电压。
水平电压线HVDL可以在第一方向(X轴方向)上延伸，并且可以在第二方向(Y轴方向)上彼此间隔开。水平电压线HVDL可以连接到与水平电压线HVDL交叉的高电势线VDL，并且可以从高电势线VDL接收高电势电压。还参考图2，水平电压线HVDL可以在第四金属层MTL4中设置成在第一方向(X轴方向)上延伸。
竖直电压线VVSL可以在第二方向(Y轴方向)上延伸，并且可以在第一方向(X轴方向)上彼此间隔开。竖直电压线VVSL可以连接到与竖直电压线VVSL交叉的低电势线VSL，并且可以向低电势线VSL提供低电势电压。还参考图2，竖直电压线VVSL可以在第二金属层MTL2中设置成在第二方向(Y轴方向)上延伸。竖直电压线VVSL可以通过连接部分CWL电连接到第一金属层MTL1的电力连接线VCL。竖直电压线VVSL可以通过每个焊盘部分PAD接收低电势电压。
低电势线VSL可以在第一方向(X轴方向)上延伸，并且可以在第二方向(Y轴方向)上彼此间隔开。低电势线VSL可以连接到与低电势线VSL交叉的竖直电压线VVSL，并且可以从竖直电压线VVSL接收低电势电压。还参考图2，低电势线VSL可以在第四金属层MTL4中设置成在第一方向(X轴方向)上延伸。
栅极线GL可以在第一方向(X轴方向)上延伸，并且可以在第二方向(Y轴方向)上彼此间隔开。还参考图2，栅极线GL可以在第三金属层MTL3或第四金属层MTL4中设置成在第一方向(X轴方向)上延伸。栅极线GL可以通过连接部分CWL电连接到第一金属层MTL1的扇出线FOL。在平面图中，栅极线GL可以与扇出线FOL交叉。栅极线GL可以通过焊盘部分PAD接收栅极信号。
图13是示出根据实施方式的显示装置10的像素SP和线的示意性框图。图14是图13的像素SP的示意性电路图。
参考图13和图14，像素SP可以包括第一像素SP1至第三像素SP3。第一像素SP1的像素电路、第三像素SP3的像素电路和第二像素SP2的像素电路可以在与第二方向(Y轴方向)相反的方向上布置。然而，像素电路的顺序不限于此。
第一像素SP1至第三像素SP3中的每个可以连接到高电势线VDL、感测线SL、栅极线GL和数据线DL。
高电势线VDL可以在第二方向(Y轴方向)上延伸。高电势线VDL可以设置在第一像素SP1至第三像素SP3中的每个的像素电路的左侧上。高电势线VDL可以向第一像素SP1至第三像素SP3中的每个的晶体管提供高电势电压。
水平电压线HVDL可以在第一方向(X轴方向)上延伸。水平电压线HVDL可以设置在第一像素SP1的像素电路的上方。水平电压线HVDL可以连接到高电势线VDL。水平电压线HVDL可以从高电势线VDL接收高电势电压。
感测线SL可以在第二方向(Y轴方向)上延伸。感测线SL可以设置在高电势线VDL的左侧上。感测线SL可以向第一像素SP1至第三像素SP3中的每个的像素电路提供初始化电压。感测线SL可以从第一像素SP1至第三像素SP3中的每个的像素电路接收感测信号，并将该感测信号提供给显示驱动器DIC。
栅极线GL可以在第一方向(X轴方向)上延伸。还参考图2，栅极线GL可以设置在第三金属层MTL3或第四金属层MTL4中。栅极线GL可以设置在第二像素SP2的像素电路的下方。栅极线GL可以设置在低电势线VSL上方。栅极线GL可以向辅助栅极线BGL提供栅极信号。
辅助栅极线BGL可以在第二方向(Y轴方向)上从栅极线GL延伸。还参考图2，辅助栅极线BGL可以设置在第三金属层MTL3中。辅助栅极线BGL的一部分可以是第二晶体管ST2的栅电极GE，并且辅助栅极线BGL的另一部分可以是第三晶体管ST3的栅电极GE。辅助栅极线BGL可以设置在第一像素SP1至第三像素SP3中的每个的像素电路的右侧上。辅助栅极线BGL可以将从栅极线GL接收的栅极信号提供给第一像素SP1至第三像素SP3的像素电路。
数据线DL可以在第二方向(Y轴方向)上延伸。数据线DL可以向像素SP提供数据电压。数据线DL可以包括第一数据线DL1至第三数据线DL3。
第一数据线DL1可以在第二方向(Y轴方向)上延伸。第一数据线DL1可以设置在辅助栅极线BGL的右侧上。第一数据线DL1可以将从显示驱动器DIC接收的数据电压提供给第一像素SP1的像素电路。
第二数据线DL2可以在第二方向(Y轴方向)上延伸。第二数据线DL2可以设置在第一数据线DL1的右侧上。第二数据线DL2可以将从显示驱动器DIC接收的数据电压提供给第二像素SP2的像素电路。
第三数据线DL3可以在第二方向(Y轴方向)上延伸。第三数据线DL3可以设置在第二数据线DL2的右侧上。第三数据线DL3可以将从显示驱动器DIC接收的数据电压提供给第三像素SP3的像素电路。
竖直电压线VVSL可以在第二方向(Y轴方向)上延伸。竖直电压线VVSL可以设置在第三数据线DL3的右侧上。竖直电压线VVSL可以连接到低电势线VSL，并且可以向低电势线VSL提供低电势电压。
低电势线VSL可以在第一方向(X轴方向)上延伸。低电势线VSL可以设置在栅极线GL下方。低电势线VSL可以向第一像素SP1至第三像素SP3的发光元件ED提供从竖直电压线VVSL接收的低电势电压。
第一像素SP1至第三像素SP3中的每个可以包括像素电路和发光元件ED。第一像素SP1至第三像素SP3的每个像素电路可以包括第一晶体管ST1至第三晶体管ST3和第一电容器C1。
第一晶体管ST1可以包括栅电极、漏电极和源电极。第一晶体管ST1可以具有连接到第一节点N1的栅电极、连接到高电势线VDL的漏电极、以及连接到第二节点N2的源电极。第一晶体管ST1可以基于施加到栅电极的数据电压来控制漏源电流(或驱动电流)。
发光元件ED可以包括至少一个发光元件ED。在发光元件ED包括多个发光元件ED的情况下，发光元件ED可以串联或并联连接。发光元件ED可以响应于从第一晶体管ST1接收的驱动电流而发光。从发光元件ED发射的光的量或发光元件ED的亮度可以与驱动电流的大小成比例。发光元件ED可以是但不限于包括无机半导体的无机发光元件。
发光元件ED的第一电极可以连接到第二节点N2，并且发光元件ED的第二电极可以连接到低电势线VSL。发光元件ED的第一电极可以通过第二节点N2连接到第一晶体管ST1的源电极、第三晶体管ST3的漏电极和第一电容器C1的第二电容器电极。
第二晶体管ST2可以由栅极线GL的栅极信号导通，以电连接数据线DL和第一节点N1(其是第一晶体管ST1的栅电极)。基于栅极信号导通的第二晶体管ST2可以向第一节点N1提供数据电压。第二晶体管ST2可以具有连接到栅极线GL的栅电极、连接到数据线DL的漏电极、以及连接到第一节点N1的源电极。
第三晶体管ST3可以由栅极线GL的栅极信号导通，以电连接感测线SL和第二节点N2(其为第一晶体管ST1的源电极)。基于栅极信号导通的第三晶体管ST3可以向第二节点N2提供初始化电压，并向感测线SL提供感测信号。第三晶体管ST3可以具有连接到栅极线GL的栅电极、连接到第二节点N2的漏电极、以及连接到感测线SL的源电极。
图15是沿着图1的线II-II'截取的示意性剖视图。
参考图15，拼接显示装置TD可以包括多个显示装置10和联接构件20。拼接显示装置TD可以包括第一显示装置10-1至第四显示装置10-4。显示装置10的数量和联接关系不限于图1的实施方式。显示装置10的数量可以由显示装置10中的每个和拼接显示装置TD的大小来确定。
显示装置10中的每个可以包括显示区域DA和非显示区域NDA。显示区域DA可以包括像素SP以显示图像。非显示区域NDA可以设置在显示区域DA周围，以围绕显示区域DA，并且可以不显示图像。
拼接显示装置TD可以包括设置在显示区域DA之间的联接区域SM。可以通过连接相邻的显示装置10的各个非显示区域NDA来形成拼接显示装置TD。显示装置10可以通过设置在联接区域SM中的联接构件20或粘合构件彼此连接。显示装置10中的每个的联接区域SM可以不包括焊盘部分或连接到焊盘部分的扇出线。因此，显示装置10的各个显示区域DA之间的距离可以足够小，以使联接区域SM不可被用户识别到。显示装置10中的每个的显示区域DA的外部光反射率和联接区域SM的外部光反射率可以基本上相等。因此，拼接显示装置TD可以消除显示装置10之间的分离感，并且通过防止显示装置10之间的联接区域SM被用户识别来改善图像的沉浸程度。
拼接显示装置TD可以通过使用设置在显示装置10之间的联接构件20将相邻显示装置10的侧表面彼此联接来形成。联接构件20可以连接以网格形状布置的第一显示装置10-1至第四显示装置10-4的侧表面，从而实现拼接显示装置TD。联接构件20可以联接相邻显示装置10的第一衬底SUB1的侧表面、第一阻隔绝缘层BIL1至第三阻隔绝缘层BIL3的侧表面、第二衬底SUB2的侧表面、第三阻隔绝缘层BIL3的侧表面、显示层DPL的侧表面、封装层TFE的侧表面、以及抗反射层ARF的侧表面。
例如，联接构件20可以由具有相对小的厚度的粘合剂或双面胶带制成，以最小化显示装置10之间的距离。作为另一示例，联接构件20可以由具有相对小的厚度的联接框架制成，以最小化显示装置10之间的距离。因此，拼接显示装置TD可以防止显示装置10之间的联接区域SM被用户识别。
现在将参考附加附图描述制造显示装置10的工艺。
图16至图26是示出根据实施方式的制造显示装置10的工艺的示意性剖视图。图16至图21示意性地示出了形成焊盘部分PAD的工艺。图22至图26示意性地示出了形成显示层DPL的工艺和用于在第一衬底SUB1中形成开口孔OP的激光工艺。在下面对制造显示装置10的工艺的描述中，将不描述每个层的形成工艺，并且将描述每个层的形成顺序。
参考图16和图17，可以制备在其上设置第一衬底SUB1和激光吸收层LAL的第一载体衬底CG1，并且可以形成穿透激光吸收层LAL的第一接触孔CNT1。
在显示装置10的制造工艺期间，第一载体衬底CG1可以支承显示装置10。例如，第一载体衬底CG1可以是但不限于载体玻璃。第一衬底SUB1可以设置在第一载体衬底CG1上，并且激光吸收层LAL可以设置在第一衬底SUB1上。以上元件的材料、厚度等可以与以上描述的那些相同，并且因此将省略对其的描述。
第一接触孔CNT1可以形成为穿透激光吸收层LAL，并且可以形成为使得第一衬底SUB1的上表面的一部分凹陷。设置在第一接触孔CNT1中的第一阻隔绝缘层BIL1和焊盘部分PAD可以形成为从激光吸收层LAL的下表面部分地突出。
参考图18和图19，可以在激光吸收层LAL上形成第一阻隔绝缘层BIL1，并且可以形成穿透第一阻隔绝缘层BIL1的第二接触孔CNT2。
第二接触孔CNT2可以形成为分别对应于激光吸收层LAL的第一接触孔CNT1。第一阻隔绝缘层BIL1也可以形成在由第一接触孔CNT1暴露的第一衬底SUB1的上表面上，并且第一衬底SUB1的上表面可以在形成第二接触孔CNT2时再次部分地暴露。
由于第一接触孔CNT1被形成为穿透激光吸收层LAL并且被形成为使得第一衬底SUB1的上表面的一部分凹陷，所以第一阻隔绝缘层BIL1的一部分可以被形成为从激光吸收层LAL的下表面向下突出。由于第二接触孔CNT2形成为穿透第一阻隔绝缘层BIL1并且形成为使得第一衬底SUB1的上表面的一部分凹陷，所以设置在第二接触孔CNT2中的焊盘部分PAD中的每个的一部分也可以形成为从激光吸收层LAL的下表面突出。
参考图20，可以在第一接触孔CNT1和第二接触孔CNT2中形成多个焊盘部分PAD。焊盘部分PAD中的每个可以形成为包括下部金属层和上部金属层的双层。可以将焊盘部分PAD的主体部分插入到第二接触孔CNT2中，并且可以将焊盘部分PAD的延伸部分直接设置在第一阻隔绝缘层BIL1上。
由于第一接触孔CNT1和第二接触孔CNT2中的每个形成为使得第一衬底SUB1的上表面的一部分凹陷，所以焊盘部分PAD中的每个可以形成为接触第一衬底SUB1的凹陷部分。焊盘部分PAD中的每个的下表面可以形成为从激光吸收层LAL的下表面突出。此外，参考图20，可以在第一阻隔绝缘层BIL1和焊盘部分PAD上形成第二阻隔绝缘层BIL2。
参考图21，可以在第二阻隔绝缘层BIL2上形成第二衬底SUB2和第三阻隔绝缘层BIL3，并且可以形成第三接触孔CNT3。
第二阻隔绝缘层BIL2可以设置在第一阻隔绝缘层BIL1和扇出线FOL上。第二阻隔绝缘层BIL2可以包括能够防止空气或湿气渗透的无机层。扇出线FOL可以与每个焊盘部分PAD设置在相同的层上，以与焊盘部分PAD对应。例如，扇出线FOL可以与每个焊盘部分PAD成一体并且设置在第一阻隔绝缘层BIL1上。
第二衬底SUB2和第三阻隔绝缘层BIL3可以在第二阻隔绝缘层BIL2上彼此堆叠。第三接触孔CNT3可以从第三阻隔绝缘层BIL3的上表面蚀刻到第二阻隔绝缘层BIL2的下表面。例如，第三阻隔绝缘层BIL3和第二衬底SUB2可以通过干法蚀刻工艺或湿法蚀刻工艺被穿透，但是本公开不限于此。此外，第二阻隔绝缘层BIL2也可以通过干法蚀刻工艺或湿法蚀刻工艺被穿透，但是本公开不限于此。扇出线FOL的上表面可以由第三接触孔CNT3暴露。
参考图22，显示层DPL可以堆叠在第三阻隔绝缘层BIL3上。薄膜晶体管层TFTL、发光元件层EML、波长转换层WLCL和滤色器层CFL可以在第三阻隔绝缘层BIL3上彼此堆叠。封装层TFE可以覆盖显示层DPL的上表面和侧表面。抗反射层ARF可以形成在封装层TFE上。
参考图23和图24，所制造的显示装置10可以竖直倒置以附接柔性膜FPCB。第一载体衬底CG1可以从第一衬底SUB1去除。例如，可以使用设置在第一载体衬底CG1和第一衬底SUB1之间的牺牲层(未示出)从第一衬底SUB1的下表面去除第一载体衬底CG1。然而，本公开不限于此。
第二载体衬底CG2可以设置在抗反射层ARF的表面上。第二载体衬底CG2可以支承竖直倒置的显示装置10。例如，第二载体衬底CG2可以是但不限于载体玻璃。
可以在第一衬底SUB1的表面上执行激光蚀刻工艺。在实施方式中，UV激光可以具有约300nm至约400nm的波长，在另一实施方式中可以具有约340nm至约350nm的波长。可以在第一衬底SUB1中形成开口孔OP，以暴露激光吸收层LAL和焊盘部分PAD的一部分。激光吸收层LAL和焊盘部分PAD可以通过在第一衬底SUB1的蚀刻工艺中吸收UV激光来防止UV激光的透射。焊盘部分PAD可以部分地设置在激光吸收层LAL的第一接触孔CNT1中。然而，由于每个焊盘部分PAD的最大宽度大于激光吸收层LAL的每个第一接触孔CNT1的宽度，因而焊盘部分PAD和激光吸收层LAL可以在厚度方向上彼此重叠。因此，照射到第一衬底SUB1的激光可以被激光吸收层LAL和焊盘部分PAD吸收，并且因此可能无法穿过至少第二阻隔绝缘层BIL2。激光吸收层LAL和焊盘部分PAD可以通过在第一衬底SUB1的蚀刻工艺中吸收UV激光来防止对第二衬底SUB2或显示层DPL造成损坏。
在激光照射工艺中，包括非晶硅的激光吸收层LAL的一部分可以被结晶以包括多晶硅。然而，包括多晶硅的激光吸收层LAL可以通过第一阻隔绝缘层BIL1与焊盘部分PAD电绝缘，并且可以防止在相邻焊盘部分PAD之间可能发生的电故障。
在图25和图26中，可以将柔性膜FPCB放置在第一衬底SUB1的表面上。柔性膜FPCB和引导电极LDE可以通过对准工艺在每个焊盘部分PAD上对准。例如，柔性膜FPCB的引导电极LDE可以通过超声结合或热压结合附接到每个焊盘部分PAD。然而，结合方法不限于此。连接膜ACF可以在焊盘部分PAD和引导电极LDE彼此接触的区域中具有导电性，并且可以将柔性膜FPCB电连接到每个焊盘部分PAD。
现在将参考其它附图描述显示装置10的其它实施方式。
图27是根据实施方式的显示装置10的一部分的示意性剖视图。
图28是示出图27的显示装置10的底表面上的焊盘部分PAD的布置的示意性剖视图。图28是显示装置10的剖视图，其示出了从第一衬底SUB1到第三阻隔绝缘层BIL3的堆叠结构。
参考图27和图28，在根据实施方式的显示装置10中，焊盘部分PAD可以与激光吸收层LAL间隔开，并且不电连接到激光吸收层LAL，但是第一阻隔绝缘层BIL1可以不设置在激光吸收层LAL的第一接触孔CNT1中。第一阻隔绝缘层BIL1可以包括图案部分PTS，其通过去除第一阻隔绝缘层BIL1的在每个焊盘部分PAD周围的部分使得第一阻隔绝缘层BIL1与焊盘部分PAD间隔开而形成。与第二接触孔CNT2不同，第一阻隔绝缘层BIL1的图案部分PTS可以不穿透第一阻隔绝缘层BIL1。在显示装置10中，形成第一阻隔绝缘层BIL1的图案部分PTS的工艺可以在形成第一衬底SUB1的开口孔OP的工艺之后执行。在形成图案部分PTS的工艺中，可以去除第一阻隔绝缘层BIL1的与焊盘部分PAD接触的部分。
与图5至图8的显示装置10不同，在根据当前实施方式的显示装置10中，第一阻隔绝缘层BIL1可以不设置在激光吸收层LAL的第一接触孔CNT1中。第一阻隔绝缘层BIL1和激光吸收层LAL可以在相同的工艺中被蚀刻并且被同一接触孔穿透。因此，第一阻隔绝缘层BIL1可以不设置在激光吸收层LAL的接触孔中。可以将焊盘部分PAD放置在穿透第一阻隔绝缘层BIL1和激光吸收层LAL的接触孔中，并且焊盘部分PAD中的每个的一部分可以接触激光吸收层LAL。
如上所述，在用于形成第一衬底SUB1的开口孔OP的激光工艺中，激光吸收层LAL中的一部分可以被结晶以包括多晶硅，并且接触焊盘部分PAD的激光吸收层LAL可以电连接到焊盘部分PAD。为了防止这种情况，在显示装置10中，在形成第一衬底SUB1的开口孔OP的工艺之后，可以执行用于沿着每个焊盘部分PAD的周边部分地去除激光吸收层LAL和第一阻隔绝缘层BIL1的图案化工艺。在该工艺中，可以部分地去除激光吸收层LAL，以增加每个第一接触孔CNT1的宽度，并且将激光吸收层LAL与焊盘部分PAD分离开，并且可以部分地蚀刻第一阻隔绝缘层BIL1，以形成图案部分PTS。在根据当前实施方式的显示装置10中，第一阻隔绝缘层BIL1不使激光吸收层LAL与焊盘部分PAD电绝缘。然而，焊盘部分PAD和激光吸收层LAL可以彼此间隔开，并且可以防止由于结晶的激光吸收层LAL而导致的相邻的焊盘部分PAD之间的电故障。
根据实施方式的显示装置可以包括焊盘部分和激光吸收层，以防止在激光照射工艺期间可能发生的对显示层的损坏。显示装置可以具有即使激光吸收层的电特性被激光改变焊盘部分和激光吸收层也彼此电绝缘的结构。因此，在显示装置中，可以防止由于激光吸收层而在相邻焊盘部分之间可能发生的电故障。
在结束详细描述时，本领域的技术人员将理解，在基本上不背离本公开的原理的情况下，可以对实施方式做出许多变化和修改。因此，本公开的所公开的实施方式仅以概述性和描述性含义使用，而不是出于限制的目的。

Claims (20)

1.显示装置，包括：
第一衬底，包括开口孔；
激光吸收层，设置在所述第一衬底上，所述激光吸收层包括：
非晶硅；以及
多个第一接触孔；
第一阻隔绝缘层，设置在所述激光吸收层上并且包括与所述多个第一接触孔重叠的多个第二接触孔；
多个焊盘部分，设置在所述第一阻隔绝缘层上并且部分地设置在所述多个第二接触孔中；
第二阻隔绝缘层，设置在所述第一阻隔绝缘层和所述多个焊盘部分上；
显示层，设置在所述第二阻隔绝缘层上；以及
柔性膜，设置在所述第一衬底下方，插入到所述开口孔中，并且电连接到所述多个焊盘部分，其中，
所述第一阻隔绝缘层的一部分设置在所述多个第一接触孔中的每个中，以及
所述多个焊盘部分与所述激光吸收层电绝缘。
2.根据权利要求1所述的显示装置，其中，所述多个焊盘部分不直接接触所述激光吸收层。
3.根据权利要求1所述的显示装置，其中，所述第一阻隔绝缘层的设置在所述多个第一接触孔中的每个中的所述一部分从所述激光吸收层的下表面部分地突出。
4.根据权利要求1所述的显示装置，其中，所述多个焊盘部分中的每个包括设置在所述第一阻隔绝缘层的所述多个第二接触孔中的相应一个中的主体部分以及设置在所述主体部分的两侧上以及所述第一阻隔绝缘层上的延伸部分，以及
所述激光吸收层的至少一部分与所述多个焊盘部分中的每个重叠。
5.根据权利要求4所述的显示装置，其中，所述激光吸收层的所述多个第一接触孔中的每个的宽度小于所述多个焊盘部分中的每个的最大宽度且大于所述多个焊盘部分中的每个的所述主体部分的下端的宽度。
6.根据权利要求5所述的显示装置，其中，所述激光吸收层的所述多个第一接触孔中的每个的所述宽度在15μm至21μm的范围内。
7.根据权利要求1所述的显示装置，其中，所述激光吸收层的厚度在至/>的范围内。
8.根据权利要求7所述的显示装置，其中，所述激光吸收层的厚度小于所述第一阻隔绝缘层的厚度。
9.根据权利要求1所述的显示装置，其中，所述激光吸收层对具有在300nm至400nm的范围内的波长的光的透射率为10％或更小。
10.根据权利要求1所述的显示装置，其中，所述激光吸收层的一部分被结晶，以包括多晶硅。
11.根据权利要求1所述的显示装置，还包括：
第二衬底，设置在所述第二阻隔绝缘层和所述显示层之间；以及
第三阻隔绝缘层，设置在所述第二衬底和所述显示层之间，
其中，所述显示层包括：
多个连接部分，设置在所述第三阻隔绝缘层上，并且电连接到所述多个焊盘部分；
多个数据线，设置在所述第三阻隔绝缘层上，并且在第一方向上延伸；以及
多个高电势线，设置在所述第三阻隔绝缘层上，并且在所述第一方向上延伸。
12.根据权利要求11所述的显示装置，其中，所述多个焊盘部分通过所述连接部分向所述数据线提供数据电压，并且通过所述连接部分向所述高电势线提供高电势电压。
13.根据权利要求11所述的显示装置，其中，
所述显示层还包括：
缓冲层，设置在所述连接部分上；
薄膜晶体管，各自包括设置在所述缓冲层上的有源层；以及
连接电极，设置在所述有源层上，
所述连接电极的一端电连接到所述高电势线中的相应的高电势线，以及
所述连接电极的另一端电连接到所述薄膜晶体管中的相应的薄膜晶体管。
14.根据权利要求13所述的显示装置，其中，
所述显示层还包括设置在所述连接电极上的发光元件层，以及
所述发光元件层包括：
第一电极，电连接到所述薄膜晶体管；
第二电极，所述第二电极和所述第一电极设置在相同的层上；以及
发光元件，设置在所述第一电极和所述第二电极上并且电连接到所述第一电极和所述第二电极。
15.制造显示装置的方法，所述方法包括：
在第一衬底上形成包括非晶硅的激光吸收层；
形成穿透所述激光吸收层的多个第一接触孔；
在所述激光吸收层上形成第一阻隔绝缘层；
形成穿透所述第一阻隔绝缘层并且与所述多个第一接触孔重叠的多个第二接触孔；
形成设置在所述第一阻隔绝缘层上并且插入到所述多个第二接触孔中的多个焊盘部分；
在所述第一阻隔绝缘层和所述多个焊盘部分上形成第二阻隔绝缘层；
在所述第二阻隔绝缘层上形成显示层；
通过蚀刻所述第一衬底并且暴露所述激光吸收层的一部分和所述多个焊盘部分来形成开口孔；以及
通过将柔性膜插入到所述开口孔中而将所述柔性膜电连接到所述多个焊盘部分中的每个，其中，
所述第一阻隔绝缘层的一部分设置在所述多个第一接触孔中的每个中，以及
所述多个焊盘部分与所述激光吸收层电绝缘。
16.根据权利要求15所述的方法，其中，
暴露所述激光吸收层的所述一部分和所述多个焊盘部分包括：将具有在300nm至400nm的范围内的波长的激光照射至所述第一衬底，以及
使所述激光吸收层的一部分结晶，以包括多晶硅。
17.根据权利要求16所述的方法，其中，所述多个焊盘部分不直接接触所述激光吸收层。
18.根据权利要求15所述的方法，其中，所述第一阻隔绝缘层的设置在所述多个第一接触孔中的每个中的所述一部分从所述激光吸收层的下表面部分地突出。
19.根据权利要求18所述的方法，其中，
所述多个焊盘部分中的每个包括设置在所述第一阻隔绝缘层的所述多个第二接触孔中的相应一个中的主体部分和设置在所述主体部分的两侧上以及所述第一阻隔绝缘层上的延伸部分，以及
所述激光吸收层的至少一部分与所述多个焊盘部分中的每个重叠。
20.拼接显示装置，包括：
多个显示装置，各自包括：
显示区域，具有多个像素；以及
非显示区域，围绕所述显示区域；以及
联接构件，联接所述多个显示装置，其中，
所述多个显示装置中的至少一个包括：
衬底，包括开口孔；
激光吸收层，设置在所述衬底上，包括：
非晶硅；以及
多个第一接触孔；
第一阻隔绝缘层，设置在所述激光吸收层上并且包括与所述多个第一接触孔重叠的多个第二接触孔；
多个焊盘部分，设置在所述第一阻隔绝缘层上并且部分地设置在所述多个第二接触孔中；
第二阻隔绝缘层，设置在所述第一阻隔绝缘层和所述多个焊盘部分上；
显示层，设置在所述第二阻隔绝缘层上；以及
柔性膜，设置在所述衬底下方，插入到所述开口孔中，并且电连接到所述多个焊盘部分，其中，
所述第一阻隔绝缘层的一部分设置在所述多个第一接触孔中的每个中，以及
所述多个焊盘部分与所述激光吸收层电绝缘。
CN202311444951.3A 2022-11-03 2023-11-02 显示装置、其制造方法以及拼接显示装置 Pending CN117998903A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220145337A KR20240065603A (ko) 2022-11-03 2022-11-03 표시 장치, 이의 제조 방법 및 타일형 표시 장치
KR10-2022-0145337 2022-11-03

Publications (1)

Publication Number Publication Date
CN117998903A true CN117998903A (zh) 2024-05-07

Family

ID=88412915

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202322954970.2U Active CN221409683U (zh) 2022-11-03 2023-11-02 显示装置以及拼接显示装置
CN202311444951.3A Pending CN117998903A (zh) 2022-11-03 2023-11-02 显示装置、其制造方法以及拼接显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202322954970.2U Active CN221409683U (zh) 2022-11-03 2023-11-02 显示装置以及拼接显示装置

Country Status (4)

Country Link
US (1) US20240155926A1 (zh)
EP (1) EP4365947A1 (zh)
KR (1) KR20240065603A (zh)
CN (2) CN221409683U (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210114088A (ko) * 2020-03-09 2021-09-23 삼성디스플레이 주식회사 표시 장치
KR20220021062A (ko) * 2020-08-12 2022-02-22 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20220124305A (ko) * 2021-03-02 2022-09-14 삼성디스플레이 주식회사 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
TWI811946B (zh) * 2022-01-06 2023-08-11 友達光電股份有限公司 可拉伸顯示面板

Also Published As

Publication number Publication date
CN221409683U (zh) 2024-07-23
KR20240065603A (ko) 2024-05-14
EP4365947A1 (en) 2024-05-08
US20240155926A1 (en) 2024-05-09

Similar Documents

Publication Publication Date Title
US20220285428A1 (en) Display device, method of manufacturing the same and tiled display device including the same
CN221409683U (zh) 显示装置以及拼接显示装置
US20220392990A1 (en) Display device
US20220328724A1 (en) Display device, method of providing the same, and tiled display device including display device
CN221510175U (zh) 显示装置和拼接显示装置
US11989481B2 (en) Display device, method of manufacturing the same and tiled display device including the same
CN116895676A (zh) 显示装置、其制造方法及包括其的拼接显示装置
US20240105897A1 (en) Display device, method of manufacturing the same and tiled display device including the same
EP4287255B1 (en) Display device, method of manufacturing the same, and tiled display device including the same
US20230143994A1 (en) Display device, method of manufacturing the same and tiled display device including the same
EP4239680A1 (en) Display device and tiled display device including the same
US20230307462A1 (en) Display device, method of manufacturing the same and tiled display device including the same
US20230275103A1 (en) Display device, method of manufacturing the same and tiled display device including the same
US20230275188A1 (en) Display device, method of manufacturing the same and tiled display device including the same
US20230274691A1 (en) Display device, method of manufacturing the display device, and tiled display device including the display device
CN116709847A (zh) 显示装置、制造其的方法及具有其的拼接显示装置
KR20240049763A (ko) 표시 장치, 표시 장치의 제조 방법 및 지문 센서
CN114695421A (zh) 显示装置和拼接式显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication