CN117997449A - 一种用于dphy接收器的偏斜校准结构 - Google Patents
一种用于dphy接收器的偏斜校准结构 Download PDFInfo
- Publication number
- CN117997449A CN117997449A CN202410406676.4A CN202410406676A CN117997449A CN 117997449 A CN117997449 A CN 117997449A CN 202410406676 A CN202410406676 A CN 202410406676A CN 117997449 A CN117997449 A CN 117997449A
- Authority
- CN
- China
- Prior art keywords
- output
- delay
- unit
- input
- deserializer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001934 delay Effects 0.000 claims description 11
- 230000003111 delayed effect Effects 0.000 claims description 11
- 238000012545 processing Methods 0.000 claims description 3
- 230000008901 benefit Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000004075 alteration Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Pulse Circuits (AREA)
Abstract
本发明公开一种用于DPHY接收器的偏斜校准结构，属于集成电路领域。输入交换单元的输入端接数据信号和时钟信号，输出端接延迟单元的输入端和输出交换单元的第一输入端；延迟单元的输出端接输出交换单元的第二输入端；输出交换单元的两个输出端分别接解串器的两个输入端；解串器的两个输出端分别接延迟控制单元的两个输入端；延迟控制单元的第一输出端接延迟单元和输出交换单元，第二输出端接输入交换单元。本发明可以在更短的时间完成最佳相位锁定，由于复用延迟单元并且延迟单元只需要覆盖1个区间，从而节省硬件资源，具有成本优势；性能上由于最终锁定延迟量在初始相位附近，所以功耗较小，链路整体延迟变小，功耗更低，性能更可靠稳定。
Description
技术领域
本发明涉及集成电路技术领域，特别涉及一种用于DPHY接收器的偏斜校准结构。
背景技术
在mipi dphy协议中有规定：当数据速率高于1.5G的接收器需要进行skewcalibration（偏斜校准），目的是让接收器在恢复数据时的setup time（建立时间）和holdtime（保持时间）处在最佳的工作状态，从而降低由噪声等非理想因素导致的误码，使系统能够正确且可靠的解析发送器发送的数据。
而校准过程由发送器发起，发送器在发送有效数据之前先发送一段校准同步码型，接收器接收到校准同步码型后开始校准过程，根据协议规定，校准持续时间最少2^15UI（Unit Interval，比如工作在2.5Gbps，UI=400ps），最长100us，也就是说接收器必须在2^15UI时间内要完成校准，否则接收器可能无法完成该过程导致后面接收数据失败。
现有技术方案如图1所示，输入信号DATA_PRE和CLK理想状态是相位差为90度或者270度，但由于链路不匹配等因素导致二者相位差偏离理想值，所以依靠由延迟单元、解串器、延迟控制单元构成的闭环来实现相位的纠正，其原理如下：
利用延迟单元来不断延迟DATA信号（当然也可以延迟CLK信号，以下以DATA信号为例），从而调整解串器所看到的CLK和DATA_POST的相位关系，不同的相位关系所解析出来的数据也有所差别，把解串器输出的数据用16进制来表示如图2所示。从图2中可以看出，相位差在180度或者360度附近数据解析会出现不确定状态，因为此时解串器内部的触发器的建立时间或者保持时间不满足导致，所以当从90度开始到360度可以得到两个不确定数据（Uncertain Data）区域，而两个不确定数据中间就是最佳位置，因为这里建立时间和保持时间余量最大。
这种方式可以实现系统的要求，但是可以发现这种算法必须找到两个不确定数据区域，这样对于延迟单元需要覆盖将近2UI的延迟量，最后选择的最佳挡位在二者中间，这样可能会把本身就处在最佳位置相位差搬移了180度。虽然从功能上没有区别，但因为延迟单元有效路径变长，导致功耗也在变大，另一个问题在于整个延迟变大，导致延迟随温度和电压的变化而变大。
发明内容
本发明的目的在于提供一种用于DPHY接收器的偏斜校准结构，以解决背景技术中的问题。
为解决上述技术问题，本发明提供了一种用于DPHY接收器的偏斜校准结构，包括输入交换单元、延迟单元、输出交换单元、解串器和延迟控制单元；
所述输入交换单元的输入端接入数据信号和时钟信号，两个输出端分别连接所述延迟单元的输入端和所述输出交换单元的第一输入端；所述延迟单元的输出端连接所述输出交换单元的第二输入端；
所述输出交换单元的两个输出端分别连接所述解串器的两个输入端；所述解串器的两个输出端分别连接所述延迟控制单元的两个输入端；所述延迟控制单元的第一输出端连接所述延迟单元和所述输出交换单元，第二输出端连接所述输入交换单元。
在一种实施方式中，所述输入交换单元和所述输出交换单元具有相同功能，把两个输入信号重新分配到输出的不同端口。
在一种实施方式中，所述延迟单元把输入信号延迟若干时间，具体延迟时间由所述延迟控制单元的输出信号DELAY_CTRL进行控制。
在一种实施方式中，所述解串器把串行信号转化为并行信号，方便后面的信号处理。
在一种实施方式中，所述延迟控制单元根据所述解串器输出的并行数据结合特定算法来控制所述输入交换单元和所述输出交换单元是否交换，以及控制所述延迟单元的延迟时间。
在一种实施方式中，所述偏斜校准结构从初始相位开始不断对数据信号/时钟信号进行延迟，直到检测所述解串器输出的数据出现不确定数据停止，然后由所述延迟控制单元的输出信号EN_SWAP使能让所述输入交换单元和所述输出交换单元把各自输入信号进行交换，以此又返回到初始相位，然后所述延迟单元再一次不断对时钟信号/数据信号进行延迟直到检测所述解串器输出的数据出现不确定数据停止；进行两次延迟操作，把最近的整个区间进行全面的搜索，最后选定区间中间的延迟作为最终的偏斜校准结果。
在一种实施方式中，所述两次延迟操作为：第一次是对数据信号进行延迟，第二次是对时钟信号进行延迟；或者第一次是对时钟信号进行延迟，第二次是对数据信号进行延迟。
本发明提供的一种用于DPHY接收器的偏斜校准结构，具有以下有益效果：
整体只需要扫描一个区间，可以节省扫描时间，以在规定时间完成偏斜校准；
进行的两次延迟扫描所用到的延迟单元是复用的，不需要做两套延迟单元，代价就是需要在延迟单元前后各放置一个交换单元（输入交换单元和输出交换单元），而交换单元相比延迟单元的硬件开支而言可以忽略不计；
延迟单元的最大延迟量只需要覆盖一个UI即可，而传统方案则需要覆盖两个UI，由此节省了延迟单元的硬件成本；
本发明最终确定的延迟量基本在初始相位附近，所以延迟量最小，这样带来两个好处，一个是功耗最小，一个是整体延迟小，从而随着温度电压的变化也小，更加可靠稳定。
附图说明
图1是传统偏斜校准结构示意图。
图2是传统方案的解串器输出的数据用16进制表示的示意图。
图3是本发明提供的一种用于DPHY接收器的偏斜校准结构示意图。
图4是本发明的方案中解串器输出的数据用16进制表示的示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种用于DPHY接收器的偏斜校准结构作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提供一种用于DPHY接收器的偏斜校准结构，如图3所示，包括输入交换单元、延迟单元、输出交换单元、解串器和延迟控制单元。输入交换单元和输出交换单元具有相同功能，可以实现把两个输入信号重新分配到输出的不同端口；延迟单元则实现把输入信号延迟若干时间，具体延迟时间由延迟控制单元的输出信号DELAY_CTRL进行控制；解串器则实现把串行信号转化为并行信号，方便后面的信号处理；延迟控制单元则根据解串器输出的并行数据结合特定算法来控制输入交换单元和输出交换单元是否交换，以及控制延迟单元的延迟时间，该延迟控制单元是实现本发明功能的核心模块。
本发明的工作原理如下：从初始相位开始不断对DATA(或者CLK)进行延迟直到检测解串器输出的数据出现不确定数据停止，然后由延迟控制单元的输出信号EN_SWAP使能让输入交换单元和输出交换单元把各自输入信号进行交换，这样就又返回到初始相位，然后延迟单元再一次不断对CLK(或者DATA)进行延迟直到检测解串器输出的数据出现不确定数据停止，如上过程进行两次延迟的操作，不同的地方在于前后两次对延迟的信号是不同的，第一次是对DATA(或者CLK)进行延迟，第二次是对CLK(或者DATA)进行延迟，如果以CLK为参考，则表现为第一次DATA的相位从初始相位开始不断增大，第二次DATA的相位从初始相位开始不断变小，这样可以实现把最近的整个区间进行全面的搜索，最后选定区间中间的延迟作为最终的偏斜校准结果，本发明中解串器输出的数据用16进制表示如图4所示。
本发明由输入交换单元和延迟单元以及输出交换单元组成的相位调整模块，可以实现复用一套延迟单元可实现向前和向后调整相位关系；延迟控制单元可以控制由上述输入交换单元、延迟单元和输出交换单元所组成的相位调整模块进行相位的向前和向后的扫描，并同步捕获由解串器所输出的数据，从而判断是否到达边界以及是否需要反向扫描。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (7)
1.一种用于DPHY接收器的偏斜校准结构，其特征在于，包括输入交换单元、延迟单元、输出交换单元、解串器和延迟控制单元；
所述输入交换单元的输入端接入数据信号和时钟信号，两个输出端分别连接所述延迟单元的输入端和所述输出交换单元的第一输入端；所述延迟单元的输出端连接所述输出交换单元的第二输入端；
所述输出交换单元的两个输出端分别连接所述解串器的两个输入端；所述解串器的两个输出端分别连接所述延迟控制单元的两个输入端；所述延迟控制单元的第一输出端连接所述延迟单元和所述输出交换单元，第二输出端连接所述输入交换单元。
2.如权利要求1所述的用于DPHY接收器的偏斜校准结构，其特征在于，所述输入交换单元和所述输出交换单元具有相同功能，把两个输入信号重新分配到输出的不同端口。
3.如权利要求1所述的用于DPHY接收器的偏斜校准结构，其特征在于，所述延迟单元把输入信号延迟若干时间，具体延迟时间由所述延迟控制单元的输出信号DELAY_CTRL进行控制。
4.如权利要求1所述的用于DPHY接收器的偏斜校准结构，其特征在于，所述解串器把串行信号转化为并行信号，方便后面的信号处理。
5.如权利要求1所述的用于DPHY接收器的偏斜校准结构，其特征在于，所述延迟控制单元根据所述解串器输出的并行数据进行判断来控制所述输入交换单元和所述输出交换单元是否交换，以及控制所述延迟单元的延迟时间。
6.如权利要求1所述的用于DPHY接收器的偏斜校准结构，其特征在于，所述偏斜校准结构从初始相位开始不断对数据信号/时钟信号进行延迟，直到检测所述解串器输出的数据出现不确定数据停止，然后由所述延迟控制单元的输出信号EN_SWAP使能让所述输入交换单元和所述输出交换单元把各自输入信号进行交换，以此又返回到初始相位，然后所述延迟单元再一次不断对时钟信号/数据信号进行延迟直到检测所述解串器输出的数据出现不确定数据停止；进行两次延迟操作，把最近的整个区间进行全面的搜索，最后选定区间中间的延迟作为最终的偏斜校准结果。
7.如权利要求6所述的用于DPHY接收器的偏斜校准结构，其特征在于，所述两次延迟操作为：第一次是对数据信号进行延迟，第二次是对时钟信号进行延迟；或者第一次是对时钟信号进行延迟，第二次是对数据信号进行延迟。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410406676.4A CN117997449B (zh) | 2024-04-07 | 一种用于dphy接收器的偏斜校准结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410406676.4A CN117997449B (zh) | 2024-04-07 | 一种用于dphy接收器的偏斜校准结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117997449A true CN117997449A (zh) | 2024-05-07 |
| CN117997449B CN117997449B (zh) | 2024-06-07 |
Family
ID=
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110060716A (zh) * | 2018-01-18 | 2019-07-26 | 联发科技股份有限公司 | 收发器和时钟产生模块 |
| US20210341623A1 (en) * | 2020-04-30 | 2021-11-04 | Spire Global, Inc. | Calibration system for satellite radio receivers operation |
| CN115834805A (zh) * | 2023-02-23 | 2023-03-21 | 北京数字光芯集成电路设计有限公司 | 一种mipi dphy偏斜消除电路和偏斜消除方法 |
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110060716A (zh) * | 2018-01-18 | 2019-07-26 | 联发科技股份有限公司 | 收发器和时钟产生模块 |
| US20210341623A1 (en) * | 2020-04-30 | 2021-11-04 | Spire Global, Inc. | Calibration system for satellite radio receivers operation |
| CN115834805A (zh) * | 2023-02-23 | 2023-03-21 | 北京数字光芯集成电路设计有限公司 | 一种mipi dphy偏斜消除电路和偏斜消除方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100457868B1 (ko) | 엘러스틱 인터페이스 장치 및 그 방법 | |
| US5467464A (en) | Adaptive clock skew and duty cycle compensation for a serial data bus | |
| CN103036667B (zh) | 一种高速串行通讯接口自适应时序校准方法 | |
| US5794020A (en) | Data transfer apparatus fetching reception data at maximum margin of timing | |
| CN100518051C (zh) | 使用基准信号进行同步数据传输的装置和方法 | |
| US5867541A (en) | Method and system for synchronizing data having skew | |
| US7046174B1 (en) | Byte alignment for serial data receiver | |
| EP2334003B1 (en) | Asymmetrical i/o devices and system | |
| US7198197B2 (en) | Method and apparatus for data acquisition | |
| CN1244071A (zh) | 用于一个标准的延迟锁定环的锁定装置 | |
| CN101267204A (zh) | 用于可编程逻辑器件中高速串行接口的与协议无关的自动速率协商 | |
| US20090150706A1 (en) | Wrapper circuit for globally asynchronous locally synchronous system and method for operating the same | |
| EP3748512B1 (en) | Method for a slave device for calibrating its output timing, method for a master device for enabling a slave device to calibrate its output timing, master device and slave device | |
| US7515639B2 (en) | Asynchronous data transmitting apparatus | |
| US20040036516A1 (en) | Clock and data recovery circuit and method | |
| CN117997449B (zh) | 一种用于dphy接收器的偏斜校准结构 | |
| US5848109A (en) | Apparatus and process for sampling a serial digital signal | |
| US7839963B2 (en) | Isochronous synchronizer | |
| CN117997449A (zh) | 一种用于dphy接收器的偏斜校准结构 | |
| US7209848B2 (en) | Pulse stretching architecture for phase alignment for high speed data acquisition | |
| CN114637369A (zh) | 数据延迟补偿器电路 | |
| US8718215B2 (en) | Method and apparatus for deskewing data transmissions | |
| JP2744094B2 (ja) | ディジタルシステム | |
| KR100546272B1 (ko) | 데이터 스트로우브 신호를 사용한 데이터 입력 회로 | |
| JP2002009748A (ja) | インターフェース回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |