CN117997337A - 一种自校准和频率可选择双延迟线锁相环电路 - Google Patents

一种自校准和频率可选择双延迟线锁相环电路 Download PDF

Info

Publication number
CN117997337A
CN117997337A CN202311806929.9A CN202311806929A CN117997337A CN 117997337 A CN117997337 A CN 117997337A CN 202311806929 A CN202311806929 A CN 202311806929A CN 117997337 A CN117997337 A CN 117997337A
Authority
CN
China
Prior art keywords
delay
module
clock
frequency
delay line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311806929.9A
Other languages
English (en)
Inventor
武畅
杨森林
李其炎
黄宇航
庄杰
袁翼飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202311806929.9A priority Critical patent/CN117997337A/zh
Publication of CN117997337A publication Critical patent/CN117997337A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明涉及一种自校准和频率可选择双延迟线锁相环电路，属于集成电路技术领域，其包括：调节模块、选择信号产生模块、数据选择模块以及延迟校准模块。该电路的工作原理是通过输入时钟信号驱动选择信号产生模块和调节模块，实现对延迟线的选择和延迟量的调控；数据选择模块根据选择信号选择其中一条延迟线作为输出，一路输入到延迟校准模块，另一路反馈回调节模块；延迟校准模块用于校准延迟线的延迟量，得到最终的输出时钟。本发明的自校准和频率可选择双延迟线锁相环电路，其特点在于能够根据输入时钟频率自动选择最合适的延迟线，扩大了工作频率范围，并通过延迟校准模块减小延迟失配，优化了锁相环性能。

Description

一种自校准和频率可选择双延迟线锁相环电路
技术领域
本发明涉及集成电路技术领域，特别涉及一种自校准和频率可选择双延迟线锁相环电路的设计方法。
背景技术
近年来，随着我国信息化技术的深入，主流的电子产品加速向高频推进，市场迫切需要更高速率、更高精度的高速模/数转换系统，以满足不断提高的系统速度和实时采样要求。高速模/数转换器是一个时控系统，其必须严格按时间序列进行信号采样和模数转换，因而对高稳定时钟的要求特别高。
时钟电路的设计方法有很多种，例如振荡器、直接频率合成器、锁相技术等技术。锁相技术因其内部负反馈环路的结构优势，目前已成为芯片系统中最常用的一种时钟产生技术。锁相技术中最常用的结构就是锁相环(Phase-Locked Loop，PLL)，它是一种反馈系统，其中电压控制振荡器和相位比较器相互连接，使得振荡器频率(相位)可以准确跟踪施加的频率或相位调制信号的频率。但早期PLL采用压控振荡器(Voltage-ControlledOscillator，VCO)结构，此结构中振荡器的工作状态或振荡回路的元件参数受输入控制电压的控制，输出频率是输入控制电压的线性函数，故VCO的传输函数包含一个极点，使噪声不断积累。随着集成电路技术的发展，学术界和工业界迫切需要新的锁相技术或者结构，因此延迟锁相环(Delay Locked Loop，DLL)技术越来越受到重视并得以发展。延迟锁相环是在PLL技术上改进得到的，被广泛应用于时序领域中。它继承了PLL电路的锁相技术，但去掉了PLL电路内的振荡器部分，取而代之的是一条延迟量受电压控制的延迟线，即压控延迟线(Voltage Controlled Delay Line，VCDL)。压控延迟线由多个延迟单元串接而成，每个延迟单元的延迟量都受电压控制，即延迟控制电压。与PLL相比，DLL因其更好的环路稳定性、较低功耗、更简单的电路结构、更短的锁定时间、较低的相位噪声等优点，更受业界青睐。
目前，DLL现在已经广泛应用于高速存储总线接口、时钟数据恢复电路，时钟合成器等各类电路。各类时钟的需求也加速了DLL电路的发展，同时也对现有的DLL性能提出新的挑战。为了满足需求，工业界和学业界都在向更低抖动、更宽工作频率范围等方向努力。
发明内容
针对现有技术中存在的问题，本发明的目的是提供一种自校准和频率可选择双延迟线锁相环电路，其能改善上述问题。
为实现上述技术目的，本发明采用的技术方案是：一种自校准和频率可选择双延迟线锁相环电路，该电路存在双延迟线结构，可以根据输入时钟所处频率范围自动选择延迟线，故电路整体工作频率包括了两个延迟线工作频率范围，此外，在DLL环路结构以外增加延迟校准电路，以使延迟线各级输出之间延迟量一致。
所述锁相环电路包括调节模块、选择信号产生模块、数据选择模块以及校准输出模块，其中：
S1、所述调节模块输入端连接输入时钟和反馈时钟，输出为延迟控制电压，用于调控延迟线的延迟量，缩小输入时钟与反馈时钟之间的相位差；所述选择信号产生模块输入端连接输入时钟，输出为选择信号，其值为高电平或者低电平；所述数据选择模块的输入端为输入时钟、选择信号以及延迟控制电压，根据选择信号选择某条延迟线作为输出，一方面继续输入到延迟校准模块，另一方面反馈回调节模块作为反馈时钟；所述延迟校准模块用于校准延迟线的延迟量，得到最终的输出时钟信号；
S2、进一步地，所述调节模块中主要包括启动控制电路(Start-ControlledCircuits，SCC)、鉴相器(Phase Detector，PD)、电荷泵(Charge Pump，CP)以及环路滤波(loop Filter，LF)，其中：
S201、SCC根据输入时钟与反馈时钟之间的相位，控制电路启动时间，并调整两时钟对齐边沿，防止错误锁定(与第一个上升沿对齐)和谐波锁定(与第三个及以上的上升沿对齐)，输入时钟和反馈时钟经过SCC输入到PD中；
S202、PD根据输入时钟和反馈时钟之间的相位差，产生不同脉冲宽度的信号；
S202、CP将鉴相器输出端的脉冲信号宽度转换为对环路滤波电容的充放电操作，并产生一个延迟控制电压；
S203、LF通常由一个电容构成。
S3、再进一步地，所述选择信号产生模块主要包括频率测量电路(Frequency TestCircuits，FTC)和比较器(Comparator，COM)，其中：
S301、FTC模块用于测量输入时钟的频率，并将测量出的频率值与一个已知的参考频率值共同输入到比较器中；
S302、COM模块得到频率测量值，并与频率参考值比较大小，若频率测量值低于频率参考值则输出(即选择信号)低电平，反之则输出高电平。
S4、再进一步地，所述数据选择模块包括两条压控延迟线(Voltage ControlledDelay Line，VCDL)和一个数据选择组，其中：
S401、VCDL由多个相同的延迟单元串接而成，每个延迟单元延迟量都受到电压控制(即延迟控制电压)，并且在每个延迟单元输出端都可以得到一个时钟信号，多个延迟单元输出的时钟信号组成延迟量均匀的多相时钟信号；
S402、数据选择组由多个数据选择器(Data Selector，DS)并联组成，DS有两个输入端、一个输出端以及一个选择端，即为“二选一”数据选择器；
S403、输入时钟首先进入两个压控延迟线(VCDL1和VCDL2)中，在经过延迟之后，得到的多相时钟信号输入到数据选择组中，再根据选择信号(高/低电平)选择VCDL1和VCDL2其中一条延迟线并输出多相时钟信号；
S404、所述延迟线将输入时钟延迟一个周期的时间。
S5、再进一步地，所述延迟校准模块主要包括锁定检测电路(Lock DetectorCircuits，LDC)、时序误差比较电路(Timing Error Comparator，TEC)以及延迟校准缓冲器(Delay Calibration Buffer，DCB)，其中：
S501、LDC根据输入时钟与延迟线最后一级时钟的相位差，判断电路是否锁定，并输出校准使能信号，使时序误差比较电路开始工作；
S502、TEC接收来自延迟校准缓冲器的三个连续时钟信号，并比较三者之间时序的差异性，输出校准电压信号；
S503、DCB由多个延迟单元串联连接，此延迟单元与压控延迟中的延迟单元结构相同但参数不同，由TEC得到的校准电压信号输入到延迟控制电压端口，以调整中间时钟与前后时钟的延迟时间，使得前后延迟时间一致；
S6、再进一步地，所述数据选择组中每个DS单元输入端为两个延迟线所对应相位的时钟信号；所述选择信号为二进制信号：高电平或者低电平，其中：
当选择信号为低电平，所述数据选择组选择处于较低频率范围延迟线；
当选择信号为高电平，所述数据选择组选择处于较高频率范围延迟线。
S7、再进一步地，VCDL1和VCDL2的延迟单元不同，分别代表不同的工作频率范围，但是VCDL1和VCDL2各自包括多个相同的延迟单元，多个延迟单元之间串联连接；
所述延迟单元的压控增益(延迟时间是控制电压的函数，其导数为压控增益)极性皆为正，即控制电压增加，延迟时间增加。
S8、再进一步地，VCDL1和VCDL2在第一级和最后一级延迟单元加了的dummy单元，dummy单元是版图设计时加入的一种虚拟器件，其结构和设计参数都与延迟单元一致，以提高压控延迟线版图设计的匹配性，进而降低延迟失配(延迟单元之间的延迟量不一致称为延迟失配)。
现有的技术由于延迟线的限制导致工作频率范围较小，超出DLL的工作频率后将导致电路无法正常工作，与现有技术相比，本发明的技术方案具有以下有益的技术效果：本发明中有两个压控延迟线可供选择，电路可以比较输入时钟频率值与一个已知的参考频率值，根据输出(选择信号)选择对应的压控延迟线并输出多相时钟信号，整个电路的工作频率范围得以提高。并在环路结构以外增加延迟校准电路，在减小输出时钟延迟失配(即延迟线各级输出之间延迟量不一致)同时又不会影响DLL环路内部电路。
附图说明
图1为本发明提供的一种自校准和频率可选择双延迟线锁相环结构的框架示意图；
图2为本发明提供的一种具体的自校准和频率可选择双延迟线锁相环电路示意图；
图3为本发明提供的整个数据选择模块具体电路结构示意图；
图4为本发明提供的一种数据选择器电路结构示意图；
图5为本发明提供的一种时序误差比较电路结构示意图；
图6为本发明提供的一种时序误差比较电路时序示意图；
图7为本发明提供的校准前后输出时序图。
具体实施方式
为了阐述更多的技术细节，下面将以特定的具体实例和附图详细说明本发明的实施方式。
本发明提供一种自校准和频率可选择双延迟线锁相环电路，如图1所示，包括调节模块、选择信号产生模块、数据选择模块以及校准输出模块。所述调节模块输入端连接输入时钟和反馈时钟，输出为延迟控制电压，用于调控延迟线的延迟量，缩小输入时钟与反馈时钟之间的相位差；所述选择信号产生模块输入端连接输入时钟，输出为选择信号，其值为高电平或者低电平；所述数据选择模块的输入端为输入时钟、选择信号以及延迟控制电压，根据选择信号选择某条延迟线作为输出，一方面继续输入到延迟校准模块，另一方面反馈回调节模块作为反馈时钟；所述延迟校准模块用于校准延迟线的延迟量，得到最终的输出时钟信号。
图2给出了基于图1的一种具体的自校准和频率可选择双延迟线锁相环电路，压控延迟线由八个延迟单元串接而成，输出为八相均匀时钟信号。
S1、调节模块包括启动控制电路SCC、鉴相器PD、电荷泵CP以及环路滤波LF等电路；SCC根据输入时钟与反馈时钟相位，控制电路启动时间，调整两时钟对齐边沿，防止错误锁定和谐波锁定，并输出一个复位信号Reset进入环路滤波电路，将延迟控制电压Vctrl下拉到最低，使电路初始延迟时间最小，输入时钟和反馈时钟经过启动控制电路后输入到鉴相器中，鉴相器根据两者之间的相位差，产生不同脉冲宽度的UP和DN信号以控制电荷泵CP开关管子的打开或者关闭时间，进而控制电流的充电时间或放电时间的长短；对环路电容充电，则Vctrl电压值上升，对环路电容放电，则Vctrl电压值下降。
S2、数据选择模块包括两个压控延迟线和一个数据选择电路，如图2所示，其中：
VCDL由多个相同的延迟单元串接而成，每个延迟单元延迟量都受到电压控制(即延迟控制电压Vctrl)，并且在每个延迟单元输出端都可以得到一个时钟信号，多个延迟单元输出的时钟信号组成延迟量均匀的多相时钟信号。压控延迟线VCDL1和VCDL2的延迟单元不同，分别代表不同的工作频率范围，但是VCDL1和VCDL2各自包括多个相同的延迟单元，多个延迟单元之间串联连接。VCDL1和VCDL2在第一级和最后一级延迟单元加了的dummy单元，dummy单元是版图设计时加入的一种虚拟器件，其结构和设计参数都与延迟单元一致，以提高压控延迟线版图设计的匹配性，进而降低延迟失配(延迟单元之间的延迟量不一致叫延迟失配)。所述延迟单元的压控增益(延迟时间是控制电压的函数，其导数为压控增益)极性为正，即控制电压增加，延迟时间增加。
图3提供了整个数据选择模块具体电路结构示意图；
数据选择组由多个数据选择器(Data Selector，DS)并联组成，DS有两个输入端A和B、一个输出端以及一个选择端Select_signal，即“二选一”数据选择器；
数据选择组中每个DS单元输入端为两个延迟线所对应相位的时钟信号，具体来说，如图3中所示，VCDL1中的第i相CLK1[i]与VCDL2中的第i相CLK2[i]一起输入到同一个数据选择器DS中，输出CLK[i]根据选择信号Select_Signal选择两路数据中的某一路，其中i数值为1～8。
图4提供了一种数据选择器DS电路结构。
所述选择信号Select_Signal为二进制信号：高电平或者低电平。Select_Signal为低电平，所述数据选择组选择处于较低频率范围压控延迟线，假设为VCDL1；Select_Signal为高电平，所述数据选择组选择处于较高频率范围压控延迟线，假设为VCDL2。具体地，数据选择器详细电路如图4所示，当Select_Signal为低电平，传输门TG1打开而传输门TG2关闭，A信号可以通过传输门作为OUT输出，当Select_Signal为高电平，传输门TG1关闭而传输门TG2打开，B信号可以通过传输门作为OUT输出。
S3、选择信号产生模块包括一个频率测量电路和一个比较器，如图2所示；输入时钟CLK_IN输入到频率测量电路中得到频率值Fre_test，此数值与频率参考值Fre_ref共同输入到比较器中，如果Fre_test<Fre_ref，比较器输出Select_Signal低电平，反之则输出Select_Signal高电平。
S4、延迟校准模块主要包括锁定检测电路LDC、时序误差比较电路TEC以及延迟校准缓冲器DCB，如图2所示，其中：
LDC根据输入时钟与延迟线最后一级时钟的相位差，判断电路是否锁定，并输出校准使能信号，使时序误差比较电路开始工作；DCB由多个延迟单元串联连接，此延迟单元与压控延迟中的延迟单元结构相同但参数不同，由时序误差比较电路得到的校准电压信号输入到延迟控制电压端口，以调整中间时钟与前后时钟的延迟时间，使得前后延迟时间一致；TEC接收来自延迟校准缓冲器的三个连续时钟信号，并比较三者之间时序的差异性，输出校准电压信号，其具体电路结构如图5所示；
具体地，第i相输出时钟clki和第i+1反相时钟clkbi+1经过一个与门电路得到Cal_dn信号，第i+1相输出时钟clki+1和第i+2反相时钟clkbi+2经过一个与非门电路得到Cal_up信号。Cal_dn和Cal_up用来表示连续三个时钟之间延迟的差异性，电流根据两者脉冲宽度的大小对电容Cc充放电，进而调节校准控制电压Vcali+1的大小。若DLL环路尚未锁定，则来自锁定检测电路的输出信号En_cal为高电平，Vcal_init是指校准控制电压的初始值，可以通过TG电路赋予Vcali+1以初值，避免校准电路刚开始工作时第i+1延迟单元的校准控制电压Vcali+1处于电压不确定状态，Vcali+1能控制延迟缓冲单元的延迟时间。该电路的时序如图6所示，若clki与clkbi+1之间的相差比clki+1和clkbi+2之间的相差要大，则电流对Cc电容放电时间比充电时间更长，Vcali+1值降低，反之则Vcali+1值上升。
S5、图7提供了未校准(虚线)和校准后(实线)的各相时钟信号输出时序图。CLK_IN是输入参考时钟，CLK[1]～CLK[8]是八相输出时钟，各时钟之间的相位差皆为π/8，校准前由于电路非理想因素的影响，导致输出的各相时钟相位差与π/8有较大偏差如虚线所示，校准后各相时钟之间的相位差基本一致如实线所示。
最后必须强调的是，以上实施例仅用以说明本发明的技术方案而非限制，本领域的普通技术人员应当可以理解，在不脱离本申请实施例的方案和宗旨的情况下，还可以做出各种变化和变型，这些变化和变型均应涵盖在本发明的权利要求范围当中。

Claims (8)

1.一种自校准和频率可选择双延迟线锁相环电路，其特征在于：包括调节模块、选择信号产生模块、数据选择模块以及延迟校准模块。所述调节模块输入端连接输入时钟和反馈时钟，输出为延迟控制电压，用于调控延迟线的延迟量，缩小输入时钟与反馈时钟之间的相位差；所述选择信号产生模块输入端连接输入时钟，输出为选择信号，其值为高电平或者低电平；所述数据选择模块的输入端为输入时钟、选择信号以及延迟控制电压，根据选择信号选择某条延迟线作为输出，一方面继续输入到延迟校准模块，另一方面反馈回调节模块作为反馈时钟；所述延迟校准模块用于校准延迟线的延迟量，得到最终的输出时钟。
2.根据权利要求1所述的一种自校准和频率可选择双延迟线锁相环电路，其特征在于：所述调节模块中主要包括启动控制电路(Start-Controlled Circuits，SCC)、鉴相器(PhaseDetector，PD)、电荷泵(Charge Pump，CP)以及环路滤波(loop Filter，LF)，其中：
S101、SCC根据输入时钟与反馈时钟之间的相位，控制电路启动时间，并调整两时钟对齐边沿，防止错误锁定(与第一个上升沿对齐)和谐波锁定(与第三个及以上的上升沿对齐)，输入时钟和反馈时钟经过SCC输入到PD中；
S102、PD根据输入时钟和反馈时钟之间的相位差，产生不同脉冲宽度的信号；
S102、CP将鉴相器输出端的脉冲信号宽度转换为对环路滤波电容的充放电操作，并产生一个延迟控制电压；
S103、LF通常由一个电容构成。
3.根据权利要求1所述的一种自校准和频率可选择双延迟线锁相环电路，其特征在于：所述选择信号产生模块主要包括频率测量电路(Frequency Test Circuits，FTC)和比较器(Comparator，COM)，其中：
S201、FTC模块用于测量输入时钟的频率，并将测量出的频率值与一个已知的参考频率值共同输入到比较器中；
S202、COM模块得到频率测量值，并与频率参考值比较大小，若频率测量值低于频率参考值则输出(即选择信号)为低电平，反之则输出为高电平。
4.根据权利要求1所述的一种自校准和频率可选择双延迟线锁相环电路，其特征在于：所述数据选择模块包括两条压控延迟线(Voltage Controlled Delay Line，VCDL)和一个数据选择组，其中：
S301、VCDL由多个相同的延迟单元串接而成，每个延迟单元延迟量都受到电压控制(即延迟控制电压)，并且在每个延迟单元输出端都可以得到一个时钟信号，多个延迟单元输出的时钟信号组成延迟量均匀的多相时钟信号；
S302、数据选择组由多个数据选择器(Data Selector，DS)并联组成，DS有两个输入端、一个输出端以及一个选择端，即为“二选一”数据选择器；
S303、输入时钟首先进入两个压控延迟线(VCDL1和VCDL2)中，在经过延迟线的延迟之后，得到的多相时钟信号输入到数据选择组中，再根据选择信号(高/低电平)选择VCDL1和VCDL2其中一条延迟线并输出多相时钟信号；
S304、所述延迟线将输入时钟延迟一个周期的时间。
5.根据权利要求1所述的一种自校准和频率可选择双延迟线锁相环电路，其特征在于：所述延迟校准模块主要包括锁定检测电路(Lock Detector Circuits，LDC)、时序误差比较电路(Timing Error Comparator，TEC)以及延迟校准缓冲器(Delay Calibration Buffer，DCB)，其中：
S401、LDC根据输入时钟与延迟线最后一级时钟的相位差，判断电路是否锁定，并输出校准使能信号，使时序误差比较电路开始工作；
S402、TEC接收来自延迟校准缓冲器的三个连续时钟信号，并比较三者之间时序的差异性，输出校准电压信号；
S403、DCB由多个延迟单元串联连接，此延迟单元与压控延迟中的延迟单元结构相同但参数不同，由TEC得到的校准电压信号输入到延迟控制电压端口，以调整中间时钟与前后时钟的延迟时间，使得前后延迟时间一致。
6.根据权利要求4所述的一种自校准和频率可选择双延迟线锁相环电路，其特征在于：
所述数据选择组中每个DS单元输入端为两个延迟线所对应相位的时钟信号；所述选择信号为二进制信号：高电平或者低电平，其中：
当选择信号为低电平，所述数据选择组选择处于较低频率范围延迟线；
当选择信号为高电平，所述数据选择组选择处于较高频率范围延迟线。
7.根据权利要求4所述的一种自校准和频率可选择双延迟线锁相环电路，其特征在于：
VCDL1和VCDL2的延迟单元不同，分别代表不同的工作频率范围，但是VCDL1和VCDL2各自包括多个相同的延迟单元，多个延迟单元之间串联连接；
所述延迟单元的压控增益(延迟时间是控制电压的函数，其导数为压控增益)极性皆为正，即控制电压增加，延迟时间增加。
8.根据权利要求4所述的一种自校准和频率可选择双延迟线锁相环电路，其特征在于：
VCDL1和VCDL2在第一级和最后一级延迟单元加了的dummy单元，dummy单元是版图设计时加入的一种虚拟器件，其结构和设计参数都与延迟单元一致，以提高压控延迟线版图设计的匹配性，进而降低延迟失配(延迟单元之间的延迟量不一致称为延迟失配)。
CN202311806929.9A 2023-12-25 2023-12-25 一种自校准和频率可选择双延迟线锁相环电路 Pending CN117997337A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311806929.9A CN117997337A (zh) 2023-12-25 2023-12-25 一种自校准和频率可选择双延迟线锁相环电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311806929.9A CN117997337A (zh) 2023-12-25 2023-12-25 一种自校准和频率可选择双延迟线锁相环电路

Publications (1)

Publication Number Publication Date
CN117997337A true CN117997337A (zh) 2024-05-07

Family

ID=90888383

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311806929.9A Pending CN117997337A (zh) 2023-12-25 2023-12-25 一种自校准和频率可选择双延迟线锁相环电路

Country Status (1)

Country Link
CN (1) CN117997337A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118611791A (zh) * 2024-08-02 2024-09-06 联芸科技(杭州)股份有限公司 一种校准电路、芯片和参数校准方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118611791A (zh) * 2024-08-02 2024-09-06 联芸科技(杭州)股份有限公司 一种校准电路、芯片和参数校准方法

Similar Documents

Publication Publication Date Title
US6326826B1 (en) Wide frequency-range delay-locked loop circuit
US7656988B2 (en) Start up circuit for delay locked loop
US6784707B2 (en) Delay locked loop clock generator
US8471614B2 (en) Digital phase locked loop system and method
US8536910B2 (en) System and method for reducing power consumption in a phased-locked loop circuit
US6147561A (en) Phase/frequency detector with time-delayed inputs in a charge pump based phase locked loop and a method for enhancing the phase locked loop gain
KR100644127B1 (ko) 무한의 위상 이동 기능을 가지는 전압 제어 지연 라인을기반으로 하는 듀얼 루프 디엘엘
KR100789408B1 (ko) 지연 동기 루프 회로 및 그것의 멀티플라이드 클럭생성방법
US6005425A (en) PLL using pulse width detection for frequency and phase error correction
US6469550B1 (en) Parallel phase locked loops skew measure and dynamic skew and jitter error compensation method and apparatus
US8258834B2 (en) Lock detector, method applicable thereto, and phase lock loop applying the same
US6346838B1 (en) Internal offset-canceled phase locked loop-based deskew buffer
US11463096B2 (en) Zero-delay phase-locked loop frequency synthesizer based on multi-stage synchronization
US20090167387A1 (en) Delay-locked loop for timing control and delay method thereof
US20080084233A1 (en) Frequency regulator having lock detector and frequency regulating method
CN114866087A (zh) 一种带双延迟线的主次延迟锁相环
US20040251970A1 (en) Method for clock generator lock-time reduction during speedstep transition
TW516272B (en) Phase latch loop acceleration system
CN101105510B (zh) 相位误差测量电路与其方法
US20120076180A1 (en) Phase-locked loop and radio communication device
US8253499B2 (en) Charge pump and phase detection apparatus, phase-locked loop and delay-locked loop using the same
KR100663329B1 (ko) 주파수 체배기
Zhang et al. A fast-locking digital DLL with a high resolution time-to-digital converter
CN111049518A (zh) 一种数字延迟锁相环及其锁定方法
KR100531457B1 (ko) 다 위상 클럭신호 발생을 위한 발진기가 배제된 지연 동기루프

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination