CN117978113A - 放大器以及射频接收系统 - Google Patents

Abstract

本申请实施例提供一种放大器和射频接收系统，通过正相输入信号和反相输入信号分别驱动四个MOS管的栅极，增大了第一PMOS管和第一NMOS管栅源电压的变化，提高了第一PMOS管的跨导和第一NMOS管的跨导，使反相输出信号幅度增加；增大了第二PMOS管和第二NMOS管栅源电压的变化，提高了第二PMOS管的跨导和第二NMOS管的跨导，使正相输出信号幅度增加，从而提高了放大器的增益。并且，第一PMOS管、第一NMOS管、第三PMOS管以及第三NMOS管串联，第二PMOS管、第二NMOS管、第四PMOS管以及第四NMOS管串联，均复用一路电流，减小了电流的消耗。

Description

放大器以及射频接收系统

技术领域

本申请实施例涉及电子电路技术领域，特别是涉及一种放大器以及射频接收系统。

背景技术

随着无线通信技术和集成电路的快速发展，射频集成电路作为这两者的桥梁，也成为当下大家研究的重点，对于射频集成电路设计的要求也越来越高。其中，放大器是射频集成电路中的一个重要模块，位于射频集成电路前端，用于放大天线接收到的信号。放大器提供的增益越大，整体电路噪声性能越好。

然而，现有的放大器，对信号放大的增益小。

发明内容

为克服相关技术中存在的问题，本申请提供了一种放大器以及射频接收系统，其可提高放大器的增益。

根据本申请实施例的第一方面，提供一种放大器，包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一偏置电阻、第二偏置电阻、第三偏置电阻、第四偏置电阻、第五偏置电阻、第六偏置电阻、第七偏置电阻以及第八偏置电阻；

第一PMOS管的栅极、第一NMOS管的栅极、第四PMOS管的栅极以及第四NMOS管的栅极均为放大器的正相输入端，均与正相输入信号连接；第二PMOS管的栅极、第二NMOS管的栅极、第三PMOS管的栅极以及第三NMOS管的栅极均为放大器的反相输入端，均与反相输入信号连接；第一PMOS管的漏极以及第一NMOS管的漏极均为放大器的反相输出端；第二PMOS管的漏极以及第二NMOS管的漏极均为放大器的正相输出端；

第一PMOS管的栅极还经第一偏置电阻与第一偏置电压连接，第一PMOS管的源极与第三NMOS管的源极连接；第三NMOS管的漏极与直流电源连接；第三NMOS管的栅极还经第二偏置电阻与第二偏置电压连接；

第二PMOS管的栅极还经第三偏置电阻与第一偏置电压连接，第二PMOS管的源极与第四NMOS管的源极连接；第四NMOS管的漏极与直流电源连接；第四NMOS管的栅极还经第四偏置电阻与第二偏置电压连接；

第一NMOS管的栅极还经第五偏置电阻与第三偏置电压连接，第一NMOS管的源极与第三PMOS管的源极连接；第三PMOS管的漏极接地；第三PMOS管的栅极还经第六偏置电阻与第四偏置电压连接；

第二NMOS管的栅极还经第七偏置电阻与第三偏置电压连接，第二NMOS管的源极与第四PMOS管的源极连接；第四PMOS管的漏极接地；第四PMOS管的栅极还经第八偏置电阻与第四偏置电压连接。

根据本申请实施例的第二方面，提供一种射频接收系统，包括天线、单端差分转换器、放大器以及变频器；

单端差分转换器的第一端与天线连接，单端差分转换器的第二端接地，单端差分转换器的第三端与放大器的正相输入端连接，单端差分转换器的第四端与放大器的反相输入端连接，放大器的正相输出端与变频器的第一输入端连接，放大器的反相输出端与变频器的第二输入端连接；

放大器包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一偏置电阻、第二偏置电阻、第三偏置电阻、第四偏置电阻、第五偏置电阻、第六偏置电阻、第七偏置电阻以及第八偏置电阻；

第一PMOS管、第一NMOS管、第四PMOS管以及第四NMOS管的栅极均为放大器的正相输入端；第二PMOS管、第二NMOS管、第三PMOS管以及第三NMOS管的栅极均为放大器的反相输入端；第一PMOS管的漏极、第一NMOS管的漏极均为放大器的反相输出端，第二PMOS管的漏极、第二NMOS管的漏极均为放大器的正相输出端；

第一PMOS管的栅极还经第一偏置电阻与第一偏置电压连接，第一PMOS管的源极与第三NMOS管的源极连接；第三NMOS管的漏极与直流电源连接；第三NMOS管的栅极还经第二偏置电阻与第二偏置电压连接；

第二PMOS管的栅极还经第三偏置电阻与第一偏置电压连接，第二PMOS管的源极与第四NMOS管的源极连接；第四NMOS管的漏极与直流电源连接；第四NMOS管的栅极还经第四偏置电阻与第二偏置电压连接；

第一NMOS管的栅极还经第五偏置电阻与第三偏置电压连接，第一NMOS管的源极与第三PMOS管的源极连接；第三PMOS管的漏极接地；第三PMOS管的栅极还经第六偏置电阻与第四偏置电压连接；

第二NMOS管的栅极还经第七偏置电阻与第三偏置电压连接，第二NMOS管的源极与第四PMOS管的源极连接；第四PMOS管的漏极接地；第四PMOS管的栅极还经第八偏置电阻与第四偏置电压连接。

本申请实施例通过正相输入信号和反相输入信号分别驱动四个MOS管的栅极，增大了第一PMOS管和第一NMOS管栅源电压的变化，提高了第一PMOS管的跨导和第一NMOS管的跨导，使反相输出信号幅度增加；增大了第二PMOS管和第二NMOS管栅源电压的变化，提高了第二PMOS管的跨导和第二NMOS管的跨导，使正相输出信号幅度增加，从而提高了放大器的增益。并且，第一PMOS管、第一NMOS管、第三PMOS管以及第三NMOS管串联，第二PMOS管、第二NMOS管、第四PMOS管以及第四NMOS管串联，均复用一路电流，减小了电流的消耗。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。

为了更好地理解和实施，下面结合附图详细说明本发明。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例示出的放大器的具体电路结构示意图；

图2为本申请实施例示出的第一偏置电路的具体电路结构示意图；

图3为本申请实施例示出的第二偏置电路的具体电路结构示意图；

图4为本申请实施例示出的射频系统的电路结构示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施例方式作进一步地详细描述。

应当明确，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。

下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。

在本申请的描述中，需要理解的是，术语“第一”、“第二”、“第三”等仅用于区别类似的对象，而不必用于描述特定的顺序或先后次序，也不能理解为指示或暗示相对重要性。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。在此所使用的词语“如果”/“若”可以被解释成为“在……时”或“当……时”或“响应于确定”。此外，在本申请的描述中，除非另有说明，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。

请参阅图1，其是本申请实施例示出的放大器的具体电路结构示意图。本申请实施例的放大器，应用于射频集成电路，主要用于放大天线接收到的信号。具体的，本申请实施例的放大器包括第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3、第四PMOS管PM4、第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4、第一偏置电阻R1、第二偏置电阻R2、第三偏置电阻R3、第四偏置电阻R4、第五偏置电阻R5、第六偏置电阻R6、第七偏置电阻R7以及第八偏置电阻R8；

第一PMOS管PM1的栅极、第一NMOS管NM1的栅极、第四PMOS管PM4的栅极以及第四NMOS管NM4的栅极均为放大器的正相输入端，均与正相输入信号连接；第二PMOS管PM2的栅极、第二NMOS管NM2的栅极、第三PMOS管PM3的栅极以及第三NMOS管NM3的栅极均为放大器的反相输入端，均与反相输入信号连接；第一PMOS管PM1的漏极以及第一NMOS管NM1的漏极均为放大器的反相输出端；第二PMOS管PM2的漏极以及第二NMOS管NM2的漏极均为放大器的正相输出端；

第一PMOS管PM1的栅极还经第一偏置电阻R1与第一偏置电压vbp连接，第一PMOS管PM1的源极与第三NMOS管NM3的源极连接；第三NMOS管NM3的漏极与直流电源连接；第三NMOS管NM3的栅极还经第二偏置电阻R2与第二偏置电压vcasn连接；

第二PMOS管PM2的栅极还经第三偏置电阻R3与第一偏置电压vbp连接，第二PMOS管PM2的源极与第四NMOS管NM4的源极连接；第四NMOS管NM4的漏极与直流电源连接；第四NMOS管NM4的栅极还经第四偏置电阻R4与第二偏置电压vcasn连接；

第一NMOS管NM1的栅极还经第五偏置电阻R5与第三偏置电压vbn连接，第一NMOS管NM1的源极与第三PMOS管PM3的源极连接；第三PMOS管PM3的漏极接地；第三PMOS管PM3的栅极还经第六偏置电阻R6与第四偏置电压vcasp连接；

第二NMOS管NM2的栅极还经第七偏置电阻R7与第三偏置电压vbn连接，第二NMOS管NM2的源极与第四PMOS管PM4的源极连接；第四PMOS管PM4的漏极接地；第四PMOS管PM4的栅极还经第八偏置电阻R8与第四偏置电压vcasp连接。

其中，正相输入信号IN+与反相输入信号IN-均为交流电压信号，相位差为180度。

其中，第一偏置电阻R1、第二偏置电阻R2、第三偏置电阻R3、第四偏置电阻R4、第五偏置电阻R5、第六偏置电阻R6、第七偏置电阻R7以及第八偏置电阻R8用于隔离正相输入信号IN+和反相输入信号IN-，使得正相输入信号IN+和反相输入信号IN-不会影响到第一偏置电压vbp、第二偏置电压vcasn、第三偏置电压vbn、第四偏置电压vcasp。

其中，第一偏置电压vbp、第二偏置电压vcasn、第三偏置电压vbn、第四偏置电压vcasp均用于提供直流偏置，第一偏置电压vbp使得第一PMOS管PM1以及第二PMOS管PM2工作在饱和区，第二偏置电压vcasn使得第三NMOS管NM3以及第四NMOS管NM4工作在饱和区，第三偏置电压vbn使得第一NMOS管NM1以及第二NMOS管NM2工作在饱和区，第四偏置电压vcasp使得第三PMOS管PM3以及第四PMOS管PM4工作在饱和区。

其中，正相输入信号IN+驱动第一PMOS管PM1的栅极和第一NMOS管NM1的栅极，通过第一PMOS管PM1和第一NMOS管NM1的共源放大后，将正相输入信号转为电流信号，通过第一PMOS管PM1和第一NMOS管NM1的电流比较后，形成反相输出信号OUT-。

其中，反相输入信号IN-驱动第二PMOS管PM2的栅极和第二NMOS管NM2的栅极，通过第二PMOS管PM2和第二NMOS管NM2的共源放大后，将反相输入信号转为电流信号，通过第二PMOS管PM2和第二NMOS管NM2的电流比较后形成正相输出信号OUT+。

在本申请实施例中，反相输入信号IN-驱动第三PMOS管PM3的栅极和第三NMOS管NM3的栅极，通过第三PMOS管PM3和第三NMOS管NM3的电平移位，到达第一NMOS管NM1和第一PMOS管PM1的源极，增大第一NMOS管NM1和第一PMOS管PM1栅源电压的变化，提高了第一NMOS管的跨导以及第一PMOS管的跨导，使得从第一NMOS管NM1的漏极流经第一NMOS管NM1的源极的电流变化量增大，使得从第一PMOS管PM1的源极流经第一PMOS管PM1的漏极的电流变化量增大，第一NMOS管NM1和第一PMOS管PM1的漏极电流比较差异加大，从而使反相输出信号OUT-的幅度增加，提高了放大器的增益。

正相输入信号IN+驱动第四PMOS管PM4的栅极和第四NMOS管NM4的栅极，通过第四PMOS管PM4和第四NMOS管NM4的电平移位，到达第二NMOS管NM2和第二PMOS管PM2的源极，增大第二NMOS管NM2和第二PMOS管PM2栅源电压的变化，提高了第二NMOS管的跨导以及第二PMOS管的跨导，使得从第二NMOS管NM1的漏极流经第二NMOS管NM1的源极的电流变化量增大，使得从第二PMOS管PM1的源极流经第二PMOS管PM1的漏极的电流变化量增大，使第二NMOS管NM2和第二PMOS管PM2的电流变化加大，第二NMOS管NM2和第二PMOS管PM2的漏极电流比较差异加大，从而使正相输出信号OUT+的幅度增加，提高了放大器的增益。

本申请实施例通过正相输入信号和反相输入信号分别驱动四个MOS管的栅极，增大了第一PMOS管PM1和第一NMOS管NM1栅源电压的变化，提高了第一NMOS管的跨导以及第一PMOS管的跨导，使反相输出信号幅度增加；增大了第二PMOS管PM2和第二NMOS管NM2栅源电压的变化，提高了第二NMOS管的跨导以及第二PMOS管的跨导，使正相输出信号幅度增加，从而提高了放大器的增益。并且，第一PMOS管PM1、第一NMOS管NM1、第三PMOS管PM3以及第三NMOS管NM3串联，第二PMOS管PM2、第二NMOS管NM2、第四PMOS管PM4以及第四NMOS管NM4串联，均复用一路电流，减小了电流的消耗。

在一个实施例中，放大器还包括第一隔直单元、第二隔直单元、第三隔直单元、第四隔直单元、第五隔直单元、第六隔直单元、第七隔直单元以及第八隔直单元；

第一PMOS管PM1的栅极还经第一隔直单元与正相输入信号连接，第一NMOS管NM1的栅极经第二隔直单元与正相输入信号连接，第四PMOS管PM4的栅极经第三隔直单元与正相输入信号连接，第四NMOS管NM4的栅极经第四隔直单元与正相输入信号连接；

第二PMOS管PM2的栅极还经第五隔直单元与反相输入信号连接，第二NMOS管NM2的栅极经第六隔直单元与反相输入信号连接，第三PMOS管PM3的栅极经第七隔直单元与反相输入信号连接，第三NMOS管NM3的栅极经第八隔直单元与反相输入信号连接。

其中，正相输入信号IN+与反相输入信号IN-为交流电压信号，包含直流分量。

在本申请实施例中，第一隔直单元、第二隔直单元、第三隔直单元以及第四隔直单元用于滤除正相输入信号IN+中的直流分量，第五隔直单元、第六隔直单元、第七隔直单元以及第八隔直单元用于滤除反相输入信号IN-中的直流分量，避免正相输入信号IN+与反相输入信号IN-的直流分量对电路的对称性造成破坏。

在一个实施例中，第一隔直单元、第二隔直单元、第三隔直单元、第四隔直单元、第五隔直单元、第六隔直单元、第七隔直单元以及第八隔直单元均包括至少一个隔直电容。

在本申请实施例中，第一隔直单元、第二隔直单元、第三隔直单元、第四隔直单元、第五隔直单元、第六隔直单元、第七隔直单元以及第八隔直单元可以是一个隔直电容，也可以是多个隔直电容的串联。具体地，第一隔直单元可以是第一隔直电容C1，第二隔直单元可以是第二隔直电容C2，第三隔直单元可以是第三隔直电容C3，第四隔直单元可以是第四隔直电容C4，第五隔直单元可以是第五隔直电容C5，第六隔直单元可以是第六隔直电容C6，第七隔直单元可以是第七隔直电容C7，第八隔直单元可以是第八隔直电容C8。

在一个实施例中，请参阅图2，第一偏置电压vbp与第二偏置电压vcasn由第一偏置电路产生，第一偏置电路包括第一电流源I1、第五PMOS管PM5、第五NMOS管NM5以及第一电阻R9；

第五PMOS管PM5的源极与第五NMOS管NM5的源极连接，第五PMOS管PM5的漏极经第一电流源I1接地，第五PMOS管PM5的栅极以及第五PMOS管PM5的漏极均为第一偏置电路的第一信号输出端，输出第一偏置电压vbp；

第五NMOS管NM5的漏极与直流电源连接，第五NMOS管NM5的栅极经第一电阻R9与直流电源连接，第五NMOS管NM5的栅极为第二偏置电路的第二信号输出端，输出第二偏置电压vcasn。

其中，第一电流源I1用于提供恒定输出电流，具体地，第一电流源I1可以是可调电流源。第一电阻R9为一上拉电阻。

在本申请实施例中，第一电流源I1、第五PMOS管PM5以及第五NMOS管NM5串联，对直流电源的两端电压进行分压，采集第五PMOS管PM5的栅极电压，获得第一偏置电压vbp，采集第五NMOS管NM5的栅极电压，获得第二偏置电压vcasn。

在一个实施例中，请参阅图3，第三偏置电压vbn与第四偏置电压vcasp由第二偏置电路产生，第二偏置电路包括第二电流源I2、第六NMOS管NM6、第六PMOS管PM6以及第二电阻R10；

第六NMOS管NM6的源极与第六PMOS管PM6的源极连接，第六NMOS管NM6的漏极经第二电流源I2与直流电源连接，第六NMOS管NM6的漏极以及第六NMOS管NM6的栅极均为第二偏置电路的第一信号输出端，输出第三偏置电压vbn；

第六PMOS管PM6的漏极接地，第六PMOS管PM6的栅极经第二电阻R10接地，第六PMOS管PM6的栅极为第二偏置电路的第二信号输出端，输出第四偏置电压vcasp。

其中，第二电流源I2用于提供恒定输出电流，具体地，第二电流源I2可以是可调电流源。第二电阻R10为一下拉电阻。

在本申请实施例中，第二电流源I2、第六NMOS管NM6、第六PMOS管PM6串联，对直流电源的两端电压进行分压，采集第六NMOS管NM6的栅极电压，获得第三偏置电压vbn，采集第六PMOS管PM6的栅极电压，获得第四偏置电压vcasp。

下面将结合图1具体阐述本申请的工作过程：

第一偏置电压vbp提供直流偏置，使得第一PMOS管PM1以及第二PMOS管PM2工作在饱和区，第二偏置电压vcasn提供直流偏置，使得第三NMOS管NM3以及第四NMOS管NM4工作在饱和区，第三偏置电压vbn提供直流偏置，使得第一NMOS管NM1以及第二NMOS管NM2工作在饱和区，第四偏置电压vcasp提供直流偏置，使得第三PMOS管PM3以及第四PMOS管PM4工作在饱和区。正相输入信号IN+驱动第一PMOS管PM1的栅极和第一NMOS管NM1的栅极，反相输入信号IN-驱动第三PMOS管PM3的栅极和第三NMOS管NM3的栅极，通过第三PMOS管PM3和第三NMOS管NM3的电平移位，到达第一NMOS管NM1和第一PMOS管PM1的源极，增大第一NMOS管NM1和第一PMOS管PM1栅源电压的变化，提高了第一NMOS管的跨导以及第一PMOS管的跨导，使第一NMOS管NM1和第一PMOS管PM1的电流变化加大，第一NMOS管NM1和第一PMOS管PM1的电流比较差异加大，从而使反相输出信号OUT-的幅度增加。反相输入信号IN-驱动第二PMOS管PM2的栅极和第二NMOS管NM2的栅极，正相输入信号IN+驱动第四PMOS管PM4的栅极和第四NMOS管NM4的栅极，通过第四PMOS管PM4和第四NMOS管NM4的电平移位，到达第二NMOS管NM2和第二PMOS管PM2的源极，增大第二NMOS管NM2和第二PMOS管PM2栅源电压的变化，提高了第二NMOS管的跨导以及第二PMOS管的跨导，使第二NMOS管NM2和第二PMOS管PM2的电流变化加大，第二NMOS管NM2和第二PMOS管PM2的电流比较差异加大，从而使正相输出信号OUT+的幅度增加。

请参阅图4，其是本申请实施例示出的射频接收系统的电路结构示意图。本申请实施例的射频接收系统1包括天线11、单端差分转换器12、放大器13以及变频器14；

单端差分转换器12的第一端与天线11连接，单端差分转换器12的第二端接地，单端差分转换器12的第三端与放大器13的正相输入端连接，单端差分转换器12的第四端与放大器13的反相输入端连接，放大器13的正相输出端与变频器14的第一输入端连接，放大器13的反相输出端与变频器14的第二输入端连接；

放大器13包括第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3、第四PMOS管PM4、第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4、第一偏置电阻R1、第二偏置电阻R2、第三偏置电阻R3、第四偏置电阻R4、第五偏置电阻R5、第六偏置电阻R6、第七偏置电阻R7以及第八偏置电阻R8；

第一PMOS管PM1、第一NMOS管NM1、第四PMOS管PM4以及第四NMOS管NM4的栅极均为放大器13的正相输入端；第二PMOS管PM2、第二NMOS管NM2、第三PMOS管PM3以及第三NMOS管NM3的栅极均为放大器13的反相输入端；第一PMOS管PM1的漏极、第一NMOS管NM1的漏极均为放大器13的反相输出端，第二PMOS管PM2的漏极、第二NMOS管NM2的漏极均为放大器13的正相输出端；

第一PMOS管PM1的栅极还经第一偏置电阻R1与第一偏置电压vbp连接，第一PMOS管PM1的源极与第三NMOS管NM3的源极连接；第三NMOS管NM3的漏极与直流电源连接；第三NMOS管NM3的栅极还经第二偏置电阻R2与第二偏置电压vcasn连接；

第二PMOS管PM2的栅极还经第三偏置电阻R3与第一偏置电压vbp连接，第二PMOS管PM2的源极与第四NMOS管NM4的源极连接；第四NMOS管NM4的漏极与直流电源连接；第四NMOS管NM4的栅极还经第四偏置电阻R4与第二偏置电压vcasn连接；

第一NMOS管NM1的栅极还经第五偏置电阻R5与第三偏置电压vbn连接，第一NMOS管NM1的源极与第三PMOS管PM3的源极连接；第三PMOS管PM3的漏极接地；第三PMOS管PM3的栅极还经第六偏置电阻R6与第四偏置电压vcasp连接；

第二NMOS管NM2的栅极还经第七偏置电阻R7与第三偏置电压vbn连接，第二NMOS管NM2的源极与第四PMOS管PM4的源极连接；第四PMOS管PM4的漏极接地；第四PMOS管PM4的栅极还经第八偏置电阻R8与第四偏置电压vcasp连接。

其中，天线11接收射频小信号，单端差分转换器12用于将射频小信号转换为差分信号，差分信号作为放大器13的正相输入信号IN+和反相输入信号IN-。

其中，单端差分转换器12为balun转换器，包括初级线圈和次级线圈。

其中，变频器14用于将放大器13输出的正相输出信号以及反相输出信号变频为中频信号或基频信号。

噪声水平是衡量射频接收系统性能的一个关键指标，根据级联电路噪声公式，射频接收系统的噪声系数基本取决于放大器的噪声性能。放大器需要提供足够大的增益来减小后级电路噪声对整体系统噪声的影响。另外，射频接收系统大部分的功耗来自于放大器，减小放大器的电流消耗可以比较明显的减小射频接收系统的功耗。

在本申请实施例中，balun转换器的初级线圈的一端和天线连接，另一端接地；balun转换器的次级线圈的一端输出正相输入信号IN+至放大器13的正相输入端，另一端输出反相输入信号IN-至放大器13的反相输入端。其中，放大器13的具体结构以及工作原理参见前述实施例，在此不再赘述。放大器13位于射频接收系统1的前端，用于放大天线11接收到的信号，可以减小后级电路噪声对整体射频接收系统噪声的影响。并且由于放大器13中第一PMOS管PM1、第一NMOS管NM1、第三PMOS管PM3以及第三NMOS管NM3串联，第二PMOS管PM2、第二NMOS管NM2、第四PMOS管PM4以及第四NMOS管NM4串联，均复用一路电流，减小了电流的消耗，从而减小了射频接收系统的功耗。

在一个实施例中，射频接收系统中的放大器13还包括第一隔直单元、第二隔直单元、第三隔直单元、第四隔直单元、第五隔直单元、第六隔直单元、第七隔直单元以及第八隔直单元；

第一PMOS管PM1的栅极还经第一隔直单元与正相输入信号连接，第一NMOS管NM1的栅极经第二隔直单元与正相输入信号连接，第四PMOS管PM4的栅极经第三隔直单元与正相输入信号连接，第四NMOS管NM4的栅极经第四隔直单元与正相输入信号连接；

第二PMOS管PM2的栅极还经第五隔直单元与反相输入信号连接，第二NMOS管NM2的栅极经第六隔直单元与反相输入信号连接，第三PMOS管PM3的栅极经第七隔直单元与反相输入信号连接，第三NMOS管NM3的栅极经第八隔直单元与反相输入信号连接。

其中，正相输入信号IN+与反相输入信号IN-为交流电压信号，包含直流分量。

在本申请实施例中，第一隔直单元、第二隔直单元、第三隔直单元以及第四隔直单元用于滤除正相输入信号IN+中的直流分量，第五隔直单元、第六隔直单元、第七隔直单元以及第八隔直单元用于滤除反相输入信号IN-中的直流分量，避免正相输入信号IN+与反相输入信号IN-的直流分量对电路的对称性造成破坏。

在一个实施例中，第一隔直单元、第二隔直单元、第三隔直单元、第四隔直单元、第五隔直单元、第六隔直单元、第七隔直单元以及第八隔直单元均包括至少一个隔直电容。

在本申请实施例中，第一隔直单元、第二隔直单元、第三隔直单元、第四隔直单元、第五隔直单元、第六隔直单元、第七隔直单元以及第八隔直单元可以是一个隔直电容，也可以是多个隔直电容的串联。

在一个实施例中，第一偏置电压vbp与第二偏置电压vcasn由第一偏置电路产生，第一偏置电路包括第一电流源I1、第五PMOS管PM5、第五NMOS管NM5以及第一电阻R9；

第五PMOS管PM5的源极与第五NMOS管NM5的源极连接，第五PMOS管PM5的漏极经第一电流源I1接地，第五PMOS管PM5的栅极以及第五PMOS管PM5的漏极均为第一偏置电路的第一信号输出端，输出第一偏置电压vbp；

第五NMOS管NM5的漏极与直流电源连接，第五NMOS管NM5的栅极经第一电阻R9与直流电源连接，第五NMOS管NM5的栅极为第二偏置电路的第二信号输出端，输出第二偏置电压vcasn。

其中，第一电流源I1用于提供恒定输出电流，具体地，第一电流源I1可以是可调电流源。第一电阻R9为一上拉电阻。

在本申请实施例中，第一电流源I1、第五PMOS管PM5以及第五NMOS管NM5串联，对直流电源的两端电压进行分压，采集第五PMOS管PM5的栅极电压，获得第一偏置电压vbp，采集第五NMOS管NM5的栅极电压，获得第二偏置电压vcasn。

在一个实施例中，第三偏置电压vbn与第四偏置电压vcasp由第二偏置电路产生，第二偏置电路包括第二电流源I2、第六NMOS管NM6、第六PMOS管PM6以及第二电阻R10；

第六NMOS管NM6的源极与第六PMOS管PM6的源极连接，第六NMOS管NM6的漏极经第二电流源I2与直流电源连接，第六NMOS管NM6的漏极以及第六NMOS管NM6的栅极均为第二偏置电路的第一信号输出端，输出第三偏置电压vbn；

第六PMOS管PM6的漏极接地，第六PMOS管PM6的栅极经第二电阻R10接地，第六PMOS管PM6的栅极为第二偏置电路的第二信号输出端，输出第四偏置电压vcasp。

其中，第二电流源I2用于提供恒定输出电流，具体地，第二电流源I2可以是可调电流源。第二电阻R10为一下拉电阻。

在本申请实施例中，第二电流源I2、第六NMOS管NM6、第六PMOS管PM6串联，对直流电源的两端电压进行分压，采集第六NMOS管NM6的栅极电压，获得第三偏置电压vbn，采集第六PMOS管PM6的栅极电压，获得第四偏置电压vcasp。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。

以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (10)

1.一种放大器，其特征在于，包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一偏置电阻、第二偏置电阻、第三偏置电阻、第四偏置电阻、第五偏置电阻、第六偏置电阻、第七偏置电阻以及第八偏置电阻；

所述第一PMOS管的栅极、所述第一NMOS管的栅极、所述第四PMOS管的栅极以及所述第四NMOS管的栅极均为所述放大器的正相输入端，均与正相输入信号连接；所述第二PMOS管的栅极、所述第二NMOS管的栅极、所述第三PMOS管的栅极以及所述第三NMOS管的栅极均为所述放大器的反相输入端，均与反相输入信号连接；所述第一PMOS管的漏极以及所述第一NMOS管的漏极均为所述放大器的反相输出端；所述第二PMOS管的漏极以及所述第二NMOS管的漏极均为所述放大器的正相输出端；

所述第一PMOS管的栅极还经所述第一偏置电阻与第一偏置电压连接，所述第一PMOS管的源极与所述第三NMOS管的源极连接；所述第三NMOS管的漏极与直流电源连接；所述第三NMOS管的栅极还经所述第二偏置电阻与第二偏置电压连接；

所述第二PMOS管的栅极还经所述第三偏置电阻与所述第一偏置电压连接，所述第二PMOS管的源极与所述第四NMOS管的源极连接；所述第四NMOS管的漏极与直流电源连接；所述第四NMOS管的栅极还经所述第四偏置电阻与所述第二偏置电压连接；

所述第一NMOS管的栅极还经所述第五偏置电阻与第三偏置电压连接，所述第一NMOS管的源极与所述第三PMOS管的源极连接；所述第三PMOS管的漏极接地；所述第三PMOS管的栅极还经所述第六偏置电阻与第四偏置电压连接；

所述第二NMOS管的栅极还经所述第七偏置电阻与所述第三偏置电压连接，所述第二NMOS管的源极与所述第四PMOS管的源极连接；所述第四PMOS管的漏极接地；所述第四PMOS管的栅极还经所述第八偏置电阻与所述第四偏置电压连接。

2.根据权利要求1所述的放大器，其特征在于，还包括第一隔直单元、第二隔直单元、第三隔直单元、第四隔直单元、第五隔直单元、第六隔直单元、第七隔直单元以及第八隔直单元；

所述第一PMOS管的栅极还经所述第一隔直单元与所述正相输入信号连接，所述第一NMOS管的栅极经所述第二隔直单元与所述正相输入信号连接，所述第四PMOS管的栅极经所述第三隔直单元与所述正相输入信号连接，所述第四NMOS管的栅极经所述第四隔直单元与所述正相输入信号连接；

所述第二PMOS管的栅极还经所述第五隔直单元与所述反相输入信号连接，所述第二NMOS管的栅极经所述第六隔直单元与所述反相输入信号连接，所述第三PMOS管的栅极经所述第七隔直单元与所述反相输入信号连接，所述第三NMOS管的栅极经所述第八隔直单元与所述反相输入信号连接。

3.根据权利要求2所述的放大器，其特征在于：

所述第一隔直单元、第二隔直单元、第三隔直单元、第四隔直单元、第五隔直单元、第六隔直单元、第七隔直单元以及第八隔直单元均包括至少一个隔直电容。

4.根据权利要求1至3任意一项所述的放大器，其特征在于：

所述第一偏置电压与所述第二偏置电压由第一偏置电路产生，所述第一偏置电路包括第一电流源、第五PMOS管、第五NMOS管以及第一电阻；

所述第五PMOS管的源极与所述第五NMOS管的源极连接，所述第五PMOS管的漏极经所述第一电流源接地，所述第五PMOS管的栅极以及所述第五PMOS管的漏极均为所述第一偏置电路的第一信号输出端，输出所述第一偏置电压；

所述第五NMOS管的漏极与直流电源连接，所述第五NMOS管的栅极经所述第一电阻与直流电源连接，所述第五NMOS管的栅极为所述第二偏置电路的第二信号输出端，输出所述第二偏置电压。

5.根据权利要求1至3任意一项所述的放大器，其特征在于：

所述第三偏置电压与所述第四偏置电压由第二偏置电路产生，所述第二偏置电路包括第二电流源、第六NMOS管、第六PMOS管以及第二电阻；

所述第六NMOS管的源极与所述第六PMOS管的源极连接，所述第六NMOS管的漏极经所述第二电流源与直流电源连接，所述第六NMOS管的漏极以及所述第六NMOS管的栅极均为所述第二偏置电路的第一信号输出端，输出所述第三偏置电压；

所述第六PMOS管的漏极接地，所述第六PMOS管的栅极经所述第二电阻接地，所述第六PMOS管的栅极为所述第二偏置电路的第二信号输出端，输出所述第四偏置电压。

6.一种射频接收系统，其特征在于，包括天线、单端差分转换器、放大器以及变频器；

所述单端差分转换器的第一端与所述天线连接，所述单端差分转换器的第二端接地，所述单端差分转换器的第三端与所述放大器的正相输入端连接，所述单端差分转换器的第四端与所述放大器的反相输入端连接，所述放大器的正相输出端与所述变频器的第一输入端连接，所述放大器的反相输出端与所述变频器的第二输入端连接；

所述放大器包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一偏置电阻、第二偏置电阻、第三偏置电阻、第四偏置电阻、第五偏置电阻、第六偏置电阻、第七偏置电阻以及第八偏置电阻；

所述第一PMOS管、所述第一NMOS管、所述第四PMOS管以及所述第四NMOS管的栅极均为所述放大器的正相输入端；所述第二PMOS管、所述第二NMOS管、所述第三PMOS管以及所述第三NMOS管的栅极均为所述放大器的反相输入端；所述第一PMOS管的漏极、所述第一NMOS管的漏极均为所述放大器的反相输出端，所述第二PMOS管的漏极、所述第二NMOS管的漏极均为所述放大器的正相输出端；

所述第一PMOS管的栅极还经所述第一偏置电阻与第一偏置电压连接，所述第一PMOS管的源极与所述第三NMOS管的源极连接；所述第三NMOS管的漏极与直流电源连接；所述第三NMOS管的栅极还经所述第二偏置电阻与第二偏置电压连接；

所述第二PMOS管的栅极还经所述第三偏置电阻与所述第一偏置电压连接，所述第二PMOS管的源极与所述第四NMOS管的源极连接；所述第四NMOS管的漏极与直流电源连接；所述第四NMOS管的栅极还经所述第四偏置电阻与所述第二偏置电压连接；

所述第一NMOS管的栅极还经所述第五偏置电阻与第三偏置电压连接，所述第一NMOS管的源极与所述第三PMOS管的源极连接；所述第三PMOS管的漏极接地；所述第三PMOS管的栅极还经所述第六偏置电阻与第四偏置电压连接；

所述第二NMOS管的栅极还经所述第七偏置电阻与所述第三偏置电压连接，所述第二NMOS管的源极与所述第四PMOS管的源极连接；所述第四PMOS管的漏极接地；所述第四PMOS管的栅极还经所述第八偏置电阻与所述第四偏置电压连接。

7.根据权利要求6所述的射频接收系统，其特征在于：

所述放大器还包括第一隔直单元、第二隔直单元、第三隔直单元、第四隔直单元、第五隔直单元、第六隔直单元、第七隔直单元以及第八隔直单元；

所述第一PMOS管的栅极还经所述第一隔直单元与所述正相输入信号连接，所述第一NMOS管的栅极经所述第二隔直单元与所述正相输入信号连接，所述第四PMOS管的栅极经所述第三隔直单元与所述正相输入信号连接，所述第四NMOS管的栅极经所述第四隔直单元与所述正相输入信号连接；

所述第二PMOS管的栅极还经所述第五隔直单元与所述反相输入信号连接，所述第二NMOS管的栅极经所述第六隔直单元与所述反相输入信号连接，所述第三PMOS管的栅极经所述第七隔直单元与所述反相输入信号连接，所述第三NMOS管的栅极经所述第八隔直单元与所述反相输入信号连接。

8.根据权利要求7所述的射频接收系统，其特征在于：

所述第一隔直单元、第二隔直单元、第三隔直单元、第四隔直单元、第五隔直单元、第六隔直单元、第七隔直单元以及第八隔直单元均包括至少一个隔直电容。

9.根据权利要求6至8任意一项所述的射频接收系统，其特征在于：

所述第一偏置电压与所述第二偏置电压由第一偏置电路产生，所述第一偏置电路包括第一电流源、第五PMOS管、第五NMOS管以及第一电阻；

所述第五PMOS管的源极与所述第五NMOS管的源极连接，所述第五PMOS管的漏极经所述第一电流源接地，所述第五PMOS管的栅极以及所述第五PMOS管的漏极均为所述第一偏置电路的第一信号输出端，输出所述第一偏置电压；

所述第五NMOS管的漏极与直流电源连接，所述第五NMOS管的栅极经所述第一电阻与直流电源连接，所述第五NMOS管的栅极为所述第二偏置电路的第二信号输出端，输出所述第二偏置电压。

10.根据权利要求6至8任意一所述的射频接收系统，其特征在于：

所述第三偏置电压与所述第四偏置电压由第二偏置电路产生，所述第二偏置电路包括第二电流源、第六NMOS管、第六PMOS管以及第二电阻；

所述第六NMOS管的源极与所述第六PMOS管的源极连接，所述第六NMOS管的漏极经所述第二电流源与直流电源连接，所述第六NMOS管的漏极以及所述第六NMOS管的栅极均为所述第二偏置电路的第一信号输出端，输出所述第三偏置电压；

所述第六PMOS管的漏极接地，所述第六PMOS管的栅极经所述第二电阻接地，所述第六PMOS管的栅极为所述第二偏置电路的第二信号输出端，输出所述第四偏置电压。