CN117978110A - 功率放大器和射频前端模组 - Google Patents
功率放大器和射频前端模组 Download PDFInfo
- Publication number
- CN117978110A CN117978110A CN202410370975.7A CN202410370975A CN117978110A CN 117978110 A CN117978110 A CN 117978110A CN 202410370975 A CN202410370975 A CN 202410370975A CN 117978110 A CN117978110 A CN 117978110A
- Authority
- CN
- China
- Prior art keywords
- amplifier
- coupler
- power
- bias
- bias unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002955 isolation Methods 0.000 claims abstract description 44
- 230000008878 coupling Effects 0.000 claims abstract description 9
- 238000010168 coupling process Methods 0.000 claims abstract description 9
- 238000005859 coupling reaction Methods 0.000 claims abstract description 9
- 239000003990 capacitor Substances 0.000 claims description 12
- 230000003321 amplification Effects 0.000 claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical group 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 29
- 230000006866 deterioration Effects 0.000 description 10
- 238000004891 communication Methods 0.000 description 5
- 239000013589 supplement Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000002776 aggregation Effects 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
本申请公开了一种功率放大器和射频前端模组，该功率放大器包括：功率放大电路和第一偏置电路，第一耦合器用于连接第一放大器与第二放大器；第一偏置电路包括第一主偏置单元和第一辅偏置单元，第一主偏置单元的第一端与第一辅偏置单元的第一端分别连接于第一放大器的输入端；第一耦合器的隔离端口连接至第一辅偏置单元；第一耦合器用于将隔离端口的第一反射功率耦合至第一辅偏置单元，以当第一反射功率达到功率阈值时，导通第一辅偏置单元。上述功率放大器，通过利用第一耦合器将第一反射功率耦合至第一辅偏置单元，控制第一辅偏置单元在第一反射功率达到功率阈值时导通，可以改善功率放大器的线性特性和提高功率放大器的附加功率效率。
Description
技术领域
本申请涉及射频技术领域，尤其涉及一种功率放大器和射频前端模组。
背景技术
在射频技术中，当射频前端模组中的功率放大器的输出功率增大时，功率放大器会出现增益幅度和相位幅度的恶化，从而导致功率放大器的线性性能恶化和附加功率效率降低。
发明内容
本申请提供了一种功率放大器和射频前端模组，解决了相关技术中功率放大器的输出功率增大导致功率放大器的线性性能恶化和附加功率效率降低的问题。
第一方面，本申请提供了一种功率放大器，所述功率放大器包括：功率放大电路，所述功率放大电路包括第一耦合器、第一放大器和第二放大器，所述第一耦合器用于连接所述第一放大器与所述第二放大器；第一偏置电路，所述第一偏置电路包括第一主偏置单元和第一辅偏置单元，所述第一主偏置单元的第一端与所述第一辅偏置单元的第一端分别连接于所述第一放大器的输入端；所述第一耦合器包括第一信号端口、隔离端口、第二信号端口和第三信号端口，所述第一耦合器被配置为对输入至所述第一信号端口的射频输入信号进行分路，并通过所述第一耦合器的第二信号端口与第三信号端口输出第一射频信号与第二射频信号，其中，所述第一射频信号的相位与所述第二射频信号的相位相差90度，所述第一耦合器的隔离端口连接至所述第一辅偏置单元；其中，所述第一耦合器用于将所述隔离端口的第一反射功率耦合至所述第一辅偏置单元，以当所述第一反射功率达到预设的功率阈值时，导通所述第一辅偏置单元。
上述功率放大器，通过利用第一耦合器将第一反射功率耦合至第一辅偏置单元，以使第一辅偏置单元在第一反射功率达到功率阈值时导通，可以实现控制第一辅偏置单元向第一放大器输出偏置电流，由于第一反射功率随功率放大器的输出功率增大而增大，因此可以在功率放大器的输出功率增大到当第一反射功率达到预设的功率阈值时，控制第一辅偏置单元导通，由第一辅偏置单元和第一主偏置单元共同输出偏置电流至第一放大器，可以及时对第一放大器补充偏置电流，从而可以改善第一放大器的增益幅度和相位幅度出现恶化的问题，同时还可以改善第一放大器的线性性能，进而提高功率放大器的附加功率效率和优化功率放大器的线性度。
第二方面，本申请还提供了一种功率放大器，所述功率放大器包括：功率放大电路，所述功率放大电路包括第一耦合器、第一放大器、第二放大器和第二耦合器，所述第一耦合器用于连接所述第一放大器以及所述第二放大器的输入端，所述第二耦合器用于连接所述第一放大器以及所述第二放大器的输出端连接；第一偏置电路，所述第一偏置电路包括第一主偏置单元和第一辅偏置单元，所述第一主偏置单元的第一端与所述第一辅偏置单元的第一端分别连接于所述第一放大器的输入端，所述第一耦合器的隔离端口连接至所述第一辅偏置单元；所述第一耦合器用于将第一反射功率耦合至所述第一辅偏置单元，以当所述第一反射功率达到预设的功率阈值时，导通所述第一辅偏置单元；第二偏置电路，所述第二偏置电路包括第二主偏置单元和第二辅偏置单元，所述第二主偏置单元的第一端与所述第二辅偏置单元的第一端分别连接于所述第二放大器的输入端，所述第二耦合器的隔离端口连接至所述第二辅偏置单元；所述第二耦合器用于将第二反射功率耦合至所述第二辅偏置单元，以当所述第二反射功率达到所述功率阈值时，导通所述第二辅偏置单元。
上述功率放大器，通过利用第一耦合器将第一反射功率耦合至第一辅偏置单元，以使第一辅偏置单元在第一反射功率达到功率阈值时导通，可以实现控制第一辅偏置单元向第一放大器输出偏置电流，由于反射功率随功率放大器的输出功率增大而增大，因此可以在功率放大器的输出功率增大到当第一反射功率达到预设的功率阈值时，控制第一辅偏置单元导通，由第一辅偏置单元和第一主偏置单元共同输出偏置电流至第一放大器，可以及时对第一放大器补充偏置电流，从而可以改善第一放大器的增益幅度和相位幅度出现恶化的问题，同时还可以改善第一放大器的线性性能，进而提高功率放大器的附加功率效率和优化功率放大器的线性度。通过利用第二耦合器将第二反射功率耦合至第二辅偏置单元，以使第二辅偏置单元在第二反射功率达到功率阈值时导通，可以实现控制第二辅偏置单元向第二放大器输出偏置电流，由于第二反射功率随功率放大器的输出功率增大而增大，因此可以在功率放大器的输出功率增大到当第二反射功率达到预设的功率阈值时，控制第二辅偏置单元导通，由第二辅偏置单元和第二主偏置单元共同输出偏置电流至第二放大器，可以及时对第二放大器补充偏置电流，从而可以改善第二放大器的增益幅度和相位幅度出现恶化的问题，同时还可以改善第二放大器的线性性能，进而提高功率放大器的附加功率效率和优化功率放大器的线性度。
第三方面，本申请还提供了一种射频前端模组，所述射频前端模组包括上述的功率放大器。
附图说明
为了更清楚地说明本申请实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种射频前端模组的电路结构示意图；
图2是本申请实施例提供的一种功率放大器的电路结构示意图；
图3是本申请实施例提供的第二种功率放大器的电路结构示意图；
图4是本申请实施例提供的第三种功率放大器的电路结构示意图；
图5是本申请实施例提供的第四种功率放大器的电路结构示意图；
图6是本申请实施例提供的第五种功率放大器的电路结构示意图；
图7是本申请实施例提供的第六种功率放大器的电路结构示意图；
图8是本申请实施例提供的第七种功率放大器的电路结构示意图；
图9是本申请实施例提供的第八种功率放大器的电路结构示意图；
图10是本申请实施例提供的第九种功率放大器的电路结构示意图；
图11是本申请实施例提供的第十种功率放大器的电路结构示意图；
图12是本申请实施例提供的第十一种功率放大器的电路结构示意图；
图13是本申请实施例提供的第十二种功率放大器的电路结构示意图；
图14是本申请实施例提供的第十三种功率放大器的电路结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
附图中所示的流程图仅是示例说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解、组合或部分合并，因此实际执行的顺序有可能根据实际情况改变。
应当理解，在此本申请说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本申请。如在本申请说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
还应当理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
相关技术中，当射频前端模组中的功率放大器的输出功率增大时，功率放大器会出现增益幅度和相位幅度的恶化，以及出现线性功率的线性性能恶化和附加功率效率降低。
为此，本申请的实施例提供一种功率放大器和射频前端模组，通过利用第一耦合器将第一反射功率耦合至第一辅偏置单元，以使第一辅偏置单元在第一反射功率达到功率阈值时导通，可以实现控制第一辅偏置单元向第一放大器输出偏置电流，由于第一反射功率随功率放大器的输出功率增大而增大，因此可以在功率放大器的输出功率增大到当第一反射功率达到预设的功率阈值时，控制第一辅偏置单元导通，由第一辅偏置单元和第一主偏置单元共同输出偏置电流至第一放大器，可以及时对第一放大器补充偏置电流，从而可以改善第一放大器的增益幅度和相位幅度出现恶化的问题，同时还可以改善第一放大器的线性性能，进而提高功率放大器的附加功率效率和优化功率放大器的线性度。以下将对功率放大器的结构作详细说明。
请参阅图1，图1是本申请实施例提供的一种射频前端模组10的电路结构示意图，如图1所示，射频前端模组10可以包括功率放大器100。
需要说明的是，射频前端模组10是一种将射频开关、低噪声放大器、滤波器、双工器、功率放大器等两种或者两种以上的分立器件集成为一个独立模组的元件，从而提高集成度和硬件性能，并使体积小型化。本实施例中的射频前端模组10能够支持载波聚合(Carrier Aggregation)、双连接(Dual connectivity)和多进多出（MIMO）。
具体地，射频前端模组10可以应用于智能手机、平板电脑、智能手表、路由器等通信设备。其中，通信设备可以包括智能手机、平板电脑、智能手表等电子设备，还可以包括基站、NFC（Near Field Communication，近场通信）设备等通信设备。射频前端模组10可以通过通信设备中的天线接收或发射射频信号，功率放大器100用于对接收或发射的射频信号进行放大。
请参阅图2，图2是本申请实施例提供的一种功率放大器100的电路结构示意图，如图2所示，功率放大器100可以包括功率放大电路101和第一偏置电路102。功率放大电路101包括第一耦合器1010、第一放大器1011和第二放大器1012，第一耦合器1010用于连接第一放大器1011与第二放大器1012。
示例性的，如图2所示，第一耦合器1010可以连接至第一放大器1011的输入端以及第二放大器1012的输入端。当然，第一耦合器1010也可以连接至第一放大器1011的输出端以及第二放大器1012的输出端。
第一偏置电路102包括第一主偏置单元1020和第一辅偏置单元1021，第一主偏置单元1020的第一端与第一辅偏置单元1021的第一端分别连接于第一放大器1011的输入端。需要说明的是，第一放大器1011与第二放大器1012可以相互替换，即第一主偏置单元1020的第一端与第一辅偏置单元1021的第一端也可以分别连接于第二放大器1012的输入端。在本申请实施例中，为了便于描述，以第一主偏置单元1020的第一端与第一辅偏置单元1021的第一端分别连接于第一放大器1011的输入端为例进行说明。
在至少一个实施例中，功率放大器100可以为平衡性功率放大器，也可以为多尔蒂功率放大器。需要说明的是，当功率放大器100为平衡性功率放大器时，第一放大器1011可以为平衡性功率放大器的两个放大器中的任意一个放大器。当功率放大器100为多尔蒂功率放大器时，第一放大器1011可以为多尔蒂功率放大器的载波放大器，也可以为多尔蒂功率放大器的峰值放大器。
第一耦合器1010包括第一信号端口、隔离端口（isolating distance）、第二信号端口和第三信号端口，第一耦合器1010被配置为对输入至第一信号端口的射频输入信号进行分路，并通过第一耦合器1010的第二信号端口与第三信号端口输出第一射频信号与第二射频信号，其中，第一射频信号的相位与第二射频信号的相位相差90度。
其中，第一耦合器1010的隔离端口（isolating distance），即图2所示的ISO端口，第一耦合器1010的隔离端口连接至第一辅偏置单元1021。其中，第一耦合器1010用于将隔离端口的第一反射功率耦合至第一辅偏置单元1021，以当第一反射功率达到预设的功率阈值时，导通第一辅偏置单元1021。
需要说明的是，第一耦合器1010可以通过隔离端口向第一辅偏置单元1021输出第一反射功率，当功率放大器100的输出功率增大时，第一反射功率也随之增大，从而可以在第一反射功率达到预设的功率阈值时，导通第一辅偏置单元1021。其中，预设的功率阈值可以根据第一辅偏置单元1021中的偏置晶体管所需的导通电压来设定，具体数值在此不作限定。
上述实施例，通过利用第一耦合器1010将第一反射功率耦合至第一辅偏置单元1021，以使第一辅偏置单元1021在第一反射功率达到功率阈值时导通，可以实现控制第一辅偏置单元1021向第一放大器1011输出偏置电流，由于第一反射功率随功率放大器100的输出功率增大而增大，也即于第一反射功率和功率放大器100的输出功率呈正相关，因此可以在功率放大器100的输出功率增大到当第一反射功率达到预设的功率阈值时，控制第一辅偏置单元1021导通，由第一辅偏置单元1021和第一主偏置单元1020共同输出偏置电流至第一放大器1011，可以及时对第一放大器1011补充偏置电流，从而可以改善第一放大器1011的增益幅度和相位幅度出现恶化的问题，同时还可以改善第一放大器的线性性能，进而提高功率放大器100的附加功率效率和优化功率放大器的线性度。
在一些实施例中，功率阈值与功率放大器100的线性功率回退点相关联。
示例性的，在功率放大器100的线性功率回退-5dBm-0dBm时，第一反射功率达到功率阈值。例如，可以检测线性功率的回退点，当检测线性功率回退-5dBm-0dBm时，确认第一反射功率达到功率阈值，此时第一辅偏置单元100导通。
需要说明的是，功率放大器100的线性功率的回退与功率放大器100的增益幅度和相位幅度的恶化程度成正相关，功率放大器100的线性功率的回退越多，功率放大器100的增益幅度和相位幅度的恶化程度越大。在本申请实施例中，通过配置功率放大器100的线性功率的回退值较小（例如-5dBm-0dBm）时，第一反射功率达到功率阈值，可以实现在功率放大器100的增益幅度和相位幅度的恶化程度较小时，控制第一辅偏置单元1021导通，及时对第一放大器1011补充偏置电流，从而可以避免功率放大器100的增益幅度和相位幅度的恶化程度较大时才对第一放大器1011补充偏置电流，进而可以提高功率放大器100的附加功率效率和优化功率放大器的线性度。
在一些实施例中，当第一反射功率未达到功率阈值时，第一辅偏置单元1021处于关断状态，第一主偏置单元1020输出第一偏置信号至第一放大器1011。当第一反射功率达到功率阈值时，第一主偏置单元1020输出第一偏置信号至第一放大器1011，第一辅偏置单元1021输出第二偏置信号至第一放大器1011，也即当第一反射功率未达到功率阈值时只有第一主偏置单元1020为第一放大器1011提供偏置信号，当第一反射功率达到功率阈值时第一主偏置单元1020和第一辅偏置单元1021共同为第一放大器1011提供偏置信号。需要说明的是，第一辅偏置单元1021的结构可以与第一主偏置单元1020的结构可以相同或者不同，第一偏置信号与第二偏置信号可以是偏置电流。
上述实施例，在第一反射功率达到功率阈值时，通过由第一主偏置单元1020输出第一偏置信号至第一放大器1011以及由第一辅偏置单元1021输出第二偏置信号至第一放大器1011，相比较于单独由第一主偏置单元1020输出第一偏置信号，可以增大输入到第一放大器1011的偏置电流，实现对第一放大器1011补充偏置电流，从而可以改善第一放大器1011的增益幅度和相位幅度出现恶化的问题，同时还可以改善第一放大器1011的线性性能，进而提高功率放大器100的附加功率效率和优化功率放大器的线性度。
请参阅图3，图3是本申请实施例提供的第二种功率放大器100的电路结构示意图，如图3所示，功率放大器100除了包括第一偏置电路102，还可以包括第二偏置电路103，第二偏置电路103可以包括第二主偏置单元1030和第二辅偏置单元1031，第二主偏置单元1030的第一端与第二辅偏置单元1031的第一端分别连接于第二放大器1012的输入端，第一耦合器1010的隔离端口连接至第二辅偏置单元1031。
其中，第一耦合器1010用于将隔离端口的第一反射功率耦合至第二辅偏置单元1031，以当第一反射功率达到功率阈值时，导通第二辅偏置单元1031。可以理解的是，在本申请实施例中，第一耦合器1010可以同时将隔离端口的第一反射功率耦合至第一辅偏置单元1021以及第二辅偏置单元1031，以控制第一辅偏置单元1021在第一反射功率达到功率阈值时导通，向第一放大器1011输出偏置电流，以及控制第二辅偏置单元1031在第一反射功率达到功率阈值时导通，向第二放大器1012输出偏置电流，进而实现同时对第一放大器1011以及第二放大器1012补充偏置电流。
上述实施例，通过设置第一偏置电路102和第二偏置电路103两组偏置电路，可以实现由第一偏置电路102对第一放大器1011补充偏置电流，由第二偏置电路103对第二放大器1012补充偏置电流，可以改善第一放大器1011以及第二放大器1012的增益幅度和相位幅度出现恶化的问题，同时还可以改善第一放大器1011以及第二放大器1012的线性性能，进而提高功率放大器100的附加功率效率和优化功率放大器100的线性度。
请参阅图4，图4是本申请实施例提供的第三种功率放大器100的电路结构示意图，如图4所示，功率放大电路101除了包括第一耦合器1010，还可以包括第二耦合器1013。第一耦合器1010还可以包括第一信号端口S11、第二信号端口S12和第三信号端口S13。第二耦合器1013可以包括第一信号端口S21、第二信号端口S22、第三信号端口S23和隔离端口ISO。
在一些实施例中，如图4所示，第一耦合器1010的第一信号端口S11被配置为接收射频输入信号，第一耦合器1010的第二信号端口S12与第一放大器1011的输入端连接，第一耦合器1010的第三信号端口S13与第二放大器1012的输入端连接。第二耦合器1013的第二信号端口S22与第一放大器1011的输出端连接，第二耦合器1013的第三信号端口S23与第二放大器1012的输出端连接，第二耦合器1013的第一信号端口S21被配置为输出射频输出信号。
需要说明的是，在本申请实施例中，第一耦合器1010可以连接于第一放大器1011以及第二放大器1012的输入端，第二耦合器1013可以连接于第一放大器1011以及第二放大器1012的输出端，如图4所示。当然，第一耦合器1010可以连接于第一放大器1011以及第二放大器1012的输出端，第二耦合器1013可以连接于第一放大器1011以及第二放大器1012的输入端。
在另一些实施例中，第二耦合器1013的第一信号端口S21被配置为接收射频输入信号，第二耦合器1013的第二信号端口S22与第一放大器1011的输入端连接，第二耦合器1013的第三信号端口S23与第二放大器1012的输入端连接。第一耦合器1010的第二信号端口S12与第一放大器1011的输出端连接，第一耦合器1010的第三信号端口S13与第二放大器1012的输出端连接，第一耦合器1010的第一信号端口S11被配置为输出射频输出信号。
在一些实施例中，如图4所示，第一耦合器1010为正交耦合器，第一耦合器1010被配置为对输入至第一信号端口S11的射频输入信号进行分路，并通过第一耦合器1010的第二信号端口S12与第三信号端口S13输出第一射频信号与第二射频信号，其中，第一射频信号的相位与第二射频信号的相位相差90度。
需要说明的是，正交耦合器可以用于对射频信号进行分路或合路，当正交耦合器设置在第一放大器1011和第二放大器1012的输入端时，正交耦合器用于对射频信号进行分路；当正交耦合器设置在第一放大器1011和第二放大器1012的输出端时，正交耦合器用于对第一放大器1011和第二放大器1012输出的两路射频信号进行合路。
上述实施例，通过采用正交耦合器作为第一耦合器1010，由于第一耦合器1010设置在第一放大器1011和第二放大器1012的输入端，因此可以实现由第一耦合器1010对射频输入信号进行分路，同时向第一放大器1011和第二放大器1012输入相位相差90度的射频信号。
在一些实施例中，如图4所示，第二耦合器1013为正交耦合器，第二耦合器1013被配置为对输入第二耦合器1013的第二信号端口S22的第三射频信号与输入第二耦合器1013的第三信号端口S23的第四射频信号进行组合，并通过第二耦合器1013的第一信号端口S21输出组合得到的射频输出信号，其中，第三射频信号的相位与第四射频信号的相位相差90度。
需要说明的是，第三射频信号是由第一放大器1011对第一射频信号进行放大后输出的射频信号，第四射频信号是由第二放大器1012对第二射频信号进行放大后输出的射频信号。
上述实施例，通过采用正交耦合器作为第二耦合器1013，由于第二耦合器1013设置在第一放大器1011和第二放大器1012的输出端，因此可以实现由第二耦合器1013对第一放大器1011和第二放大器1012输出的相位相差90度的第三射频信号与第四射频信号进行组合。可以理解的是，由于第二耦合器1013具有90度的相移功能，可以用于抵消输入的射频信号的相位差，因此第二耦合器1013可以实现对相位相差90度的第三射频信号与第四射频信号进行组合。
请参阅图5，图5是本申请实施例提供的第四种功率放大器100的电路结构示意图，如图5所示，功率放大器100除了包括第一偏置电路102，功率放大器100还可以包括第二偏置电路103，第二偏置电路103包括第二主偏置单元1030和第二辅偏置单元1031，第二主偏置单元1030的第一端与第二辅偏置单元1031的第一端分别连接于第二放大器1012的输入端，第二耦合器1013的隔离端口ISO连接至第二辅偏置单元1031。其中，第二耦合器1013用于将隔离端口ISO的第二反射功率耦合至第二辅偏置单元1031，以当第二反射功率达到功率阈值时，导通第二辅偏置单元1031。
如图5所示，第一耦合器1010用于将隔离端口的第一反射功率耦合至第一辅偏置单元1021，以当第一反射功率达到功率阈值时，导通一辅偏置单元1021。
需要说明的是，对于在第一放大器1011与第二放大器1012的输入端与输出端分别连接有耦合器的场景中，可以由第一耦合器1010将第一反射功率耦合至第一辅偏置单元1021，以控制第一辅偏置单元1021在第一反射功率达到功率阈值时导通，向第一放大器1011输出偏置电流。由第二耦合器1013将隔离端口ISO的第二反射功率耦合至第二辅偏置单元1031，以控制第二辅偏置单元1031在第二反射功率达到功率阈值时导通，向第二放大器1012输出偏置电流。
上述实施例，通过设置第一偏置电路102和第二偏置电路103，可以实现由第一偏置电路102中的第一辅偏置单元1021对第一放大器1011补充偏置电流，由第二偏置电路103中的第二辅偏置单元1031对第二放大器1012补充偏置电流，可以改善第一放大器1011以及第二放大器1012的增益幅度和相位幅度出现恶化的问题，同时还可以改善第一放大器1011以及第二放大器1012的线性性能，进而提高功率放大器100的附加功率效率和优化功率放大器100的线性度。
请参阅图6，图6是本申请实施例提供的第五种功率放大器100的电路结构示意图，如图6所示，功率放大器100还包括第一电阻R1与第二电阻R2，第一电阻R1的第一端连接于第一耦合器1010的隔离端口ISO，第一电阻R1的第二端接地。第二电阻R2的第一端连接于第二耦合器1013的隔离端口ISO，第二电阻R2的第二端接地。
需要说明的是，第一电阻R1用于对第一耦合器1010的隔离端口ISO进行隔离信号，第二电阻R2用于对第二耦合器1013的隔离端口ISO进行隔离信号，从而可以提高功率放大器100的稳定性与可靠性。
请参阅图7，图7是本申请实施例提供的第六种功率放大器100的电路结构示意图，如图7所示，第一辅偏置单元1021包括第一偏置晶体管T1，第一偏置晶体管T1的第一端与第一放大器1011的输入端连接，第一偏置晶体管T1的第二端与第一供电端20连接，第一偏置晶体管T1的第三端与偏置信号源端口21连接。
需要说明的是，在图2至图7中，第一主偏置单元1020的结构与第一辅偏置单元1021的结构相同。此外，在图5中，本申请实施例中的第二辅偏置单元1031的结构可以与第一辅偏置单元1021的结构相同或者不同，第二主偏置单元1030的结构可以与第一辅偏置单元1021的结构相同或者不同。
示例性的，第一供电端20可以是电压端，也可以是电流端。偏置信号源端口21用于向第一偏置晶体管T1输入偏置信号。
在一些实施例中，第一耦合器1010的隔离端口可以连接至第一偏置晶体管T1的第三端，如图7所示。
在另一些实施例中，第一耦合器1010的隔离端口连接至第一偏置晶体管T1的第一端。
在一些实施例中，第一偏置晶体管T1为金属氧化物半导体场效应晶体管（MetalOxide Semiconductor Field Effect Transistor，MOSFET），第一偏置晶体管T1的第一端为源极，第一偏置晶体管T1的第二端为漏极，第一偏置晶体管T1的第三端为栅极。
在本实施例中，通过将第一偏置晶体管T1配置为MOSFET管，由于MOSFET管具有驱动电路简单、噪声低等特性，因此可以简化第一辅偏置单元1021的控制逻辑，提高功率放大器100的工作效率以及降低成本。
在另一些实施例中，第一偏置晶体管为双极结型晶体管（Bipolar JunctionTransistor，BJT），第一偏置晶体管的第一端为发射极，第一偏置晶体管的第二端为集电极，第一偏置晶体管的第三端为基极。
在本实施例中，通过将第一偏置晶体管T1配置为BJT管，由于BJT管具有低输入阻抗的特性，可以承受较大的电流，因此可以满足功率放大器100工作在较大电流场景的需求。
请参阅图8，图8是本申请实施例提供的第七种功率放大器100的电路结构示意图，如图8所示，功率放大器100还可以包括第一移相器104，第一移相器104的第一端与第一耦合器1010的隔离端口ISO连接，第一移相器104的第二端与第一辅偏置单元1021连接，第一移相器104被配置为调整第一反射功率的相位。
需要说明的是，第一移相器104可以包括但不限于RC移相器、LC移相器、开关线移相器、负载线移相器、混合型移相器、高低通型移相器或矢量合成型移相器等等。本申请实施例以RC移相器为例进行说明。
示例性的，如图8所示，第一移相器104为RC移相器，第一移相器104可以包括第三电阻R3和电容C1，第三电阻R3的第一端与第一耦合器1010的隔离端口ISO连接，第三电阻R3的第二端与电容C1的第一端连接，电容C1的第二端与第一辅偏置单元1021连接。
上述实施例，通过在第一耦合器1010的隔离端口ISO与第一辅偏置单元1021之间设置第一移相器104，可以利用第一移相器104灵活地调整输入至第一辅偏置单元1021的第一反射功率的相位，从而可以提高第一反射功率的相位范围。
在一些实施例中，图2至图8中的功率放大器100为多尔蒂放大器，第一放大器1011为载波放大器，第二放大器1012为峰值放大器。当然，第一放大器1011还可以是峰值放大器，第二放大器1012还可以是载波放大器。
需要说明的是，当第一耦合器1010的第二信号端口向第一放大器1011输入第一射频信号，第一耦合器1010的第三信号端口向第二放大器1012输入第二射频信号时，第一放大器1011用于在第一射频信号的输入功率低于预设的功率阈值时放大第一射频信号，第二放大器1012用于在第二射频信号的输入功率高于预设的功率阈值时放大第二射频信号。其中，预设的功率阈值可以根据实际情况设定，具体数值在此不作限定。
上述实施例，通过将功率放大器100配置为多尔蒂放大器，不但可以改善多尔蒂放大器的增益幅度和相位幅度出现恶化的问题，同时还可以改善多尔蒂放大器的线性性能，进而提高多尔蒂放大器的附加功率效率，且还能使得功率放大器100具有高效率、宽频带和高功率处理能力，从而可以提高功率放大器100的功率放大性能和适应性。
在另一些实施例中，功率放大器100为平衡式放大器。示例性的，如图2至图8，当功率放大器100为平衡式放大器时，第一放大器1011与第二放大器1012为同类放大器。
上述实施例，通过将功率放大器100配置为平衡式（balanced）放大器，不但可以改善平衡式放大器的增益幅度和相位幅度出现恶化的问题，同时还可以改善平衡式放大器的线性功率的回退，进而提高平衡式放大器的附加功率效率，且还能可以提升功率放大器100的输出能力和输出能力，同时还可以改善功率放大器100的输出匹配特性。
请参阅图9，图9是本申请实施例提供的第八种功率放大器100的电路结构示意图，如图9所示，功率放大器100可以包括功率放大电路101、第一偏置电路102和第二偏置电路103。
其中，功率放大电路101可以包括第一耦合器1010、第一放大器1011和第二放大器1012和第二耦合器1013，第一耦合器1010用于连接第一放大器1011以及第二放大器1012的输入端，第二耦合器1013用于连接第一放大器1011以及第二放大器1012的输出端连接。
第一偏置电路102可以包括第一主偏置单元1020和第一辅偏置单元1021，第一主偏置单元1020的第一端与第一辅偏置单元1021的第一端分别连接于第一放大器1011的输入端，第一耦合器1010的隔离端口连接至第一辅偏置单元1021。第一耦合器1010用于将第一反射功率耦合至第一辅偏置单元1021，以当第一反射功率达到预设的功率阈值时，导通第一辅偏置单元1021。
第二偏置电路103包括第二主偏置单元1030和第二辅偏置单元1031，第二主偏置单元1030的第一端与第二辅偏置单元1031的第一端分别连接于第二放大器1012的输入端，第二耦合器1013的隔离端口连接至第二辅偏置单元1031。第二耦合器1013用于将第二反射功率耦合至第二辅偏置单元1031，以当第二反射功率达到功率阈值时，导通第二辅偏置单元1031。
示例性的，如图9所示，第一耦合器1010的隔离端口连接至第一辅偏置单元1021的第二端（即输入端），第二耦合器1013的隔离端口连接至第二辅偏置单元1031的第二端（即输入端）。
在本申请实施例中，耦合器的隔离端口除了可以连接至辅偏置单元的输入端，也可以连接至辅偏置单元的输出端。
请参阅图10，图10是本申请实施例提供的第九种功率放大器100的电路结构示意图，如图10所示，第一耦合器1010的隔离端口连接至第一辅偏置单元1021的第一端（即输出端），第二耦合器1013的隔离端口连接至第二辅偏置单元1031的第一端（即输出端）。
上述实施例中，通过利用第一耦合器1010将第一反射功率耦合至第一辅偏置单元1021，以使第一辅偏置单元1021在第一反射功率达到功率阈值时导通，可以实现控制第一辅偏置单元1021向第一放大器1011输出偏置电流，由于第一反射功率随功率放大器100的输出功率增大而增大，因此可以在功率放大器100的输出功率增大到当第一反射功率达到预设的功率阈值时，控制第一辅偏置单元1021导通，由第一辅偏置单元1021和第一主偏置单元1020共同输出偏置电流至第一放大器1011，可以及时对第一放大器1011补充偏置电流，从而可以改善第一放大器1011的增益幅度和相位幅度出现恶化的问题，同时还可以改善第一放大器1011的线性性能，进而提高功率放大器100的附加功率效率和优化功率放大器100的线性度。同理，通过利用第二耦合器1013将第二反射功率耦合至第二辅偏置单元1031，以使第二辅偏置单元1031在第二反射功率达到功率阈值时导通，可以实现控制第二辅偏置单元1031向第二放大器1012输出偏置电流，及时对第二放大器1012补充偏置电流，从而可以改善第二放大器1012的增益幅度和相位幅度出现恶化的问题，同时还可以改善第二放大器1012的线性性能，进而提高功率放大器100的附加功率效率和优化功率放大器100的线性度。
请参阅图11，图11是本申请实施例提供的第十种功率放大器100的电路结构示意图，如图11所示，第一辅偏置单元1021包括第一偏置晶体管T1，第一偏置晶体管T1的第一端与第一放大器1011的输入端连接，第一偏置晶体管T1的第二端与第一供电端20连接，第一偏置晶体管T1的第三端与偏置信号源端口21连接。
示例性的，如图11所示，第二辅偏置单元1031包括第二偏置晶体管T2，第二偏置晶体管T2的第一端与第二放大器1012的输入端连接，第二偏置晶体管T2的第二端与第二供电端22连接，第二偏置晶体管T2的第三端与偏置信号源端口23连接。
需要说明的是，第一供电端20可以是电压端，也可以是电流端；第二供电端22可以是电压端，也可以是电流端。其中，第一供电端20与第二供电端22可以是同一个供电端，也可以是不同的供电端。偏置信号源端口21用于向第一偏置晶体管T1输入偏置信号，偏置信号源端口23用于向第二偏置晶体管T2输入偏置信号，偏置信号源端口23与偏置信号源端口21可以是同一个信号源端口，也可以是不同的信号源端口。
在一些实施例中，如图11所示，第一耦合器1010的隔离端口连接至第一偏置晶体管T1的第三端，第二耦合器1013的隔离端口连接至第二偏置晶体管T2的第三端。
请参阅图12，图12是本申请实施例提供的第十一种功率放大器100的电路结构示意图，如图12所示，第一耦合器1010的隔离端口连接至第一偏置晶体管T1的第一端，第二耦合器1013的隔离端口连接至第二偏置晶体管T2的第一端。
请参阅图13，图13是本申请实施例提供的第十二种功率放大器100的电路结构示意图，如图13所示，功率放大器100还可以包括第一移相器104与第二移相器105，第一移相器104的第一端与第一耦合器1010的隔离端口ISO连接，第一移相器104的第二端与第一辅偏置单元1021连接，第一移相器104被配置为调整第一反射功率的相位。
第二移相器105的第一端与第二耦合器1013的隔离端口连接，第二移相器105的第二端与第二辅偏置单元1031连接，第二移相器105被配置为调整第二反射功率的相位。
需要说明的是，第一移相器104、第二移相器105可以包括但不限于RC移相器、LC移相器、开关线移相器、负载线移相器、混合型移相器、高低通型移相器或矢量合成型移相器等等。本申请实施例以RC移相器为例进行说明。
示例性的，如图13所示，第一移相器104可以包括第三电阻R3和电容C1，第三电阻R3的第一端与第一耦合器1010的隔离端口ISO连接，第三电阻R3的第二端与电容C1的第一端连接，电容C1的第二端与第一辅偏置单元1021连接。第二移相器105可以包括第四电阻R4和电容C2，第四电阻R4的第一端与第二耦合器1013的隔离端口ISO连接，第四电阻R4的第二端与电容C2的第一端连接，电容C2的第二端与第二辅偏置单元1031连接。
上述实施例，通过在第一耦合器1010的隔离端口ISO与第一辅偏置单元1021之间设置第一移相器104，可以利用第一移相器104灵活地调整输入至第一辅偏置单元1021的第一反射功率的相位，从而可以提高第一反射功率的相位范围。通过在第二耦合器1013的隔离端口ISO与第二辅偏置单元1031之间设置第二移相器105，可以利用第二移相器105灵活地调整输入至第二辅偏置单元1031的第二反射功率的相位，从而可以提高第二反射功率的相位范围。
请参阅图14，图14是本申请实施例提供的第十三一种功率放大器100的电路结构示意图，如图14所示，功率放大器100还可以包括第一芯片30，功率放大电路101、第一偏置电路102以及第二偏置电路103均设置在第一芯片30上。
示例性的，第一芯片30可以采用倒扣工艺或者引线键合工艺设置在射频前端模组10中的基板上。
需要说明的是，通过将功率放大电路101、第一偏置电路102以及第二偏置电路103均设置在第一芯片30上，可以减少占用射频前端模组10的布局空间，使得射频前端模组10的整体结构更加紧凑和小型化。
以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。
Claims (20)
1.一种功率放大器，其特征在于，所述功率放大器包括：
功率放大电路，所述功率放大电路包括第一耦合器、第一放大器和第二放大器，所述第一耦合器用于连接所述第一放大器与所述第二放大器；
第一偏置电路，所述第一偏置电路包括第一主偏置单元和第一辅偏置单元，所述第一主偏置单元的第一端与所述第一辅偏置单元的第一端分别连接于所述第一放大器的输入端；
所述第一耦合器包括第一信号端口、隔离端口、第二信号端口和第三信号端口，所述第一耦合器被配置为对输入至所述第一信号端口的射频输入信号进行分路，并通过所述第一耦合器的第二信号端口与第三信号端口输出第一射频信号与第二射频信号，其中，所述第一射频信号的相位与所述第二射频信号的相位相差90度，所述第一耦合器的隔离端口连接至所述第一辅偏置单元；其中，所述第一耦合器用于将所述隔离端口的第一反射功率耦合至所述第一辅偏置单元，以当所述第一反射功率达到预设的功率阈值时，导通所述第一辅偏置单元。
2.根据权利要求1所述的功率放大器，其特征在于，所述功率阈值与所述功率放大器的线性功率回退点相关联。
3.根据权利要求1所述的功率放大器，其特征在于，在所述功率放大器的线性功率回退-5dBm-0dBm时，所述第一反射功率达到所述功率阈值。
4.根据权利要求1所述的功率放大器，其特征在于，
当所述第一反射功率未达到所述功率阈值时，所述第一辅偏置单元处于关断状态，所述第一主偏置单元输出第一偏置信号至所述第一放大器；
当所述第一反射功率达到所述功率阈值时，所述第一主偏置单元输出第一偏置信号至所述第一放大器，所述第一辅偏置单元输出第二偏置信号至所述第一放大器。
5.根据权利要求1所述的功率放大器，其特征在于，所述功率放大器还包括第二偏置电路，所述第二偏置电路包括第二主偏置单元和第二辅偏置单元，所述第二主偏置单元的第一端与所述第二辅偏置单元的第一端分别连接于所述第二放大器的输入端，所述第一耦合器的隔离端口连接至所述第二辅偏置单元；其中，所述第一耦合器用于将所述隔离端口的第一反射功率耦合至所述第二辅偏置单元，以当所述第一反射功率达到所述功率阈值时，导通所述第二辅偏置单元。
6.根据权利要求1所述的功率放大器，其特征在于，所述功率放大电路还包括第二耦合器，所述第二耦合器包括第一信号端口、第二信号端口、第三信号端口和隔离端口；
所述第一耦合器的第一信号端口被配置为接收射频输入信号，所述第一耦合器的第二信号端口与所述第一放大器的输入端连接，所述第一耦合器的第三信号端口与所述第二放大器的输入端连接；所述第二耦合器的第二信号端口与所述第一放大器的输出端连接，所述第二耦合器的第三信号端口与所述第二放大器的输出端连接，所述第二耦合器的第一信号端口被配置为输出射频输出信号；
或者，所述第二耦合器的第一信号端口被配置为接收射频输入信号，所述第二耦合器的第二信号端口与所述第一放大器的输入端连接，所述第二耦合器的第三信号端口与所述第二放大器的输入端连接；所述第一耦合器的第二信号端口与所述第一放大器的输出端连接，所述第一耦合器的第三信号端口与所述第二放大器的输出端连接，所述第一耦合器的第一信号端口被配置为输出射频输出信号。
7.根据权利要求6所述的功率放大器，其特征在于，所述功率放大器还包括第二偏置电路，所述第二偏置电路包括第二主偏置单元和第二辅偏置单元，所述第二主偏置单元的第一端与所述第二辅偏置单元的第一端分别连接于所述第二放大器的输入端，所述第二耦合器的隔离端口连接至所述第二辅偏置单元；
其中，所述第二耦合器用于将隔离端口的第二反射功率耦合至所述第二辅偏置单元，以当所述第二反射功率达到所述功率阈值时，导通所述第二辅偏置单元。
8.根据权利要求6所述的功率放大器，其特征在于，所述第二耦合器为正交耦合器，所述第二耦合器被配置为对输入所述第二耦合器的第二信号端口的第三射频信号与输入所述第二耦合器的第三信号端口的第四射频信号进行组合，并通过所述第二耦合器的第一信号端口输出组合得到的射频输出信号，其中，所述第三射频信号的相位与所述第四射频信号的相位相差90度。
9.根据权利要求6所述的功率放大器，其特征在于，所述功率放大器还包括第一电阻与第二电阻，所述第一电阻的第一端连接于所述第一耦合器的隔离端口，所述第一电阻的第二端接地，所述第二电阻的第一端连接于所述第二耦合器的隔离端口，所述第二电阻的第二端接地。
10.根据权利要求1所述的功率放大器，其特征在于，所述第一辅偏置单元包括第一偏置晶体管，所述第一偏置晶体管的第一端与所述第一放大器的输入端连接，所述第一偏置晶体管的第二端与第一供电端连接，所述第一偏置晶体管的第三端与偏置信号源端口连接；
所述第一耦合器的隔离端口连接至所述第一偏置晶体管的第一端，或者，所述第一耦合器的隔离端口连接至所述第一偏置晶体管的第三端。
11.根据权利要求10所述的功率放大器，其特征在于，所述第一偏置晶体管为金属氧化物半导体场效应晶体管，所述第一偏置晶体管的第一端为源极，所述第一偏置晶体管的第二端为漏极，所述第一偏置晶体管的第三端为栅极；
或者，所述第一偏置晶体管为双极结型晶体管，所述第一偏置晶体管的第一端为发射极，所述第一偏置晶体管的第二端为集电极，所述第一偏置晶体管的第三端为基极。
12.根据权利要求1所述的功率放大器，其特征在于，所述功率放大器还包括第一移相器，所述第一移相器的第一端与所述第一耦合器的隔离端口连接，所述第一移相器的第二端与所述第一辅偏置单元连接，所述第一移相器被配置为调整所述第一反射功率的相位。
13.根据权利要求12所述的功率放大器，其特征在于，所述第一移相器包括第三电阻和电容，所述第三电阻的第一端与所述第一耦合器的隔离端口连接，所述第三电阻的第二端与所述电容的第一端连接，所述电容的第二端与所述第一辅偏置单元连接。
14.根据权利要求1所述的功率放大器，其特征在于，所述功率放大器为多尔蒂放大器，所述第一放大器为载波放大器，所述第二放大器为峰值放大器。
15.根据权利要求1所述的功率放大器，其特征在于，所述功率放大器为平衡式放大器。
16.一种功率放大器，其特征在于，所述功率放大器包括：
功率放大电路，所述功率放大电路包括第一耦合器、第一放大器、第二放大器和第二耦合器，所述第一耦合器用于连接所述第一放大器以及所述第二放大器的输入端，所述第二耦合器用于连接所述第一放大器以及所述第二放大器的输出端连接；
第一偏置电路，所述第一偏置电路包括第一主偏置单元和第一辅偏置单元，所述第一主偏置单元的第一端与所述第一辅偏置单元的第一端分别连接于所述第一放大器的输入端，所述第一耦合器的隔离端口连接至所述第一辅偏置单元；所述第一耦合器用于将第一反射功率耦合至所述第一辅偏置单元，以当所述第一反射功率达到预设的功率阈值时，导通所述第一辅偏置单元；
第二偏置电路，所述第二偏置电路包括第二主偏置单元和第二辅偏置单元，所述第二主偏置单元的第一端与所述第二辅偏置单元的第一端分别连接于所述第二放大器的输入端，所述第二耦合器的隔离端口连接至所述第二辅偏置单元；所述第二耦合器用于将第二反射功率耦合至所述第二辅偏置单元，以当所述第二反射功率达到所述功率阈值时，导通所述第二辅偏置单元。
17.根据权利要求16所述的功率放大器，其特征在于，所述第一辅偏置单元包括第一偏置晶体管，所述第一偏置晶体管的第一端与所述第一放大器的输入端连接，所述第一偏置晶体管的第二端与第一供电端连接，所述第一偏置晶体管的第三端与偏置信号源端口连接，所述第一耦合器的隔离端口连接至所述第一偏置晶体管的第一端，或者，所述第一耦合器的隔离端口连接至所述第一偏置晶体管的第三端；
所述第二辅偏置单元包括第二偏置晶体管，所述第二偏置晶体管的第一端与所述第二放大器的输入端连接，所述第二偏置晶体管的第二端与第二供电端连接，所述第二偏置晶体管的第三端与所述偏置信号源端口连接，所述第二耦合器的隔离端口连接至所述第二偏置晶体管的第一端，或者，所述第二耦合器的隔离端口连接至所述第二偏置晶体管的第三端。
18.根据权利要求16所述的功率放大器，其特征在于，所述功率放大器还包括第一移相器与第二移相器，所述第一移相器的第一端与所述第一耦合器的隔离端口连接，所述第一移相器的第二端与所述第一辅偏置单元连接，所述第一移相器被配置为调整所述第一反射功率的相位；
所述第二移相器的第一端与所述第二耦合器的隔离端口连接，所述第二移相器的第二端与所述第二辅偏置单元连接，所述第二移相器被配置为调整所述第二反射功率的相位。
19.根据权利要求16所述的功率放大器，其特征在于，所述功率放大器还包括第一芯片，所述功率放大电路、所述第一偏置电路以及所述第二偏置电路均设置在所述第一芯片上。
20.一种射频前端模组，其特征在于，所述射频前端模组包括如权利要求1至15任一项所述的功率放大器，或如权利要求16至19任一项所述的功率放大器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410370975.7A CN117978110A (zh) | 2024-03-29 | 2024-03-29 | 功率放大器和射频前端模组 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410370975.7A CN117978110A (zh) | 2024-03-29 | 2024-03-29 | 功率放大器和射频前端模组 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117978110A true CN117978110A (zh) | 2024-05-03 |
Family
ID=90853483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410370975.7A Pending CN117978110A (zh) | 2024-03-29 | 2024-03-29 | 功率放大器和射频前端模组 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117978110A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101350599A (zh) * | 2008-08-25 | 2009-01-21 | 华为技术有限公司 | 一种功率放大方法、装置和基站 |
| KR20150108255A (ko) * | 2014-03-17 | 2015-09-25 | 한국과학기술원 | 커플러의 분리단을 이용한 신호 검출 장치 |
| US20170019071A1 (en) * | 2013-09-30 | 2017-01-19 | Qorvo US, Inc | Reconfigurable load modulation amplifier |
| US20220255506A1 (en) * | 2021-02-08 | 2022-08-11 | University Of Central Florida Research Foundation, Inc. | Reconfigurable asymmetrical load-modulated balanced amplifiers |
| CN114915272A (zh) * | 2021-02-10 | 2022-08-16 | 天工方案公司 | 负载调制的多尔蒂功率放大器 |
| CN116582093A (zh) * | 2022-09-30 | 2023-08-11 | 唯捷创芯(天津)电子技术股份有限公司 | 一种平衡式射频功率放大器、射频前端模块及电子设备 |
| CN116915197A (zh) * | 2023-09-06 | 2023-10-20 | 上海安其威微电子科技有限公司 | 一种功率放大器偏置调整电路及功率放大器芯片 |
-
2024
- 2024-03-29 CN CN202410370975.7A patent/CN117978110A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101350599A (zh) * | 2008-08-25 | 2009-01-21 | 华为技术有限公司 | 一种功率放大方法、装置和基站 |
| US20170019071A1 (en) * | 2013-09-30 | 2017-01-19 | Qorvo US, Inc | Reconfigurable load modulation amplifier |
| KR20150108255A (ko) * | 2014-03-17 | 2015-09-25 | 한국과학기술원 | 커플러의 분리단을 이용한 신호 검출 장치 |
| US20220255506A1 (en) * | 2021-02-08 | 2022-08-11 | University Of Central Florida Research Foundation, Inc. | Reconfigurable asymmetrical load-modulated balanced amplifiers |
| CN114915272A (zh) * | 2021-02-10 | 2022-08-16 | 天工方案公司 | 负载调制的多尔蒂功率放大器 |
| CN116582093A (zh) * | 2022-09-30 | 2023-08-11 | 唯捷创芯(天津)电子技术股份有限公司 | 一种平衡式射频功率放大器、射频前端模块及电子设备 |
| CN116915197A (zh) * | 2023-09-06 | 2023-10-20 | 上海安其威微电子科技有限公司 | 一种功率放大器偏置调整电路及功率放大器芯片 |
Non-Patent Citations (1)
| Title |
|---|
| 宋张凯等: "反并联二极管实现预失真线性化器的电路设计", 《电子世界》, 31 January 2013 (2013-01-31), pages 123 - 124 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9571049B2 (en) | Apparatus and methods for power amplifiers | |
| US11082008B2 (en) | Multi-mode stacked amplifier | |
| US8461931B1 (en) | Wideband RF power amplifier for multi-mode multi-band applications | |
| US20190097594A1 (en) | Power amplifiers with injection-locked oscillator | |
| US9819310B2 (en) | Apparatus and methods for multi-mode power amplifiers | |
| US11990877B2 (en) | Power amplifier output matching with suppressed harmonics | |
| US6812794B1 (en) | Multistage amplifier | |
| WO2009045686A2 (en) | Inverted doherty amplifier with increased off-state impedence | |
| US20040201423A1 (en) | Handset radiofrequency front end module in fine pitch quad flat no lead (FQFP-N) package | |
| CN113169749B (zh) | 前端模块以及通信装置 | |
| KR102171945B1 (ko) | 전력 증폭 모듈, 프런트 엔드 회로, 및 통신 장치 | |
| US20230030709A1 (en) | Broadband low noise amplifier using multiple cascode stages | |
| US20210203283A1 (en) | High-frequency circuit | |
| CN117978110A (zh) | 功率放大器和射频前端模组 | |
| US8860506B2 (en) | Amplifying apparatus | |
| US20230073635A1 (en) | Radio-frequency circuit and communication device | |
| US20210391834A1 (en) | Power amplifier module | |
| US20240204739A1 (en) | Radio frequency circuit and communication device | |
| US20240195366A1 (en) | Amplifier circuit and radio-frequency circuit | |
| US11677430B2 (en) | Transformer-based current-reuse amplifier with embedded IQ generation for compact image rejection architecture in multi-band millimeter-wave 5G communication | |
| US20230077189A1 (en) | Radio-frequency circuit and communication device | |
| JP2013131825A (ja) | 高周波電力増幅器モジュール | |
| US20240088841A1 (en) | Radio frequency circuit and communication device | |
| US20220271409A1 (en) | Smart bidirectional coupler with switchable inductors | |
| CN118214382A (zh) | 功率放大器和射频前端模组 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |