CN117976019A - 闪存装置及其编程方法 - Google Patents
闪存装置及其编程方法 Download PDFInfo
- Publication number
- CN117976019A CN117976019A CN202211318705.9A CN202211318705A CN117976019A CN 117976019 A CN117976019 A CN 117976019A CN 202211318705 A CN202211318705 A CN 202211318705A CN 117976019 A CN117976019 A CN 117976019A
- Authority
- CN
- China
- Prior art keywords
- leakage current
- current
- common bit
- bit line
- memory cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000004088 simulation Methods 0.000 claims abstract description 36
- 238000001514 detection method Methods 0.000 claims abstract description 26
- 238000012360 testing method Methods 0.000 claims description 24
- 238000012795 verification Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 5
- 238000006731 degradation reaction Methods 0.000 description 5
- 230000002411 adverse Effects 0.000 description 3
- 125000004122 cyclic group Chemical group 0.000 description 3
- 238000007664 blowing Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
本发明提供一种闪存装置及其编程方法。闪存装置包括存储器阵列、第一共同位线以及感测放大装置。存储器阵列包括具有多个第一存储单元的第一存储器区块。在漏电流检测操作中,感测放大装置检测第一存储单元在第一共同位线上产生的漏电流,以获得漏电流仿真信息。在编程操作中,感测放大装置根据漏电流仿真信息以提供参考电流,且对第一存储单元中的选中存储单元在第一共同位线上产生的感测电流与参考电流进行比较,以进行编程验证。
Description
技术领域
本发明涉及一种存储器的编程方法,尤其涉及一种能够针对漏电流进行补偿的闪存装置及其编程方法。
背景技术
在针对闪存(flash memory)的编程操作中,为了确保临限电压(thresholdvoltage,Vt)已被编程到预定的目标电压,编程验证(Program-Verify,PV)是不可或缺的操作项目。在编程验证中会对选中存储单元施加读取电压,并且对所产生的胞电流进行检测。胞电流必需被判定为足够低才能通过验证。
除了选中存储单元的胞电流之外,在共同位线(global bit line)上还会有其他存储单元所产生的漏电流。因此,实际上在编程验证中与参考电流进行比较的是共同位线上由胞电流以及漏电流相加而成的感测电流。当感测电流不够低时就会对选中存储单元所耦接的字线再次施加编程脉冲以及进行编程验证,并且重复操作直到感测电流被判定为足够低为止。此外,对于或非型闪存(NOR flash memory)来说,由于劣化的关系漏电流还会随着进行循环操作(即由编程操作及抹除操作构成的循环)的次数增加而逐渐增加,导致需要施加更多次的编程脉冲来将选中存储单元的临限电压推动至更高,才能在编程验证时使感测电流低于参考电流。同时,编程验证的次数也会随之增加。如此恶性循环之下,页编程时间(page program time,tPP)就会随着循环操作的次数增加而逐渐增加,导致闪存的效率下降,进而成为存储器技术开发上的瓶颈。
发明内容
本发明提供一种闪存装置及其编程方法,能够尽量使页编程时间在经过多次循环操作后仍维持不变。
本发明的闪存装置包括存储器阵列、第一共同位线以及感测放大装置。存储器阵列包括第一存储器区块。第一存储器区块包括多个第一存储单元。第一共同位线耦接第一存储单元。感测放大装置耦接第一共同位线。在漏电流检测操作中,感测放大装置检测第一存储单元在第一共同位线上产生的漏电流,以获得漏电流仿真信息。在编程操作中,感测放大装置根据漏电流仿真信息以提供参考电流,且对第一存储单元中的选中存储单元在第一共同位线上产生的感测电流与参考电流进行比较,以进行编程验证。
本发明的闪存装置的编程方法包括下列步骤:在漏电流检测操作中,检测第一存储单元在第一共同位线上产生的漏电流,以获得漏电流仿真信息;以及在编程操作中,根据漏电流仿真信息以提供参考电流,且对第一存储单元中的选中存储单元在第一共同位线上产生的感测电流与参考电流进行比较,以进行编程验证。
基于上述,本发明的闪存装置及其编程方法能够在编程操作之前预先检测存储器区块所产生的漏电流。并且,在编程操作中能够根据漏电流的大小提供适当的参考电流来进行编程验证。由此,不会因漏电流的影响而需要在编程验证时施加更多次的编程脉冲,不会对页编程时间产生不良的影响,避免闪存的效率下降。
附图说明
图1示出本发明一实施例的闪存装置的示意图;
图2示出本发明一实施例的感测放大装置的示意图;
图3示出本发明一实施例的编程操作的参考电流与感测电流的示意图;
图4示出本发明一实施例的漏电流检测操作的流程图;
图5A及图5B示出本发明一实施例的闪存装置的示意图;
图6示出本发明一实施例的闪存装置的编程方法的流程图。
具体实施方式
现将详细地参考本发明的示范性实施例,示范性实施例的实例说明于附图中。只要有可能,相同元件符号在附图和描述中用来表示相同或相似部分。
请参照图1,图1示出本发明一实施例的闪存装置的示意图。闪存装置100包括存储器阵列110、感测放大装置120以及第一共同位线GBL1。存储器阵列110包括第一存储器区块112。第一存储器区块112包括多个第一存储单元MC1~MCn+i-1。第一存储单元MC1~MCn+i-1分别耦接至字线WL[0]~WL[n+i-1]。第一存储单元MC1~MCn+i-1的源极端共同耦接至接地电压GND。第一存储器区块112还可区分为多个分部11~1n,多个分部11~1n共享的第一共同位线GBL1。
第一共同位线GBL1耦接第一存储单元MC1~MCn+i-1。感测放大装置120耦接第一共同位线GBL1。在漏电流检测操作中,感测放大装置120可检测第一存储单元MC1~MCn+i-1在第一共同位线GBL1上产生的漏电流IL,以获得漏电流仿真信息。
具体来说,在漏电流检测操作中,将与第一存储单元MC1~MCn+i-1对应的所有字线WL[0]~WL[n+i-1]均控制为禁能的状态。如此一来,第一存储器区块112中的存储单元皆为非存取的状态,感测放大装置120可接收第一共同位线GBL1上所产生的漏电流IL。在此同时,感测放大装置120可接收测试电流Itest,并根据设定比例来调整测试电流Itest以产生复制漏电流ILR。感测放大装置120使复制漏电流ILR与第一共同位线GBL1上的漏电流IL来进行比较来产生比较结果,并通过调整设定比例来找出最接近漏电流IL的复制漏电流ILR,由此产生漏电流仿真信息。
在漏电流检测操作完成之后的编程操作中,感测放大装置120可根据漏电流仿真信息以提供参考电流Iref,且对第一存储单元MC1~MCn+i-1中的选中存储单元MCT在第一共同位线GBL1上产生的感测电流Isen与参考电流Iref进行比较,以进行编程验证。
具体来说,在编程操作中,将与选中存储单元MCT对应的字线WL[i-1]控制为致能的状态,将与其余的第一存储单元(第一存储单元MC1~MCn+i-1中除了选中存储单元MCT以外的存储单元)对应的字线控制为禁能的状态。如此一来,选中存储单元MCT会在第一共同位线GBL1上产生胞电流Icell,感测放大装置120在第一共同位线GBL1可接收由胞电流Icell以及漏电流IL相加而成感测电流Isen。在此同时,感测放大装置120还会根据之前获得的漏电流仿真信息来调整测试电流Itest以产生参考电流Iref。感测放大装置120使感测电流Isen与参考电流Iref进行比较,以进行编程验证。
需说明的是,基于与参考电流Iref是根据漏电流仿真信息所产生的,因此,在感测放大装置120针对感测电流Isen以及参考电流Iref进行比较时,感测电流Isen中的漏电流IL的部分可以被消除。如此一来,在进行编程验证时,不需要因为漏电流的关系而施加更多次的编程脉冲即可通过验证,不会对页编程时间造成不良的影响,从而能够尽量使页编程时间在经过多次循环操作后仍维持不变。
图2示出本发明一实施例的感测放大装置的示意图。请参照图2,感测放大装置200包括第一感测放大器210以及比例控制器220。第一感测放大器210具有第一输入端以耦接第一共同位线GBL1。比例控制器220可以为具备运算能力的处理器。或者,比例控制器220可以是通过硬件描述语言(Hardware Description Language,HDL)或是其他任意本领域技术人员所熟知的数字电路的设计方式来进行设计,并通过现场可程序逻辑门数组(FieldProgrammable Gate Array,FPGA)、复杂可程序逻辑装置(Complex Programmable LogicDevice,CPLD)或是特殊应用集成电路(Application-specific Integrated Circuit,ASIC)的方式来实现的硬件电路。比例控制器220耦接第一感测放大器210的第二输入端。比例控制器接收测试电流Itest,且在漏电流检测操作中,根据设定比例调整测试电流Itest以产生复制漏电流ILR。
在漏电流检测操作中,第一感测放大器210对第一共同位线GBL1上的漏电流IL与复制漏电流ILR进行比较,以产生比较结果CR。比例控制器220接收比较结果CR,当比较结果CR维持为第一逻辑电平时比例控制器220调整设定比例。并且,第一感测放大器210及比例控制器220重复进行第一共同位线GBL1上的漏电流IL与复制漏电流ILR的比较以及设定比例的调整,直到比较结果CR由第一逻辑电平转态为第二逻辑电平为止。
当比较结果CR由第一逻辑电平转态为第二逻辑电平时,表示此时的设定比例所产生的复制漏电流ILR最接近于漏电流IL,因此感测放大装置200可存储对应的设定比例来作为漏电流仿真信息。
附带一提的,在其他实施例中,感测放大装置200也可直接存储目前的复制漏电流ILR来作为漏电流仿真信息。
在本实施例中,测试电流Itest可以预设为一个具有相对高数值的信号,在此条件下,比例控制器220可逐步调低设定比例来进行复制漏电流ILR与漏电流IL的比较动作。在初始阶段,复制漏电流ILR可大于漏电流IL,并使比较结果CR为第一逻辑电平。而随着设定比例的调低,复制漏电流ILR可被调整为小于或等于漏电流IL,第一感测放大器210可产生为第二逻辑电平的比较结果CR。此时的复制漏电流ILR为最接近于漏电流IL的状态。或者,测试电流Itest也可以预设为一个具有相对低数值的信号,在此条件下,比例控制器220可逐步调高设定比例来进行复制漏电流ILR与漏电流IL的比较动作。在初始阶段,复制漏电流ILR可小于漏电流IL,并使比较结果CR为第一逻辑电平。而随着设定比例的调高,复制漏电流ILR可被调整为大于或等于漏电流IL,第一感测放大器210可产生为第二逻辑电平的比较结果CR。此时的复制漏电流ILR同样可以为最接近于漏电流IL的状态。此外,上述的第一逻辑电平可以为逻辑1或逻辑0,上述的第二逻辑电平则可以为与第一逻辑电平互补的逻辑0或1。
图3示出本发明一实施例的编程操作的参考电流与感测电流的示意图。请参照图3,在漏电流检测操作完成之后的编程操作中所使用的参考电流Iref会由比较电流Icmp以及补偿电流Icps相加而成,感测电流Isen则会由胞电流Icell以及漏电流IL相加而成。感测放大装置200可根据之前获得的漏电流仿真信息以提供补偿电流Icps,使补偿电流Icps相当于与所存储的设定比例对应的复制漏电流ILR。比较电流Icmp则例如是一般情况下进行编程验证时用来验证是否编程成功的电流。因此,在第一感测放大器210针对感测电流Isen以及参考电流Iref进行比较时,感测电流Isen中的漏电流IL的部分可以与参考电流Iref中的补偿电流Icps的部分互相抵消。如此一来,在进行编程验证时,不需要因为漏电流的关系而施加更多次的编程脉冲即可通过验证,不会对页编程时间造成不良的影响,从而能够尽量使页编程时间在经过多次循环操作后仍维持不变,避免闪存的效率下降。
需说明的是,闪存的效率下降例如可以反应在编程失败、存储单元本质劣化以及不符合技术规格三个方面上。通常闪存装置的内部会限制施加编程脉冲以及进行编程验证的重复次数,避免页编程时间的过久,因此当漏电流过高而持续无法通过编程验证时就会导致编程失败。漏电流会导致施加更多次的编程脉冲,以便将选中存储单元编程到更高的临限电压的状态以进行补偿,然而这意味着会更多的电子注入氧化层区域,增加氧化层劣化的可能性,并导致有关存储单元本质劣化的可靠性问题。并且,页编程时间过长则会不符合技术规格所规定的时间长度。本发明的闪存装置能够尽量使页编程时间在经过多次循环操作后仍维持不变,由此避免上述问题的发生。
以下请参照图4,图4示出本发明一实施例的漏电流检测操作的流程图。在步骤S410中,测试电流Itest的数值可以在晶圆测试时,通过测试流程的调整(trim)机制来完成设定。测试电流Itest可以设定为具有一个相对大的数值的电流值。关于测试流程的调整(trim)机制,可以通过熔断(或不熔断)电子熔丝的方式,或者利用本领域技术人员熟知的测试流程的调整技术来进行,没有特别的限制。
在步骤S420中,则进行设定比例的调整动作。在本实施例中,初始的设定比例可以等于100%。通过测试电流Itest以及设定比例,本实施例的感测放大装置可产生复制漏电流ILR并与共同位线上的漏电流IR进行比较,并在步骤S430中产生比较结果CR。
在步骤S440中,判断比较结果CR是否等于初始值(例如为逻辑0)?若判断结果为是,则重新执行步骤S420以进一步调低设定比例。若判断结果为否,则可存储设定比例来作为漏电流仿真信息(步骤S450)。
附带一提的,本实施例中的步骤S410也可通过测试流程的调整机制,来调整出一个相对小的测试电流Itest。在此情况下,步骤S420中初始的设定比例为一个小于100%的比值。并在步骤S440的判断结果为是后,步骤S420可进一步调高设定比例。
图5A及图5B示出本发明一实施例的闪存装置的示意图。在图5A及图5B中,闪存装置500包括存储器阵列510、感测放大装置520、第一共同位线GBL1以及第二共同位线GBL21~GBL2m。存储器阵列510包括第一存储器区块5140以及第二存储器区块5141~514m。第一存储器区块5140耦接第一共同位线GBL1。第二存储器区块5141~514m分别耦接第二共同位线GBL21~GBL2m。在第一存储器区块5140以及第二存储器区块5141~514m内分别包括多个存储单元。第一存储器区块5140以及第二存储器区块5141~514m所包括的多个存储单元分别耦接对应的共同位线。
感测放大装置520包括第一感测放大器5240、第二感测放大器5241~524m、比例控制器526以及电流镜5280~528m。第一感测放大器5240的第一输入端耦接第一共同位线GBL1。每个第二感测放大器5241~524m的第一输入端耦接第二共同位线GBL21~GBL2m中对应的第二共同位线。电流镜5280~528m分别耦接第一感测放大器5240的第二输入端以及第二感测放大器5241~524m的第二输入端。
如图5A所示,在漏电流检测操作中,通过比例控制器526以使设定比例与设定信号Itest相乘所产生的复制漏电流ILR。复制漏电流ILR可通过电流镜5280~528m的镜射动作来分别产生镜射复制漏电流ILR0~ILRm以传送至第一感测放大器5240以及第二感测放大器5241~524m。如此一来,通过第一感测放大器5240以及第二感测放大器5241~524m的比较结果,以及配合比例控制器526逐步的调整设定比例,可以逐一的计算出第一共同位线GBL1及第二共同位线GBL21~GBL2m对应的多个存储单元区块的电流仿真信息,以快速地的完成漏电流检测操作。此时,电流镜5280~528m可具有相同的镜射比,仅通过调整设定比例来获得每个存储单元区块所对应的电流仿真信息。
如图5B所示,在漏电流检测操作完成之后的编程操作中,电流镜5280~528m可分别具有不同的镜射比,多个镜射比分别等同多个权重值,并分别对应第一存储器区块5140及第二存储器区块5141~514m的电流仿真信息。此时,比例控制器526可以将设定比例固定于100%,并且将相等于测试电流Itest的电流传送至每个电流镜5280~528m。如此一来,每个电流镜5280~528m可根据对应的漏电流仿真信息镜射测试电流Itest以分别产生补偿电流Icps0~Icpsm。感测电流Isen0~Isem中的漏电流的部分可以分别与参考电流Iref0~Irefm中的补偿电流Icps0~Icpsm的部分互相抵消。
图6示出示出本发明一实施例的闪存装置的编程方法的流程图。请同时参照图1及图6,本实施例的方法可适用于图1的闪存装置100。在步骤S610中,在漏电流检测操作中,检测第一存储单元MC1~MCn+i-1在第一共同位线GBL1上产生的漏电流IL,以获得漏电流仿真信息。在步骤S620中,感测放大装置120根据漏电流仿真信息以提供参考电流Iref,且对第一存储单元MC1~MCn+i-1中的选中存储单元MCT在第一共同位线GBL1上产生的感测电流Isen与参考电流Iref进行比较,以进行编程验证。关于上述步骤的实施细节,在前述的多个实施例中已有详尽的说明,在此恕不多赘述。
综上所述,本发明的闪存装置及其编程方法能够在编程操作之前预先检测存储器区块所产生的漏电流以作为漏电流仿真信息。并且,在编程操作中能够漏电流仿真信息提供适当的参考电流来与感测电流进行比较,以抵消感测电流中的漏电流的部分。由此,不会因漏电流的影响而需要在编程验证时施加更多次的编程脉冲,不会对页编程时间产生不良的影响,避免闪存的效率下降。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (15)
1.一种闪存装置,其特征在于,包括:
存储器阵列,包括第一存储器区块,所述第一存储器区块包括多个第一存储单元;
第一共同位线,耦接所述多个第一存储单元;以及
感测放大装置,耦接所述第一共同位线,在漏电流检测操作中,所述感测放大装置检测所述多个第一存储单元在所述第一共同位线上产生的漏电流,以获得漏电流仿真信息,
在编程操作中,所述感测放大装置根据所述漏电流仿真信息以提供参考电流,且对所述多个第一存储单元中的选中存储单元在所述第一共同位线上产生的感测电流与所述参考电流进行比较,以进行编程验证。
2.根据权利要求1所述的闪存装置,其特征在于,所述感测放大装置包括:
第一感测放大器,具有第一输入端以耦接所述第一共同位线;以及
比例控制器,耦接所述第一感测放大器的第二输入端,所述比例控制器接收测试电流,且在所述漏电流检测操作中,根据设定比例调整所述测试电流以产生复制漏电流。
3.根据权利要求2所述的闪存装置,其特征在于,在所述漏电流检测操作中,所述第一感测放大器对所述第一共同位线上的漏电流与所述复制漏电流进行比较,以产生比较结果,当所述比较结果维持为第一逻辑电平时所述比例控制器调整所述设定比例,并且所述第一感测放大器及所述比例控制器重复进行所述第一共同位线上的漏电流与所述复制漏电流的比较以及所述设定比例的调整,直到所述比较结果由所述第一逻辑电平转态为第二逻辑电平为止。
4.根据权利要求3所述的闪存装置,其特征在于,当所述比较结果由所述第一逻辑电平转态为所述第二逻辑电平时,所述感测放大装置存储对应的所述设定比例来作为所述漏电流仿真信息。
5.根据权利要求2所述的闪存装置,其特征在于,所述参考电流由比较电流以及补偿电流相加而成,在所述编程操作中,所述感测放大装置根据所述漏电流仿真信息以提供所述补偿电流,所述补偿电流相当于与所存储的所述设定比例对应的所述复制漏电流。
6.根据权利要求1所述的闪存装置,其特征在于,在所述漏电流检测操作中,与所述多个第一存储单元对应的所有字线均为禁能的状态。
7.根据权利要求1所述的闪存装置,其特征在于,在所述编程操作中,与所述选中存储单元对应的字线为致能的状态,与其余的所述多个第一存储单元对应的字线为禁能的状态。
8.根据权利要求1所述的闪存装置,其特征在于,还包括多个第二共同位线,
所述存储器阵列还包括多个第二存储器区块,各所述多个第二存储器区块包括多个第二存储单元,各所述多个第二存储单元耦接对应的所述第二共同位线,
所述感测放大装置还包括多个第二感测放大器以及多个电流镜,各所述多个第二感测放大器的第一输入端耦接对应的所述第二共同位线,
所述多个电流镜分别耦接第一感测放大器的第二输入端以及所述多个第二感测放大器的第二输入端,在所述编程操作中,各所述多个电流镜根据对应的所述漏电流仿真信息镜射测试电流以产生个别的补偿电流。
9.一种闪存装置的编程方法,其特征在于,所述闪存装置包括存储器阵列,所述存储器阵列包括具有多个第一存储单元的第一存储器区块,各所述多个第一存储单元耦接第一共同位线,
其中所述编程方法包括下列步骤:
在漏电流检测操作中,检测所述多个第一存储单元在所述第一共同位线上产生的漏电流,以获得漏电流仿真信息;以及
在编程操作中,根据所述漏电流仿真信息以提供参考电流,且对所述多个第一存储单元中的选中存储单元在所述第一共同位线上产生的感测电流与所述参考电流进行比较,以进行编程验证。
10.根据权利要求9所述的闪存装置的编程方法,其特征在于,在所述漏电流检测操作中,检测所述多个第一存储单元在所述第一共同位线上产生的漏电流,以获得所述漏电流仿真信息的步骤包括:
接收测试电流,且在所述漏电流检测操作中,根据设定比例调整所述测试电流以产生复制漏电流。
11.根据权利要求10所述的闪存装置的编程方法,其特征在于,在所述漏电流检测操作中,检测所述多个第一存储单元在所述第一共同位线上产生的漏电流,以获得所述漏电流仿真信息的步骤还包括:
在所述漏电流检测操作中,对所述第一共同位线上的漏电流与所述复制漏电流进行比较,以产生比较结果;
当所述比较结果维持为第一逻辑电平时调整所述设定比例;以及
重复进行所述比较的步骤以及所述调整所述设定比例的步骤,直到所述比较结果由所述第一逻辑电平转态为第二逻辑电平为止。
12.根据权利要求11所述的闪存装置的编程方法,其特征在于,在所述漏电流检测操作中,检测所述多个第一存储单元在所述第一共同位线上产生的漏电流,以获得所述漏电流仿真信息的步骤还包括:
当所述比较结果由所述第一逻辑电平转态为所述第二逻辑电平时,存储对应的所述设定比例来作为所述漏电流仿真信息。
13.根据权利要求10所述的闪存装置的编程方法,其特征在于,所述参考电流由比较电流以及补偿电流相加而成,在所述编程操作中,根据所述漏电流仿真信息以提供所述参考电流的步骤包括:
根据所述漏电流仿真信息以提供所述补偿电流,所述补偿电流相当于与所存储的所述设定比例对应的所述复制漏电流。
14.根据权利要求9所述的闪存装置的编程方法,其特征在于,在所述漏电流检测操作中,与所述多个第一存储单元对应的所有字线均为禁能的状态,
其中在所述编程操作中,与所述选中存储单元对应的字线为致能的状态,与其余的所述多个第一存储单元对应的字线为禁能的状态。
15.根据权利要求9所述的闪存装置的编程方法,其特征在于,所述存储器阵列还包括多个第二存储器区块,各所述多个第二存储器区块包括多个第二存储单元,各所述多个第二存储单元耦接对应的第二共同位线,
所述编程方法还包括:
在所述编程操作中,通过多个电流镜来分别根据对应的所述漏电流仿真信息镜射测试电流以产生个别的补偿电流。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211318705.9A CN117976019A (zh) | 2022-10-26 | 2022-10-26 | 闪存装置及其编程方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211318705.9A CN117976019A (zh) | 2022-10-26 | 2022-10-26 | 闪存装置及其编程方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117976019A true CN117976019A (zh) | 2024-05-03 |
Family
ID=90846549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211318705.9A Pending CN117976019A (zh) | 2022-10-26 | 2022-10-26 | 闪存装置及其编程方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117976019A (zh) |
-
2022
- 2022-10-26 CN CN202211318705.9A patent/CN117976019A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5784314A (en) | Method for setting the threshold voltage of a reference memory cell | |
US8111556B2 (en) | Nonvolatile memory device and method of operating the same | |
KR100406555B1 (ko) | 반도체 메모리 장치 및 그 테스트 방법 | |
US7277350B2 (en) | Implementation of a fusing scheme to allow internal voltage trimming | |
US9105357B2 (en) | Semiconductor memory device and defective judging method thereof | |
US20120250412A1 (en) | Flash memory apparatus and method for generating read voltage thereof | |
US8363477B2 (en) | Method of setting trim codes for a flash memory and related device | |
US8743608B2 (en) | Nonvolatile memory apparatus and verification method thereof | |
EP2487689A1 (en) | Digital method to obtain the I-V curves of NVM bitcells | |
US8213213B2 (en) | Reference current generator for resistance type memory and method thereof | |
US7239553B2 (en) | Method and apparatus for reference cell adjusting in a storage device | |
US7394698B1 (en) | Method and apparatus for adjusting a read reference level under dynamic power conditions | |
CN117976019A (zh) | 闪存装置及其编程方法 | |
US11538549B2 (en) | Test circuit and semiconductor memory system including the test circuit | |
US20240153569A1 (en) | Flash memory device and program method thereof | |
JP6576510B1 (ja) | メモリデバイス及びそのテスト読書き方法 | |
US6418054B1 (en) | Embedded methodology to program/erase reference cells used in sensing flash cells | |
TWI822395B (zh) | 快閃記憶體裝置及其編程方法 | |
TW202418273A (zh) | 快閃記憶體裝置及其編程方法 | |
KR20120087537A (ko) | 비휘발성 메모리 장치 및 그의 동작 방법 | |
KR102167831B1 (ko) | 메모리 디바이스 및 그의 테스트 읽기 쓰기 방법 | |
US20150055423A1 (en) | Semiconductor memory apparatus | |
US20230290416A1 (en) | Memory and reading method thereof | |
US11501841B2 (en) | Memory device and control method thereof | |
US11408930B2 (en) | Semiconductor device and operation method of the semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination |