CN117955225A - 半导体集成电路装置 - Google Patents

Abstract

本发明涉及半导体集成电路装置。提供一种负载开关IC，当负载开关断开时，可迅速使向负荷供给的电源下降。半导体集成电路装置具有：开关用晶体管，其连接在被输入直流电压的电压输入端子与电压输出端子之间；放电用晶体管，其连接在电压输出端子与接地点之间；外部端子，其被输入控制信号；以及控制电路，其根据所述控制信号将开关用晶体管和放电用晶体管控制为导通状态或截止状态，其中，控制电路具有：逻辑电路，其生成信号，该信号在输入到外部端子的控制信号成为第一逻辑电平时，将开关用晶体管控制为导通状态，将放电用晶体管控制为截止状态，在控制信号成为第二逻辑电平时，将开关用晶体管控制为截止状态，将放电用晶体管控制为导通状态。

Description

半导体集成电路装置

技术领域

本发明涉及具有连接在电压输入端子与输出端子之间的开关用晶体管以及输出端子的放电用晶体管和使这些晶体管导通、截止的逻辑电路的半导体集成电路装置(IC)，例如涉及用于负载开关IC且有效的技术。

背景技术

作为串联连接在电源与负荷之间且用于向负荷供给或切断电源电压的元件(器件)，有负载开关IC。

如图6所示，负载开关IC设置在从电源10向负荷11供给电源电压的电源线12上，用于进行基于来自微型计算机13的指令的电源的供给/切断、成为负荷的器件、系统的间歇动作、向备用电源的切换等动作。

现有技术文献

专利文献1：日本特开2022-138849号公报

发明内容

发明要解决的课题

以往的负载开关IC不具有抽出输出端子OUT的电荷的放电电路，因此，从负载开关断开到负荷的电源下降为止需要时间。因此，若在输出端子OUT的电压下降至0V附近之前接通负载开关而再次起动负荷器件、系统，则可能产生引起误动作或构成负荷器件的元件被破坏等不良情况。

另外，为了避免上述那样的不良情况，考虑设置在负载开关断开后立即抽出输出端子的电荷的放电电路。另一方面，有时将负载开关IC用于图1所示那样的具有备用电源和备用开关的系统。这样的情况下，仅在负载开关IC的输出端子设置放电电路，在向备用电源的切换时来自备用电源的电流通过放电电路向接地点流动。并且，在由MOSFET(绝缘栅型场效应晶体管)构成负载开关的情况下，当通过向备用电源的切换使得输出端子的电压比输入端子的电压高时，存在逆流流动这样的课题。

此外，作为具有负载开关的IC的发明，例如有专利文献1所记载的电源控制装置(IC)。专利文献1所记载的发明具有输出电源良好信号的电源良好电路，该电源良好信号在输出电压超过设定电压时为有效(active)，在低于设定电压时为无效(inactive)。并且，通过电源良好信号对负载开关进行接通断开控制而使输出路径为切断或导通状态。

在专利文献1中，既没有记载设置抽出输出端子的电荷的放电电路，也没有记载因不设置或设置放电电路而产生的上述课题。

本发明是着眼于上述那样的课题而完成的，其目的在于提供一种负载开关IC，若负载开关断开而切断向负荷的电源供给，则能够迅速使向负荷供给的电源下降。

本发明的其他目的在于提供一种负载开关IC，在用于具有主电源和备用电源的系统的情况下，能够防止在向备用电源的切换时来自备用电源的电流通过放电电路向接地点流动。

本发明的另外其他目的在于提供一种负载开关IC，在用于具有主电源及备用电源的系统的情况下，在切离主电源向备用电源切换时，能够防止逆流向负载开关的元件流动。

用于解决课题的手段

为了实现上述目的，本发明的半导体集成电路装置具有：开关用晶体管，其连接在被输入直流电压的电压输入端子与电压输出端子之间；放电用晶体管，其连接在所述电压输出端子与接地点之间；外部端子，其被输入来自外部装置的控制信号；以及控制电路，其根据所述控制信号将所述开关用晶体管和放电用晶体管控制为导通状态或截止状态，其中，

所述控制电路具有逻辑电路，该逻辑电路生成用于在输入到所述外部端子的所述控制信号成为第一逻辑电平时，将所述开关用晶体管控制为导通状态，将所述放电用晶体管控制为截止状态，在所述控制信号成为第二逻辑电平时，将所述开关用晶体管控制为截止状态，将所述放电用晶体管控制为导通状态的信号。

根据具有上述那样的结构的半导体集成电路装置，当从微型计算机等外部控制装置输入到外部端子(CE端子)的控制信号成为第二逻辑电平时，开关用晶体管(负载开关)被控制为截止状态，放电用晶体管被控制为导通状态。因此，若负载开关断开而切断向负荷的电源供给，则放电用晶体管导通而抽出输出端子的电荷，能够迅速使向负荷供给的电源下降。

发明效果

根据本发明，在具有连接在电压输入端子与输出端子之间的晶体管的负载开关IC中，当负载开关断开而切断向负荷的电源供给时，能够迅速使向负荷供给的电源下降。另外，在用于具有主电源以及备用电源的系统的情况下，能够防止在向备用电源的切换时来自备用电源的电流通过放电电路向接地点流动。另外，具有如下效果：在切离主电源向备用电源切换时，能够防止逆流流过负载开关的元件。

附图说明

图1是表示使用了应用本发明的负载开关IC的系统的结构例的电路结构图。

图2是表示本发明的负载开关IC的一实施方式的电路结构图。

图3是表示图2所示的负载开关IC的具体电路例的电路图。

图4的(A)是表示在通常状态(Vin≥Vout)下向控制端子CE施加高电平的情况下的负载开关IC的内部状态的电路图，(B)是表示在通常状态下向控制端子CE施加低电平的情况下的IC内部的状态的电路图。

图5的(A)是表示在输入输出反转状态(Vin＜Vout)下向控制端子CE施加高电平的情况下的负载开关IC的内部状态的电路图，(B)是表示在反转状态下向控制端子CE施加低电平的情况下的IC内部的状态的电路图。

图6是表示使用了现有的负载开关IC的系统的一般结构例的系统结构图。

符号说明

10…主电源、11…负荷、12…电源线、13…微型计算机、14…备用电源、15…备用开关、20…负载开关IC、21…比较器、22…背栅控制电路、23…逻辑电路、M1…负载开关用晶体管、M2…放电用晶体管、CE…导通/截止控制用的外部端子、R1、R2…下拉电阻

具体实施方式

以下，根据附图对本发明的优选实施方式进行说明。

图1表示应用了本发明的负载开关IC的系统的一结构例。

图1所示的系统具有主电源10和备用电源14，在从主电源10向负荷11供给电源电压的电源线12A上设置有负载开关IC20。另外，在从备用电源14向负荷11供给电源电压的电源线12B上设置有备用开关15。并且，负载开关IC20和备用开关15构成为根据来自微型计算机13的指令进行接通、断开控制，进行向负荷11的电源的供给/切断、向备用电源14的切换等动作。此外，主电源10有时也由电池(battery)和电压调节器那样的电源控制用IC或AC-DC转换器等构成。

图2表示本发明的负载开关IC20的一实施方式。此外，在图2中，由点划线包围的部分在单晶硅那样的半导体芯片上形成为半导体集成电路(IC)。

在本实施方式的负载开关IC20中，如图2所示，在被施加直流输入电压Vin的电压输入端子IN与连接负荷的输出端子OUT之间，连接由P沟道型MOS晶体管构成的负载开关用的晶体管M1。另外，在输出端子OUT与接地点之间，连接由N沟道型MOS晶体管构成的放电用的晶体管M2。在晶体管M1的栅极-输出端子OUT间连接开关S1。

并且，在IC20设置有检测输入端子IN的电压Vin与输出端子OUT的电压Vout的大小的比较器(电压比较电路)21、用于防止负载开关用的晶体管M1中的逆流的背栅控制电路22。另外，在IC20设置有被输入来自外部的微型计算机(CPU)等的信号的芯片控制用的外部端子CE、将端子CE的电位以及上述比较器21的输出作为输入的逻辑电路23。该逻辑电路23由反相器、与非门等逻辑门电路构成，对负载开关用的晶体管M1和放电用的晶体管M2进行导通、截止控制。因此，比较器21、背栅控制电路22、逻辑电路23作为控制IC20的内部的控制电路发挥功能。

上述逻辑电路23具有：使上述比较器21的输出反相的反相器INV1、INV2、使外部端子CE的电位反相的反相器INV3、INV4、将反相器INV1和INV4的输出作为输入的与非门G1、以及将反相器INV1和INV3的输出作为输入的与门G2。

并且，通过上述反相器INV1的输出对开关S1进行接通、断开控制，通过与非门G1的输出对负载开关用的晶体管M1进行导通、截止控制，通过与门G2的输出对放电用的晶体管M2进行导通、截止控制。

另外，负载开关用的晶体管M1通过与非门G1的输出，将栅极端子的电压切换为低电位或高电位，由此，进行导通、截止控制。具体而言，与非门G1的输出成为低电平的负载开关用的晶体管M1导通，当与非门G1的输出成为高电平时，M1截止。与非门G1的输出根据比较器21的输出和控制端子CE的高/低状态而成为高电平或低电平。

在下面的表1中示出基于逻辑电路23的输入输出的真值表。

[表1]

根据表1可知，在本实施方式的负载开关IC中，在输入电压Vin高于输出电压Vout的通常状态(Vin≥Vout)下，当控制端子CE被设为高电平“H”时，负载开关用的晶体管M1被设为导通状态，放电用的晶体管M2被设为截止状态。

另外，在通常状态(Vin≥Vout)下，当控制端子CE被设为低电平“L”时，负载开关用的晶体管M1被设为截止状态，放电用的晶体管M2被设为导通状态，输出端子的电荷被抽出。由此，在本实施方式的负载开关IC中，当负载开关用的晶体管M1截止时，输出电压Vout急速下降，能够在不产生任何不良情况的情况下执行负荷的再起动、间歇动作。

另一方面，在输入电压Vin低于输出电压Vout的反转状态(Vin＜Vout)下，无论控制端子CE为高电平“H”或低电平“L”，负载开关用的晶体管M1和放电用的晶体管M2都为截止的状态。由此，在本实施方式的负载开关IC中，若主电源10的电压降低或主电源10被卸下使得输入电压Vin消失，来自备用电源14的电压供给至负荷，则其被比较器21检测到，负载开关用的晶体管M1截止。

另外，在本实施方式的负载开关IC中，在反转状态(Vin＜Vout)下，即使负载开关用的晶体管M1截止，放电用的晶体管M2也不导通而保持截止。因此，即使通过微型计算机使备用开关15接通而向负荷供给备用电源，也能够防止放电用的晶体管M2导通而从输出端子朝向接地点流过不需要的电流。

图3表示图2所示的负载开关IC20的具体的电路例。在图3中，对与图2相同的元件、电路标注相同的符号，省略重复的说明。

在图3的电路中，背栅控制电路22由串联连接在输入端子IN与输出端子OUT之间的P沟道型MOS晶体管M3、M4和连接在负载开关用的晶体管M1的栅极-输出端子OUT间的P沟道型MOS晶体管M5构成。此外，晶体管M5相当于图2中的开关S1。

并且，负载开关用的晶体管M1的背栅以及M3、M4的背栅与晶体管M3和M4的连接节点N1连接。另外，晶体管M5的背栅也与晶体管M3和M4的连接节点N1连接。

然而，在输入端子IN开路(无输入电压Vin)且输入输出反转状态的情况下，由晶体管M3～M9构成的与非电路的输出变得不定。因此，负载开关用的晶体管M1的栅极电压变得不定，可能晶体管M1导通而产生逆流。因此，通过晶体管M5导通，使得晶体管M1的栅极电压为漏极电压(输出端子OUT的电压)，晶体管M1强制截止，防止M1的逆流。

另外，在本实施例的电路中，构成逻辑电路23的与非门G1和开关S1通过串联连接在输入端子IN与接地点之间的P沟道型MOS晶体管M6、M7以及N沟道型MOS晶体管M8、M9，构成为具有和与非门G1以及开关S1相同的功能的一体的电路。此外，这些晶体管中的M9作为在反转状态(Vin＜Vout)下防止电流从输出端子OUT通过M5、M8向接地点泄漏的开关发挥功能。

并且，构成逻辑电路23的上述P沟道型MOS晶体管M6、M7的背栅和构成反相器INV1的P沟道型MOS晶体管M10的背栅与构成背栅控制电路22的上述晶体管M3和M4的连接节点N1连接。

这里，反相器INV2构成为将输出端子OUT的电压Vout作为电源电压进行动作。因此，即使在输入输出反转状态时也从输出端子OUT供给电压而使反相器INV2动作，因此，能够进行背栅控制(切换)。另外，在通常状态(Vin≥Vout)下，通过晶体管M3导通，作为P沟道型MOS晶体管的背栅的节点N1成为输入电位Vin。另一方面，在反转状态(Vin＜Vout)下，通过晶体管M4导通，节点N1成为输出电位Vout。因此，P沟道型MOS晶体管即使切换输入输出状态，源极(漏极)-背栅间的寄生二极管也始终成为逆电位，能够防止逆流。

此外，虽未图示，但比较器21以及反相器INV1、INV3、INV4、与门G2构成为将输入电压Vin作为电源电压进行动作。

并且，在本实施方式中，在放电用的晶体管M2的栅极端子与接地点之间设置有下拉电阻R1。另外，在与门G2的被输入比较器21的输出的一侧的输入端子与接地点之间设置有下拉电阻R2。通过设置该下拉电阻R1、R2，即使在输入电压Vin成为0V而使比较器21以及与门G2不动作的情况下，晶体管M2的栅极端子以及与门G2的输入也从不定状态而固定为“L”，能够防止误动作。

因此，例如在图1的结构的系统中，考虑如下内容：微型计算机13检测主电源10被卸下的情况，将备用开关(15)接通，从备用电源14向负荷11供给电源。这样的情况下，比较器21以及逻辑电路23的动作停止，但因存在下拉电阻R1、R2，放电用的晶体管M2的栅极端子被固定为“L”。因此，能够防止无用的电流通过放电用的晶体管M2从备用电源14向负载开关IC20内流入。

图4的(A)表示在输入电压Vin高于输出电压Vout的通常状态(Vin≥Vout)下向控制端子CE施加高电平的情况下的、各晶体管的导通/截止状态和各节点的逻辑状态(H或L)。另外，图4的(B)表示在通常状态(Vin≥Vout)下向控制端子CE施加低电平的情况下的、各晶体管的导通/截止状态和各节点的逻辑状态(H或者L)。

另一方面，图5的(A)表示在输入电压Vin低于输出电压Vout的输入输出反转状态(Vin＜Vout)下向控制端子CE施加高电平的情况下的、各晶体管的导通/截止状态和各节点的逻辑状态(H或者L)。另外，图5的(B)表示在输入输出反转状态(Vin＜Vout)下向控制端子CE施加低电平的情况下的、各晶体管的导通/截止状态和各节点的电位或者逻辑状态(H或者L)。

根据图4及图5可知，在输入电压Vin高于输出电压Vout的通常状态下，负载开关用的晶体管M1的背栅的电位成为输入电压Vin。并且，在输入输出反转状态下，负载开关用的晶体管M1的背栅的电位成为输出电压Vout，防止在寄生元件中流过不需要的电流。另外，在输入输出反转时，通过比较器21的输出而晶体管M1截止。因此，在输入输出反转状态下，在负载开关用的晶体管M1中，能够防止从输出端子OUT朝向输入端子IN的逆流的流动。

并且，在输入输出反转时，放电用的晶体管M2截止，能够防止电流从输出端子OUT朝向接地点流动。

(变形例)

在图3的实施例的负载开关IC20中，在从输出端子OUT到接地点之间仅设置有放电用的晶体管M2，但也可以构成为将电阻元件与放电用的晶体管M2串联连接来限制放电电流，调整向负荷供给的电源的下降时间。由此，例如在具有多个负荷和电源且负荷的动作停止顺序确定的系统中，通过使各负荷的电源以规定的顺序下降，能够使系统安全地停止动作。

以上根据实施方式具体地说明了由本发明人完成的发明，但本发明并不限定于上述实施方式。例如，所述实施方式中的负载开关IC20内的逻辑电路23的结构并不限定于图2、图3所示那样的结构，只要满足表1所示的真值表的条件，则可以是任意的结构。

另外，在上述实施方式中，在构成逻辑电路23的与门G2的一个输入端子设置下拉电阻，但也可以在另一个输入端子也设置下拉电阻。

并且，作为具有与负载开关IC类似的功能的器件，有被称为高侧开关或FET开关的器件，但本发明能够应用于这样的器件。

Claims (5)

1.一种半导体集成电路装置，具有：开关用晶体管，其连接在被输入直流电压的电压输入端子与电压输出端子之间；放电用晶体管，其连接在所述电压输出端子与接地点之间；外部端子，其被输入来自外部装置的控制信号；以及控制电路，其根据所述控制信号将所述开关用晶体管和放电用晶体管控制为导通状态或截止状态，其特征在于，

所述控制电路具有：逻辑电路，其生成用于在输入到所述外部端子的所述控制信号成为第一逻辑电平时，将所述开关用晶体管控制为导通状态，将所述放电用晶体管控制为截止状态，在所述控制信号成为第二逻辑电平时，将所述开关用晶体管控制为截止状态，将所述放电用晶体管控制为导通状态的信号。

2.根据权利要求1所述的半导体集成电路装置，其特征在于，

所述控制电路具有：

电压比较电路，其将所述电压输入端子的电压和所述电压输出端子的电压进行比较；以及

背栅控制电路，其防止所述开关用晶体管的逆流，

所述逻辑电路根据所述电压比较电路的输出信号，生成用于在所述电压输出端子的电压高于所述电压输入端子的电压时，将所述背栅控制电路控制为逆流防止状态，并且与所述控制信号的逻辑电平无关地使所述开关用晶体管和所述放电用晶体管为截止状态的信号。

3.根据权利要求2所述的半导体集成电路装置，其特征在于，

所述电压比较电路和所述逻辑电路构成为以所述电压输入端子的电压为电源进行动作，

所述放电用晶体管由N沟道型MOS晶体管构成，

在所述放电用晶体管的栅极端子与接地点之间设置有下拉电阻。

4.根据权利要求3所述的半导体集成电路装置，其特征在于，

所述逻辑电路具有：逻辑与门，其将与所述电压比较电路的输出信号对应的信号和与所述控制信号对应的信号作为输入信号，输出施加到所述放电用晶体管的控制端子的信号，

在所述逻辑与门的至少一个输入端子与接地点之间设置有下拉电阻。

5.根据权利要求1～4中任一项所述的半导体集成电路装置，其特征在于，

所述半导体集成电路装置具有：电阻元件，其与所述放电用晶体管串联连接。