CN117949858A - 电源异常检测电路 - Google Patents

电源异常检测电路 Download PDF

Info

Publication number
CN117949858A
CN117949858A CN202311353613.9A CN202311353613A CN117949858A CN 117949858 A CN117949858 A CN 117949858A CN 202311353613 A CN202311353613 A CN 202311353613A CN 117949858 A CN117949858 A CN 117949858A
Authority
CN
China
Prior art keywords
circuit
frequency
voltage
delay
abnormality detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311353613.9A
Other languages
English (en)
Inventor
米田尚弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lanbishi Technology Co ltd
Original Assignee
Lanbishi Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lanbishi Technology Co ltd filed Critical Lanbishi Technology Co ltd
Publication of CN117949858A publication Critical patent/CN117949858A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • G01R19/16552—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/40—Testing power supplies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/005—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing phase or frequency of 2 mutually independent oscillations in demodulators)

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manipulation Of Pulses (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Power Sources (AREA)

Abstract

本发明提供一种能够使用逻辑电路对电源异常进行检测的电源异常检测电路。本发明包括：第一分频电路部，将所输入的时钟信号的频率分频为预先设定的第一比例的频率并输出；第二分频电路部，在电源电压为通常电压时将所输入的时钟信号的频率分频为第一比例的频率，在电源电压为异常电压时将所输入的信号的频率分频为与第一比例不同的第二比例的频率并输出；以及比较电路部，进行第一分频电路部的输出信号及第二分频电路部的输出信号此两个信号的比较。

Description

电源异常检测电路
技术领域
本发明涉及一种电源异常检测电路。
背景技术
专利文献1中公开了一种电源异常检测电路，其通过将根据直流输出电压进行了脉宽调制的控制信号平均化，并将所述控制信号的输出与基准值进行比较来对电源的输出电压的异常状态进行检测。
现有技术文献
专利文献
专利文献1日本专利特公平06-083541号公报
发明内容
发明所要解决的问题
在专利文献1的电源异常检测电路中，为了对电源异常进行检测而搭载有包含基准电压电路、电阻及比较器等的模拟电路。然而，此种模拟电路存在电路的面积变大，进而容易受到噪声的影响的问题。
本发明依据所述情况，目的在于提供一种能够使用逻辑电路对电源异常进行检测的电源异常检测电路。
解决问题的技术手段
第一形态的电源异常检测电路包括：第一分频电路部，将所输入的时钟信号的频率分频为预先设定的第一比例的频率并输出；第二分频电路部，在电源电压为通常电压时将所输入的时钟信号的频率分频为所述第一比例的频率，在电源电压为异常电压时将所输入的信号的频率分频为与所述第一比例不同的第二比例的频率并输出；以及比较电路部，进行所述第一分频电路部的输出信号及所述第二分频电路部的输出信号此两个信号的比较。
根据第一形态的电源异常检测电路，第二形态的电源异常检测电路中，所述第二分频电路部包括：延迟电路，其延迟时间根据工作电压而变化；以及第一触发电路，构成为经由所述延迟电路而将输出信号输入。
根据第二形态的电源异常检测电路，第三形态的电源异常检测电路中，所述延迟电路在通常电压时产生输入至所述第一触发电路中的时钟信号的频率的一个周期以上且小于两个周期的延迟，在相较于通常电压而电压上升的异常电压时产生输入至所述第一触发电路中的时钟信号的频率的小于一个周期的延迟。
根据第二形态的电源异常检测电路，第四形态的电源异常检测电路中，所述延迟电路在通常电压时产生输入至所述第一触发电路中的时钟信号的频率的小于一个周期的延迟，在相较于通常电压而电压下降的异常电压时产生输入至所述第一触发电路中的时钟信号的频率的一个周期以上且小于两个周期的延迟。
根据第一形态至第四形态中任一项的电源异常检测电路，第五形态的电源异常检测电路中，所述比较电路部包括：逻辑电路，进行所述第一分频电路部的输出信号及所述第二分频电路部的输出信号的异或运算；以及第二触发电路，使从所述逻辑电路输出的信号与输入至所述第一分频电路部中的所述时钟信号同步。
根据第五形态的电源异常检测电路，第六形态的电源异常检测电路包括异常判定部，所述异常判定部在从所述比较电路部输出了表示所述两个信号为不同状态的信号的情况下，判定为电源电压成为异常电压。
发明的效果
通过本发明的电源异常检测电路，可在抑制电路面积的同时抑制噪声的影响。
附图说明
图1是表示本发明的第一实施方式的电源异常检测电路的电路结构的图。
图2是表示所述电源异常检测电路中的第二分频电路部的详细的电路结构的图。
图3是触发电路的真值表。
图4是表示所述电源异常检测电路的各部中的信号的状态的时序图。
图5是表示本发明的第二实施方式的电源异常检测电路的电路结构的图。
图6是表示所述电源异常检测电路的各部中的信号的状态的时序图。
图7是表示本发明的第三实施方式的电源异常检测电路的电路结构的图。
符号的说明
1、2、3：电源异常检测电路
10：分频电路部
11：分频电路
20：分频电路部
21：分频电路
22：延迟电路
23：触发电路
24：NOT电路
25a、25b、…25n：延迟电路
26：选择器
30：比较电路部
31：XOR电路
32：触发电路
40：异常判定部
具体实施方式
第一实施方式
基于附图对本发明的第一实施方式的电源异常检测电路1进行说明。图1是表示本发明的第一实施方式的电源异常检测电路1的电路结构的图。图2是表示第二分频电路部的详细的电路结构的图。
本实施方式的电源异常检测电路1是在相较于通常电压而电压上升的情况下检测为电源异常的电路，电源异常检测电路1包含集成电路(Integrated Circuit，IC)或大规模集成电路(Large Scale Integration，LSI)等集成电路。
如图1所示，电源异常检测电路1包括第一分频电路部10、第二分频电路部20、比较电路部30及异常判定部40。
第一分频电路部10将所输入的时钟信号的频率分频为预先设定的第一比例的频率并输出。此处，预先设定的第一比例由1/N表示。此外，N设为整数。在本实施方式中，作为一例，设N＝4，将第一比例设为1/4。
第一分频电路部10具体而言包括包含作为1/2分频电路发挥功能的触发电路的分频电路11。分频电路11是将作为1/2分频电路发挥功能的触发电路以与预先设定的第一比例相应的数量连接多级而成的电路。在本实施方式中，由于将第一比例设为1/4，因此成为作为1/2分频电路发挥功能的触发电路连接两级而成的结构。构成分频电路11的触发电路例如可使用边沿触发型D(延迟)触发电路。
第二分频电路部20在电源电压为通常电压时将所输入的时钟信号的频率分频为第一比例的频率，在电源电压为异常电压时将所输入的信号的频率分频为与第一比例不同的第二比例的频率并输出。
第二分频电路部20具体而言包括：分频电路21，将所输入的时钟信号的频率分频为1/(N/4)的比例的频率并输出；延迟电路22，其延迟时间根据工作电压而变化；触发电路23，构成为经由延迟电路22而将输出信号输入；以及非(NOT)电路，使触发电路23的输出信号反转。
分频电路21是将作为1/2分频电路发挥功能的触发电路以成为1/(N/4)的分频电路的方式连接多级而成的电路。构成分频电路21的触发电路例如可使用边沿触发型D触发电路。
在本实施方式中，由于设N＝4，将第一比例设为1/4，因此分频电路21中的分频比例成为1/(4/4)＝1，不进行所输入的时钟信号的频率的分频。因此，省略了分频电路21。
此外，假设在设N＝8，将第一比例设为1/8的情况下，分频电路21中的分频比例成为1/(8/4)＝1/2，作为分频电路21而连接1/2分频电路。
延迟电路22在通常电压时产生输入至触发电路23中的时钟信号的频率的一个周期以上且小于两个周期的延迟，在相较于通常电压而电压上升的异常电压时产生输入至触发电路23中的时钟信号的频率的小于一个周期的延迟。
延迟电路22只要是延迟时间根据工作电压而变化的电路，则可为任意结构，例如，包括金属氧化物半导体-场效应晶体管(Metal Oxide Semiconductor Field EffectTransistor，MOS-FET)继电器电路等包含反相器的继电器电路。
触发电路23作为一例是边沿触发型D触发电路，详细而言，如图2所示，包括信号输入用的端子D、时钟信号输入用的端子CLK、输出端子Q、及反相输出端子-Q此四个输入/输出端子。
从分频电路21输出的时钟信号输入至端子CLK。此外，在本实施方式中，由于设N＝4，将第一比例设为1/4，因此如上所述，省略了分频电路21。因此，时钟信号不经由分频电路21而直接输入至端子CLK。
从输出端子Q输出的信号经由NOT电路24及延迟电路22而输入至端子D。
图3是触发电路23的真值表。如图3所示，触发电路23在时钟信号的上升沿处取入输入至端子D中的信号的值，在其他状态下设为保持输出的状态。
关于如上所述那样构成的触发电路23，在通常电压时，延迟电路22中的延迟时间成为输入至触发电路23中的时钟信号的频率的一个周期以上的时间，从而在触发电路23中产生设置不良。
其结果，在触发电路23中，由于输出以时钟信号的两个脉冲一次的比例按照时钟信号的每个上升沿发生反转，因此输入至触发电路23中的时钟信号的频率成为1/4。
另外，在相较于通常电压而电压上升的异常电压时，延迟电路22中的延迟时间成为输入至触发电路23中的时钟信号的频率的小于一个周期的时间，设置不良被消除。
其结果，在触发电路23中，由于输出按照时钟信号的每个上升沿发生反转，因此输入至触发电路23中的时钟信号的频率成为1/2。
因此，触发电路23成为在通常电压时作为1/4分频电路发挥功能，在相较于通常电压而电压上升的异常电压时作为1/2分频电路发挥功能的可变分频电路。
从输出端子Q输出、并利用NOT电路24反转后的信号作为第二分频电路部20的输出信号而输出至比较电路部30。
比较电路部30进行第一分频电路部10的输出信号及第二分频电路部20的输出信号此两个信号的比较。
比较电路部30具体而言包括：异或(exclusive OR，XOR)电路31，进行所输入的两个信号的异或运算；以及触发电路32，用于使从XOR电路31输出的信号与时钟信号同步。
异常判定部40在从比较电路部30输出了表示两个信号为不同状态的信号的情况下，判定为电源电压成为异常电压。异常判定部40例如包含基于存储器中保存的程序来执行规定的处理的处理器。
接着，对本实施方式的电源异常检测电路1的作用进行说明。图4是表示本实施方式的电源异常检测电路1的各部中的信号状态的时序图。
此处，设为供给从低电压电源供给的电压VDD1来作为电源异常检测电路1的工作电压。电压VDD1作为一例而为基准电压1.2V，将使基准电压1.2V夹在中间±0.2V的范围、即从1.0V至1.4V为止的范围设为通常电压。
本实施方式的电源异常检测电路1在相较于通常电压而电压上升的情况、即电压VDD1超过1.4V的情况下，检测为异常电压时。
在以下的说明中，将输入至第一分频电路部10及第二分频电路部20之前的时钟信号称为基准时钟信号。
如图4所示，在通常电压时，第一分频电路部10的输出信号、及第二分频电路部20的输出信号此两个信号为同相，且相对于基准时钟信号而成为1/4的频率。
因此，在利用XOR电路31对所述两个信号进行异或运算而得的结果的信号中，连续输出低信号。另外，关于使从XOR电路31输出的信号与基准时钟信号同步而从比较电路部30输出的信号，也连续输出低信号。
相对于此，在相较于通常电压而电压上升的异常电压时，第一分频电路部10的输出信号相对于基准时钟信号而成为1/4的频率，第二分频电路部20的输出信号相对于基准时钟信号而成为1/2的频率。
因此，在利用XOR电路31对所述两个信号进行异或运算而得的结果的信号中，在两个信号的值不同的区域中输出高信号，在两个信号的值相同的区域中输出低信号。另外，关于使从XOR电路31输出的信号与基准时钟信号同步而从比较电路部30输出的信号，从XOR电路31输出的信号也以维持原样的形式移位并输出。
因此，在异常判定部40中，从比较电路部30输出了周期性地重复低与高的信号来作为表示两个信号为不同状态的信号的情况下，判定为电源电压成为异常电压，由此可对电压异常地上升的电源电压的异常进行检测。
如此，根据本实施方式的电源异常检测电路1，可不搭载包含基准电压电路、电阻及比较器等的模拟电路而使用逻辑电路来对电源异常进行检测。因此，可抑制电路面积，进而能够抑制噪声的影响。
第二实施方式
接着，对本发明的第二实施方式的电源异常检测电路2进行说明。图5是表示本发明的第二实施方式的电源异常检测电路2的电路结构的图。
第一实施方式的电源异常检测电路1是在相较于通常电压而电压上升的情况下检测为电源异常的电路。相对于此，本实施方式的电源异常检测电路2是在相较于通常电压而电压下降的情况下检测为电源异常的电路。
本实施方式的电源异常检测电路2与第一实施方式的电源异常检测电路1相比，除第二分频电路部20的结构不同以外为相同的结构，因此关于第二分频电路部20以外的元件，省略结构的说明。
本实施方式的电源异常检测电路2中的第二分频电路部20在通常电压时将所输入的时钟信号的频率分频为第一比例的频率，在异常电压时将所输入的信号的频率分频为与第一比例不同的第二比例的频率并输出。
如图5所示，第二分频电路部20包括：分频电路21，将所输入的时钟信号的频率分频为1/(N/2)的比例的频率并输出；延迟电路22，其延迟时间根据工作电压而变化；触发电路23，构成为经由延迟电路22而将输出信号输入；以及NOT电路24，使触发电路23的输出信号反转。
分频电路21是将作为1/2分频电路发挥功能的触发电路以成为1/(N/2)的分频电路的方式连接多级而成的电路。构成分频电路21的触发电路例如可使用边沿触发型D触发电路。
在本实施方式中，设N＝2，将第一比例设为1/2。因此，分频电路21中的分频的比例成为1/(2/2)＝1，不进行所输入的时钟信号的频率的分频。因此，省略了分频电路21。
此外，假设在设N＝4，将第一比例设为1/4的情况下，分频电路21中的分频的比例成为1/(4/2)＝1/2，作为分频电路21而连接1/2分频电路。
延迟电路22在通常电压时产生输入至触发电路23中的时钟信号的频率的小于一个周期的延迟，在相较于通常电压而电压下降的异常电压时产生输入至触发电路23中的时钟信号的频率的一个周期以上且小于两个周期的延迟。
延迟电路22只要是延迟时间根据工作电压而变化的电路，则可为任意结构，例如，包括金属氧化物半导体-场效应晶体管(Metal Oxide Semiconductor Field EffectTransistor，MOS-FET)继电器电路等包含反相器的继电器电路。
触发电路23与第一实施方式同样地为边沿触发型D触发电路。
关于如上所述那样构成的触发电路23，在通常电压时，延迟电路22中的延迟时间成为输入至触发电路23中的时钟信号的频率的小于一个周期的时间，在触发电路23中不会产生设置不良。
其结果，在触发电路23中，由于输出按照时钟信号的每个上升沿发生反转，因此输入至触发电路23中的时钟信号的频率成为1/2。
另外，在相较于通常电压而电压下降的异常电压时，延迟电路22中的延迟时间成为输入至触发电路23中的时钟信号的频率的一个周期以上的时间，从而产生设置不良。
其结果，在触发电路23中，由于输出以时钟信号的两个脉冲一次的比例按照时钟信号的每个上升沿发生反转，因此输入至触发电路23中的时钟信号的频率成为1/4。
因此，触发电路23成为在通常电压时作为1/2分频电路发挥功能，在相较于通常电压而电压下降的异常电压时作为1/4分频电路发挥功能的可变分频电路。
接着，对本实施方式的电源异常检测电路2的作用进行说明。图6是表示本实施方式的电源异常检测电路2的各部中的信号的状态的时序图。
此处，设为供给从高电压电源供给的电压VDD2来作为电源异常检测电路2的工作电压。电压VDD2作为一例而为基准电压3.3V，将使基准电压3.3V夹在中间±0.2V的范围、即从3.1V至3.5V为止的范围设为通常电压。
本实施方式的电源异常检测电路2在相较于通常电压而电压下降的情况、即电压VDD2低于3.1V的情况下，检测为异常电压时。
如图6所示，在通常电压时，第一分频电路部10的输出信号及第二分频电路部20的输出信号此两个信号为同相，且相对于基准时钟信号而成为1/2的频率。
因此，在利用XOR电路31对所述两个信号进行异或运算而得的结果的信号中，连续输出低信号。另外，关于使从XOR电路31输出的信号与基准时钟信号同步而从比较电路部30输出的信号，也连续输出低信号。
相对于此，在相较于通常电压而电压下降的异常电压时，第一分频电路部10的输出信号相对于基准时钟信号而成为1/2的频率，第二分频电路部20的输出信号相对于基准时钟信号而成为1/4的频率。
因此，在利用XOR电路31对所述两个信号进行异或运算而得的结果的信号中，在两个信号的值不同的区域中输出高信号，在两个信号的值相同的区域中输出低信号。另外，关于使从XOR电路31输出的信号与基准时钟信号同步而从比较电路部30输出的信号，从XOR电路31输出的信号也以维持原样的形式移位并输出。
因此，在异常判定部40中，在从比较电路部30输出了周期性地重复低与高的信号来作为表示两个信号为不同状态的信号的情况下，判定为电源电压成为异常电压，由此可对电压异常地下降的电源电压的异常进行检测。
如此，通过本实施方式的电源异常检测电路2，也可不搭载包含基准电压电路、电阻及比较器等的模拟电路而使用逻辑电路来对电源异常进行检测。因此，可抑制电路面积，进而能够抑制噪声的影响。
第三实施方式
接着，对本发明的第三实施方式的电源异常检测电路3进行说明。图7是表示本发明的第三实施方式的电源异常检测电路3的电路结构的图。
第三实施方式的电源异常检测电路3与第一实施方式的电源异常检测电路1同样地是在相较于通常电压而电压上升的情况下检测为电源异常的电路，但与第一实施方式的电源异常检测电路1相比，不同之处在于将对电源异常进行检测时的电压设为可变。
本实施方式的电源异常检测电路3与第一实施方式的电源异常检测电路1相比，除第二分频电路部20的结构不同以外为相同的结构，因此关于第二分频电路部20以外的元件，省略结构的说明。
本实施方式的电源异常检测电路3中的第二分频电路部20在通常电压时将所输入的时钟信号的频率分频为第一比例的频率，在异常电压时将所输入的信号的频率分频为与第一比例不同的第二比例的频率并输出。
如图7所示，第二分频电路部20包括：分频电路21，将所输入的时钟信号的频率分频为1/(N/4)的比例的频率并输出；触发电路23，构成为经由延迟电路22而将输出信号输入；NOT电路24，使触发电路23的输出信号反转；多个延迟电路25a、25b、…25n，其延迟时间根据工作电压而变化；以及选择器26，输出自多个延迟电路25a、25b、…25n输入的信号中的一个信号。
多个延迟电路25a、25b、…25n中各自的延迟时间发生变化的电压不同。例如，供给从低电压电源供给的电压VDD1作为电源异常检测电路3的工作电压。电压VDD1作为一例而设为基准电压1.2V。
在此情况下，延迟电路25a构成为，在电压VDD1小于1.3V的状态下产生输入至触发电路23中的时钟信号的频率的小于一个周期的延迟，在电压VDD1为1.3V以上的状态下产生输入至触发电路23中的时钟信号的频率的一个周期以上且小于两个周期的延迟。即，延迟电路25a的延迟时间以1.3V为边界电压而变化。
另外，延迟电路25b的延迟时间以1.4V为边界电压而变化。同样地，设置使边界电压每次上升0.1V的多个延迟电路。
作为此种结构，通过将从选择器26输出的信号的输入源的延迟电路切换为任意的延迟电路，可切换对电压异常地上升的电源电压的异常进行检测时的电源电压的值。
例如，在当从选择器26输出从延迟电路25a输入的信号时，电压VDD1成为1.3V以上的情况下，检测为电源电压的异常。另外，在当从选择器26输出从延迟电路25b输入的信号时，电压VDD1成为1.4V以上的情况下，检测为电源电压的异常。
此外，作为设置多个延迟电路的形态，并不限于应用于如上所述那样在相较于通常电压而电压上升的情况下检测为电源异常的电路，也可应用于在相较于通常电压而电压下降的情况下检测为电源异常的电路。
以上示出的记载内容及图示内容是关于本公开的技术所涉及的部分的详细说明，且仅为本公开的技术的一例。例如，与上文所述的结构、功能、作用及效果相关的说明是与本公开的技术所涉及的部分的结构、功能、作用及效果的一例相关的说明。因此，当然可在不脱离本公开的技术的主旨的范围内，对以上示出的记载内容及图示内容删除不需要的部分、或追加新的元件、或置换新的元件。另外，为了避免错综复杂，容易理解本公开的技术所涉及的部分，在以上示出的记载内容及图示内容中，省略了与在能够实现本公开的技术的实施时不需要特别说明的技术常识等相关的说明。

Claims (6)

1.一种电源异常检测电路，包括：
第一分频电路部，将所输入的时钟信号的频率分频为预先设定的第一比例的频率并输出；
第二分频电路部，在电源电压为通常电压时将所输入的时钟信号的频率分频为所述第一比例的频率，在电源电压为异常电压时将所输入的信号的频率分频为与所述第一比例不同的第二比例的频率并输出；以及
比较电路部，进行所述第一分频电路部的输出信号及所述第二分频电路部的输出信号此两个信号的比较。
2.根据权利要求1所述的电源异常检测电路，其中，
所述第二分频电路部包括：延迟电路，其延迟时间根据工作电压而变化；以及第一触发电路，构成为经由所述延迟电路而将输出信号输入。
3.根据权利要求2所述的电源异常检测电路，其中，
所述延迟电路在通常电压时产生输入至所述第一触发电路中的时钟信号的频率的一个周期以上且小于两个周期的延迟，在相较于通常电压而电压上升的异常电压时产生输入至所述第一触发电路中的时钟信号的频率的小于一个周期的延迟。
4.根据权利要求2所述的电源异常检测电路，其中，
所述延迟电路在通常电压时产生输入至所述第一触发电路中的时钟信号的频率的小于一个周期的延迟，在相较于通常电压而电压下降的异常电压时产生输入至所述第一触发电路中的时钟信号的频率的一个周期以上且小于两个周期的延迟。
5.根据权利要求1至4中任一项所述的电源异常检测电路，其中，
所述比较电路部包括：
逻辑电路，进行所述第一分频电路部的输出信号及所述第二分频电路部的输出信号的异或运算；以及
第二触发电路，使从所述逻辑电路输出的信号与输入至所述第一分频电路部中的所述时钟信号同步。
6.根据权利要求5所述的电源异常检测电路，包括异常判定部，
所述异常判定部在从所述比较电路部输出了表示所述两个信号为不同状态的信号的情况下，判定为电源电压成为异常电压。
CN202311353613.9A 2022-10-31 2023-10-19 电源异常检测电路 Pending CN117949858A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022174897A JP2024065837A (ja) 2022-10-31 2022-10-31 電源異常検出回路
JP2022-174897 2022-10-31

Publications (1)

Publication Number Publication Date
CN117949858A true CN117949858A (zh) 2024-04-30

Family

ID=90793404

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311353613.9A Pending CN117949858A (zh) 2022-10-31 2023-10-19 电源异常检测电路

Country Status (3)

Country Link
US (1) US20240142545A1 (zh)
JP (1) JP2024065837A (zh)
CN (1) CN117949858A (zh)

Also Published As

Publication number Publication date
US20240142545A1 (en) 2024-05-02
JP2024065837A (ja) 2024-05-15

Similar Documents

Publication Publication Date Title
US7541848B1 (en) PLL circuit
CN110957998B (zh) 一种精确校正时钟信号占空比的电路
US6882196B2 (en) Duty cycle corrector
KR100861919B1 (ko) 다 위상 신호 발생기 및 그 방법
US9531358B2 (en) Signal generating system and signal generating method
US7719370B2 (en) Voltage controlled oscillator
CN111446959B (zh) 二倍频装置及方法
CN107046416B (zh) 占空比校正电路
EP2958263A1 (en) Hold-time optimization circuit and receiver with the same
EP3595153A1 (en) Voltage control device
US6801062B2 (en) Output circuit
EP3512096B1 (en) Clock delay circuit
US10033355B2 (en) Electric power supply device and semiconductor device
CN117949858A (zh) 电源异常检测电路
US11770116B1 (en) Duty cycle correction for high-speed clock signals
JP2011166232A (ja) 位相検出回路およびｐｌｌ回路
US6900684B2 (en) Pulse processing circuit and frequency multiplier circuit
US10305625B2 (en) Data recovery circuit
US7902893B1 (en) Clock-signal generator
US10205443B2 (en) Phase interpolator and clock generating method
KR100187695B1 (ko) 검출 에러없이 입력신호의 에지를 검출하기 위한 에지 검출 회로
US20240310418A1 (en) Device and method for monitoring power supply voltage of electronic circuit
CN108964634B (zh) 数据还原电路
KR20110043988A (ko) 넓은 주파수 범위에 걸쳐서 동작되고 소비 전류를 줄일 수 있는 지연 동기 루프를 갖는 반도체 메모리 장치
EP4203316A1 (en) Signal output circuit and delay signal output circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication