CN117949812A - 电迁移测试结构、测试电路和测试方法 - Google Patents

Abstract

本发明公开了电迁移测试结构、测试电路和测试方法；电迁移测试结构包括一组间隔均匀分布的测试互连线，测试互连线的两端分别设有一组互连件；两组互连件错位分布，使得各测试互连线之间呈蛇形链状连接；互连件包括设于相邻两根测试互连线端部的两个第一通孔结构和连接两个第一通孔结构的短互连线；位于链头和链尾的两个第一通孔结构作为阳极和阴极，分别通过引出互连线与电流PAD相连；每根测试互连线的两端分别设有一个第二通孔结构，第二通孔结构通过引出互连线与电压PAD相连。该电迁移测试结构仅需一个电源就可以同时对多根测试互连线进行电迁移试验，并在电迁移试验时，同时检测各测试互连线两端的电压变化，测试成本低、周期短、效率高。

Description

电迁移测试结构、测试电路和测试方法

技术领域

本发明涉及集成电路技术领域，具体涉及电迁移测试结构、测试电路和测试方法。

背景技术

在集成电路制造中，互连线是芯片系统中单元电路间、模块内和多芯片组件间的信号传输载体和关键桥梁，其可靠性对于整个芯片的性能起到了至关重要的作用。近年来，随着集成电路工艺节点不断进步，芯片尺寸越来越小，互连线的尺寸和互连线之间的间距越来越小，从而使得互连线的电流密度也越来越大，导致互连线的电迁移失效问题更加突出。高密度集成下的互连线电迁移失效已成为集成电路各种失效机制中最重要、最致命的失效机制之一。电迁移是高电流密度作用下金属原子定向迁移的扩散现象，它将引起明显的质量输运，在阴极形成空洞引起电路断路或线路电阻的增加，在阳极形成小丘或晶须引起相邻互连线的短路，造成信号传输的中断或错误，严重影响集成电路的可靠性。因此，针对上述电迁移现象的电迁移测试已经成为目前集成电路可靠性评估中必不可少的一项测试。

在评估集成电路的电迁移可靠性时，需要设计相关的测试结构，进行晶圆级或封装级电迁移加速试验，统计电迁移失效时间，并观察互连线的失效位置。但是，现有技术中的测试结构每次只能对一条待测互连线进行电迁移试验，测试周期长、效率低、成本高。另外，实际集成电路布线复杂，同一布线层中含有大量互连线，现有测试技术无法体现邻近互连线和互连线间距对待测互连线电迁移失效的影响。

发明内容

为了克服现有技术中存在的上述问题，本申请提供了一种电迁移测试结构。本申请的电迁移测试结构包括一组间距相等的测试互连线，各测试互连线采用特定的连接方式连接在一起，仅需一个电源就可以同时对多根测试互连线进行电迁移试验，并在电迁移试验时，同时检测各测试互连线两端的电压变化，测试成本低、周期短、效率高，而且在电迁移试验过程中电流回路和电压回路相互独立，测量精度高。对应的，本申请还提供了一种装配有上述电迁移测试结构的电迁移测试电路。此外，本申请还提供了一种电迁移测试方法，通过制备多个不同间距(指相邻两测试互连线之间的间距)的电迁移测试结构，并分别进行电迁移试验，从而可以分析测试互连线之间的间距对电迁移失效的影响。

对于测试结构而言，本申请的技术方案为：

电迁移测试结构，包括硅衬底层和绝缘介质层；所述绝缘介质层内设有测试组件；所述测试组件包括一组间隔均匀分布的测试互连线；所述测试互连线的两端分别设有一组互连件；两组互连件错位分布，使得各测试互连线之间呈蛇形链状连接；所述互连件包括设于相邻两根测试互连线端部的两个第一通孔结构，以及连接两个第一通孔结构的短互连线；位于链头和链尾的两个第一通孔结构作为阳极和阴极，分别通过对应设置的引出互连线与电流PAD相连；每根测试互连线的两端分别设有一个第二通孔结构，所述第二通孔结构通过对应设置的引出互连线与电压PAD相连；所述第一通孔结构和第二通孔结构位于测试互连线的同一侧，且第一通孔结构的底部与测试互连线相连接，顶部与短互连线相连接，第二通孔结构的底部与测试互连线相连接，顶部与引出互连线相连接，从而将测试组件分为三层。

与现有技术相比，本申请的电迁移测试结构通过设置两组错位分布的互连件实现各测试互连线之间的蛇形链状连接，仅需一个电源就可以同时对多根测试互连线进行电迁移试验，并在电迁移试验时，同时检测各测试互连线两端的电压变化，测试成本低、周期短、效率高；而且测试互连线上设置有第一通孔结构和第二通孔结构，并分别连接至电源PAD和电压PAD，从而使得在电迁移测试过程中电流回路和电压回路可以相互独立，两者之间不会互相影响，测量精度高。此外，测试组件分为三层，各测试互连线分布在同一层，各短互连线和引出互连线分布在同一层，第一通孔结构和第二通孔结构分布在同一层，这种布线方式，更加贴近实际的芯片结构，考虑了各测试互连线之间的相互影响，提高了测试结果准确性。

作为优化，前述的电迁移测试结构中，所述测试互连线中流过电流的横截面积小于第一通孔结构、第二通孔结构、短互连线和引出互连线中流过电流的横截面积。由此，使得测试时，流过测试互连线的电流密度最大，从而能够保证电迁移失效最早发生在测试互连线上，进一步提高了测试结果准确性。

作为优化，前述的电迁移测试结构中，相邻两测试互连线之间的间距d可以为测试互连线宽度w的整数倍。所述测试互连线的长度可以大于等于1000μm。

作为优化，前述的电迁移测试结构中，所述第一通孔结构更靠近测试互连线的中点。此时，占用空间小，而且将引出互连线引出后，彼此之间不会发生干涉，布线完成后整体较为美观。

作为优化，前述的电迁移测试结构中，所述电流PAD和电压PAD上均焊接有金属键合线。由此，在进行电迁移试验时，可以直接将金属键合线焊接到PCB电路板上对应的接点上，而不需要再配置另外的连接线了，使用非常方便。

对于测试电路而言，本申请的技术方案为：

电迁移测试电路，包括PCB电路板；所述PCB电路板上设有印刷电路；所述PCB电路板上安装有前述的本申请的电迁移测试结构；所述电迁移测试结构中的电流PAD和电压PAD分别通过金属键合线连接至印刷电路上的电流接点和电压接点；所述印刷电路上，与电流接点和电压接点一一对应，还设有电流输入口和电压输出口，分别用于输入电流和测量电压；所述电迁移测试结构中，测试互连线中流过电流的横截面积小于第一通孔结构、第二通孔结构、短互连线和引出互连线中流过电流的横截面积；相邻两测试互连线之间的间距d为测试互连线宽度w的整数倍。

与现有技术相比，本申请的电迁移测试电路具有特定的构造，仅需一个电源就可以同时对多根测试互连线进行电迁移试验，并在电迁移试验时同时检测各测试互连线两端的电压变化，测试成本低、周期短、效率高；而且测试时，流过测试互连线的电流密度最大，从而能够保证电迁移失效最早发生在测试互连线上，测试结果准确性高。

对于测试方法而言，本申请的技术方案为：

电迁移测试方法，首先，制备多个前述的本申请的电迁移测试结构，且不同电迁移测试结构的相邻两测试互连线之间的间距d不相同(同一个电迁移测试结构中的间距d相同，为测试互连线宽度w的整数倍)；然后对每个电迁移测试结构分别进行电迁移试验，以分析测试互连线之间的间距d对电迁移失效的影响；

电迁移试验的具体过程如下：将电迁移测试结构安装到PCB电路板上，通过金属键合线将电迁移测试结构上的电流PAD和电压PAD分别连接至PCB电路板上印刷电路对应的电流接点和电压接点，并将印刷电路的电流输入口连接至恒流电源箱，电压输出口连接至电压数据采集卡；试验时，将PCB电路板置于加热平台上预热一段时间；然后，恒流电源箱启动，通入恒定电流，电压数据采集卡实时采集各测试互连线两端的电压并发送至PC端；当采集到的所有测试互连线两端的电压数据均超过初始电压的20％或者采集到的电压数据突然变为0时，停止通电，并切割实验样品作为观测样本，使用扫描电镜对样本进行扫描，观察测试互连线的失效情况。

与现有技术相比，本申请的电迁移测试方法通过制备间距不同的电迁移测试结构，并分别进行电迁移试验，可用于分析测试互连线之间的间距对电迁移失效的影响。

附图说明

图1是本申请中的测试组件的结构示意图；

图2是图1中的A部分放大示意图；

图3是图1中的B部分放大示意图；

图4是本申请的电迁移测试结构的俯视图；

图5是图4中的A-A向剖视图；

图6是本申请实施例中的测试组件的结构示意图；

图7是本申请中的电迁移测试电路的结构示意图；

图8是图7中的电迁移测试电路的俯视图；

图9是本申请的电迁移测试方法的流程图。

附图中的标记为：1-测试互连线；2-第一通孔结构；3-第二通孔结构；4-短互连线；5-引出互连线；6-电流PAD；7-电压PAD；8-金属键合线；9-电路板；10-印刷电路；11-硅衬底层；12-绝缘介质层。

具体实施方式

下面结合附图和实施例对本申请作进一步的说明，但并不作为对本申请限制的依据。

参见图1至图5，本发明的电迁移测试结构，包括硅衬底层11和绝缘介质层12；所述绝缘介质层12内设有测试组件；所述测试组件包括一组间隔均匀分布的测试互连线1；所述测试互连线1的两端分别设有一组互连件；两组互连件错位分布，使得各测试互连线1之间呈蛇形链状连接；所述互连件包括设于相邻两根测试互连线1端部的两个第一通孔结构2，以及连接两个第一通孔结构2的短互连线4；位于链头和链尾的两个第一通孔结构2作为阳极和阴极，分别通过对应设置的引出互连线5与电流PAD6相连；每根测试互连线1的两端分别设有一个第二通孔结构3，所述第二通孔结构3通过对应设置的引出互连线5与电压PAD7相连；所述第一通孔结构2和第二通孔结构3位于测试互连线1的同一侧，且第一通孔结构2的底部与测试互连线1相连接，顶部与短互连线4相连接，第二通孔结构3的底部与测试互连线1相连接，顶部与引出互连线5相连接，从而将测试组件分为三层。

测试互连线1分布在底层，第一通孔结构2和第二通孔结构3分布在中间层，短互连线4、引出互连线5、电流PAD6和电压PAD7分布在顶层；测试互连线1、第一通孔结构2和第二通孔结构3包裹在绝缘介质层12内；短互连线4、引出互连线5、电流PAD6和电压PAD7的顶面没有被绝缘介质层12覆盖。

实施例：

本实施例中，所述测试互连线1中流过电流的横截面积小于第一通孔结构2、第二通孔结构3、短互连线4和引出互连线5中流过电流的横截面积。由此，使得测试时，流过测试互连线1的电流密度最大，从而能够保证电迁移失效最早发生在测试互连线1上，进一步提高了测试结果准确性。

本实施例中，相邻两测试互连线1之间的间距d为测试互连线1宽度w的整数倍；所述测试互连线1的长度为1000μm。

本实施例中，所述第一通孔结构2更靠近测试互连线1的中点，第二通孔结构3更靠近测试互连线1的端部。由此，将引出互连线5引出后，各引出互连线5之间不会发生干涉，布线较为方便，且布线完成后，整体较为美观。

参见图6，本实施例中，所述电流PAD6和电压PAD7上均焊接有金属键合线8。由此，在进行电迁移试验时，可以直接将金属键合线8焊接到PCB电路板9上对应的接点上，而不需要再配置另外的连接线了，使用非常方便。

本实施例中，所述测试互连线1的数量为9根，对应的，所述测试互连线1的两端分别设有4个互连件，所述电流PAD2的数量为2个，所述电压PAD7的数量为18个。

作为本实施例的电迁移测试结构的一个具体应用：

参见图7，电迁移测试电路，包括PCB电路板9；所述PCB电路板9上设有印刷电路10；所述PCB电路板9上安装有前述的本申请的电迁移测试结构；所述电迁移测试结构上的电流PAD6和电压PAD7分别通过金属键合线8连接至印刷电路10上对应的电流接点和电压接点；所述印刷电路10上，与电流接点和电压接点一一对应，还设有电流输入口和电压输出口，分别用于输入电流和测量电压。

参见图8，对应于9根测试互连线1，所述印刷电路10上设有2个电流接口(c、m)和18个电压接口(a、b、d、e、f、g、h、i、j、k、l、n、o、p、q、r、s、t)。

在电迁移过程中同时伴随着热迁移、应力迁移等过程。高电流密度产生的焦耳热将形成温度梯度，是热迁移的驱动力。测试互连线的材料与周围材料的热膨胀系数不匹配会导致非均匀热应力分布，这种现象通常表现在尖角或者拐角区域，造成这些区域形成较大的应力梯度驱使原子进行迁移。而测试互连线的应力梯度分布和温度梯度分布会受测试互连线之间的间距的影响，从而影响电迁移失效寿命。

因此，本申请还提供了一种电迁移测试方法，对不同间距的电迁移测试结构分别进行电迁移试验，以分析测试互连线1之间的间距d对电迁移失效的影响。

电迁移测试方法，先制备多个前述的本申请的电迁移测试结构，且不同电迁移测试结构的相邻两测试互连线1之间的间距d不相同(同一个电迁移测试结构中的各间距d相同)；所述间距d为测试互连线1宽度w的整数倍(例如：可以制备5个电迁移测试结构，间距d和宽度w之间的关系分别为d＝w、d＝2w、d＝3w、d＝4w、d＝5w)；然后对每个电迁移测试结构分别进行电迁移试验，以分析测试互连线1之间的间距d对电迁移失效的影响。

参见图9，电迁移试验的具体过程如下：

首先，将电迁移测试结构安装到PCB电路板9上，通过金属键合线8将电迁移测试结构上的电流PAD6和电压PAD7分别连接至PCB电路板9上印刷电路10对应的电流接点和电压接点，并将印刷电路10的电流输入口连接至恒流电源箱，电压输出口连接至电压数据采集卡(具体为：电流输入口c和m分别连接恒流电源箱的正极和负极；电压输出口a和e连接电压数据采集卡CH0通道，b和d连接电压数据采集卡CH1通道，f和t连接电压数据采集卡CH2通道，g和s连接电压数据采集卡CH3通道，h和r连接电压数据采集卡CH4通道，i和q连接电压数据采集卡CH5通道，接口j和p连接电压数据采集卡CH6通道，k和o连接电压数据采集卡CH7通道l和n连接电压数据采集卡CH8通道)；

试验时，将PCB电路板9置于加热平台上预热30分钟，预热温度为60℃；然后，恒流电源箱启动，通入恒定电流2A，同时，电压数据采集卡实时采集各测试互连线1两端的电压数据，记录相应的通电时间，并发送至PC端；当采集到的所有测试互连线1两端的电压数据均超过初始电压的20％(空洞生长会导致电阻增大，通入恒定电流时，测试数据反映为电压增大)或者采集到的电压数据突然变为0(空洞生长最终会导致断路，此时电压检测为0；另外，随着空洞生长，空洞区域由于电流拥挤导致焦耳热增大，随着温度不断上升，测试互连线1可能出现熔断现象，此时电压检测也为0)时，停止通电，并切割实验样品作为观测样本，使用扫描电镜对样本进行扫描，观察测试互连线1的失效情况。

上述对本申请中涉及的发明的一般性描述和对其具体实施方式的描述不应理解为是对该发明技术方案构成的限制。本领域所属技术人员根据本申请的公开，可以在不违背所涉及的发明构成要素的前提下，对上述一般性描述或/和具体实施方式(包括实施例)中的公开技术特征进行增加、减少或组合，形成属于本申请保护范围之内的其它的技术方案。

Claims (10)

1.电迁移测试结构，包括硅衬底层(11)和绝缘介质层(12)；其特征在于：所述绝缘介质层(12)内设有测试组件；所述测试组件包括一组间隔均匀分布的测试互连线(1)；所述测试互连线(1)的两端分别设有一组互连件；两组互连件错位分布，使得各测试互连线(1)之间呈蛇形链状连接；所述互连件包括设于相邻两根测试互连线(1)端部的两个第一通孔结构(2)，以及连接两个第一通孔结构(2)的短互连线(4)；位于链头和链尾的两个第一通孔结构(2)作为阳极和阴极，分别通过对应设置的引出互连线(5)与电流PAD(6)相连；每根测试互连线(1)的两端分别设有一个第二通孔结构(3)，第二通孔结构(3)通过对应设置的引出互连线(5)与电压PAD(7)相连；所述第一通孔结构(2)和第二通孔结构(3)位于测试互连线(1)的同一侧，且第一通孔结构(2)的底部与测试互连线(1)相连接，顶部与短互连线(4)相连接，第二通孔结构(3)的底部与测试互连线(1)相连接，顶部与引出互连线(5)相连接，从而将测试组件分为三层。

2.根据权利要求1所述的电迁移测试结构，其特征在于：所述测试互连线(1)中流过电流的横截面积小于第一通孔结构(2)、第二通孔结构(3)、短互连线(4)和引出互连线(5)中流过电流的横截面积。

3.根据权利要求2所述的电迁移测试结构，其特征在于：相邻两测试互连线(1)之间的间距d为测试互连线(1)宽度w的整数倍。

4.根据权利要求1所述的电迁移测试结构，其特征在于：所述第一通孔结构(2)更靠近测试互连线(1)的中点。

5.根据权利要求1所述的电迁移测试结构，其特征在于：所述电流PAD(6)和电压PAD(7)上均焊接有金属键合线(8)。

6.电迁移测试电路，包括PCB电路板(9)；所述PCB电路板(9)上设有印刷电路(10)；其特征在于：所述PCB电路板(9)上安装有如权利要求1所述的电迁移测试结构；所述电迁移测试结构中的电流PAD(6)和电压PAD(7)分别通过金属键合线(8)连接至印刷电路(10)上的电流接点和电压接点；所述印刷电路(10)上，与电流接点和电压接点一一对应，还设有电流输入口和电压输出口，分别用于输入电流和测量电压。

7.根据权利要求6所述的电迁移测试电路，其特征在于：所述电迁移测试结构中，测试互连线(1)中流过电流的横截面积小于第一通孔结构(2)、第二通孔结构(3)、短互连线(4)和引出互连线(5)中流过电流的横截面积。

8.根据权利要求7所述的电迁移测试电路，其特征在于：相邻两测试互连线(1)之间的间距d为测试互连线(1)宽度w的整数倍。

9.电迁移测试方法，其特征在于，

首先，制备多个如权利要求1所述的电迁移测试结构，不同电迁移测试结构的相邻两测试互连线(1)之间的间距d不相同；然后对每个电迁移测试结构分别进行电迁移试验，分析测试互连线(1)之间的间距d对电迁移失效的影响；

电迁移试验的具体过程如下：将电迁移测试结构安装到PCB电路板(9)上，通过金属键合线(8)将电迁移测试结构上的电流PAD(6)和电压PAD(7)分别连接至PCB电路板(9)上印刷电路(10)对应的电流接点和电压接点，并将印刷电路(10)的电流输入口连接至恒流电源箱，电压输出口连接至电压数据采集卡；试验时，将PCB电路板(9)置于加热平台上预热一段时间；然后，恒流电源箱启动，通入恒定电流，电压数据采集卡实时采集各测试互连线(1)两端的电压并发送至PC端；当采集到的所有测试互连线(1)两端的电压数据均超过初始电压的20％或者采集到的电压数据突然变为0时，停止通电，并切割实验样品作为观测样本，使用扫描电镜对样本进行扫描，观察测试互连线(1)的失效情况。

10.根据权利要求9所述的电迁移测试方法，其特征在于：所述电迁移测试结构中，相邻两测试互连线(1)之间的间距d为测试互连线(1)宽度w的整数倍。