CN117939936A - 发光显示装置 - Google Patents

发光显示装置 Download PDF

Info

Publication number
CN117939936A
CN117939936A CN202311171832.5A CN202311171832A CN117939936A CN 117939936 A CN117939936 A CN 117939936A CN 202311171832 A CN202311171832 A CN 202311171832A CN 117939936 A CN117939936 A CN 117939936A
Authority
CN
China
Prior art keywords
light emitting
electrode
layer
opening
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311171832.5A
Other languages
English (en)
Inventor
申东熹
孙宣权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117939936A publication Critical patent/CN117939936A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)
  • Illuminated Signs And Luminous Advertising (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种发光显示装置包括：第一发光电极，位于基板上；像素限定膜，包括凹槽以及暴露第一发光电极的一部分的开口；分隔件，位于像素限定膜的凹槽内并且包括具有倒锥形结构的侧壁；发光层，位于像素限定膜的开口中；以及第二发光电极，通过分隔件被分离。

Description

发光显示装置
相关申请的交叉引用
本申请要求于2022年10月24日在韩国知识产权局(KIPO)提交的韩国专利申请第10-2022-0137367号的优先权和权益，其全部内容通过引用并入本文中。
技术领域
本公开涉及发光显示装置。
背景技术
显示装置显示图像，并且包括液晶显示器(LCD)和有机发光二极管(OLED)显示器等。显示装置被用在包括移动电话、导航装置、数码相机、电子书、便携式游戏机和其它类型的终端的各种电子装置中。
与LCD相反，OLED显示器鉴于它们独立于单独的光源而发光的能力以及作为结果的它们的减小的厚度和重量而越来越受欢迎。另外的好处包括低功耗、高亮度和优越的处理速度。
应当理解，本背景技术部分旨在部分地提供用于理解技术的有用背景。然而，本背景技术部分还可以包括不属于相关领域技术人员在本文公开的主题的对应有效申请日之前所理解的部分的想法、概念或认识。
发明内容
实施例将提供包括被定位在位于像素限定膜中的凹槽中的分隔件的发光显示装置。
实施例将提供可以通过使用具有与用于接触的开口部分地重叠的突出结构的辅助构件来连接导电层的发光显示装置。
然而，本公开的实施例不限于在本文中阐述的那些实施例。通过参考下面给出的本公开的详细描述，上述和其它实施例对于本公开所属领域普通技术人员将变得更加显而易见。
实施例提供了发光显示装置，包括：第一发光电极，位于基板上；像素限定膜，包括凹槽以及暴露第一发光电极的一部分的开口；分隔件，位于像素限定膜的凹槽内并且包括具有倒锥形结构的侧壁；发光层，位于像素限定膜的开口中；以及第二发光电极，通过分隔件被分离。
凹槽可以具有底切结构。
分隔件的下表面可以位于凹槽的底表面上。
像素限定膜的上表面和分隔件的具有倒锥形结构的侧壁可以彼此分离。
发光显示装置可以进一步包括位于像素限定膜的上表面上的上无机膜。
上无机膜可以不位于凹槽中。
上无机膜和分隔件的具有倒锥形结构的侧壁可以彼此分离。
发光显示装置可以进一步包括位于基板与第一发光电极之间的驱动元件层，其中，驱动元件层可以包括：半导体层，位于基板上；第一栅绝缘膜，位于半导体层上；栅电极，位于第一栅绝缘膜上；层间绝缘膜，覆盖栅电极；连接构件，位于层间绝缘膜上；以及平坦化膜，覆盖连接构件并且包括暴露连接构件的一部分的开口。
发光显示装置可以进一步包括位于平坦化膜上并且在平面图中与平坦化膜的开口至少部分地重叠的辅助构件。
第一发光电极可以包括开口。辅助构件可以位于第一发光电极的开口中。辅助构件和第一发光电极可以由相同的材料制成。
发光显示装置可以进一步包括位于第一发光电极与发光层之间以及发光层与第二发光电极之间的功能层。在辅助构件处，第二发光电极的堆叠方向和功能层的堆叠方向可以彼此不同。
与第二发光电极的堆叠方向相比，功能层的堆叠方向可以以更靠近垂直于基板的上表面的方向的角度倾斜。
在其中第二发光电极和连接构件在平面图中彼此重叠的区的一部分中，功能层可以位于第二发光电极与连接构件之间。在其中第二发光电极和连接构件在平面图中彼此重叠的区的剩余部分中，第二发光电极和连接构件可以彼此直接接触。
发光显示装置可以进一步包括：另一辅助构件，形成第二电压连接；以及辅助电极，通过分隔件被分离。驱动元件层可以进一步包括驱动低电压线。该另一辅助构件和第一发光电极可以由相同的材料制成。第二发光电极和通过分隔件被分离的辅助电极由相同的材料制成。平坦化膜可以进一步包括用于将辅助电极和驱动低电压线电连接的另一开口。用于第二电压连接的辅助电极的一部分可以在平面图中与平坦化膜的另一开口重叠。
另一实施例提供了发光显示装置，包括：半导体层，位于基板上；第一栅绝缘膜，位于半导体层上；栅电极，位于第一栅绝缘膜上；层间绝缘膜，覆盖栅电极；连接构件，位于层间绝缘膜上；平坦化膜，覆盖连接构件并且包括暴露连接构件的一部分的开口；第一发光电极，位于平坦化膜上；辅助构件，位于平坦化膜上；像素限定膜，包括暴露第一发光电极的一部分的开口；分隔件，位于像素限定膜上；发光层，位于像素限定膜的开口中；以及第二发光电极，位于像素限定膜、分隔件和发光层上。辅助构件可以在平面图中与平坦化膜的开口至少部分地重叠。
第一发光电极可以包括开口，辅助构件可以位于第一发光电极的开口中。辅助构件和第一发光电极可以由相同的材料制成。
发光显示装置可以进一步包括位于第一发光电极与发光层之间以及发光层与第二发光电极之间的功能层。在辅助构件处，第二发光电极的堆叠方向和功能层的堆叠方向可以彼此不同。
与第二发光电极的堆叠方向相比，功能层的堆叠方向可以以更靠近垂直于基板的上表面的方向的角度倾斜。
在其中第二发光电极和连接构件在平面图中彼此重叠的区的一部分中，功能层可以位于第二发光电极与连接构件之间。在其中第二发光电极和连接构件在平面图中彼此重叠的区的剩余部分中，第二发光电极和连接构件可以彼此直接接触。
发光显示装置可以进一步包括：驱动低电压线；另一辅助构件，形成第二电压连接；以及辅助电极，通过分隔件被分离。另一辅助构件和第一发光电极可以由相同的材料制成。辅助电极和第二发光电极可以由相同的材料制成。平坦化膜可以进一步包括用于将辅助电极和驱动低电压线电连接的另一开口。用于第二电压连接的辅助电极的一部分可以在平面图中与平坦化膜的另一开口重叠。
根据实施例，分隔件可以被定位在位于像素限定膜中的凹槽中，并且堆叠在分隔件上的导电层可以基于分隔件被清楚地分离。
根据实施例，辅助构件可以具有在平面图中与用于接触的开口部分地重叠的突出结构。因此，即使在辅助构件上连续地形成两层，也可以调整堆叠每一层的角度，并且二次形成的导电层也可以电连接到其下导电层。
附图说明
通过参考附图详细地描述本公开的实施例，根据本公开的实施例的另外的理解将变得更加显而易见，其中：
图1示出了根据实施例的发光显示装置的像素的等效电路的示意图；
图2示出了根据实施例的发光显示装置的显示区的示意性平面图；
图3示出了图2的一部分的示意性放大平面图；
图4示出了根据图2的实施例的发光显示装置的示意性截面图；
图5和图6分别示出了图4的一部分的示意性放大截面图；
图7和图8示出了根据实施例的用于形成发光显示装置的像素限定膜的制造方法的示意图；
图9示出了在干法蚀刻期间产生的底切结构的示意性图像；
图10和图11示出了根据另一实施例的用于形成发光显示装置的像素限定膜的制造方法的示意图；
图12至图15示出了第二电压通过其被传输的结构的示意图；
图16示出了根据比较示例的发光显示装置的示意性截面图；
图17示意性地示出了比较示例的分隔件周围的导电层的照片；
图18示出了根据另一实施例的发光显示装置的像素的等效电路的示意图；
图19示出了根据图18的实施例的发光显示装置的显示区的示意性平面图；并且
图20示出了根据图18的实施例的发光显示装置的示意性截面图。
具体实施方式
在下面的描述中，出于解释的目的，阐述了许多特定细节以便提供对本公开的各种实施例或实施方式的透彻理解。如在本文中使用的，“实施例”和“实施方式”是可互换的词语，它们是在本文中公开的装置或方法的非限制性示例。然而，显而易见的是，可以在没有这些特定细节或者具有一个或多个等同布置的情况下实施各种实施例。这里，各种实施例不一定是排他性的，也不限制本公开。例如，实施例的特定形状、配置和特性可以在另一实施例中使用或实施。
除非另外指明，否则所示的实施例应被理解为提供了本公开的特征。因此，除非另外指明，否则在不脱离本公开的情况下，各种实施例的特征、部件、模块、层、膜、面板、区域和/或方面等(在下文中单独地或总体被称为“元件”)可以以其它方式组合、分离、互换和/或重新排列。
在附图中交叉影线和/或阴影的使用通常被提供以阐明相邻元件之间的边界。因此，交叉影线或阴影的存在或者不存在均不表达或表明对特定材料、材料性质、尺寸、比例、所示元件之间的共性和/或元件的任何其它特性、属性、性质等的任何偏好或要求，除非另外指明。进一步，在附图中，出于清楚和/或描述的目的，元件的大小和相对大小可被放大。当实施例可以被不同地实施时，特定工艺顺序可以与所描述的顺序不同地执行。例如，两个连续地描述的工艺可以基本上同时执行，或者以与所描述的顺序相反的顺序执行。同样，相同的附图标记表示相同的元件。
当元件或层被称为“在”另一元件或层“上”、“连接到”或“联接到”另一元件或层时，该元件或层可以直接在该另一元件或层上、直接连接到或联接到该另一元件或层，或者可以存在居间元件或层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接联接到”另一元件或层时，则不存在居间元件或层。为此，术语“连接”可以指具有或不具有居间元件的物理连接、电连接和/或流体连接。
尽管术语“第一”、“第二”等在本文中可以用于描述各种元件，但是这些元件不应受这些术语的限制。这些术语用于将一个元件与另一元件区分开。因此，下面讨论的第一元件可以被称为第二元件，而不脱离本公开的教导。
诸如“下面”、“下方”、“之下”、“下”、“上方”、“上”、“之上”、“较高”和“侧”(例如，如在“侧壁”中)等的空间上相对的术语在本文中可以用于描述性目的，并且从而用于描述如附图中所示一个元件与另一(些)元件的关系。除了附图中描绘的定向之外，空间上相对的术语旨在包含设备在使用、操作和/或制造中的不同定向。例如，如果附图中的设备被翻转，那么被描述为在其它元件或特征“下方”或“下面”的元件将随之被定向为在其它元件或特征“上方”。因此，术语“下方”可以包括上方和下方两种定向。进一步，设备可以以其它方式定向(例如，旋转90度或者以其它定向)，并且因此，在本文中使用的空间上相对的描述语应被相应地解释。
在本文中使用的术语是出于描述特定实施例的目的，并且不旨在是限制性的。如在本文中使用的，单数形式“一”和“该(所述)”也旨在包括复数形式，除非上下文另外清楚地指出。此外，当在本说明书中使用时，术语“包括”、“包含”、“含有”和/或“具有”指明所述的特征、整体、步骤、操作、元件、部件和/或它们的组的存在，但是不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或它们的组的存在或增加。
此外，在整个说明书中，短语“在平面图中”或“在平面上”意味着从顶部观察目标部分，并且短语“在截面图中”或“在截面上”意味着从侧面观察通过垂直切割目标部分形成的截面。
考虑到所讨论的测量和与特定量的测量相关联的误差(即，测量系统的限制)，如在本文中使用的术语“大约”或“近似”包括所述值并且意味着在由本领域普通技术人员确定的该特定值的可接受的偏差范围内。例如，“大约”可以表示在所述值的一个或多个标准偏差之内，或者在所述值的±30％、±20％、±10％或±5％之内。
当诸如布线、层、膜、区域、基板、板或构成元件的元件“被在第一方向或第二方向上延伸(或者在第一方向或第二方向上延伸)”时，这不是仅意味着在对应的方向上成直线延伸的直线形状，而且可以意味着基本上在第一方向或第二方向上延伸、被部分地弯折、具有锯齿型结构或者在具有弯曲的结构的同时延伸的结构。
出于本公开的目的，短语“A和B中的至少一个”可以被解释为仅A、仅B或者A和B的任何组合。此外，“X、Y和Z中的至少一个”和“选自由X、Y和Z组成的组中的至少一个”可以被解释为仅X、仅Y、仅Z，或者X、Y和Z中的两个或更多个的任何组合。
除非在本文中另外限定或暗示，否则在本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域技术人员通常理解的含义相同的含义。将进一步理解，诸如在常用词典中定义的那些术语的术语应被解释为具有与它们在相关领域和本公开的上下文中的含义一致的含义，并且不应以理想化或过于正式的意义被解释，除非在本文中明确如此限定。
在本文中参考是实施例和/或中间结构的示意图的截面图和/或分解图来描述各种实施例。因此，可以预期由于例如制造技术和/或公差而引起的图示形状的变化。因此，在本文中公开的实施例不一定被解释为限于特定示出的区域形状，而是将包括由于例如制造而引起的形状偏差。以这种方式，附图中示出的区域本质上可以是示意性的，并且这些区域的形状可以不反映装置的区域的实际形状，并且因此，不一定旨在是限制性的。
包括本说明书中描述的显示装置或显示面板的电子装置(例如，移动电话、TV、监视器、膝上型计算机等)以及包括通过本说明书中描述的制造方法制造的显示装置或显示面板的电子装置两者不被排除在本说明书的范围之外。
在下文中，参考图1描述可以在根据实施例的发光显示装置中包括的像素的电路结构。
图1示出了根据实施例的发光显示装置的像素的等效电路的示意图。
图1示出了三个像素PXa、PXb和PXc的电路图。
参考图1，像素PXa、PXb和PXc可以包括第一像素PXa、第二像素PXb和第三像素PXc。第一像素PXa、第二像素PXb和第三像素PXc中的每一个可以包括晶体管T1、T2和T3、存储电容器Cst以及发光元件EDa、Edb或EDc。这里，像素PXa、PXb或PXc可以包括发光元件EDa、EDb或EDc以及像素驱动器PCa、PCb或PCc(例如，参考图2)。参考图1，像素驱动器PCa、PCb或PCc可以与像素PXa、PXb和PXc中的每一个中的除了发光元件EDa、EDb或EDc之外的部分相对应，并且可以包括晶体管T1、T2和T3以及存储电容器Cst。在一些实施例中，像素驱动器PCa、PCb或PCc可以包括电连接到发光元件EDa、EDb或EDc的各端(例如，两端)的电容器Cleda、Cledb或Cledc(例如，发光电容器)，或者发光元件EDa、EDb或EDc可以包括发光电容器Cleda、Cledb或Cledc。例如，发光电容器Cleda、Cledb或Cledc可以不被包括在像素驱动器PCa、PCb或PCc中。
晶体管T1、T2和T3可以包括驱动晶体管T1(也被称为第一晶体管)和两个开关晶体管T2和T3，并且该两个开关晶体管T2和T3可以被分类为输入晶体管T2(也被称为第二晶体管)和初始化晶体管T3(也被称为第三晶体管)。晶体管T1、T2和T3中的每一个可以包括栅电极、第一电极、第二电极和包括沟道的半导体层。因此，根据栅电极的电压，电流可以在半导体层的沟道中流动或者可以不在半导体层的沟道中流动。取决于被施加到各个晶体管T1、T2和T3的电压，第一电极和第二电极中的一个可以是源电极，并且第一电极和第二电极中的另一个可以是漏电极。
驱动晶体管T1的栅电极可以电连接到存储电容器Cst的一端，并且还可以电连接到输入晶体管T2的第二电极(输出侧电极)。驱动晶体管T1的第一电极可以电连接到传输第一电压ELVDD(例如，驱动电压)的驱动电压线172。驱动晶体管T1的第二电极可以电连接到发光元件EDa、EDb或EDc的阳极、存储电容器Cst的另一端、初始化晶体管T3的第一电极以及发光电容器Cleda、Cledb或Cledc的一端。驱动晶体管T1的栅电极可以根据输入晶体管T2的开关操作接收数据电压DVa、DVb或DVc，并且驱动电流可以根据驱动晶体管T1的栅电极的电压被供应到发光元件EDa、EDb或EDc。存储电容器Cst可以存储并保持驱动晶体管T1的栅电极的电压。
输入晶体管T2的栅电极可以电连接到传输第一扫描信号SC的第一扫描信号线151。输入晶体管T2的第一电极可以电连接到传输数据电压DVa、DVb或DVc的数据线171a、171b或171c，并且输入晶体管T2的第二电极可以电连接到存储电容器Cst的一端以及驱动晶体管T1的栅电极。数据线171a、171b和171c可以分别传输不同的数据电压DVa、DVb和DVc，并且像素PXa、PXb和PXc的输入晶体管T2可以分别电连接到不同的数据线171a、171b和171c。像素PXa、PXb和PXc的输入晶体管T2的栅电极可以电连接到同一第一扫描信号线151，并且可以以相同的时序接收同一第一扫描信号SC。即使在像素PXa、PXb和PXc的输入晶体管T2可以通过相同的时序的第一扫描信号SC被同时导通的情况下，不同的数据电压DVa、DVb和DVc也可以通过不同的数据线171a、171b和171c被施加到像素PXa、PXb和PXc的驱动晶体管T1的栅电极以及存储电容器Cst的一端。
在图1中，初始化晶体管T3的栅电极和输入晶体管T2的栅电极可以接收不同的扫描信号。
初始化晶体管T3的栅电极可以电连接到传输第二扫描信号SS的第二扫描信号线151-1。初始化晶体管T3的第一电极可以电连接到存储电容器Cst的另一端、驱动晶体管T1的第二电极、发光元件EDa、Edb和EDc的阳极以及发光电容器Cleda、Cledb和Cledc的一端。初始化晶体管T3的第二电极可以电连接到传输初始化电压VINT的初始化电压线173。初始化晶体管T3可以根据第二扫描信号SS被导通，并且可以将初始化电压VINT传输到发光元件EDa、EDb和EDc的阳极、发光电容器Cleda、Cledb和Cledc的一端以及存储电容器Cst的另一端，以初始化发光元件EDa、EDb和EDc的阳极的电压。
在施加初始化电压VINT之前，初始化电压线173可以感测发光元件EDa、EDb或EDc的阳极的电压。因此，初始化电压线173可以用作感测线SL。在感测到发光元件EDa、EDb或EDc的阳极的电压的情况下，感测线SL可以检查阳极的电压是否被保持在目标电压。感测操作和传输初始化电压VINT的初始化操作可以在时间上被分离地执行。例如，可以在执行感测操作之后执行初始化操作。
在图1的实施例中，初始化晶体管T3的导通时段和输入晶体管T2的导通时段可以被分离。例如，初始化晶体管T3的导通时段和输入晶体管T2的导通时段可以彼此不同。因此，由输入晶体管T2执行的写入操作和由初始化晶体管T3执行的初始化操作(和/或感测操作)可以以不同的时序执行。
存储电容器Cst的一端可以电连接到驱动晶体管T1的栅电极以及输入晶体管T2的第二电极。存储电容器Cst的另一端可以电连接到初始化晶体管T3的第一电极、驱动晶体管T1的第二电极、发光元件EDa、Edb和EDc的阳极以及发光电容器Cleda、Cledb和Cledc的一端。
驱动晶体管T1的输出电流可以被传输到发光元件EDa、EDb和EDc的阳极。发光元件EDa、EDb和EDc的阴极可以通过驱动低电压线174接收第二电压ELVSS(例如，驱动低电压)。发光元件EDa、EDb和EDc可以根据驱动晶体管T1的输出电流发光，并且可以显示灰度图像。
发光电容器Cleda、Cledb和Cledc可以形成在发光元件EDa、EDb和EDc的相应端处。因此，发光元件EDa、EDb和EDc的相应端处的电压可以被保持恒定。因此，发光元件EDa、EDb和EDc可以以恒定的亮度显示。
在下文中，简要地描述具有图1中所示的电路结构的像素的操作。
图1示出了其中每一个晶体管T1、T2或T3是N型晶体管并且每一个晶体管T1、T2或T3在高电平电压被施加到其栅电极的情况下被导通的实施例。然而，在一些实施例中，晶体管T1、T2和T3中的全部或一些可以是P型晶体管或N型晶体管。
在发光时段结束的情况下，帧可以开始。高电平的第二扫描信号SS可以被供应以导通初始化晶体管T3。在初始化晶体管T3被导通的情况下，初始化操作和/或感测操作可以被执行。
下面描述其中初始化操作和感测操作两者被执行的实施例。
感测操作可以在初始化操作被执行之前被执行。例如，在初始化晶体管T3被导通的情况下，初始化电压线173可以用作感测线SL，并且可以感测发光元件EDa、EDb或EDc的阳极的电压。在感测到发光元件EDa、EDb或EDc的阳极的电压的情况下，感测线SL可以检查阳极的电压是否被保持在目标电压。
初始化操作可以被执行，并且存储电容器Cst的另一端的电压、驱动晶体管T1的第二电极的电压以及发光元件EDa、EDb或EDc的阳极的电压可以被改变为从初始化电压线173传输的初始化电压VINT。因此，初始化操作可以被执行。
如上所述，感测操作和用于传输初始化电压VINT的初始化操作可以在时间上被分离地执行。因此，像素可以在使用最少数量的晶体管并且减小由像素占据的面积的同时执行各种操作。结果，可以提高显示面板的分辨率。
第一扫描信号SC也可以与初始化操作一起被施加并被改变为高电平。在其它实施例中，第一扫描信号SC的施加和初始化操作可以以分离的时序执行。因此，输入晶体管T2可以被导通，并且写入操作可以被执行。例如，通过导通的输入晶体管T2来自数据线171a、171b或171c的数据电压DVa、DVb或DVc可以被输入并存储到驱动晶体管T1的栅电极以及存储电容器Cst的一端。
数据电压DVa、DVb或DVc和初始化电压VINT可以分别通过写入操作和初始化操作被施加到存储电容器Cst的相应端。在初始化晶体管T3被导通的情况下，即使输出电流由驱动晶体管T1产生，输出电流也可以通过初始化晶体管T3和初始化电压线173被输出到外部。因此，输出电流可以不被输入到发光元件EDa、EDb或EDc的阳极。在一些实施例中，在其中高电平的第一扫描信号SC被供应的写入时段期间，第一电压ELVDD可以作为低电平电压被施加，或者第二电压ELVSS可以作为高电平电压被施加，使得可以防止输出电流流过发光元件EDa、EDb或EDc。
在第一扫描信号SC被改变为低电平的情况下，驱动晶体管T1可以通过被施加到驱动晶体管T1的第一电极的高电平的第一电压ELVDD以及在存储电容器Cst中存储的驱动晶体管T1的栅电压来产生并输出输出电流。驱动晶体管T1的输出电流可以被输入到发光元件EDa、EDb或EDc的阳极，并且发光元件EDa、EDb或EDc可以发光(例如，发光时段)。
参考图2至图6描述包括具有如上所述的电路结构的像素的发光显示装置的平面结构和截面结构。
参考图2描述发光显示装置的总体平面结构。
图2示出了根据实施例的发光显示装置的显示区的示意性平面图。
在图2中，用虚线示出在像素中包括的像素驱动器PCa、PCb和PCc中的每一个的区，并且示出了电连接到像素驱动器PCa、PCb和PCc的发光元件EDa、EDb和EDc(例如，参考图1)当中的阴极Cathode以及各个阳极Anodea、Anodeb和Anodec。这里，发光元件EDa、EDb和EDc的各个阳极Anodea、Anodeb和Anodec可以通过分隔件SEPa、SEPb和SEPc被分离。例如，各个阳极Anodea、Anodeb和Anodec可以位于图2中的分隔件SEPa、SEPb和SEPc中。实施例的阴极Cathode可以位于像素限定膜380(例如，参考图4)下方。例如，参考图2和图4，发光元件EDa、EDb和EDc可以包括阳极Anodea、Anodeb和Anodec、阴极Cathode和发光层EMLa、EMLb和EMLc。阴极Cathode可以位于发光层EMLa、EMLb和EMLc下方，并且阳极Anodea、Anodeb和Anodec可以位于发光层EMLa、EMLb和EMLc上。
在图2中，阴极Cathode可以具有开口OP-cat1和OP-cat2(例如，接触开口)，并且可以形成在整个区(例如，显示区的整个区)中。结果，阴极Cathode可以完全形成在除了开口OP-cat1和OP-cat2之外的区中。位于发光层EMLa、EMLb和EMLc上的阳极Anodea、Anodeb和Anodec可以通过阴极Cathode的开口OP-cat1和OP-cat2从位于像素限定膜380下方的像素驱动器PCa、PCb和PCc接收输出电流。
在下文中，详细地描述图2的结构。
图2示出了显示区的一部分，并且每一个像素可以包括发光元件EDa、EDb或EDc以及像素驱动器PCa、PCb或PCc。图2主要示出了阳极Anodea、Anodeb和Anodec、发光层EMLa、EMLb和EMLc、阴极Cathode、分隔件SEPa、SEPb和SEPc以及像素驱动器PCa、PCb和PCc。这里，阳极Anodea、Anodeb和Anodec、发光层EMLa、EMLb和EMLc以及阴极Cathode可以彼此组合，并且可以构成发光元件EDa、EDb和EDc。发光元件EDa、EDb和EDc和像素驱动器PCa、PCb和PCc可以彼此组合，并且可以构成像素。图2中的发光层EMLa、EMLb和EMLc可以是被定位在位于像素限定膜380中的开口OP(例如，参考图4)中的发光层EMLa、EMLb和EMLc，并且像素限定膜380的开口OP可以被称为发光区。
分隔件SEPa、SEPb和SEPc可以被定位在位于像素限定膜380中的凹槽中，并且开口OP和OPcon可以是位于像素限定膜380中的开口，其中绝缘膜位于像素限定膜380之下。
在图2中，可以由虚线示意性地示出总共三个相邻的像素驱动器PCa、PCb和PCc。
图2中的三个像素驱动器PCa、PCb和PCc中的每一个可以具有在第一方向DR1上延伸的结构，并且三个像素驱动器PCa、PCb和PCc可以是分别与显示三原色的光的像素相对应的像素驱动器PCa、PCb和PCc。像素驱动器PCa、PCb和PCc可以具有各种结构，并且根据实施例，像素驱动器PCa、PCb和PCc可以具有与图1的电路结构相同的电路结构。
在图2中，示出了另外电连接到像素驱动器PCa、PCb和PCc的布线的一部分。在图2中，示出了在第一方向DR1上延伸的第一扫描信号线151和第二扫描信号线151-1，并且还示出了在第二方向DR2上延伸的数据线171a、171b和171c、驱动电压线172、初始化电压线173以及驱动低电压线174(例如，第二驱动电压线)。
像素驱动器PCa、PCb和PCc可以公共地电连接到第一扫描信号线151、第二扫描信号线151-1、驱动电压线172、初始化电压线173和驱动低电压线174。第一像素驱动器PCa可以电连接到第一数据线171a。第二像素驱动器PCb可以电连接到第二数据线171b。第三像素驱动器PCc可以电连接到第三数据线171c。
像素驱动器PCa、PCb和PCc中的每一个可以与由第一扫描信号线151、第二扫描信号线151-1和驱动低电压线174划分的平面区的三分之一相对应。
在图2的实施例中，第一像素驱动器PCa可以通过开口OPcon(例如，连接器开口)和位于阴极Cathode中的开口OP-cat1电连接到第一阳极Anodea。第二像素驱动器PCb可以通过开口OPcon和位于阴极Cathode中的开口OP-cat2电连接到第二阳极Anodeb。第三像素驱动器PCc可以通过开口OPcon和位于阴极Cathode中的开口OP-cat2电连接到第三阳极Anodec。
在图2的实施例中，第一发光元件EDa可以包括第一阳极Anodea、第一发光层EMLa和阴极Cathode。第二发光元件EDb可以包括第二阳极Anodeb、第二发光层EMLb和阴极Cathode。第三发光元件EDc可以包括第三阳极Anodec、第三发光层EMLc和阴极Cathode。
阴极Cathode可以形成在显示区(例如，除了开口OP-cat1和OP-cat2之外的整个显示区)中。阴极Cathode可以通过开口OP1电连接到位于其下方的驱动低电压线174，并且可以接收第二电压ELVSS。
分隔件SEPa、SEPb和SEPc可以位于像素限定膜380的凹槽380-v(例如，参考图4)中，并且可以具有倒锥形侧壁。分隔件SEPa、SEPb和SEPc中的每一个可以在平面图中形成闭合的曲线，并且阳极Anodea、Anodeb和Anodec可以基于分隔件SEPa、SEPb和SEPc被分离。分隔件SEPa、SEPb和SEPc可以彼此分离某一距离(例如，预定或可选择的距离)。例如，参考图2，分隔件SEPa、SEPb和SEPc可以彼此共享分隔件SEPa、SEPb和SEPc中的至少一部分。在图2的实施例中，第二分隔件SEPb和第三分隔件SEPc可以彼此共享一部分。
在平面图中，第一阳极Anodea可以位于第一分隔件SEPa内部，第二阳极Anodeb可以位于第二分隔件SEPb内部，并且第三阳极Anodec可以位于第三分隔件SEPc内部。辅助电极Cathode-add可以设置在分隔件SEPa、SEPb和SEPc的外部。辅助电极Cathode-addadd和阳极Anodea、Anodeb和Anodec可以由相同的材料制成。辅助电极Cathode-add可以接收是与被施加到阴极Cathode的电压相同的电压的第二电压ELVSS。在一些实施例中，辅助电极Cathode-add与相邻的辅助电极可以被施加有不同的电压，或者辅助电极Cathode-add可以是浮置电极(或者可以被浮置)。
在平面图中，第一阳极Anodea和第一发光层EMLa可以位于第一分隔件SEPa内部。第一阳极Anodea、第一发光层EMLa以及位于第一发光层EMLa之下的阴极Cathode可以构成第一发光元件EDa。第一发光元件EDa的第一阳极Anodea可以通过位于阴极Cathode中的开口OP-cat1电连接到第一像素驱动器PCa，并且可以从第一像素驱动器PCa接收输出电流。
在平面图中，第二阳极Anodeb和第二发光层EMLb可以位于第二分隔件SEPb内部。第二阳极Anodeb、第二发光层EMLb以及位于第二发光层EMLb之下的阴极Cathode可以构成第二发光元件EDb。第二发光元件EDb的第二阳极Anodeb可以通过位于阴极Cathode中的开口OP-cat2电连接到第二像素驱动器PCb，并且可以从第二像素驱动器PCb接收输出电流。
在平面图中，第三阳极Anodec和第三发光层EMLc可以位于第三分隔件SEPc内部。第三阳极Anodec、第三发光层EMLc以及位于第三发光层EMLc之下的阴极Cathode可以构成第三发光元件EDc。第三发光元件EDc的第三阳极Anodec可以通过位于阴极Cathode中的开口OP-cat2电连接到第三像素驱动器PCc，并且可以从第三像素驱动器PCc接收输出电流。
参考图2，像素驱动器PCa、PCb和PCc可以通过在平面图中位于阴极Cathode中的开口OP-cat1和OP-cat2中的开口OPcon电连接到阳极Anodea、Anodeb和Anodec。辅助构件TIP可以形成在开口Opcon的一部分的上部处。辅助构件TIP和阴极Cathode可以由相同的材料制成。辅助构件TIP可以具有尖端结构。辅助构件TIP的尖端结构可以在平面图中与开口OPcon至少部分地重叠，并且可以在截面图中突出。在图3中放大并示出了辅助构件TIP以及辅助构件TIP周围的结构。
图3示出了图2的一部分的示意性放大平面图。
参考图3，在平面图中，辅助构件TIP可以被定位在位于阴极Cathode中的开口OP-cat1中。辅助构件TIP和阴极Cathode可以由相同的材料制成。辅助构件TIP可以在平面图中与开口OPcon至少部分地重叠。辅助构件TIP可以在平面图中仅与开口OPcon的至少一部分重叠，并且可以不覆盖开口Opcon的全部。
辅助构件TIP可以位于开口OPcon的一部分的上部处。参考图4和图5，辅助构件TIP可以在开口OPcon的一部分的上部处突出，可以不沿着开口OPcon的侧壁形成并且可以从开口OPcon的侧壁以与水平方向相等的角度突出。如上所述，由于辅助构件TIP具有在开口OPcon的一部分的上部处突出的结构，因此在各层(例如，图5的功能层FL和阳极Anode)位于开口OPcon中的情况下，各层中的每一个可以被调整并形成(例如，适当地调整并形成)在辅助构件TIP下方。因此，辅助构件TIP可以电连接到阳极Anode。参考图5更详细地描述辅助构件TIP。
参考图4至图6详细地描述具有如上所述的图2和图3的平面结构的发光显示装置的截面结构如下。
在下文中，参考图4描述发光显示装置的整体截面结构。
图4示出了根据图2的实施例的发光显示装置的示意性截面图。
在图4的截面结构中，发光元件可以与位于像素限定膜380的开口OP内的发光层EML相对应，并且像素限定膜380的开口OP也被称为发光区。
图4示出了位于像素限定膜380的开口OP内的发光区(例如，发光层EML)，并且示出了像素驱动器PCa、PCb和PCc(例如，参考图2)的输出电流通过开口OPcon被传输到位于发光层EML上的阳极Anodea的路径以及被定位在位于像素限定膜380中的凹槽380-v中的分隔件SEP。
在图4的截面图中，与阴极Cathode、像素限定膜380、包括功能层FL和发光层EML的中间层以及阳极Anodea和Anodeb相对应的层也可以被称为发光元件层。例如，发光元件层可以包括阴极Cathode、像素限定膜380、中间层以及阳极Anodea和Anodeb。位于发光元件层(例如，阴极Cathode)下方的平坦化膜181、构成晶体管和电容器的导电层、半导体层ACT以及位于半导体层ACT下方的绝缘层也可以被称为驱动元件层。例如，驱动元件层可以包括平坦化膜181、晶体管和电容器的导电层、半导体层ACT和绝缘层。
在图4中，简化了驱动元件层的结构，并且示出了晶体管。简要描述从基板110到平坦化膜181的驱动元件层的结构如下。
基板110可以包括诸如玻璃的具有刚性特性的材料。因此，基板110可以不被弯折。在其它实施例中，基板110可以包括诸如塑料或聚酰亚胺的可以被弯折的柔性材料。在基板110是柔性基板的情况下，可以重复地形成由聚酰亚胺制成的阻挡层和其上的无机绝缘材料层的两层结构。
包含金属的下屏蔽层BML可以位于基板110上，并且下屏蔽层BML可以在平面图中与位于在像素中包括的像素驱动器PCa、PCb和PCc中的晶体管中的一个晶体管的沟道重叠。在图4的实施例中，第二电压ELVSS可以被施加到驱动低电压线174。驱动低电压线174和下屏蔽层BML可以位于同一层。在一些实施例中，下屏蔽层BML可以被省略，并且驱动低电压线174可以位于另一导电层上。
基板110、下屏蔽层BML和驱动低电压线174可以被缓冲层111覆盖。缓冲层111可以阻挡杂质渗透到半导体层ACT中，并且可以是包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种的无机绝缘层。
由硅半导体(例如，多晶半导体(P-Si))或氧化物半导体形成的半导体层ACT可以位于缓冲层111上。半导体层ACT可以是位于在像素中包括的像素驱动器PCa、PCb和PCc中的半导体层，并且可以包括包含驱动晶体管的晶体管的沟道以及位于沟道的各侧(例如，两侧)的第一区和第二区。晶体管的沟道可以是半导体层ACT的在平面图中与半导体层ACT的栅电极GE重叠的部分，并且第一区和第二区可以是半导体层ACT的在平面图中不与栅电极GE重叠的部分。例如，位于半导体层ACT的沟道的各侧的第一区和第二区可以不被栅电极GE覆盖。半导体层ACT的第一区和第二区可以被等离子体处理或掺杂，并且可以是导电的。因此，半导体层ACT的第一区和第二区可以能够用作晶体管的第一电极和第二电极。
第一栅绝缘膜141可以位于半导体层ACT上。第一栅绝缘膜141可以是包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种的无机绝缘膜。
包括位于像素驱动器PCa、PCb和PCc中的晶体管的栅电极GE的第一栅导电层可以位于第一栅绝缘膜141上。在第一栅导电层中，除了位于像素驱动器PCa、PCb和PCc中的晶体管的栅电极GE之外，可以形成扫描线。第一栅导电层可以包括位于像素驱动器PCa、PCb和PCc中的电容器的电极。例如，第一栅导电层可以包括晶体管的栅电极GE、电容器的电极以及扫描线。第一栅导电层可以包括铝(Al)、铜(Cu)、钼(Mo)和钛(Ti)中的至少一种金属。例如，第一栅导电层可以包括它们的金属合金。第一栅导电层可以被形成为单层或多层。
在形成第一栅导电层之后，可以对半导体层ACT的暴露区执行等离子体处理或掺杂工艺，并且半导体层ACT的暴露区可以是导电的。例如，半导体层ACT的被栅电极GE覆盖的部分可以是不导电的，并且半导体层ACT的没有被栅电极GE覆盖的部分可以具有与导电层相同的特性(例如，可以是导电的)。
层间绝缘膜161可以位于第一栅导电层和第一栅绝缘膜141上。层间绝缘膜161可以是包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种的无机绝缘膜。在一些实施例中，无机绝缘材料可以在层间绝缘膜161中厚厚地形成。在一些实施例中，层间绝缘膜161可以被形成为有机绝缘膜，并且可以包括聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯和酚醛树脂中的至少一种。
包括将晶体管的输出电流传输到发光元件的电极(例如，阳极)的连接构件CM的数据导电层可以位于层间绝缘膜161上。数据导电层可以进一步包括用于电连接另一部分的连接构件。数据导电层可以包括铝(Al)、铜(Cu)、钼(Mo)和钛(Ti)中的至少一种金属。在其它实施例中，数据导电层可以包括它们的金属合金。例如，数据导电层可以被形成为单层或多层。
平坦化膜181可以位于数据导电层和层间绝缘膜161上。平坦化膜181可以包括暴露连接构件CM的一部分并且在平面图中与连接构件CM的该部分重叠的开口OPcon。暴露驱动低电压线174的一部分并且在平面图中与驱动低电压线174的该部分重叠的开口OP1可以形成于在图4中的驱动元件层中包括的绝缘膜(例如，缓冲层111、第一栅绝缘膜141、层间绝缘膜161或平坦化膜181等)中。平坦化膜181可以被形成为有机绝缘膜，并且可以包括聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯和酚醛树脂中的至少一种。
上面已经描述了驱动元件层的结构，并且下面详细地描述发光元件层的结构。
包括阴极Cathode和辅助构件TIP的第一电极层可以形成在平坦化膜181上。辅助构件TIP可以位于阴极Cathode的开口OP-cat内，并且可以与阴极Cathode电分离。在平面图中，阴极Cathode的一部分可以与位于像素限定膜380的开口OP内的发光层EML重叠，并且可以与发光区重叠。因此，可以形成发光元件。
第一电极层可以被形成为包括透明导电氧化物材料或金属材料的单层或者包括上述材料的多层。第一电极层的透明导电氧化物材料可以包括氧化铟锡(ITO)、聚ITO、氧化铟锌(IZO)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO)中的至少一种。第一电极层的金属材料可以包括银(Ag)、钼(Mo)、铜(Cu)、金(Au)和铝(Al)中的至少一种。
包括开口OP和OPcon的像素限定膜380可以形成在第一电极层上。
像素限定膜380的开口OP可以是与发光元件和/或发光区相对应的部分，并且光可以从位于像素限定膜380的开口OP中的发光层EML发射。像素限定膜380的开口OP可以暴露阴极Cathode的一部分。
像素限定膜380的开口OPcon可以是用于暴露位于驱动元件层上的辅助构件TIP和位于驱动元件层中的连接构件CM的一部分的开口。例如，像素限定膜380的开口OPcon可以是用于将连接构件CM和阳极Anodea电连接的开口。
像素限定膜380可以进一步包括凹槽380-v，并且分隔件SEP的下表面可以与凹槽380-v的内部(例如，凹槽380-v的底表面)接触。
分隔件SEP可以将两个阳极Anodea和Anodeb分离，并且可以包括至少一个倒锥形结构的侧壁。尽管分隔件SEP具有倒锥形侧壁并且位于分隔件SEP上的导电层被分离，但是在工艺期间，设置在分隔件SEP上的导电层可以如图17中所示不被分离。然而，在实施例中，分隔件SEP的下表面可以位于像素限定膜380的凹槽380-v中，并且像素限定膜380的上表面和分隔件SEP的倒锥形侧壁可以彼此分离。例如，凹槽380-v的内侧可以位于像素限定膜380的上表面与分隔件SEP的倒锥形侧壁之间，并且凹槽380-v可以包括底切结构。因此，位于分隔件SEP上的导电层可以从分隔件SEP的倒锥形侧壁被分离一次，并且可以利用凹槽380-v的底切结构被二次分离。因此，该导电层可以被清楚地分离。结果，形成在分隔件SEP的上部上的导电层可以具有其中导电层可以基于分隔件SEP被更清楚地分离的结构。例如，导电层可以通过分隔件SEP被清楚地分离。考虑到在分隔件SEP上形成的导电层的特性(例如，物理特性和化学特性)和厚度，可以形成在像素限定膜380的上表面与分隔件SEP的倒锥形侧壁之间的间隙。
功能层FL以及阳极Anodea和Anodeb可以堆叠在像素限定膜380和分隔件SEP上。
发光层EML可以位于像素限定膜380的开口OP内，并且第二功能层FL2可以位于阴极Cathode与发光层EML之间。第一功能层FL1可以位于发光层EML上。第一功能层FL1可以包括空穴注入层和/或空穴传输层，并且第二功能层FL2可以包括电子传输层和/或电子注入层。功能层FL和发光层EML的组合可以被称为中间层。例如，中间层可以包括功能层FL和发光层EML。在一些实施例中，第一功能层FL1和第二功能层FL2也可以形成在像素限定膜380的开口OP和OPcon中，并且第一功能层FL1和第二功能层FL2的两侧可以基于分隔件SEP彼此分离。尽管第一功能层FL1和第二功能层FL2也位于像素限定膜380的开口OPcon中，但是堆叠辅助构件TIP、功能层FL和阳极Anodea的角度可以被调整，并且阳极Anodea可以电连接到连接构件CM。因此，连接构件CM和位于其上的阳极Anodea可以彼此电连接，而不需要用单独的掩模来图案化功能层FL。
在一些实施例中，发光层EML不仅可以位于像素限定膜380的开口OP内，而且可以形成(例如，完全形成)在第一功能层FL1与第二功能层FL2之间。
包括阳极Anodea和Anodeb的第二电极层可以形成在第一功能层FL1上。
参考图2，位于分隔件SEP外部的第二电极层可以进一步包括辅助电极Cathode-add。第二电压ELVSS可以被施加到辅助电极Cathode-add，并且参考图12至图15描述其中第二电压ELVSS被施加到辅助电极Cathode-add的结构。
在包括阳极Anodea和Anodeb以及辅助电极Cathode-add的第二电极层被堆叠而不需要单独的掩模的情况下，第二电极层可以通过分隔件SEP被自动地分离。例如，在制造工艺期间，第二电极层可以通过分隔件SEP被自动地分离而不需要另外的掩模。例如，具有倒锥形侧壁的分隔件SEP可以位于像素限定膜380的凹槽380-v中。因此，由于像素限定膜380的上表面和分隔件SEP的倒锥形侧壁彼此分离，因此在分隔件SEP的上部上形成的第二电极层可以被分离成阳极Anodea和Anodeb以及辅助电极Cathode-add，而不需要单独的蚀刻工艺。
参考图4，晶体管的半导体层ACT当中的用作第二电极的部分和连接构件CM可以通过位于第一栅绝缘膜141和层间绝缘层161中的开口电连接，并且电流可以从连接构件CM通过开口OPcon被传输到阳极Anodea。连接构件CM和阳极Anodea可以仅在它们的一部分中电连接，并且在它们的另一部分中，功能层FL可以位于连接构件CM与阳极Anodea之间。被传输到阳极Anodea的电流可以通过第一功能层FL1、发光层EML和第二功能层FL2传递到阴极Cathode，并且发光层EML可以由于流过发光层EML的电流而发光。因此，发光元件可以表现(或发射)具有亮度的光。
图4示出了实施例的截面结构，因此各种修改的结构也可以是可能的。
参考图5和图6详细地描述图4的截面结构当中的开口OPcon和分隔件SEP的截面结构。
图5和图6分别示出了图4的一部分的示意性放大截面图。
参考图5详细地描述开口OPcon的截面结构如下。
参考图5，辅助构件TIP可以位于平坦化膜181的上部上，并且可以在平坦化膜181当中的暴露平坦化膜181下方的连接构件CM的开口上在水平方向(例如，第一方向DR1)上突出。在图5中，辅助构件TIP可以突出突出长度d。由于辅助构件TIP突出突出长度d，因此位于辅助构件TIP下方的连接构件CM的一部分可以被覆盖(例如，被辅助构件TIP的突出部分覆盖)。辅助构件TIP的上表面也可以通过位于像素限定膜380中的开口OPcon被暴露。
沿着中间层，功能层FL和阳极Anode可以彼此顺序地堆叠。功能层FL和阳极Anode可以分别在图5中示出的箭头的方向上彼此堆叠。功能层FL可以在方向EL-d上堆叠。阳极Anode可以在方向Cat-d上堆叠。例如，方向EL-d可以不同于方向Cat-d。由于功能层FL和阳极Anode在不同方向上堆叠，因此突出的辅助构件TIP下方的两个堆叠层的范围可以彼此不同。例如，与阳极Anode的堆叠方向Cat-d相比，功能层FL的堆叠方向EL-d可以以更靠近第三方向DR3的角度从基板110的上表面倾斜。因此，形成在辅助构件TIP下方的功能层FL可以比阳极Anode窄，并且阳极Anode可以形成在比功能层FL的区宽的区中。因此，如图5中所示，连接构件CM的侧表面当中的一部分可以与阳极Anode直接接触，并且连接构件CM和阳极Anode可以彼此电连接。例如，即使没有用单独的掩模去除功能层FL，位于功能层FL上的阳极Anode也可以接触(例如，直接接触)并电连接到连接构件CM。在其中连接构件CM和阳极Anode在平面图中彼此重叠的区的一部分中，功能层FL可以位于连接构件CM与阳极Anode之间。在其中连接构件CM和阳极Anode在平面图中彼此重叠的区的剩余部分中，连接构件CM和阳极Anode可以直接接触。
在上述实施例中，可以在形成阳极Anode之前堆叠功能层FL。然而，在一些实施例中，可以在形成阳极Anode之前堆叠包括发光层EML和功能层FL的中间层。
参考图6详细地描述分隔件SEP部分的截面结构。
具有底切结构的凹槽380-v可以形成在像素限定膜380的上表面中。凹槽380-v的侧壁可以具有锥形结构。分隔件SEP可以形成在凹槽380-v中(例如，形成在凹槽380-v的底表面上)，并且分隔件SEP的侧壁和像素限定膜380的上表面可以彼此间隔开某一距离(例如，预定或可选择的距离)。在图6的截面图中，分隔件SEP的上表面可以具有与凹槽380-v的宽度相对应的宽度。然而，在一些实施例中，分隔件SEP的宽度可以大于或小于凹槽380-v的宽度。
在图6中，上无机膜381可以形成在像素限定膜380的上表面上。上无机膜381可以通过干法蚀刻方法在像素限定膜380中蚀刻具有底切结构的凹槽380-v。上无机膜381可以不位于凹槽380-v中。具有底切结构的凹槽380-v可以通过湿法蚀刻形成，并且单独的无机膜可以不位于像素限定膜380上。上无机膜381可以是包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种的无机绝缘膜。稍后参考图7、图8、图10和图11描述在像素限定膜380中形成具有底切结构的凹槽380-v的制造方法。
在如图6中所示功能层FL和阳极Anode可以顺序地堆叠在分隔件SEP上的情况下，功能层FL和阳极Anode可以位于上无机膜381的上部、分隔件SEP的上部和倒锥形侧壁的一部分上。然而，功能层FL和阳极Anode可以不形成在分隔件SEP的倒锥形侧壁的下部上并且可以不形成在位于像素限定膜380中的凹槽380-v中，并且功能层FL和阳极Anode可以不连续地形成。结果，功能层FL-f和阳极Anode-f可以基于分隔件SEP被分离。
在图6的实施例中，上无机膜381可以形成于像素限定膜380的上表面上，并且该结构(例如，形成在像素限定膜380的上表面上的上无机膜381)可以通过与图7和图8中的工艺相同的工艺形成。
图7和图8示出了根据实施例的用于形成发光显示装置的像素限定膜的制造方法的示意图。
参考图7，可以在位于基板上的平坦化膜181上形成阴极Cathode，并且可以形成具有暴露阴极Cathode的一部分的开口的像素限定膜380。可以堆叠覆盖像素限定膜380的上无机膜381和光致抗蚀剂PR，并且可以通过使用掩模MASK来曝光光致抗蚀剂PR。
参考图8，在曝光的光致抗蚀剂PR被显影的情况下，曝光部分的光致抗蚀剂PR可以被去除。
上无机膜381及其下方的像素限定膜380可以使用被部分地去除的光致抗蚀剂PR作为掩模(例如，蚀刻掩模)来干法蚀刻。因此，可以形成凹槽380-v。凹槽380-v可以具有锥形侧壁结构以及在像素限定膜380的上表面上的底切结构。
在比较干法蚀刻和湿法蚀刻的情况下，湿法蚀刻可以实现其中蚀刻部分被底切的结构，但是干法蚀刻几乎不产生底切。例如，在蚀刻无机膜的情况下，底切可能无法通过干法蚀刻产生而是可以在湿法蚀刻中产生。然而，在通过干法蚀刻蚀刻有机膜的情况下，可以产生底切，尽管该底切可能小于湿法蚀刻的底切。参考其中拍摄了干法蚀刻的结构的图9更详细地描述通过干法蚀刻形成的底切。
图9示出了在干法蚀刻期间产生的底切结构的示意性图像。
图9是在有机膜的干法蚀刻之后拍摄的照片图像。在图9的画圈部分中，通过干法蚀刻甚至产生了一些底切。
有机膜的部分区可能由于在干法蚀刻期间活化的气体而被另外蚀刻，并且可能产生底切。
然而，上无机膜381可以形成(或者应形成)在像素限定膜380上，并且像素限定膜380可以被干法蚀刻(例如，可以执行干法蚀刻)。可以在蚀刻由有机材料制成的像素限定膜380之前蚀刻由无机绝缘材料制成的上无机膜381。因此，可以通过上无机膜381检查蚀刻像素限定膜380的时间，并且可以调整在像素限定膜380中形成的凹槽380-v的深度。
与图6的实施例不同，单独的上无机膜(例如，上无机膜381)可以不被包括在像素限定膜380的上表面上，并且没有单独的上无机膜的结构可以通过与图10和图11中的工艺相同的工艺形成。
图10和图11示出了根据另一实施例的用于形成发光显示装置的像素限定膜的制造方法的示意图。
参考图10，可以在位于基板上的平坦化膜181上形成阴极Cathode，并且可以形成具有暴露阴极Cathode的一部分的开口的像素限定膜380。可以堆叠覆盖像素限定膜380的光致抗蚀剂PR，并且可以通过使用掩模MASK来曝光光致抗蚀剂PR。
参考图11，在曝光的光致抗蚀剂PR被显影的情况下，曝光部分的光致抗蚀剂PR可以被去除。
设置在光致抗蚀剂PR下方的像素限定膜380可以使用被部分地去除的光致抗蚀剂PR作为掩模(例如，蚀刻掩模)来湿法蚀刻。因此，可以在像素限定膜380的上表面中形成凹槽380-v。凹槽380-v可以具有底切结构和锥形侧壁结构。因此，凹槽380-v的底切(例如，通过湿法蚀刻形成的凹槽380-v的底切)可以大于通过干法蚀刻形成的凹槽的底切。
参考图2，可以形成辅助电极Cathode-add，并且第二电压ELVSS可以被施加到辅助电极Cathode-add。下面参考图12至图15提供辅助电极Cathode-add和第二电压ELVSS的详细描述。
图12至图15示出了第二电压通过其被传输的结构的示意图。
在图12至图15中，描述了具有不同结构的两个实施例，并且通过图12和图13的实施例描述其中第二电压ELVSS被施加到辅助电极Cathode-add的结构。
在图12和图13的实施例中，辅助构件TIP(例如，用于第二电压连接的辅助构件TIP)可以具有其中其至少一部分在平面图中与开口OPcon(例如，第二电压连接开口)重叠并且在截面图中突出的尖端结构。
参考图12和图13，辅助构件TIP可以在平面图中被定位在位于阴极Cathode上的开口OP-catadd中。辅助构件TIP和阴极Cathode可以由相同的材料制成。在平面图中，辅助构件TIP可以与开口OPcon至少部分地重叠。
辅助构件TIP可以位于开口OPcon的一部分的上部处，并且可以在开口OPcon的一部分的上部处突出。辅助构件TIP可以不沿着开口OPcon的侧壁形成，并且可以从开口OPcon的侧壁在水平方向(例如，第一方向DR1)上突出。例如，辅助构件TIP可以以与第一方向DR1相对应(例如，相等)的角度突出。如上所述，辅助构件TIP具有在开口OPcon的一部分的上部处突出的结构。因此，在各层(例如，功能层FL和辅助电极Cathode-add)形成在开口OPcon中的情况下，各层中的每一个可以被调整并形成(例如，适当地调整并形成)在辅助构件TIP下方，并且辅助构件TIP可以电连接到辅助电极Cathode-add。
例如，参考图13，辅助构件TIP可以位于平坦化膜181的上部上，并且在平坦化膜181当中的暴露平坦化膜181下方的连接构件CM-1的开口上在水平方向上(例如，在第一方向DR1上)突出。在图13中，辅助构件TIP可以突出突出长度d。由于辅助构件TIP突出突出长度d，因此位于辅助构件TIP下方的连接构件CM-1的一部分可以被覆盖(例如，被辅助构件TIP的突出部分覆盖)。辅助构件TIP的上表面也可以通过位于像素限定膜380中的开口OPcon被暴露。
沿着中间层，功能层FL和辅助电极Cathode-add可以彼此顺序地堆叠。功能层FL和辅助电极Cathode-add可以分别在图13中示出的箭头方向上彼此堆叠。功能层FL可以在方向EL-d上堆叠。辅助电极Cathode-add可以在方向Cat-d上堆叠。例如，方向EL-d可以不同于方向Cat-d。由于功能层FL和辅助电极Cathode-add在不同方向上堆叠，因此突出的辅助构件TIP下方的两个堆叠层的范围可以彼此不同。例如，与辅助电极Cathode-add的堆叠方向Cat-d相比，功能层FL的堆叠方向EL-d可以以更靠近第三方向DR3的角度从基板110的上表面倾斜。因此，形成在辅助构件TIP下方的功能层FL可以比辅助电极Cathode-add窄，并且辅助电极Cathode-add可以形成在比功能层FL的区宽的区中。相应地，如图13中所示，连接构件CM-1的侧表面当中的一部分可以与辅助电极Cathode-add接触，因此连接构件CM-1和辅助电极Cathode-add可以彼此电连接。例如，即使没有用单独的掩模去除功能层FL，位于功能层FL上的辅助电极Cathode-add也可以接触(例如，直接接触)并电连接到连接构件CM-1。在其中连接构件CM-1和辅助电极Cathode-add在平面图中彼此重叠的区的一部分中，功能层FL可以位于连接构件CM-1与辅助电极Cathode-add之间。在其中连接构件CM-1和辅助电极Cathode-add在平面图中彼此重叠的区的剩余部分中，连接构件CM-1和辅助电极Cathode-add可以直接接触。
由于连接构件CM-1电连接到被施加第二电压ELVSS的驱动低电压线174，因此第二电压ELVSS可以被传输到辅助电极Cathode-add。
与图12和图13不同，其中第二电压ELVSS被施加到辅助电极Cathode-add的结构可以具有下面图14和图15中所示的结构。
在图14和图15的实施例中，可以通过使用单独的蚀刻工艺而不需要在平面图中与开口OPcon部分地重叠并且朝向开口OPcon突出的辅助构件TIP(例如，参考图13)来从开口OPcon的附近去除功能层FL。因此，连接构件CM-1和辅助电极Cathode-add可以彼此直接接触。在图14和图15的实施例中，功能层FL可以在开口OPcon中不位于连接构件CM-1与辅助电极Cathode-add之间。
参考图14和图15，平坦化膜181可以位于连接构件CM-1上，并且可以具有暴露连接构件CM-1的一部分的开口。附加连接构件CE-an和阴极Cathode可以由相同的材料制成，并且可以位于同一层。暴露附加连接构件CE-an的一部分的开口OPcon可以形成在像素限定膜380中。功能层FL和辅助电极Cathode-add可以形成在像素限定膜380上。功能层FL可以被蚀刻以不形成在像素限定膜380的开口OPcon中。例如，辅助电极Cathode-add也可以形成在像素限定膜380的开口OPcon中，并且可以电连接到被开口OPcon暴露的附加连接构件CE-an。
由于连接构件CM-1电连接到被施加第二电压ELVSS的驱动低电压线174，因此第二电压ELVSS可以通过连接构件CM-1和附加连接构件CE-an被传输到辅助电极Cathode-add。
在下文中，参考图16和图17描述比较示例的分隔件的结构，并且描述实施例的分隔件的结构与比较示例的分隔件的结构之间的不同。
图16示出了根据比较示例的发光显示装置的示意性截面图，并且图17示意性地示出了比较示例的分隔件周围的导电层的照片。
与图6的分隔件SEP不同，根据图16的比较示例的分隔件SEP-1可以不位于像素限定膜380中的凹槽中，并且分隔件SEP-1的下表面可以与像素限定膜380的上表面接触。因此，分隔件SEP-1的侧面可以连接到像素限定膜380的上表面。
比较示例的分隔件SEP-1可以具有倒锥形侧壁，并且形成在分隔件SEP-1上的导电层可以被分离。然而，在分隔件SEP-1的一部分中，导电层ELEC可以如图17中所示不断开并且连续地形成。
然而，在根据图6的实施例的分隔件SEP中，形成在分隔件SEP的上部上的导电层可以通过分隔件SEP的倒锥形侧壁被分离，并且可以通过凹槽380-v的底切结构被分离。因此，该导电层可以通过双重分离(例如，借助于分隔件SEP的倒锥形侧壁的分离和借助于凹槽380-v的底切结构的分离)被分离。因此，形成在分隔件SEP的上部上的导电层可以被清楚地分离。例如，图6的导电层可以不如图17中所示围绕分隔件SEP-1电连接。
在上述描述中，阴极Cathode可以位于像素限定膜380下方，并且阳极Anode可以位于像素限定膜380上。然而，参考图19和图20，阳极Anode可以位于像素限定膜380下方，并且阴极Cathodea、Cathodeb和Cathodec可以位于像素限定膜380上。在其它实施例中，第一电极或第一发光电极可以位于像素限定膜380下方，并且第二电极或第二发光电极可以位于像素限定膜380上。
在上文中，已经描述了其中像素驱动器的输出电流被传输到发光元件的阳极并且发光元件的阴极接收第二电压ELVSS的实施例。
在下文中，描述其中像素驱动器的输出电流被传输到发光元件的阴极并且发光元件的阳极接收第一电压ELVDD的实施例(例如，具有反转像素结构的实施例)。
在反转像素中，发光元件EDa、EDb和EDc可以根据流过从驱动电压线172通过第一晶体管T1电连接到驱动低电压线174的电流路径的电流的量来发射具有亮度的光。第一电压ELVDD可以被施加到驱动电压线172，并且第二电压ELVSS可以被施加到驱动低电压线174。在流过电流路径的电流增大的情况下，发射的光的亮度可以提高。在图18的反转像素的电路结构中，由于第一晶体管T1的第一电极电连接到发光元件EDa、EDb和EDc，并且与第一晶体管T1的第二电极(例如，源电极)分离，因此在像素驱动电路的每一个部分的电压被改变的情况下，第一晶体管T1的第二电极(例如，源电极)的电压可以不被改变。
参考图18描述反转像素的电路结构。
在图18的实施例中，发光元件EDa、EDb和EDc可以位于驱动电压线172与驱动晶体管T1的第一电极之间。驱动电压线172可以传输第一电压ELVDD。发光元件EDa、EDb和EDc的阳极可以电连接到驱动电压线172，并且发光元件EDa、EDb和EDc的阴极可以电连接到驱动晶体管T1的第一电极。初始化晶体管T3可以电连接到发光元件EDa、EDb和EDc的阴极。
例如，下面提供根据图18的实施例的反转像素的电路结构的详细描述。
驱动晶体管T1的栅电极可以电连接到存储电容器Cst的一端，并且还可以电连接到输入晶体管T2的第二电极(例如，输出侧电极)。驱动晶体管T1的第一电极可以电连接到发光元件EDa、EDb和EDc的阴极、存储电容器Cst的另一端以及初始化晶体管T3的第一电极。驱动晶体管T1的第二电极可以电连接到传输第二电压ELVSS的驱动低电压线174。驱动晶体管T1的栅电极可以根据输入晶体管T2的开关操作接收数据电压DVa、DVb或DVc，并且驱动电流可以根据驱动晶体管T1的栅电极的电压被供应到发光元件EDa、EDb或EDc。存储电容器Cst可以存储并保持驱动晶体管T1的栅电极的电压。
输入晶体管T2的栅电极可以电连接到传输第一扫描信号SC的第一扫描信号线151。输入晶体管T2的第一电极可以电连接到传输数据电压DVa、DVb或DVc的数据线171a、171b或171c，并且输入晶体管T2的第二电极可以电连接到存储电容器Cst的一端以及驱动晶体管T1的栅电极。数据线171a、171b和171c可以分别传输数据电压DVa、DVb和DVc。例如，数据线171a、171b和171c可以分别传输不同的数据电压DVa、DVb和DVc。像素PXa、PXb和PXc的输入晶体管T2可以分别电连接到不同的数据线171a、171b和171c。像素PXa、PXb和PXc的输入晶体管T2的栅电极可以电连接到第一扫描信号线151用于以相同的时序接收第一扫描信号SC。即使在像素PXa、PXb和PXc的输入晶体管T2通过相同的时序的第一扫描信号SC被同时导通的情况下，不同的数据电压DVa、DVb和DVc也可以通过不同的数据线171a、171b和171c被施加到像素PXa、PXb和PXc的驱动晶体管T1的栅电极以及存储电容器Cst的一端。
初始化晶体管T3的栅电极可以电连接到传输第二扫描信号SS的第二扫描信号线151-1。初始化晶体管T3的第一电极可以电连接到存储电容器Cst的另一端、驱动晶体管T1的第一电极、发光元件EDa、EDb和EDc的阴极以及发光电容器Cleda、Cledb和Cledc的一端。初始化晶体管T3的第二电极可以电连接到传输初始化电压VINT的初始化电压线173。初始化晶体管T3可以根据第二扫描信号SS被导通，以将初始化电压VINT传输到发光元件EDa、EDb和EDc的阴极、发光电容器Cleda、Cledb和Cledc的一端以及存储电容器Cst的另一端。因此，发光元件EDa、EDb和EDc的阴极的电压可以被初始化。
在施加初始化电压VINT之前，初始化电压线173可以感测发光元件EDa、EDb或EDc的阴极的电压。因此，初始化电压线173可以用作感测线SL。在感测到发光元件EDa、EDb或EDc的阴极的电压的情况下，感测线SL可以检查阴极的电压是否被保持在目标电压。感测操作和传输初始化电压VINT的初始化操作可以在时间上被分离地执行。例如，可以在执行感测操作之后执行初始化操作。
在图18的实施例中，初始化晶体管T3的导通时段和输入晶体管T2的导通时段可以被分离，并且由输入晶体管T2执行的写入操作和由初始化晶体管T3执行的初始化操作(和/或感测操作)可以以不同的时序执行。
存储电容器Cst的一端可以电连接到驱动晶体管T1的栅电极以及输入晶体管T2的第二电极。存储电容器Cst的另一端可以电连接到初始化晶体管T3的第一电极、驱动晶体管T1的第一电极、发光元件EDa、EDb和EDc的阴极以及发光电容器Cleda、Cledb和Cledc的一端。
发光元件EDa、EDb和EDc的阳极可以电连接到施加第一电压ELVDD的驱动电压线172，并且发光元件EDa、EDb和EDc的阴极可以电连接到驱动晶体管T1的第一电极。发光元件EDa、EDb和EDc可以根据驱动晶体管T1的输出电流发光以显示灰度图像。
发光电容器Cleda、Cledb和Cledc可以形成在发光元件EDa、EDb和EDc的相应端处。因此，发光元件EDa、EDb和EDc的相应端处的电压可以被保持恒定，并且发光元件EDa、EDb和EDc可以以恒定的亮度显示。
在下文中，分别参考图19和图20描述图18中所示的反转结构的像素的平面结构和截面结构。
参考图19描述其平面结构。
图19示出了根据图18的实施例的发光显示装置的显示区的示意性平面图。
图19的实施例与图2的实施例的不同之处至少在于，发光元件EDa、EDb和EDc的各个阴极Cathodea、Cathodeb和Cathodec通过分隔件SEPa、SEPb和SEPc被分离，并且各个阴极Cathodea、Cathodeb和Cathodec位于分隔件SEPa、SEPb和SEPc中。
在图19中，用虚线示出在像素中包括的像素驱动器PCa、PCb和PCc中的每一个的区，并且示出了电连接到像素驱动器PCa、PCb和PCc的发光元件EDa、EDb和EDc(例如，参考图18)当中的阴极Cathodea、Cathodeb和Cathodec以及阳极Anode。
实施例的阴极Cathodea、Cathodeb和Cathodec中的每一个可以位于像素限定膜380(例如，参考图20)上方。例如，参考图19和图20，发光元件EDa、EDb和EDc可以包括发光层EMLa、EMLb和EMLc、阳极Anode以及阴极Cathode、Cathodeb和Cathodec。阳极Anode可以位于发光层EMLa、EMLb和EMLc下方，并且阴极Cathode、Cathodeb和Cathodec可以位于发光层EMLa、EMLb和EMLc上。
在图19中，阳极Anode可以具有开口OP-cat1和OP-cat2(例如，接触开口)并且可以形成在显示区(例如，显示区的整个区)中。结果，阳极Anode可以形成(例如，完全形成)在除了开口OP-cat1和OP-cat2之外的区中。位于发光层EMLa、EMLb和EMLc上的阴极Cathodea、Cathodeb和Cathodec可以通过阳极Anode的开口OP-cat1和OP-cat2从像素驱动器PCa、PCb和PCc接收输出电流。像素驱动器PCa、PCb和PCc可以位于像素限定膜380之下。
在图19的实施例中，第一像素驱动器PCa可以通过开口OPcon(例如，连接器开口)和位于阳极Anode中的开口OP-cat1电连接到第一阴极Cathodea。第二像素驱动器PCb可以通过开口OPcon和位于阳极Anode中的开口OP-cat2电连接到第二阴极Cathodeb。第三像素驱动器PCc可以通过开口OPcon和位于阳极Anode中的开口OP-cat2电连接到第三阴极Cathodec。
第一发光元件EDa可以包括阳极Anode、第一发光层EMLa和第一阴极Cathodea。第二发光元件EDb可以包括阳极Anode、第二发光层EMLb和第二阴极Cathodeb。第三发光元件EDc可以包括阳极Anode、第三发光层EMLc和第三阴极Cathodec。
阳极Anode可以形成在显示区(例如，除了开口OP-cat1和OP-cat2之外的整个显示区)中。参考图20，阳极Anode可以通过开口OP1电连接到位于其下方的驱动电压线172以接收第一电压ELVDD。
分隔件SEPa、SEPb和SEPc可以位于像素限定膜380的凹槽380-v(例如，参考图20)中，并且可以具有倒锥形侧壁。分隔件SEPa、SEPb和SEPc各自可以在平面图中形成闭合的曲线，并且阴极Cathodea、Cathodeb和Cathodec可以基于分隔件SEPa、SEPb和SEPc被分离。分隔件SEPa、SEPb和SEPc可以彼此分离某一距离(例如，预定或可选择的距离)。在图19中，分隔件SEPa、SEPb和SEPc可以彼此共享分隔件SEPa、SEPb和SEPc中的至少一部分。
在平面图中，第一阴极Cathodea可以位于第一分隔件SEPa内部，第二阴极Cathodeb可以位于第二分隔件SEPb内部，并且第三阴极Cathodec可以位于第三分隔件SEPc内部。辅助电极Cathode-add可以设置在分隔件SEPa、SEPb和SEPc的外部。辅助电极Cathode-add以及阴极Cathodea、Cathodeb和Cathodec可以由相同的材料制成。辅助电极Cathode-add可以接收是与被施加到阴极Cathodea、Cathodeb和Cathodec的电压相同的电压的第二电压ELVSS。在一些实施例中，辅助电极Cathode-add与相邻的辅助电极可以被施加有不同的电压，或者辅助电极Cathode-add可以是浮置电极(或者可以被浮置)。
在平面图中，第一阴极Cathodea和第一发光层EMLa可以位于第一分隔件SEPa内部。第一阴极Cathodea、第一发光层EMLa以及位于第一发光层EMLa之下的阳极Anode可以构成第一发光元件EDa。第一发光元件EDa的第一阴极Cathodea可以通过位于阳极Anode中的开口OP-cat1电连接到第一像素驱动器PCa，并且可以从第一像素驱动器PCa接收输出电流。
在平面图中，第二阴极Cathodeb和第二发光层EMLb可以位于第二分隔件SEPb内部。第二阴极Cathodeb、第二发光层EMLb以及位于第二发光层EMLb之下的阳极Anode可以构成第二发光元件EDb。第二发光元件EDb的第二阴极Cathode可以通过位于阳极Anode中的开口OP-cat2电连接到第二像素驱动器PCb，并且可以从第二像素驱动器PCb接收输出电流。
在平面图中，第三阴极Cathodec和第三发光层EMLc可以位于第三分隔件SEPc内部。第三阴极Cathodec、第三发光层EMLc以及位于第三发光层EMLc之下的阳极Anode可以构成第三发光元件EDc。第三发光元件EDc的第三阴极Cathodec可以通过位于阳极Anode中的开口OP-cat2电连接到第三像素驱动器PCc，并且可以从第三像素驱动器PCc接收输出电流。
参考图19，像素驱动器PCa、PCb和PCc可以通过在平面图中位于阳极Anode中的开口OP-cat1和OP-cat2中的开口OPcon电连接到阴极Cathodea、Cathodeb和Cathodec。辅助构件TIP和阳极Anode可以由相同的材料制成。辅助构件TIP可以形成在开口OPcon的一部分的上部处，并且具有在平面图中与开口OPcon至少部分地重叠且在截面图中突出的尖端结构。辅助构件TIP及其周围的结构可以具有与图3中的平面结构相同的平面结构以及与图5中的截面结构相同的截面结构。
辅助构件TIP可以位于开口OPcon的一部分的上部处，并且可以在开口OPcon的一部分的上部处突出。辅助构件TIP可以不沿着开口OPcon的侧壁形成，并且可以从开口OPcon的侧壁以与水平方向相等的角度突出。如上所述，由于辅助构件TIP在开口OPcon的一部分的上部处突出，因此在各层位于开口OPcon中的情况下，各层中的每一个可以被适当地调整并形成在辅助构件TIP下方，并且辅助构件TIP可以电连接到阴极(例如，阴极Cathodeb等)。
例如，如图5中所示，辅助构件TIP可以位于平坦化膜181的上部上，并且可以在平坦化膜181当中的暴露平坦化膜181下方的连接构件CM的开口上在水平方向上(例如，在第一方向DR1上)突出。在图5中，辅助构件TIP可以突出突出长度d。由于辅助构件TIP突出突出长度d，因此位于辅助构件TIP下方的连接构件CM的一部分可以被覆盖(例如，被辅助构件TIP的突出部分覆盖)。辅助构件TIP的上表面也可以通过位于像素限定膜380中的开口OPcon被暴露。
沿着中间层，功能层FL和阴极Cathode可以彼此顺序地堆叠。功能层FL和阴极Cathode可以分别在箭头的方向(例如，图5的方向E1-d和Cat-d)上彼此堆叠。功能层FL可以在方向EL-d上堆叠，并且阴极Cathode可以在方向Cat-d上堆叠。由于功能层FL和阴极Cathode在不同方向上堆叠，因此突出的辅助构件TIP下方的两个堆叠层的范围可以彼此不同。例如，与阴极Cathode的堆叠方向Cat-d相比，功能层FL的堆叠方向EL-d可以以更靠近第三方向DR3的角度从基板110的上表面倾斜。因此，形成在辅助构件TIP下方的功能层FL可以比阴极Cathode窄，并且阴极Cathode可以形成在比功能层FL的区宽的区中。相应地，连接构件CM的侧表面的一部分可以与阴极Cathode直接接触，并且连接构件CM和阴极Cathode可以彼此电连接。例如，即使没有用单独的掩模去除功能层FL，位于功能层FL上的阴极Cathode也可以接触(例如，直接接触)并电连接到连接构件CM。在其中连接构件CM和阴极Cathode在平面图中彼此重叠的区的一部分中，功能层FL可以位于连接构件CM与阴极Cathode之间，并且在其中连接构件CM和阴极Cathode在平面图中彼此重叠的区的剩余部分中，连接构件CM和阴极Cathode可以直接接触。
下面参考图20描述发光显示装置的截面结构。
图20示出了根据图18的实施例的发光显示装置的示意性截面图。
在图20的截面结构中，集中于除了与图4中的部分相同的部分的描述之外的具有不同之处的部分进行描述。
在图20的截面结构中，发光元件可以与位于像素限定膜380的开口OP内的发光层EML相对应，并且像素限定膜380的开口OP也可以被称为发光区。
在图20中，驱动元件层可以类似于图4的驱动元件层，并且图20与图4的不同之处至少在于，图20中示出了驱动电压线172。图20示出了驱动电压线172和下屏蔽层BML设置在同一层。在一些实施例中，驱动电压线172和下屏蔽层BML可以位于不同的导电层。驱动电压线172可以电连接到阳极Anode。
描述图20中的位于驱动元件层上的发光元件层的结构如下。
包括阳极Anode和辅助构件TIP的第一电极层可以形成在平坦化膜181上。辅助构件TIP可以位于阳极Anode的开口OP-cat内，并且可以与阳极Anode电分离。在平面图中，阳极Anode的一部分可以与位于像素限定膜380的开口OP内的发光层EML重叠，并且可以与发光区重叠。因此，可以形成发光元件。
包括开口OP和OPcon的像素限定膜380可以形成在第一电极层上。
像素限定膜380的开口OP可以是与发光元件和/或发光区相对应的部分，并且光可以从位于像素限定膜380的开口OP中的发光层EML发射。像素限定膜380的开口OP可以暴露阳极Anode的一部分。
像素限定膜380的开口OPcon可以是用于暴露位于驱动元件层上的辅助构件TIP和位于驱动元件层中的连接构件CM的一部分的开口，并且可以是用于将连接构件CM和阴极Cathodea电连接的开口。
像素限定膜380可以进一步包括凹槽380-v，并且分隔件SEP的下表面可以与凹槽380-v的内部(例如，凹槽380-v的底表面)接触。
分隔件SEP可以将两个阴极Cathodea和Cathodeb分离，并且可以包括倒锥形结构的侧壁。分隔件SEP可以具有倒锥形侧壁，并且位于分隔件SEP上的导电层可以被初步分离。在实施例中，分隔件SEP的下表面可以位于像素限定膜380的凹槽380-v中，并且像素限定膜380的上表面和分隔件SEP的倒锥形侧壁可以彼此分离。例如，凹槽380-v的内侧可以位于像素限定膜380的上表面与分隔件SEP的倒锥形侧壁之间，并且凹槽380-v可以包括底切结构。因此，另外的导电层可以通过凹槽380-v被分离。因此，位于分隔件SEP上的导电层可以从分隔件SEP的倒锥形侧壁被分离一次，并且可以通过凹槽380-v的底切结构被二次分离。因此，该导电层可以被清楚地分离。结果，形成在分隔件SEP的上部上的导电层可以具有其中导电层可以基于分隔件SEP被更清楚地分离的结构。考虑到在分隔件SEP上形成的导电层的特性(例如，物理特性和化学特性)和厚度，可以形成在像素限定膜380的上表面与分隔件SEP的倒锥形侧壁之间的间隙。如图6中所示，通过实施例的分隔件SEP被分离的导电层甚至可以部分地位于分隔件SEP的侧壁上。
上无机膜381可以位于分隔件SEP上，并且凹槽380-v可以通过干法蚀刻或湿法蚀刻形成。凹槽380-v可以通过图7、图8、图10和图11的制造方法形成。
功能层FL以及阴极Cathodea和Cathodeb可以堆叠在像素限定膜380和分隔件SEP上。
发光层EML可以位于像素限定膜380的开口OP内，并且第一功能层FL1可以位于阳极Anode与发光层EML之间。第二功能层FL2可以位于发光层EML上。第一功能层FL1可以包括空穴注入层和/或空穴传输层，并且第二功能层FL2可以包括电子传输层和/或电子注入层。功能层FL和发光层EML的组合可以被称为中间层。在一些实施例中，第一功能层FL1和第二功能层FL2也可以形成在像素限定膜380的开口OP和OPcon中。例如，第一功能层FL1和第二功能层FL2的各侧(例如，两侧)可以基于分隔件SEP彼此分离。尽管第一功能层FL1和第二功能层FL2也位于像素限定膜380的开口OPcon中，但是通过调整堆叠辅助构件TIP、功能层FL和阴极Cathodea的角度，阴极Cathodea可以电连接到连接构件CM。因此，连接构件CM和位于其上的阴极Cathodea可以彼此电连接，而不需要用单独的掩模来图案化功能层FL。
在一些实施例中，发光层EML不仅可以位于像素限定膜380的开口OP内，而且可以完全形成在第一功能层FL1与第二功能层FL2之间。
包括阴极Cathodea和Cathodeb的第二电极层可以形成在第二功能层FL2上。
位于分隔件SEP外部的第二电极层可以进一步包括辅助电极Cathode-add。第二电压ELVSS可以被施加到辅助电极Cathode-add，并且其中第二电压ELVSS被施加到辅助电极Cathode-add的结构可以与图12至图15中描述的结构相同。
在包括阴极Cathodea和Cathodeb以及辅助电极Cathode-add的第二电极层被堆叠而不需要单独的掩模的情况下，分隔件SEP可以自动地分离第二电极层。例如，具有倒锥形侧壁的分隔件SEP可以位于像素限定膜380的凹槽380-v中。因此，由于像素限定膜380的上表面和分隔件SEP的倒锥形侧壁彼此分离，因此在分隔件SEP的上部上形成的第二电极层可以被分离成阴极Cathodea和Cathodeb以及辅助电极Cathode-add，而不需要单独的蚀刻工艺。
半导体层ACT的一部分可以用作晶体管的第一电极，并且可以通过位于第一栅绝缘膜141和层间绝缘层161中的开口电连接到连接构件CM。电流可以从连接构件CM通过开口OPcon被传输到阴极Cathodea。连接构件CM和阴极Cathodea可以至少在它们的一部分中电连接，并且在它们的另一部分中，功能层FL可以位于连接构件CM与阴极Cathodea之间。被传输到阴极Cathodea的电流可以通过第二功能层FL2、发光层EML和第一功能层FL1。电流可以被传输到阳极Anode。由于流过发光层EML的电流，发光层EML可以发光。因此，发光元件可以表现(或发射)具有亮度的光。
图20示出了实施例的截面结构，因此各种修改的结构也可以是可能的。
上述描述是本公开的技术特征的示例，并且本公开所属领域技术人员将能够进行各种修改和变化。因此，本公开的上述实施例可以单独实现或者彼此结合实现。
因此，本公开中公开的实施例不旨在限制本公开的技术精神，而是旨在描述本公开的技术精神，并且本公开的技术精神的范围不受这些实施例的限制。本公开的保护范围应由权利要求解释，并且应当理解，等同范围内的所有技术精神被包括在本公开的范围内。

Claims (10)

1.一种发光显示装置，包括：
第一发光电极，位于基板上；
像素限定膜，包括凹槽以及暴露所述第一发光电极的一部分的开口；
分隔件，位于所述像素限定膜的所述凹槽内并且包括具有倒锥形结构的侧壁；
发光层，位于所述像素限定膜的所述开口中；以及
第二发光电极，通过所述分隔件被分离。
2.根据权利要求1所述的发光显示装置，其中，所述凹槽具有底切结构，并且
其中，所述分隔件的下表面位于所述凹槽的底表面上。
3.根据权利要求2所述的发光显示装置，其中，所述像素限定膜的上表面和所述分隔件的具有所述倒锥形结构的所述侧壁彼此分离。
4.根据权利要求2所述的发光显示装置，进一步包括：
上无机膜，位于所述像素限定膜的上表面上，
其中，所述上无机膜不位于所述凹槽中，并且
其中，所述上无机膜和所述分隔件的具有所述倒锥形结构的所述侧壁彼此分离。
5.根据权利要求1至4中任一项所述的发光显示装置，进一步包括：
驱动元件层，位于所述基板与所述第一发光电极之间；以及
辅助构件，位于平坦化膜上并且在平面图中与所述平坦化膜的开口至少部分地重叠，
其中，所述驱动元件层包括：
半导体层，位于所述基板上；
第一栅绝缘膜，位于所述半导体层上；
栅电极，位于所述第一栅绝缘膜上；
层间绝缘膜，覆盖所述栅电极；
连接构件，位于所述层间绝缘膜上；以及
所述平坦化膜，覆盖所述连接构件并且包括暴露所述连接构件的一部分的所述开口，并且
其中，所述第一发光电极包括开口，所述辅助构件位于所述第一发光电极的所述开口中，并且所述辅助构件和所述第一发光电极由相同的材料制成。
6.根据权利要求5所述的发光显示装置，进一步包括：
功能层，位于所述第一发光电极与所述发光层之间以及所述发光层与所述第二发光电极之间，
其中，在所述辅助构件处，所述第二发光电极的堆叠方向和所述功能层的堆叠方向彼此不同，
其中，与所述第二发光电极的所述堆叠方向相比，所述功能层的所述堆叠方向以更靠近垂直于所述基板的上表面的方向的角度倾斜，并且
其中，在其中所述第二发光电极和所述连接构件在所述平面图中彼此重叠的区的一部分中，所述功能层位于所述第二发光电极与所述连接构件之间，并且在其中所述第二发光电极和所述连接构件在所述平面图中彼此重叠的所述区的剩余部分中，所述第二发光电极和所述连接构件彼此直接接触。
7.根据权利要求6所述的发光显示装置，进一步包括：
另一辅助构件，形成第二电压连接；以及
辅助电极，通过所述分隔件被分离，其中
所述驱动元件层进一步包括驱动低电压线，
所述另一辅助构件和所述第一发光电极由相同的材料制成，
所述第二发光电极和通过所述分隔件被分离的所述辅助电极由相同的材料制成，
所述平坦化膜进一步包括用于将所述辅助电极和所述驱动低电压线电连接的另一开口，并且
用于所述第二电压连接的所述辅助电极的一部分在所述平面图中与所述平坦化膜的所述另一开口重叠。
8.一种发光显示装置，包括：
半导体层，位于基板上；
第一栅绝缘膜，位于所述半导体层上；
栅电极，位于所述第一栅绝缘膜上；
层间绝缘膜，覆盖所述栅电极；
连接构件，位于所述层间绝缘膜上；
平坦化膜，覆盖所述连接构件并且包括暴露所述连接构件的一部分的开口；
第一发光电极，位于所述平坦化膜上；
辅助构件，位于所述平坦化膜上；
像素限定膜，包括暴露所述第一发光电极的一部分的开口；
分隔件，位于所述像素限定膜上；
发光层，位于所述像素限定膜的所述开口中；以及
第二发光电极，位于所述像素限定膜、所述分隔件和所述发光层上，
其中，所述辅助构件在平面图中与所述平坦化膜的所述开口至少部分地重叠。
9.根据权利要求8所述的发光显示装置，进一步包括：
功能层，位于所述第一发光电极与所述发光层之间以及所述发光层与所述第二发光电极之间，
其中，所述第一发光电极包括开口，所述辅助构件位于所述第一发光电极的所述开口中，并且所述辅助构件和所述第一发光电极由相同的材料制成，
其中，在所述辅助构件处，所述第二发光电极的堆叠方向和所述功能层的堆叠方向彼此不同，
其中，与所述第二发光电极的所述堆叠方向相比，所述功能层的所述堆叠方向以更靠近垂直于所述基板的上表面的方向的角度倾斜，并且
其中，在其中所述第二发光电极和所述连接构件在所述平面图中彼此重叠的区的一部分中，所述功能层位于所述第二发光电极与所述连接构件之间，并且在其中所述第二发光电极和所述连接构件在所述平面图中彼此重叠的所述区的剩余部分中，所述第二发光电极和所述连接构件彼此直接接触。
10.根据权利要求9所述的发光显示装置，进一步包括：
驱动低电压线；
另一辅助构件，形成第二电压连接；以及
辅助电极，通过所述分隔件被分离，其中
所述另一辅助构件和所述第一发光电极由相同的材料制成，
所述辅助电极和所述第二发光电极由相同的材料制成，
所述平坦化膜进一步包括用于将所述辅助电极和所述驱动低电压线电连接的另一开口，并且
用于所述第二电压连接的所述辅助电极的一部分在所述平面图中与所述平坦化膜的所述另一开口重叠。
CN202311171832.5A 2022-10-24 2023-09-12 发光显示装置 Pending CN117939936A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220137367A KR20240057494A (ko) 2022-10-24 2022-10-24 발광 표시 장치
KR10-2022-0137367 2022-10-24

Publications (1)

Publication Number Publication Date
CN117939936A true CN117939936A (zh) 2024-04-26

Family

ID=90758100

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311171832.5A Pending CN117939936A (zh) 2022-10-24 2023-09-12 发光显示装置

Country Status (3)

Country Link
US (1) US20240237418A9 (zh)
KR (1) KR20240057494A (zh)
CN (1) CN117939936A (zh)

Also Published As

Publication number Publication date
US20240138199A1 (en) 2024-04-25
KR20240057494A (ko) 2024-05-03
US20240237418A9 (en) 2024-07-11

Similar Documents

Publication Publication Date Title
US11968865B2 (en) Display substrate and display device
US11961471B2 (en) Display substrate and display device
EP3660916B1 (en) Display apparatus and method of manufacturing the same
US11790847B2 (en) Display substrate and display device
CN111354758A (zh) 发光二极管显示设备
CN111724743A (zh) 像素驱动电路及其驱动方法、显示装置
CN117939936A (zh) 发光显示装置
US20240284718A1 (en) Light emitting display device
CN112740317A (zh) 显示装置及其制备方法
US11793039B2 (en) Display device
US12035590B2 (en) Light emitting display panel and light emitting display apparatus using the same
US20240234386A9 (en) Light emitting display device and manufacturing method thereof
US20240147775A1 (en) Light emitting display device
US20240332313A1 (en) Light emitting display device and method of manufacturing thereof
US20240237403A9 (en) Light emitting display device
US20240079420A1 (en) Display device and method of manufacturing the same
US20240196664A1 (en) Light emitting display device
US20240099072A1 (en) Display device and method for manufacturing the same
US20240172512A1 (en) Light emitting display device
US20230354655A1 (en) Display Substrate, Preparation Method Thereof, and Display Apparatus
KR20240148014A (ko) 발광 표시 장치 및 그 제조 방법
KR20230168615A (ko) 표시 장치
CN117594605A (zh) 发光显示装置
CN116895246A (zh) 发光显示装置
CN115843193A (zh) 显示基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication