CN221057431U

CN221057431U - 显示装置

Info

Publication number: CN221057431U
Application number: CN202322543736.0U
Authority: CN
Inventors: 洪性珍; 金善浩; 高裕敏; 金惠琬; 朴注灿; 李弼锡; 崔忠硕
Original assignee: Samsung Display Co Ltd
Current assignee: Samsung Display Co Ltd
Priority date: 2022-09-20
Filing date: 2023-09-19
Publication date: 2024-05-31
Anticipated expiration: 2033-09-19

Abstract

公开了一种显示装置。根据实施例的显示装置包括：晶体管，设置在基板上；第一电极，设置在基板上；像素限定层，设置在第一电极上；分离件图案，设置在像素限定层上；辅助布线，设置在像素限定层与分离件图案之间；第二电极，设置在第一电极、像素限定层和分隔部件上；连接布线，将晶体管连接到第二电极；以及中间层，设置在第一电极与第二电极之间。第二电极的设置在分离件图案上的部分和第二电极的设置在分离件图案周围的部分彼此分离。

Description

显示装置

相关申请的交叉引用

本申请要求于2022年9月20日在韩国知识产权局递交的第10-2022-0118641号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用并入本文中。

技术领域

本公开涉及一种显示装置以及用于制造该显示装置的方法。

背景技术

显示装置是用于显示图像的装置，并且包括液晶显示装置(LCD)和有机发光显示装置(OLED)等。显示装置使用在诸如移动电话、导航装置、数码相机、电子书、便携式游戏机和其他各种终端的各种电子装置中。

有机发光显示装置包括两个电极以及插置在其间的有机发光层，其中，从一个电极注入的电子和从另一电极注入的空穴在有机发光层中复合以生成激子。生成的激子从激发态改变为基态，释放能量以发光。

在该背景部分中公开的以上信息仅用于增强描述的技术的背景的理解，并且因此其可能包含不形成对于本领域普通技术人员来说在本国已知的现有技术的信息。

实用新型内容

显示装置可以包括多个像素，并且每个像素可以包括发光器件和连接到发光器件的像素驱动电路。像素驱动电路可以包括N型晶体管(或NMOS晶体管)和/或P型晶体管(或PMOS晶体管)。在像素驱动电路用N型晶体管构造的情况下，驱动晶体管的源电压可能由于发光器件的劣化而偏移，使得发光器件易受余像的影响或者亮度的减小被加速。因此，显示质量可能被劣化。

实施例提供一种能够改善显示质量的显示装置以及用于制造该显示装置的方法。

根据实施例的显示装置可以包括：晶体管，设置在基板上；第一电极，设置在基板上；像素限定层，设置在第一电极上；分离件图案，设置在像素限定层上；辅助布线，设置在像素限定层与分离件图案之间；第二电极，设置在第一电极、像素限定层和分离件图案上；连接布线，连接在晶体管与第二电极之间；以及中间层，设置在第一电极与第二电极之间。第二电极的设置在分离件图案上的部分和第二电极的设置在分离件图案周围的部分彼此分离。

显示装置可以包括：显示区域，显示图像；以及外围区域，围绕显示区域。辅助布线可以设置在显示区域和外围区域中。

显示装置可以进一步包括：第一电力电压线，设置在外围区域中并且传送高电势电力电压。辅助布线可以连接到第一电力电压线。

像素限定层可以设置在第一电力电压线上，像素限定层可以包括与第一电力电压线重叠的开口，并且辅助布线可以在开口中连接到第一电力电压线。

分离件图案可以在外围区域中设置在辅助布线上，并且辅助布线的宽度可以与分离件图案的下部的宽度基本相同。

分离件图案可以在外围区域中设置在辅助布线和像素限定层上，并且辅助布线的宽度可以比分离件图案的下部的宽度窄。

分离件图案可以设置在显示区域中并且可以不设置在外围区域中，并且中间层可以在外围区域中直接设置在辅助布线上方。

第一电力电压线可以与第一电极设置在同一层。

设置在显示区域中的辅助布线和设置在外围区域中的辅助布线可以通过彼此连接而一体形成。

设置在显示区域中的辅助布线可以在平面图中具有网状形状，并且设置在外围区域中的辅助布线可以在平面图中具有围绕显示区域的形状。

恒定电压可以施加到辅助布线。

辅助布线可以包括氧化物半导体。

像素限定层可以包括正型光敏树脂，并且分离件图案可以包括负型光敏树脂。

根据实施例的用于制造显示装置的方法可以包括：在基板上方形成晶体管；形成连接到晶体管的连接布线；在连接布线上形成绝缘层；在绝缘层上形成第一电极；在第一电极上形成像素限定层；图案化像素限定层以形成与第一电极重叠的第一开口和与连接布线重叠的第二开口；在像素限定层上方形成彼此重叠的辅助布线和分离件图案；在第一电极、像素限定层和分离件图案上方形成中间层；以及在中间层上形成连接到连接布线的第二电极。

辅助布线和分离件图案的形成可以包括：在像素限定层上顺序堆叠第一材料层和第二材料层；通过图案化第二材料层来形成分离件图案；以及通过使用分离件图案作为掩模图案化第一材料层来形成辅助布线。

第一材料层可以包括氧化物半导体，并且第二材料层可以包括负型光敏树脂。

像素限定层可以包括正型光敏树脂。

第一开口的宽度和第二开口的宽度可以随着第一开口和第二开口远离基板移动而逐渐变宽，并且分离件图案的宽度可以随着分离件图案远离基板移动而逐渐变宽。

辅助布线的宽度可以与分离件图案的下部的宽度基本相同。

辅助布线和分离件图案的形成可以包括：在像素限定层上形成第一材料层；图案化第一材料层以形成辅助布线；在辅助布线上形成第二材料层；以及图案化第二材料层以形成分离件图案。

辅助布线的宽度可以比分离件图案的下部的宽度窄。

第一电极的形成可以进一步包括在外围区域中形成传送高电势电力电压的第一电力电压线。辅助布线可以连接到第一电力电压线。

第一开口和第二开口的在像素限定层中的形成可以进一步包括在像素限定层中形成与第一电力电压线重叠的第三开口，并且辅助布线可以在第三开口中连接到第一电力电压线。

根据实施例，显示装置的显示质量可以被改善。

附图说明

图1是示意性图示根据实施例的显示装置的透视图。

图2是示意性图示根据实施例的显示装置的像素的电路图。

图3是示意性图示根据实施例的显示装置的发光器件的堆叠结构的图。

图4是示意性图示根据实施例的显示装置的截面图。

图5是示意性图示根据实施例的显示装置的平面图。

图6是示意性图示根据实施例的显示装置的平面图。

图7是沿着图6的线VII-VII'截取的显示装置的示意性截面图。

图8至图15是示意性图示根据实施例的用于制造显示装置的方法的工艺截面图。

图16是示意性图示根据实施例的显示装置的平面图。

图17是示意性图示根据实施例的显示装置的平面图。

图18是示意性图示根据实施例的显示装置的截面图。

图19是示意性图示根据实施例的显示装置的截面图。

图20是示意性图示根据实施例的显示装置的像素的电路图。

具体实施方式

将在下文中参照其中示出实施例的附图更充分地描述本公开。如本领域技术人员将认识到的，描述的实施例可以以各种不同的方式修改，而全部不脱离本公开的精神或范围。

为了清楚地描述本公开，可以省略与描述无关的部或部分，并且整个说明书中的相同或相似的构成元件由相同的附图标记表示。

此外，在附图中，为了易于描述，可以任意地图示每个元件的尺寸和厚度，并且本公开不必限于附图中图示的那些。

如本文中所使用的，单数形式“一”和“该/所述”也旨在包括复数形式，除非上下文另外清楚地指示。

在说明书和权利要求书中，术语“和/或”出于其含义和解释的目的旨在包括术语“和”以及“或”的任何组合。例如，“A和/或B”可以理解为意味着包括“A、B或者A和B”的任意组合。术语“和”以及“或”可以以结合或分离的意义使用并且可以理解为等同于“和/或”。

在说明书和权利要求书中，短语“……中的至少一个”出于其含义和解释的目的旨在包括“从……的组中选择的至少一个”的含义。例如，“A和B中的至少一个”可以被理解为意味着包括“A、B或者A和B”的任意组合。

将理解的是，当诸如层、膜、区、区域或基板的元件被称为“在”另一元件“上”时，它可以直接在该另一元件上或者也可以存在居间元件。相反，当元件被称为“直接在”另一元件“上”时，可以不存在居间元件。此外，在说明书中，词语“在……上”或“在……上方”可以意味着安置或设置在对象部分上或者安置或设置在对象部分下方，并且不必意味着基于重力方向安置或设置在对象部分的上侧。术语“重叠”或“被重叠”意味着第一对象可以在第二对象上方或下方或者第二对象的侧面，反之亦然。另外，术语“重叠”可以包括层叠、堆叠、面向或面对、在……之上延伸、覆盖或部分覆盖或者本领域普通技术人员将领会和理解的任何其他合适的术语。

当术语“包括”、“包含”、“具有”及其变型在本说明书中使用时，指明存在陈述的特征、整体、步骤、操作、元件、部件和/或其组，但不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其组的存在或添加。

此外，在整个本说明书中，短语“在平面图中”或“在平面上”意味着从顶部观看目标部分，而短语“在截面图中”或“在截面上”意味着从侧面观看通过垂直切割目标部分而形成的截面。

在附图中，符号“x”、“y”和“z”用于指示方向。符号“x”表示第一方向，符号“y”表示垂直于第一方向的第二方向，并且符号“z”表示垂直于第一方向和第二方向的第三方向。

将理解的是，术语“连接到”或“耦接到”可以包括物理和/或电连接或者物理和/或电耦接。

考虑到讨论中的测量和与特定量的测量关联的误差(即，测量系统的限制)，本文中所使用的“大约”、“近似”或“基本”包括陈述值并且意味着在由本领域普通技术人员所确定的特定值的可接受的偏差范围内。例如，“大约”可以意味着在陈述值的一个或多个标准偏差内或者在陈述值的±30％、±20％、±10％、±5％内。

除非另外限定，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常的理解的含义相同的含义。将进一步理解的是，术语(诸如在常用词典中限定的术语)应当被解释为具有与它们在相关领域的背景下的含义一致的含义并且将不以理想化或过于形式的意义来解释，除非本文中明确地如此限定。

图1是示意性图示根据实施例的显示装置的透视图。

如图1中所示，根据实施例的显示装置可以包括显示面板10、结合到显示面板10的柔性印刷电路膜20以及包括集成电路芯片30等的驱动装置。显示装置可以用于在诸如移动电话、智能电话、平板个人计算机(PC)、膝上型计算机、监视器、多媒体播放器或游戏控制台等的电子装置中显示图像。

显示面板10可以包括与其上显示图像的区域对应的显示区域DA以及其中可以设置用于生成和/或传送施加到显示区域DA的各种信号的电路和/或布线的外围区域PA。外围区域PA可以围绕显示区域DA。在图1中，由虚线形成的闭环的内部可以是显示区域DA，并且闭环的外部可以是外围区域PA。显示区域DA可以在平面图中形成为基本矩形形状。显示区域DA的拐角部分可以具有被倒圆的形状。然而，显示区域DA的形状仅是示例，并且可以被各种改变。例如，显示区域DA可以具有诸如四边形、其他多边形、圆形和椭圆形等的各种形状。

像素PX可以以矩阵设置在显示面板10的显示区域DA中。诸如栅线、数据线和/或电力电压线等的布线可以设置在显示区域DA中。栅线可以近似于在第一方向x上延伸，数据线可以近似于在第二方向y上延伸，并且电力电压线可以近似于在第一方向x和/或第二方向y上延伸。栅线、数据线和电力电压线等可以连接到每个像素PX，并且每个像素PX可以从栅线、数据线和电力电压线等的布线接收栅信号(也被称为扫描信号)、数据电压和电力电压等。每个像素PX可以包括发光器件和连接到发光器件的像素驱动电路。像素驱动电路可以连接到发光器件的一端并且可以是包括包含驱动晶体管的器件的单元电路。像素驱动电路可以基于通过诸如栅线和数据线等的布线施加的信号生成驱动电流以将驱动电流施加到发光器件。

尽管用于感测用户的接触触摸和/或非接触触摸的触摸感测器未在图1中示出，但是触摸感测器可以设置在显示区域DA中。

其处布置用于从显示面板10的外部接收信号的焊盘的焊盘部分PP可以设置在显示面板10的外围区域PA中。焊盘部分PP可以沿着显示面板10的一个边缘在第一方向x上伸长。焊盘可以设置为沿着第一方向x以预定或选定的间隔彼此间隔开。柔性印刷电路膜20可以结合到焊盘部分PP，并且柔性印刷电路膜20的焊盘可以电连接到焊盘部分PP的焊盘。

生成和/或处理用于驱动显示面板10的各种信号的驱动装置(或驱动单元)可以设置在显示面板10的外围区域PA中。驱动装置可以包括将数据电压施加到数据线的数据驱动器、将栅信号施加到栅线的栅驱动器以及控制数据驱动器和栅驱动器的时序控制器。像素PX可以根据由栅驱动器生成的栅信号以预定或选定的时序接收数据电压。栅驱动器可以集成在显示面板10处并且可以设置在显示区域DA的至少一侧处。数据驱动器和时序控制器可以提供为集成电路芯片(也被称为驱动IC芯片或驱动IC)30，并且集成电路芯片30可以安装在显示面板10的外围区域PA处。集成电路芯片30可以安装在柔性印刷电路膜20等处，使得集成电路芯片30电连接到显示面板10。

图2是示意性图示根据实施例的显示装置的像素的电路图。图3是示意性图示根据实施例的显示装置的发光器件的堆叠结构的图。

参照图2，根据实施例的显示装置可以包括像素PX，并且像素PX中的每个可以包括发光器件ED和连接到发光器件ED的像素驱动电路。像素驱动电路可以包括晶体管T1和T2以及电容器Cs和Ch。发光器件ED可以是有机发光二极管或无机发光二极管，但是不限于此。多条布线GL1、DL、VL1和VL2可以连接到像素驱动电路。尽管在图2中图示其中一个像素PX包括两个晶体管T1和T2以及两个电容器Cs和Ch的结构，但是本公开不限于此。晶体管和电容器的数量可以被各种改变。尽管在图2中图示其中四条布线GL1、DL、VL1和VL2连接到一个像素PX的结构，但是本公开不限于此。布线的类型和数量可以被各种改变。

布线GL1、DL、VL1和VL2可以包括扫描线GL1、数据线DL、第一电力电压线(第一电源电压线)VL1和第二电力电压线VL2。扫描线GL1可以电连接到栅驱动器。数据线DL可以电连接到数据驱动器。第一电力电压线VL1和第二电力电压线VL2可以连接到电压生成器。扫描线GL1可以将扫描信号GW传送到第二晶体管T2。数据线DL可以传送数据电压VDAT。第一电力电压线(也被称为高电势电压线)VL1可以传送第一电力电压(也被称为高电势电力电压)ELVDD。第二电力电压线(也被称为低电势电压线)VL2可以传送第二电力电压(也被称为低电势电力电压)ELVSS。

晶体管T1和T2可以包括是驱动晶体管的第一晶体管T1和是开关晶体管的第二晶体管T2。晶体管T1和T2中的每个可以包括栅电极、源电极和漏电极。晶体管T1和T2可以是N型晶体管，但是晶体管T1和T2中的至少一个可以是P型晶体管。

第一晶体管T1的栅电极可以连接到第一电容器Cs的一个电容器电极、第二电容器Ch的一个电容器电极和第二晶体管T2的一个电极，第一晶体管T1的源电极可以连接到第一电容器Cs的另一电容器电极和第二电容器Ch的另一电容器电极，并且第一晶体管T1的漏电极可以连接到发光器件ED的阴极。第一晶体管T1可以根据通过第二晶体管T2传输的数据电压VDAT的幅值来控制流过发光器件ED的驱动电流Id，并且发光器件ED可以发射具有根据驱动电流Id的幅值而变化的亮度的光。相应地，每个像素PX可以通过根据数据电压VDAT的幅值调节流过第一晶体管T1的电流的量来显示灰度。

第二晶体管T2的栅电极可以连接到扫描线GL1，第二晶体管T2的另一电极可以连接到数据线DL，并且第二晶体管T2的一个电极可以连接到第一晶体管T1的栅电极和第一电容器Cs的一个电容器电极。第二晶体管T2可以根据通过扫描线GL1传送的扫描信号GW导通，使得第二晶体管T2执行将通过数据线DL传送的数据电压VDAT传输到第一晶体管T1的栅电极和第一电容器Cs的一个电容器电极的开关操作。

第一电容器Cs的一个电容器电极可以连接到第一晶体管T1的栅电极和第二晶体管T2的一个电极，并且第一电容器Cs的另一电容器电极可以连接到第一晶体管T1的源电极。第一电容器Cs可以连续地将充入的数据电压VDAT施加到第一晶体管T1，使得发光器件ED在发光时段期间连续地发光。

发光器件ED的阳极可以连接到第一电力电压线VL1，并且发光器件ED的阴极可以连接到第一晶体管T1的漏电极。由于第一晶体管T1是N型晶体管并且第一电力电压线VL1和第二电力电压线VL2分别施加第一电力电压ELVDD和第二电力电压ELVSS，因此第一晶体管T1的连接到发光器件ED的阴极的端子可以是漏电极。

参照图3，发光器件ED可以包括接收第一电力电压ELVDD的阳极、电连接到第一晶体管T1的漏电极的阴极以及设置在阳极与阴极之间的中间层EL。中间层EL可以包括发光层EML和功能层。发光层EML可以是其中通过电子和空穴的复合来执行电光转换的层，并且可以包括发射预定或选定的颜色的光的有机材料和/或无机材料。功能层可以包括空穴注入层HIL、空穴传输层HTL、电子传输层ETL和电子注入层(未示出)中的至少一个。设置在阳极与发光层EML之间的空穴注入层HIL和空穴传输层HTL以及设置在发光层EML与阴极之间的电子传输层ETL图示在图3中。

像素驱动电路可以包括N型晶体管T1和T2。因此，如果发光器件ED的阳极连接到第一晶体管T1的源电极，则第一晶体管T1的源电压可能由于发光器件ED的劣化而偏移，使得第一晶体管T1的栅-源电压Vgs被改变。结果，驱动电流Id的改变的范围可能增大，使得发光器件ED易受余像的影响或亮度的减小被加速。在实施例中，像素驱动电路被构造为使得发光器件ED的阴极连接到第一晶体管T1的漏电极。因此，即使在发光器件ED被劣化的情况下，第一晶体管T1的栅-源电压Vgs也可以不被改变。结果，驱动电流Id的改变的范围可以被减小，使得余像和亮度劣化被防止。

为了将发光器件ED的阴极连接到第一晶体管T1的漏电极，其中阴极设置在下部处而阳极设置在上部处的发光器件可以被构造。然而，这种发光器件与阳极设置在下部处并且阴极设置在上部处的发光器件相比可能在驱动电压和/或发光效率等方面是不利的。为了改善这个不利因素，根据实施例的发光器件ED可以具有其中阳极设置在下部处、阴极设置在上部处并且阴极连接到第一晶体管T1的漏电极的结构。

在下文中，将参照图4描述根据实施例的设置在显示装置的显示区域DA中的像素PX的结构。

图4是示意性图示根据实施例的显示装置的截面图。图4图示根据实施例的设置在显示装置的显示区域DA中的像素PX。

如图4中所示，根据实施例的显示装置可以包括基板110、设置在基板110上的晶体管TR以及连接到晶体管TR的发光器件ED。晶体管TR可以是包括在像素驱动电路中的多个晶体管中的一个。

基板110可以是刚性基板或能够弯曲、折叠和/或卷曲等的柔性基板。例如，基板110可以包括诸如聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和/或乙酸丙酸纤维素等的材料。基板110可以是单层或多层。基板110可以用至少一个无机层和包括顺序堆叠的聚合物树脂的至少一个基底层交替堆叠。

包括光阻挡层LB和第一电容器电极CE1等的第一导电层可以设置在基板110上方或上。光阻挡层LB可以防止外部光到达稍后将描述的半导体层A1(具体地，半导体层A1的沟道区)，使得光阻挡层LB防止半导体层A1的特性的劣化，并且光阻挡层LB可以控制晶体管TR的泄漏电流。包括在第一导电层中的部件可以在同一工艺中由相同的材料形成。例如，光阻挡层LB和第一电容器电极CE1等可以通过在基板110上方沉积导电层并且通过使用光刻和蚀刻工艺图案化沉积层来形成。第一导电层可以包括钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)等，并且可以是单层或多层。

缓冲层120可以设置在第一导电层上。缓冲层120可以在半导体层A1被形成的情况下阻挡来自基板110的杂质以改善半导体层A1的特性，并且可以通过平坦化基板110的表面来减小半导体层A1的应力。缓冲层120可以是包括诸如氮化硅(SiN_x)、氧化硅(SiO_x)和/或氮氧化硅(SiO_xN_y)等的无机绝缘材料的无机绝缘层，并且可以是单层或多层。

半导体层A1(也被称为有源层)可以设置在缓冲层120上。半导体层A1可以包括第一区、第二区以及设置在第一区与第二区之间的沟道区。半导体层A1可以包括诸如氧化物半导体、非晶硅、多晶硅和/或单晶硅等的半导体材料。例如，半导体层A1可以包括包含锌(Zn)、铟(In)、镓(Ga)和锡(Sn)中的至少一种的氧化物半导体材料。例如，半导体层A1可以包括氧化铟镓锌(IGZO)。

第一绝缘层141(也被称为第一栅绝缘层)可以设置在半导体层A1上。第一绝缘层141可以是包括诸如氮化硅、氧化硅和/或氮氧化硅等的无机绝缘材料的无机绝缘层，并且可以是单层或多层。

包括栅电极G1和第二电容器电极CE2等的第二导电层(也被称为第一栅导电层)可以设置在第一绝缘层141上。包括在第二导电层中的部件可以在同一工艺中由相同的材料形成。例如，栅电极G1和第二电容器电极CE2等可以通过在第一绝缘层141上沉积导电层并且通过使用光刻和蚀刻工艺图案化沉积层来形成。栅电极G1可以与半导体层A1的沟道区重叠。第二电容器电极CE2可以与第一电容器电极CE1重叠，并且可以与第一电容器电极CE1一起形成第一电容器Cs。第二电容器电极CE2和栅电极G1可以是一个导电图案的不同部分。第二电容器电极CE2和栅电极G1可以彼此电连接。第二导电层可以包括钼(Mo)、铝(Al)、铜(Cu)、银(Ag)、铬(Cr)、钽(Ta)和/或钛(Ti)等，并且可以是单层或多层。例如，第二导电层可以具有双层，并且可以包括包含铝(Al)的层和包含钛(Ti)的层。

在第二导电层被形成之后，掺杂工艺或等离子体处理可以被执行。半导体层A1的被栅电极G1覆盖的部分可以不被掺杂或等离子体处理，并且半导体层A1的未被栅电极G1覆盖的部分可以被掺杂或等离子处理以与导体具有相同的特性。半导体层A1的在平面图中与栅电极G1重叠的区可以是沟道区。

第二绝缘层142(也被称为第二栅绝缘层)可以设置在第二导电层上。第二绝缘层142可以是包括诸如氮化硅、氧化硅和/或氮氧化硅等的无机绝缘材料的无机绝缘层，并且可以是单层或多层。

包括第三电容器电极CE3等的第三导电层(也被称为第二栅导电层)可以设置在第二绝缘层142上。包括在第三导电层中的部件可以在同一工艺中由相同的材料形成。第三电容器电极CE3可以与第二电容器电极CE2重叠，并且可以与第二电容器电极CE2一起形成第二电容器Ch。第二电容器Ch可以在数据电压VDAT被施加之前稳定晶体管TR的栅电压。第二电力电压ELVSS可以施加到第三电容器电极CE3，但是本公开不限于此。第三导电层可以包括钼(Mo)、铝(Al)、铜(Cu)、银(Ag)、铬(Cr)、钽(Ta)和/或钛(Ti)等，并且可以是单层或多层。例如，第三导电层可以由双层形成，并且可以包括包含铝(Al)的层和包含钛(Ti)的层。

第三绝缘层160(也被称为层间绝缘层)可以设置在第三导电层上。第三绝缘层160可以是包括诸如氮化硅、氧化硅和/或氮氧化硅等的无机绝缘材料的无机绝缘层，并且可以是单层或多层。

包括源电极S1和漏电极D1等的第四导电层(也被称为第一数据导电层)可以设置在第三绝缘层160上。包括在第四导电层中的部件可以在同一工艺由相同的材料形成。源电极S1和漏电极D1可以通过形成在绝缘层141、142和160中的接触孔分别连接到半导体层A1的第一区和第二区。源电极S1和漏电极D1可以与栅电极G1和半导体层A1一起构成晶体管TR。晶体管TR可以是N型晶体管。尽管包括在像素驱动电路中的各种晶体管未图示在附图中，但是包括在像素驱动电路中的晶体管中的每个可以与上述晶体管TR具有基本相同的堆叠结构。第四导电层可以包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和/或铜(Cu)等，并且可以是单层或多层。例如，第四导电层可以具有三层结构，该三层结构包括包含诸如钼、铬、钽和/或钛等的难熔金属或难熔金属的合金的下层、包含具有低电阻率的铝基金属、银基金属或铜基金属的中间层以及包含诸如钼、铬、钽和/或钛等的难熔金属的上层。

尽管源电极S1与光阻挡层LB之间的连接关系未示出在图4中，但是源电极S1可以通过形成在绝缘层120、141、142和160中的接触孔连接到光阻挡层LB。本公开不限于此，并且光阻挡层LB可以连接到栅电极G1而不是源电极S1。栅电极G1可以通过形成在绝缘层120和141中的接触孔连接到光阻挡层LB。包括在像素驱动电路中的多个晶体管当中的一些晶体管的光阻挡层可以连接到源电极，并且包括在像素驱动电路中的晶体管当中的其他晶体管的光阻挡层可以连接到栅电极。

第四绝缘层181(也被称为第一平坦化层)可以设置在第四导电层上。第四绝缘层181可以包括诸如通用聚合物(诸如聚甲基丙烯酸甲酯或聚苯乙烯)、具有酚类基团的聚合物衍生物、丙烯酰类聚合物、酰亚胺类聚合物(例如，聚酰亚胺)和/或硅氧烷类聚合物等的有机绝缘材料。第四绝缘层181可以被称为第一有机绝缘层。

包括连接布线EW等的第五导电层(也被称为第二数据导电层)可以设置在第四绝缘层181上。包括在第五导电层中的部件可以在同一工艺中由相同的材料形成。连接布线EW可以通过形成在第四绝缘层181中的接触孔连接到晶体管TR的漏电极D1。第五导电层可以包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和/或铜(Cu)等，并且可以是单层或多层。例如，第五导电层可以具有三层结构，该三层结构包括包含诸如钼、铬、钽和/或钛等的难熔金属或难熔金属的合金的下层、包含具有低电阻率的铝基金属、银基金属或铜基金属的中间层以及包含诸如钼、铬、钽和/或钛等的难熔金属的上层。

连接布线EW可以包括下层EWa、中间层EWb和上层EWc。例如，连接布线EW的下层EWa可以包括钛，中间层EWb可以包括铝，并且上层EWc可以包括钛。中间层EWb可以设置在连接布线EW的下层EWa上，并且上层EWc可以设置在中间层EWb上。例如，连接布线EW的中间层EWb可以设置在下层EWa与上层EWc之间。连接布线EW的下层EWa可以与晶体管TR的漏电极D1接触。连接布线EW的中间层EWb的宽度可以比下层EWa的宽度和上层EWc的宽度窄。参照连接布线EW的一端，下层EWa、中间层EWb和上层EWc的端部可以彼此重合。参照连接布线EW的另一端，下层EWa、中间层EWb和上层EWc中的至少一个的端部可以不匹配。中间层EWb的端部可以被置为比下层EWa的端部和上层EWc的端部向内。例如，下层EWa的端部和上层EWc的端部可以比中间层EWb的端部突出得多。

第五绝缘层182(也被称为第二平坦化层)可以设置在第五导电层上。第五绝缘层182可以包括诸如通用聚合物(诸如聚甲基丙烯酸甲酯或聚苯乙烯)、具有酚类基团的聚合物衍生物、丙烯酰类聚合物、酰亚胺类聚合物和/或硅氧烷类聚合物等的有机绝缘材料。第五绝缘层182可以被称为第二有机绝缘层。

开口OP可以形成在第五绝缘层182中。第五绝缘层182的开口OP可以与连接布线EW的至少一部分重叠。连接布线EW的一端可以被第五绝缘层182覆盖，并且连接布线EW的另一端可以不被第五绝缘层182覆盖并且可以被开口OP暴露。参照连接布线EW的被开口OP暴露的另一端，下层EWa的端部和上层EWc的端部可以比中间层EWb的端部突出得多。

包括第一电极E1的第六导电层(也被称为像素导电层)可以设置在第五绝缘层182上。包括在第六导电层中的部件可以在同一工艺中由相同的材料形成。第一电极E1可以是发光器件ED的阳极。第一电力电压ELVDD可以施加到第一电极E1。第一电极E1可以是第一电力电压线VL1的一部分或可以电连接到第一电力电压线VL1。第一电力电压线VL1可以包括在第六导电层中或可以包括在诸如第五导电层或第四导电层等的上述导电层中。第六导电层可以由反射导电材料或半透明导电材料形成或者可以由透明导电材料形成。第六导电层可以包括诸如氧化铟锡(ITO)或氧化铟锌(IZO)的透明导电材料。第六导电层可以包括诸如锂(Li)、钙(Ca)、铝(Al)、银(Ag)、镁(Mg)或金(Au)的金属或金属合金。第六导电层可以是多层。例如，第六导电层可以具有诸如ITO-银(Ag)-ITO的三层结构。

上述布线GL1、DL、VL1和VL2可以包括在第一导电层、第二导电层、第三导电层、第四导电层、第五导电层和/或第六导电层中。

像素限定层190(也被称为分隔壁或堤)可以设置在第五绝缘层182和第一电极E1上。像素限定层190可以具有与第一电极E1重叠的第一开口O1。像素限定层190的第一开口O1可以与发光器件ED的发光区域对应。第一开口O1可以与第一电极E1的中心部分重叠，并且可以不与第一电极E1的边缘部分重叠。相应地，第一开口O1的尺寸可以小于第一电极E1的尺寸。像素限定层190可以进一步具有与第五绝缘层182的开口OP重叠的第二开口O2。像素限定层190的第二开口O2的尺寸可以大于第五绝缘层182的开口OP的尺寸。像素限定层190的第二开口O2可以具有围绕第五绝缘层182的开口OP的形状。像素限定层190可以包括诸如通用聚合物(诸如聚甲基丙烯酸甲酯或聚苯乙烯)、具有酚类基团的聚合物衍生物、丙烯酰类聚合物、酰亚胺类聚合物和/或硅氧烷类聚合物等的有机绝缘材料。像素限定层190可以包括正型光敏树脂。像素限定层190的侧表面可以在形成像素限定层190的第一开口O1和第二开口O2的部分处具有锥形形状。例如，第一开口O1和第二开口O2可以具有其中第一开口O1的宽度和第二开口O2的宽度随着第一开口O1和第二开口O2沿着第三方向z远离基板110移动而逐渐变宽的形状。

辅助布线AW可以设置在像素限定层190上，并且分离件图案(或分离图案)SP可以设置在辅助布线AW上。例如，辅助布线AW可以设置在像素限定层190与分离件图案SP之间。辅助布线AW和分离件图案SP可以彼此重叠。辅助布线AW和分离件图案SP可以在平面图中具有围绕发光器件ED的形状。相邻的像素PX的发光器件ED可以由辅助布线AW和分离件图案SP划分。分离件图案SP的宽度可以大于辅助布线AW的宽度。

辅助布线AW可以包括诸如IGZO、氧化锌(ZnO)、氧化铟(In₂O₃)、ITO、氧化钨(WO₃)和/或氧化镓(Ga₂O₃)等的氧化物半导体。辅助布线AW可以由亲水材料形成。根据实施例，第一电力电压ELVDD可以施加到辅助布线AW。然而，本公开不限于此，并且不同的电压可以施加到辅助布线AW。恒定DC电力电压可以施加到辅助布线AW。在实施例中，辅助布线AW可以是浮置的。辅助布线AW可以根据氧化物半导体的氧含量具有导体或非导体的特性。

分离件图案SP可以包括有机绝缘材料。分离件图案SP可以包括负型光敏树脂。分离件图案SP的两端的侧表面可以具有倒锥形形状。例如，分离件图案SP可以具有其中分隔件图案SP的宽度随着分离件图案SP在第三方向z上远离基板110移动而逐渐变宽的形状。分离件图案SP的与辅助布线AW接触的下部可以具有与辅助布线AW的宽度相近的宽度。分离件图案SP的与辅助布线AW分离的上部可以具有比辅助布线AW的宽度宽的宽度。

中间层EL可以设置在第一电极E1和像素限定层190上。中间层EL可以包括发光层EML和功能层FL。

发光层EML可以是其中通过电子和空穴的复合执行电光转换的层，并且可以包括发射预定或选定的颜色的光的有机材料和/或无机材料。发光层EML可以设置在像素限定层190的第一开口O1中并且与第一电极E1重叠。在实施例中，发光层EML的一部分还可以设置在像素限定层190的侧表面和上表面处。发光层EML可以设置在像素限定层190的与第一开口O1相邻的上表面处。

功能层FL可以包括空穴注入层HIL、空穴传输层HTL、电子传输层ETL和电子注入层(未示出)中的至少一个。功能层FL可以划分为设置在第一电极E1与发光层EML之间的第一功能层FL1和设置在发光层EML与第二电极E2之间的第二功能层FL2。第一功能层FL1可以包括空穴注入层HIL和/或空穴传输层HTL。第二功能层FL2可以包括电子传输层ETL和/或电子注入层(未示出)。功能层FL可以设置在整个显示区域DA中。功能层FL可以不仅设置在像素限定层190的第一开口O1中而且设置在第一开口O1外部。

功能层FL可以在像素限定层190的第二开口O2和第五绝缘层182的开口OP中通过连接布线EW断开。如上所述，参照连接布线EW的被开口OP暴露的另一端，下层EWa的端部和上层EWc的端部可以比中间层EWb的端部突出得多。因此，其中不存在中间层EWb的洞结构可以形成在连接布线EW的上层EWc的端部下方，并且功能层FL可以设置在洞内部。功能层FL的设置在洞内部的部分可以不连接到功能层FL的设置在连接布线EW的上层EWc上的部分，并且可以被断开。

功能层FL可以通过分离件图案SP断开。如上所述，分离件图案SP可以具有倒锥形形状。洞结构可以形成在分离件图案SP之下，并且功能层FL可以设置在洞内部。功能层FL的设置在洞内部的部分可以不连接到功能层FL的设置在分离件图案SP上的部分，并且可以被断开。设置在分离件图案SP下方的辅助布线AW可以具有比分离件图案SP的宽度窄的宽度，并且可以与设置在洞内部的功能层FL间隔开预定或选定的距离。例如，辅助布线AW可以不连接到功能层FL。

如上所述，功能层FL可以通过连接布线EW断开，并且可以通过分离件图案SP断开。通过分离件图案SP断开的相邻的功能层FL可以彼此完全不连接，并且可以完全分离。通过连接布线EW断开的相邻的功能层FL可以在除了连接布线EW之外的区中彼此连接。例如，功能层FL的通过分离件图案SP的断开可以用于相邻的像素(PXa、PXb和PXc(参照图5))之间的分离以及显示区域DA与外围区域PA之间的分离，并且功能层FL的通过连接布线EW的断开可以用于第二电极E2与连接布线EW之间的连接。

第二电极E2可以设置在功能层FL上。第二电极E2可以与第一电极E1和中间层EL一起构成诸如有机发光二极管或无机发光二极管的发光器件ED。第一电极E1可以是发光器件ED的阳极，并且第二电极E2可以是发光器件ED的阴极。与功能层FL一样，第二电极E2可以设置在整个显示区域DA中。第二电极E2可以不仅设置在像素限定层190的第一开口O1中而且设置在第一开口O1外部。

第二电极E2可以在像素限定层190的第二开口O2和第五绝缘层182的开口OP中通过连接布线EW断开。如上所述，洞结构可以形成在连接布线EW的上层EWc的端部下方，并且第二电极E2可以设置在洞内部。第二电极E2的设置在洞内部的部分可以不连接到第二电极E2的设置在连接布线EW的上层EWc上的部分，并且可以被断开。在洞中，第二电极E2可以连接到连接布线EW。相应地，第二电极E2可以通过连接布线EW电连接到晶体管TR的漏电极D1。第二电极E2可以与连接布线EW的中间层EWb的侧表面接触。第二电极E2还可以与连接布线EW的下层EWa的上表面接触。在洞中，第二电极E2可以覆盖功能层FL的端部的侧表面。设置在连接布线EW的上层EWc上的第二电极E2可以与上层EWc的端部的上表面接触。在连接布线EW的上层EWc上方，第二电极E2可以覆盖功能层FL的端部的侧表面。

第二电极E2可以通过分离件图案SP断开。如上所述，分离件图案SP可以具有倒锥形形状，并且第二电极E2可以设置在形成在分离件图案SP之下的洞结构内部。第二电极E2的设置在洞内部的部分可以不连接到第二电极E2的设置在分离件图案SP上的部分，并且可以被断开。在洞中，第二电极E2可以覆盖功能层FL的端部的侧表面。设置在分离件图案SP下方的辅助布线AW可以具有比分离件图案SP的宽度窄的宽度，并且可以与设置在洞内部的第二电极E2间隔开预定或选定的距离。例如，辅助布线AW可以不连接到第二电极E2。相应地，相邻的像素PX的第二电极E2可以通过辅助布线AW和分离件图案SP不电连接，而是可以被分离。

如上所述，第二电极E2可以通过连接布线EW断开，并且可以通过分离件图案SP断开。通过分离件图案SP断开的相邻的第二电极E2可以彼此完全不连接，并且可以完全分离。通过连接布线EW断开的相邻的第二电极E2在除了连接布线EW之外的区中彼此连接。例如，第二电极E2的通过分离件图案SP的断开可以用于相邻的像素(PXa、PXb和PXc)之间的分离以及显示区域DA与外围区域PA之间的分离，并且第二电极E2的通过连接布线EW的断开可以用于第二电极E2与连接布线EW的中间层EWb之间的连接。

第二电极E2可以通过形成诸如钙(Ca)、钡(Ba)、镁(Mg)、铝(Al)和/或银(Ag)等的具有低功函数的金属或金属合金的薄层而具有透光性。第二电极E2可以包括诸如氧化铟锡(ITO)和氧化铟锌(IZO)的透明导电氧化物。

盖层(未示出)可以设置在第二电极E2上。盖层可以通过调节折射率来改善光效率。封装层(未示出)可以设置在盖层上。封装层可以封装发光器件ED以防止湿气或氧从外部渗透。封装层可以是包括至少一个无机层和至少一个有机层的薄膜封装层。封装层可以以基板的形式提供，使得该基板结合到基板110。触摸感测器层(未示出)可以设置在封装层上，并且用于减小外部光的反射的抗反射层(未示出)可以设置在触摸感测器层上。

根据实施例的显示装置可以包括多个像素PX。在下文中，将参照图5描述根据实施例的设置在显示装置的显示区域DA中的像素PX的布置形式。

图5是示意性图示根据实施例的显示装置的平面图。图5图示根据实施例的设置在显示装置的显示区域DA中的像素PX。

如图5中所示，根据实施例的显示装置可以包括像素PXa、PXb和PXc。像素PXa、PXb和PXc中的每个可以包括发光部分和非发光部分，并且发光部分可以与图4中的其中第一开口O1被形成的区对应。像素PXa、PXb和PXc可以包括第一像素PXa、第二像素PXb和第三像素PXc。尽管图5图示12个像素，但是12个像素表示一些像素，并且像素PXa、PXb和PXc可以在显示区域DA中规则地设置在矩阵方向上。在图5中图示的实施例中，第一像素PXa和第二像素PXb可以在奇数列中交替设置在第二方向y上，并且第三像素PXc可以在偶数列中设置在第二方向y上。像素PXa、PXb和PXc的布置形式不限于此，并且可以被各种改变。

第一像素PXa、第二像素PXb和第三像素PXc可以显示不同的颜色，并且可以分别显示基本颜色中的一种。例如，第一像素PXa、第二像素PXb和第三像素PXc中的一个可以显示红色，第一像素PXa、第一像素PXb和第三像素PXc中的另一个可以显示绿色，并且第一像素PXa、第一像素PXb和第三像素PXc中的其余一个可以显示蓝色。例如，第一像素PXa可以显示红色，第二像素PXb可以显示绿色，并且第三像素PXc可以显示蓝色。第一像素PXa的平面尺寸可以与第二像素PXb的平面尺寸相近。第三像素PXc的面积可以比第一像素PXa的面积或第二像素PXb的面积大。第一像素PXa、第二像素PXb和第三像素PXc的颜色和尺寸不限于此，并且可以被各种改变。

第一像素PXa、第二像素PXb或第三像素PXc可以包括第一电极(未示出)以及第二电极E2a、E2b和E2c。如上所述，像素PXa、PXb和PXc中的各个的第二电极E2a、E2b和E2c可以通过分离件图案SP彼此分离。

分离件图案SP可以彼此连接以一体形成。例如，分离件图案SP可以不被分离。例如，设置在第一像素PXa与第二像素PXb之间的分离件图案SP、设置在第二像素PXb与第三像素PXc之间的分离件图案SP以及设置在第一像素PXa与第三像素PXc之间的分离件图案SP可以彼此连接。同样地，设置在分离件图案SP之下的辅助布线AW可以不被分离而是可以通过彼此连接而一体形成。例如，设置在第一像素PXa与第二像素PXb之间的辅助布线AW、设置在第二像素PXb与第三像素PXc之间的辅助布线AW以及设置在第一像素PXa与第三像素PXc之间的辅助布线AW可以彼此连接。

像素PXa、PXb和PXc中的每个可以包括发光器件以及连接到发光器件的像素驱动电路PCa、PCb和PCc。图5中的由虚线指示的矩形区域可以是像素驱动电路PCa、PCb和PCc的区域中的一个。其中设置像素驱动电路PCa、PCb和PCc的区域可以与像素PXa、PXb和PXc中的每个的发光区域不匹配以增大像素PXa、PXb和PXc中的每个的发光区域。例如，第一像素PXa的第一像素驱动电路PCa、第二像素PXb的第二像素驱动电路PCb和第三像素PXc的第三像素驱动电路PCc可以沿着第一方向x交替设置。如上所述，由于发光区域与像素驱动电路PCa、PCb和PCc的区域不匹配，因此连接布线EW可以适当地设置为有效地确保发光区域。连接布线EW的一端可以连接到晶体管TR的漏电极D1。像素驱动电路PCa、PCb和PCc中的每个的晶体管TR的漏电极D1与连接布线EW之间的连接部CP可以在像素驱动电路PCa、PCb和PCc中的每个的近似中心处沿着第一方向x以预定或选定的间隔布置成线。连接布线EW的另一端可以在第五绝缘层182的开口OP内连接到像素PXa、PXb和PXc中的各个的第二电极E2a、E2b和E2c。像素PXa、PXb和PXc中的各个的第二电极E2a、E2b和E2c与连接布线EW之间的连接部可以在第三像素PXc的上侧或下侧处沿着第一方向x以预定或选定的间隔设置成线。然而，连接布线EW的位置、连接布线EW与像素驱动电路PCa、PCb和PCc中的每个之间的连接部CP的位置以及连接布线EW与第二电极E2a、E2b或E2c之间的连接部的位置等不限于此，并且可以被各种改变。

根据实施例的显示装置的辅助布线AW可以设置为延伸到外围区域PA。在下文中，将参照图6和图7描述根据实施例的设置在显示装置的外围区域PA中的辅助布线AW。

图6是示意性图示根据实施例的显示装置的平面图。图7是沿着图6的线VII-VII'截取的显示装置的示意性截面图。图6图示根据实施例的显示装置的显示区域DA和与显示区域DA相邻的外围区域PA。

如图6和图7中所示，根据实施例的显示装置可以包括设置在显示区域DA和外围区域PA中的辅助布线AW。在显示区域DA中，辅助布线AW可以在第一方向x和第二方向y上延伸以具有网状形状。辅助布线AW可以设置为沿着显示区域DA的边缘围绕全部像素PXa、PXb和PXc。相应地，设置在显示区域DA中的第二电极E2a、E2b和E2c可以与外围区域PA中的第二电极E2断开。

参照根据实施例的显示装置的外围区域PA，外围区域PA可以包括基板110、绝缘层120、141、142、160、181和182以及设置在第五绝缘层182上的第一电力电压线VL1。设置在显示区域DA中的绝缘层120、141、142、160、181和182中的一些可以在外围区域PA中省略。第一电力电压线VL1可以设置在第五绝缘层182上并且可以包括在第六导电层中。然而，第一电力电压线VL1的位置不限于此，并且可以被各种改变。第一电力电压线VL1可以传送第一电力电压ELVDD。第一电力电压线VL1可以设置在外围区域PA中，并且可以在平面图中具有围绕显示区域DA的形状。第一电力电压线VL1可以在第一方向x和第二方向y上延伸。

像素限定层190可以设置在第一电力电压线VL1和第五绝缘层182上。像素限定层190可以具有与第一电力电压线VL1重叠的第三开口O3。像素限定层190的第三开口O3可以与辅助布线AW重叠。辅助布线AW可以在第三开口O3中连接到第一电力电压线VL1。辅助布线AW可以在第三开口O3中直接设置在第一电力电压线VL1上方。相应地，辅助布线AW可以通过第一电力电压线VL1接收第一电力电压ELVDD。在外围区域PA中，辅助布线AW可以具有与第一电力电压线VL1重叠并且围绕显示区域DA的形状。辅助布线AW可以具有用于将设置在显示区域DA中的部分连接到与第一电力电压线VL1重叠的部分的桥接形状。设置在显示区域DA中的辅助布线AW和设置在外围区域PA中的辅助布线AW可以通过彼此连接而一体形成。

尽管上面已经描述的是辅助布线AW连接到第一电力电压线VL1，但是本公开不限于此。在实施例中，辅助布线AW可以不连接到另一布线，并且可以处于浮置状态。如上所述，辅助布线AW可以在显示区域DA中以网状形状设置。网状形状可以围绕每个像素PX的外围。相应地，在辅助布线AW处于浮置状态的情况下，可能存在每个像素PX的发光器件ED被不利地影响的担忧。在根据实施例的显示装置中，由于辅助布线AW连接到第一电力电压线VL1以施加恒定电压，因此发光器件ED可以被稳定地驱动。

辅助布线AW可以连接到另一布线而不是第一电力电压线VL1。例如，辅助布线AW可以连接到第二电力电压线VL2以接收第二电力电压ELVSS。这仅是示例，并且辅助布线AW可以连接到另一DC电压施加到其的布线。

分离件图案SP可以设置在辅助布线AW上。分离件图案SP可以与辅助布线AW重叠。分离件图案SP的两端的侧表面可以具有倒锥形形状。与辅助布线AW一样，分离件图案SP可以在第一方向x和第二方向y上延伸。分离件图案SP可以在显示区域DA中具有网状形状，并且可以在外围区域PA中具有围绕显示区域DA的形状。辅助布线AW的宽度可以与分离件图案SP的下部的宽度基本相同。

功能层FL可以设置在像素限定层190和分离件图案SP上，并且第二电极E2可以设置在功能层FL上。功能层FL和第二电极E2可以通过分离件图案SP断开。功能层FL的设置在分离件图案SP上的部分和功能层FL的设置在分离件图案SP周围的部分可以彼此不连接，并且可以被断开。同样地，第二电极E2的设置在分离件图案SP上的部分和第二电极E2的设置在分离件图案SP周围的部分可以彼此不连接，并且可以被断开。功能层FL和第二电极E2可以不连接到辅助布线AW。

接下来，将参照图8至图15描述根据实施例的用于制造显示装置的方法。

首先，如图8中所示，可以在基板110上形成导电材料层，并且可以图案化形成的导电材料层，使得包括光阻挡层LB和第一电容器电极CE1等的第一导电层被形成。图案化可以意味着通过经由光刻和蚀刻工艺等去除层的一部分来形成预定或选定的图案。可以在第一导电层上形成缓冲层120。可以在缓冲层120上形成半导体材料层，并且可以图案化形成的半导体材料层，使得半导体层A1被形成。可以在半导体层A1上形成第一绝缘层141。可以在第一绝缘层141上形成导电材料层，并且可以图案化形成的导电材料层，使得包括栅电极G1和第二电容器电极CE2等的第二导电层被形成。可以在第二导电层上形成第二绝缘层142。可以在第二绝缘层142上形成导电材料层，并且可以图案化形成的导电材料层，使得包括第三电容器电极CE3等的第三导电层被形成。可以在第三导电层上形成第三绝缘层160。可以在第三绝缘层160上形成导电材料层，并且可以图案化形成的导电材料层，使得包括源电极S1和漏电极D1等的第四导电层被形成。

如图9中所示，可以在第四导电层上形成第四绝缘层181，并且可以通过图案化第四绝缘层181来形成与漏电极D1重叠的接触孔。可以在第四绝缘层181上形成导电材料层，并且可以图案化形成的导电材料层，使得包括连接布线EW等的第五导电层被形成。连接布线EW可以通过形成在第四绝缘层181中的接触孔连接到漏电极D1。

连接布线EW可以包括下层EWa、中间层EWb和上层EWc。例如，连接布线EW的下层EWa可以包括钛，中间层EWb可以包括铝，并且上层EWc可以包括钛。中间层EWb可以设置在连接布线EW的下层EWa上，并且上层EWc可以设置在中间层EWb上。例如，连接布线EW的中间层EWb可以设置在下层EWa与上层EWc之间。连接布线EW的下层EWa可以与晶体管TR的漏电极D1接触。下层EWa的宽度、中间层EWb的宽度和上层EWc的宽度可以基本相同。参照连接布线EW的两端，下层EWa、中间层EWb和上层EWc的端部可以彼此重合。

如图10中所示，可以在第五导电层上形成第五绝缘层182，并且可以通过图案化第五绝缘层182来形成与连接布线EW的至少一部分重叠的开口OP。连接布线EW的一端可以被第五绝缘层182覆盖，并且连接布线EW的另一端可以不被第五绝缘层182覆盖并且可以被开口OP暴露。可以通过在连接布线EW的另一端被暴露的状态下供应蚀刻剂来蚀刻连接布线EW的另一端。可以使用能够选择性地蚀刻连接布线EW的中间层EWb的蚀刻剂。相应地，可以蚀刻连接布线EW的中间层EWb，并且可以不蚀刻下层EWa和上层EWc。参照连接布线EW的在执行蚀刻工艺之后被开口OP暴露的另一端，下层EWa、中间层EWb和上层EWc中的至少一个的端部可以不匹配。中间层EWb的端部可以设置为比下层EWa的端部和上层EWc的端部向内。例如，下层EWa的端部和上层EWc的端部可以比中间层EWb的端部突出得多。

如图11中所示，可以在第五绝缘层182上形成导电材料层，并且可以图案化形成的导电材料层，使得包括第一电极E1的第六导电层被形成。第一电极E1可以与连接布线EW间隔开，并且第一电极E1和连接布线EW可以彼此不直接连接。

在于显示区域DA中形成第一电极E1的步骤中，可以在外围区域PA中形成第一电力电压线VL1。第一电力电压线VL1可以与第一电极E1设置在同一层，并且可以与第一电极E1包括相同的材料。第一电力电压线VL1可以与显示区域DA间隔开预定或选定的间隔，并且可以具有围绕显示区域DA的形状。

如图12中所示，可以在第五绝缘层182和第一电极E1上形成像素限定层190，并且可以通过图案化像素限定层190来形成与第一电极E1重叠的第一开口O1和与第五绝缘层182的开口OP重叠的第二开口O2。像素限定层190的第一开口O1可以与第一电极E1的中心部分重叠，并且可以不与第一电极E1的边缘部分重叠。相应地，第一开口O1的尺寸可以小于第一电极E1的尺寸，并且第一电极E1的边缘可以被像素限定层190覆盖。像素限定层190的第二开口O2的尺寸可以大于第五绝缘层182的开口OP的尺寸。像素限定层190的第二开口O2的可以具有围绕第五绝缘层182的开口OP的形状。

像素限定层190可以包括有机绝缘材料。像素限定层190可以包括正型光敏树脂。在正型光敏树脂的情况下，在曝光工艺中用光照射的部分可以通过显影剂去除。相应地，像素限定层190的相对较多的光照射到其的上部可以比像素限定层190的下部去除得相对多。相应地，像素限定层190的与形成像素限定层190的第一开口O1和第二开口O2的部分对应的侧表面可以具有锥形形状。例如，第一开口O1和第二开口O2可以具有其中第一开口O1的宽度和第二开口O2的宽度随着第一开口O1和第二开口O2沿着第三方向z远离基板110移动而逐渐变宽的形状。

像素限定层190可以形成在显示区域DA和外围区域PA中。在外围区域PA中，像素限定层190可以设置在第一电力电压线VL1和第五绝缘层182上。在于像素限定层190中形成第一开口O1和第二开口O2的步骤中，可以在设置在外围区域PA中的像素限定层190中形成第三开口O3。像素限定层190的第三开口O3可以与第一电力电压线VL1重叠，并且第一电力电压线VL1的上表面的至少一部分可以被第三开口O3暴露。

如图13中所示，可以在像素限定层190上顺序堆叠第一材料层510和第二材料层520。第一材料层510和第二材料层520可以形成在显示区域DA和外围区域PA中。第一材料层510可以由使用相对于第六导电层具有高选择比的蚀刻剂被蚀刻的材料形成，并且可以包括例如氧化物半导体。这是为了防止在蚀刻第一材料层510的工艺中对第六导电层的损坏。氧化物半导体可以包括诸如锌(Zn)、铟(In)、镓(Ga)、锡(Sn)和/或钛(Ti)等的金属的氧化物或者金属和金属的氧化物的组合。氧化物半导体可以包括氧化铟锌(IZO)、氧化铟镓锌(IGZO)、氧化铟锌锡(IZTO)、氧化锌锡(ZTO)和氧化锌(ZnO)中的至少一种。例如，第一材料层510可以是包括氧化铟镓锌(IGZO)的氧化物半导体。氧化物半导体可以根据氧化物半导体的氧含量具有导体或非导体的特性。第二材料层520可以包括有机绝缘材料。第二材料层520可以包括负型光敏树脂。

如图14中所示，可以使用光刻和蚀刻工艺来图案化第二材料层520以形成分离件图案SP。分离件图案SP可以包括负型光敏树脂。在负型光敏树脂的情况下，其中光在曝光工艺中没有照射的部分可以通过显影剂去除。相应地，第二材料层520的相对较少的光照射到其的下部可以比第二材料层520的上部去除得相对多。相应地，分离件图案SP的两端的侧表面可以具有倒锥形形状。例如，分离件图案SP可以具有其中分隔件图案SP的宽度随着分离件图案SP沿着第三方向z远离基板110移动而逐渐变宽的形状。

随后，使用分离件图案SP作为掩模来执行蚀刻工艺。可以使用湿法蚀刻工艺。可以蚀刻设置在分离件图案SP下方的第一材料层510以形成辅助布线AW。第一材料层510的与分离件图案SP接触的部分可以保留，并且可以去除其余部分。辅助布线AW可以具有与分离件图案SP的与辅助布线AW接触的下部的宽度相近的宽度。分离件图案SP的与辅助布线AW分离的上部可以具有比辅助布线AW的宽度宽的宽度。辅助布线AW和分离件图案SP可以彼此重叠。辅助布线AW和分离件图案SP可以具有相似的平面形状。

辅助布线AW和分离件图案SP可以形成在显示区域DA和外围区域PA中。辅助布线AW和分离件图案SP可以在第一方向x和第二方向y上延伸。辅助布线AW和分离件图案SP可以在显示区域DA中具有网状形状，并且可以在外围区域PA中具有围绕显示区域DA的形状。

在外围区域PA中，辅助布线AW和分离件图案SP可以与第一电力电压线VL1重叠。辅助布线AW和分离件图案SP可以形成在像素限定层190的第三开口O3中，并且辅助布线AW可以在第三开口O3中连接到第一电力电压线VL1。相应地，辅助布线AW可以通过第一电力电压线VL1接收第一电力电压ELVDD。

尽管上面已经描述的是辅助布线AW连接到第一电力电压线VL1，但是本公开不限于此。在实施例中，辅助布线AW可以不连接到另一布线，并且可以处于浮置状态。如上所述，辅助布线AW在显示区域DA中以网状形状设置。网状形状可以围绕每个像素PX的外围。相应地，在辅助布线AW处于浮置状态的情况下，存在发光器件ED被不利地影响的担忧。在根据实施例的显示装置中，由于辅助布线AW连接到第一电力电压线VL1以施加恒定电压，因此发光器件ED可以被稳定地驱动。

如图15中所示，可以在像素限定层190和分离件图案SP上顺序形成第一功能层FL1、发光层EML和第二功能层FL2。第一功能层FL1和第二功能层FL2可以使用开口掩模整个沉积。结果，第一功能层FL1和第二功能层FL2可以形成在整个显示区域DA中。相应地，第一功能层FL1和第二功能层FL2可以设置在第一开口O1和第二开口O2中，并且还可以设置在像素限定层190和分离件图案SP上。发光层EML可以使用精细金属掩模而形成为设置在第一开口O1中。发光层EML可以考虑到沉积工艺的余量形成为比第一开口O1宽。相应地，发光层EML的一部分可以在第一开口O1外部设置在像素限定层190上。发光层EML可以在形成发光层EML的部分处设置在第一功能层FL1与第二功能层FL2之间。第二功能层FL2可以在未形成发光层EML的部分中直接设置在第一功能层FL1上方。第一功能层FL1和第二功能层FL2可以构成功能层FL。功能层FL和发光层EML可以构成中间层EL。

随后，可以在第二功能层FL2上沉积导电材料层以形成第二电极E2。第二电极E2可以使用开口掩模整个沉积。结果，第二电极E2可以形成在整个显示区域DA中。

第二电极E2可以在像素限定层190的第二开口O2和第五绝缘层182的开口OP中通过连接布线EW断开。如上所述，洞结构可以形成在连接布线EW的上层EWc的端部下方，并且第二电极E2可以设置在洞内部。第二电极E2的设置在洞内部的部分可以不连接到第二电极E2的设置在连接布线EW的上层EWc上的部分，并且可以被断开。在洞中，第二电极E2可以连接到连接布线EW。相应地，第二电极E2可以通过连接布线EW电连接到晶体管TR的漏电极D1。第二电极E2可以与连接布线EW的中间层EWb的侧表面接触。第二电极E2还可以与连接布线EW的下层EWa的上表面接触。在洞中，第二电极E2可以覆盖功能层FL的端部的侧表面。例如，在通过蒸发法沉积功能层FL并且通过溅射法沉积第二电极E2的情况下，第二电极E2可以沉积为比功能层FL宽。设置在连接布线EW的上层EWc上的第二电极E2可以与上层EWc的端部的上表面接触。在连接布线EW的上层EWc上方，第二电极E2可以覆盖功能层FL的端部的侧表面。

第二电极E2可以通过分离件图案SP断开。如上所述，分离件图案SP可以具有倒锥形形状，并且第二电极E2可以设置在形成在分离件图案SP之下的洞结构内部。第二电极E2的设置在洞内部的部分可以不连接到第二电极E2的设置在分离件图案SP上的部分，并且可以被断开。在洞中，第二电极E2可以覆盖功能层FL的端部的侧表面。例如，在通过蒸发法沉积功能层FL并且通过溅射法沉积第二电极E2的情况下，第二电极E2可以沉积为比功能层FL宽。设置在分离件图案SP下方的辅助布线AW可以具有比分离件图案SP的宽度窄的宽度，并且可以与设置在洞内部的第二电极E2间隔开预定或选定的距离。例如，辅助布线AW可以不连接到第二电极E2。相应地，相邻的像素PX的第二电极E2可以通过辅助布线AW和分离件图案SP不电连接，而是可以被分离。

第二电极E2可以与第一电极E1和中间层EL一起构成诸如有机发光二极管或无机发光二极管的发光器件ED。第一电极E1可以是发光器件ED的阳极，并且第二电极E2可以是发光器件ED的阴极。在显示区域DA中，辅助布线AW和分离件图案SP可以在平面图中具有围绕每个像素PX的发光器件ED的形状。相应地，相邻的像素PX的发光器件ED可以通过辅助布线AW和分离件图案SP分离。

在下文中，将参照图16描述根据实施例的显示装置。

由于根据图16中示出的实施例的显示装置可以与根据图1至图7中示出的实施例的显示装置具有基本相同的部分，因此将省略对相同部分的描述。在实施例中，外围区域PA中的辅助布线AW的平面形状可以与先前实施例的平面形状部分不同，并且将在下面描述。

图16是示意性图示根据实施例的显示装置的平面图。图16图示根据实施例的显示装置的显示区域DA和与显示区域DA相邻的外围区域PA。

如图16中所示，根据实施例的显示装置包括设置在显示区域DA和外围区域PA中的辅助布线AW和分离件图案SP以及设置在外围区域PA中的第一电力电压线VL1。

在显示区域DA中，辅助布线AW和分离件图案SP可以在第一方向x和第二方向y上延伸以具有网状形状。辅助布线AW和分离件图案SP可以设置为沿着显示区域DA的边缘围绕全部像素PXa、PXb和PXc。在显示区域DA中，像素PXa、PXb和PXc中的各个的第二电极E2a、E2b和E2c可以通过分离件图案SP彼此分离。

在外围区域PA中，辅助布线AW和分离件图案SP可以具有与第一电力电压线VL1重叠并且围绕显示区域DA的形状。辅助布线AW可以具有用于将设置在显示区域DA中的部分连接到与第一电力电压线VL1重叠的部分的桥接形状。在先前的实施例中，其中辅助布线AW和分离件图案SP与第一电力电压线VL1重叠并且围绕显示区域DA的部分可以具有弯曲至少一次的单个条形状。在实施例中，其中辅助布线AW和分离件图案SP与第一电力电压线VL1重叠并且围绕显示区域DA的部分可以具有弯曲至少一次的两个条形状。两个条形状中的一个可以设置为比两个条形状中的另一个靠近显示区域DA。

辅助布线AW可以连接到第一电力电压线VL1以接收第一电力电压ELVDD。在根据实施例的显示装置中，可以确保辅助布线AW的更大面积，并且可以确保辅助布线AW与第一电力电压线VL1之间的连接部的更大面积，使得防止通过辅助布线AW传送的电压的电压降。

在下文中，将参照图17描述根据实施例的显示装置。

由于根据图17中示出的实施例的显示装置可以与根据图1至图7中示出的实施例的显示装置具有基本相同的部分，因此将省略相同部分的描述。在实施例中，外围区域PA中的辅助布线AW的平面形状可以与先前的实施例的平面形状部分不同，并且将在下面描述。

图17是示意性图示根据实施例的显示装置的平面图。图17图示根据实施例的显示装置的显示区域DA和与显示区域DA相邻的外围区域PA。

如图17中所示，根据实施例的显示装置可以包括设置在显示区域DA和外围区域PA中的辅助布线AW和分离件图案SP以及设置在外围区域中的第一电力电压线VL1。

在外围区域PA中，辅助布线AW和分离件图案SP可以与第一电力电压线VL1重叠。在先前的实施例中，辅助布线AW和分离件图案SP可以包括具有围绕显示区域DA的形状的区域(为了方便在下文中被称为第一区域)。辅助布线AW和分离件图案SP可以包括具有用于将设置在显示区域DA中的部分连接到第一区域的桥接形状的区域(为了方便在下文中被称为第二区域)。在实施例中，可以省略与先前的实施例中的辅助布线AW和分离件图案SP的第一区域对应的部分，并且与第二区域对应的部分保留。

在实施例中，辅助布线AW和分离件图案SP可以在与外围区域PA中的第一电力电压线VL1的延伸方向交叉的方向上延伸以与第一电力电压线VL1重叠。例如，第一电力电压线VL1的在第一方向x上延伸的部分以及辅助布线AW的在第二方向y上延伸的部分和分离件图案SP的在第二方向y上延伸的部分可以彼此相交且重叠。第一电力电压线VL1的在第二方向y上延伸的部分以及辅助布线AW的在第一方向x上延伸的部分和分离件图案SP的在第一方向x上延伸的部分可以彼此相交且重叠。辅助布线AW可以在辅助布线AW与第一电力电压线VL1重叠的部分处连接到第一电力电压线VL1，并且可以接收第一电力电压ELVDD。

在下文中，将参照图18描述根据实施例的显示装置。

由于根据图18中示出的实施例的显示装置可以与根据图1至图7中示出的实施例的显示装置具有基本相同的部分，因此将省略相同部分的描述。在实施例中，辅助布线AW的形状可以与先前的实施例中的形状部分不同，并且将在下面描述。

图18是示意性图示根据实施例的显示装置的截面图。图18图示根据实施例的显示装置的外围区域PA，并且为了方便省略诸如设置在第五绝缘层182下方的绝缘层等的部件。

如图18中所示，根据实施例的显示装置可以包括第一电力电压线VL1、连接到第一电力电压线VL1的辅助布线AW以及设置在辅助布线AW上的分离件图案SP。

第一电力电压线VL1可以设置在第五绝缘层182上，并且像素限定层190可以设置在第一电力电压线VL1和第五绝缘层182上。像素限定层190可以具有与第一电力电压线VL1重叠的第三开口O3。辅助布线AW可以设置在第三开口O3中，并且辅助布线AW可以在第三开口O3中直接设置在第一电力电压线VL1上。辅助布线AW可以连接到第一电力电压线VL1以接收第一电力电压ELVDD。

在先前的实施例中，辅助布线AW形成在第三开口O3中并且可以甚至形成在第三开口O3周围。辅助布线AW可以具有与分离件图案SP的下部的宽度相近的宽度。在实施例中，辅助布线AW可以形成在第三开口O3中。分离件图案SP可以在外围区域PA中设置在辅助布线AW和像素限定层190上。辅助布线AW可以具有比分离件图案SP的下部的宽度窄的宽度。

在先前的实施例中，辅助布线AW和分离件图案SP可以使用相同的掩模在同一工艺中图案化。在实施例中，辅助布线AW和分离件图案SP可以使用不同的掩模在不同工艺中图案化。首先，第一材料层可以形成在像素限定层190上，并且辅助布线AW可以通过图案化第一材料层来形成。随后，第二材料层可以形成在辅助布线AW和像素限定层190上，并且分离件图案SP可以通过图案化第二材料层来形成。相应地，辅助布线AW和分离件图案SP可以具有不同的平面形状。例如，辅助布线AW的宽度可以形成为比分离件图案SP的宽度窄。由于辅助布线AW被分离件图案SP覆盖，因此辅助布线AW可以不暴露于外部。相应地，能够防止辅助布线AW在随后的工艺中损坏。

在下文中，将参照图19描述根据实施例的显示装置。

由于根据图19中示出的实施例的显示装置可以与根据图1至图7中示出的实施例的显示装置具有基本相同的部分，因此将省略相同部分的描述。实施例可以与先前的实施例至少部分不同，因为分离件图案SP可以不设置在外围区域PA中，并且实施例将在下面更详细地描述。

图19是示意性图示根据实施例的显示装置的截面图。图19图示根据实施例的显示装置的外围区域PA，并且为了方便省略诸如设置在第五绝缘层182下方的绝缘层等的部件。

如图19中所示，根据实施例的显示装置可以包括第一电力电压线VL1和连接到第一电力电压线VL1的辅助布线AW。

在先前的实施例中，分离件图案SP可以在外围区域PA中设置在辅助布线AW上，并且在实施例中，分离件图案SP可以不在外围区域PA中设置在辅助布线AW上。在实施例中，分离件图案SP可以仅设置在显示区域DA中并且可以不设置在外围区域PA中。在实施例中，辅助布线AW和分离件图案SP可以使用不同的掩模在不同工艺中图案化。

在外围区域PA中，功能层FL可以设置在辅助布线AW和像素限定层190上，并且第二电极E2可以设置在功能层FL上。由于功能层FL设置在辅助布线AW与第二电极E2之间，因此辅助布线AW可以不电连接到第二电极E2。设置在外围区域PA中的功能层FL可以不被分离而是可以一体形成。设置在外围区域PA中的功能层FL可以不连接到设置在显示区域DA中的功能层FL，并且可以与设置在显示区域DA中的功能层FL分离。同样地，设置在外围区域PA中的第二电极E2可以不被分离而是可以一体形成。设置在外围区域PA中的第二电极E2可以不连接到设置在显示区域DA中的第二电极E2，并且可以与设置在显示区域DA中的第二电极E2分离。

如上所述，包括在根据实施例的显示装置的像素驱动电路中的晶体管和电容器的数量可以被各种改变。在下文中，将参照图20描述根据实施例的显示装置的像素驱动电路的修改示例。

图20是示意性图示根据实施例的显示装置的像素的电路图。

参照图20，根据实施例的显示装置可以包括多个像素PX，并且像素PX中的每个可以包括发光器件LED和连接到发光器件LED的像素驱动电路。像素驱动电路可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第一电容器C1和第二电容器C2。

像素驱动电路可以连接到第一扫描信号GW施加到其的第一扫描线161、第二扫描信号GC施加到其的第二扫描线162、第三扫描信号GR施加到其的第三扫描线163、第四扫描信号GI施加到其的第四扫描线166、第一发光信号EM1施加到其的第一发光信号线164以及数据电压VDATA施加到其的数据线171。像素PX可以连接到第一电力电压ELVDD施加到其的第一电力电压线172、第二电力电压ELVSS施加到其的第二电力电压线179、参考电压Vref施加到其的参考电压线173以及初始化电压Vint施加到其的初始化电压线177。

以下将专注于包括在像素PX中的每个元件(晶体管T1至T8、电容器C1和C2以及发光器件LED)来描述像素PX的电路结构。

第一晶体管T1可以包括连接到第一电容器C1的第一电极、第二晶体管T2的第二电极和第四晶体管T4的第二电极的栅电极、连接到第三晶体管T3的第二电极和第五晶体管T5的第二电极的第一电极(或输入侧电极)以及连接到第六晶体管T6的第一电极、第八晶体管T8的第二电极、第一电容器C1的第二电极和第二电容器C2的第二电极的第二电极(或输出侧电极)。

第一晶体管T1可以导通的程度根据栅电极的电压确定，并且从第一晶体管T1的第一电极流到第二电极的电流的幅值可以根据导通程度(或第一晶体管T1导通的程度)来确定。从第一晶体管T1的第一电极流到第二电极的电流可以与在发光时段中流过发光器件LED的电流相同。因此，从第一晶体管T1的第一电极流到第二电极的电流可以被称为发光电流。这里，第一晶体管T1可以由N型晶体管形成，并且随着栅电极的电压增大，较大的发光电流可以流动。在发光电流大的情况下，发光器件LED可以显示高亮度。

第二晶体管T2(在下文中也被称为数据输入晶体管)可以包括连接到第一扫描信号GW施加到其的第一扫描线161的栅电极、连接到数据电压VDATA施加到其的数据线171的第一电极(或输入侧电极)以及连接到第一电容器C1的第一电极、第一晶体管T1的栅电极和第四晶体管T4的第二电极的第二电极(或输出侧电极)。第二晶体管T2可以根据第一扫描信号GW将数据电压VDATA输入到像素PX以将数据电压VDATA传送到第一晶体管T1的栅电极并且将数据电压VDATA存储在第一电容器C1的第一电极中。

第三晶体管T3(在下文中也被称为第一电压传输晶体管)可以包括连接到第二扫描信号GC施加到其的第二扫描线162的栅电极、连接到第一电力电压线172的第一电极(或输入侧电极)以及连接到第一晶体管T1的第一电极和第五晶体管T5的第二电极的第二电极(或输出侧电极)。第三晶体管T3可以允许第一电力电压ELVDD在不通过发光器件LED传输的情况下传输到第一晶体管T1。这可以是为了通过单独的路径将第一电力电压ELVDD传送到第一晶体管T1，因为发光器件LED可能在电流流过发光器件LED的情况下不必要地发光。因此，第三晶体管T3可以在发光时段中不导通，并且可以在除发光时段之外的时段中导通。

第四晶体管T4(在下文中也被称为参考电压传输晶体管)可以包括连接到第三扫描信号GR施加到其的第三扫描线163的栅电极、连接到参考电压线173的第一电极(或输入侧电极)以及连接到第一电容器C1的第一电极、第一晶体管T1的栅电极和第二晶体管T2的第二电极的第二电极(或输出侧电极)。第四晶体管T4可以用于通过将参考电压Vref传输到第一电容器C1的第一电极和第一晶体管T1的栅电极来初始化第一电容器C1的第一电极和第一晶体管T1的栅电极。

第五晶体管T5(在下文中也被称为阴极连接晶体管)可以包括连接到第一发光信号EM1施加到其的第一发光信号线164的栅电极、连接到发光器件LED的阴极的第一电极(或输入侧电极)以及连接到第一晶体管T1的第一电极和第三晶体管T3的第二电极的第二电极(或输出侧电极)。第五晶体管T5可以基于第一发光信号EM1将第一晶体管T1的第一电极连接到发光器件LED以形成电流路径，并且允许发光器件LED发光。

第六晶体管T6(在下文中被称为驱动低电压施加晶体管)可以包括连接到第一发光信号EM1施加到其的第一发光信号线164的栅电极、连接到第一晶体管T1的第二电极、第一电容器C1的第二电极和第二电容器C2的第二电极的第一电极(或输入侧电极)以及接收第二电力电压ELVSS的第二电极(或输出侧电极)。第六晶体管T6可以用于基于第一发光信号EM1将第二电力电压ELVSS传送到第一晶体管T1的第二电极或将第二电力电压ELVSS与第一晶体管T1的第二电极阻断。

第七晶体管T7(在下文中也被称为第二电压传输晶体管)可以包括连接到第二扫描信号GC施加到其的第二扫描线162的栅电极、连接到第一电力电压线172的第一电极(或输入侧电极)以及连接到发光器件LED的阴极和第五晶体管T5的第一电极的第二电极(或输出侧电极)。第七晶体管T7可以用于将第一电力电压ELVDD传输到阴极并且将阴极的电压电平改变为第一电力电压ELVDD，使得第七晶体管T7去除由于保留在阴极处的电荷而不显示黑色的问题并且允许清楚地显示黑色。

第八晶体管T8(在下文中也称为初始化电压传输晶体管)可以包括连接到第四扫描信号GI施加到其的第四扫描线166的栅电极、连接到初始化电压线177的第一电极(或输入侧电极)以及连接到第一晶体管T1的第二电极、第六晶体管T6的第一电极、第一电容器C1的第二电极和第二电容器C2的第二电极的第二电极(或输出侧电极)。第八晶体管T8可以用于通过将初始化电压Vint传输到第一晶体管T1的第二电极、第六晶体管T6的第一电极、第一电容器C1的第二电极和第二电容器C2的第二电极来初始化第一晶体管T1的第二电极、第六晶体管T6的第一电极、第一电容器C1的第二电极和第二电容器C2的第二电极。

在图20的实施例中，全部晶体管T1至T8可以形成为N型晶体管，并且每个晶体管可以在每个晶体管的栅电极的电压是高电平电压的情况下导通且可以在每个晶体管的栅电极的电压是低电平电压的情况下截止。包括在每个晶体管中的半导体层可以使用多晶硅半导体或氧化物半导体，并且还可以使用非晶硅半导体或单晶硅半导体。

在实施例中，包括在每个晶体管中的半导体层可以进一步包括与半导体层重叠的重叠层(或附加栅电极)，并且电压施加到重叠层(或附加栅电极)以改变晶体管的特性，使得像素PX的显示质量被进一步改善。

第一电容器C1可以包括连接到第一晶体管T1的栅电极、第二晶体管T2的第二电极和第四晶体管T4的第二电极的第一电极以及连接到第一晶体管T1的第二电极、第六晶体管T6的第一电极、第八晶体管T8的第二电极和第二电容器C2的第二电极的第二电极。第一电容器C1的第一电极可以用于接收并存储来自第二晶体管T2的数据电压VDATA。

第二电容器C2可以包括连接到第一电力电压线172的第一电极以及连接到第一晶体管T1的第二电极、第六晶体管T6的第一电极、第八晶体管T8的第二电极和第一电容器C1的第二电极的第二电极。第二电容器C2可以用于恒定地维持第一晶体管T1的第二电极的电压和第一电容器C1的第二电极的电压。在实施例中，可以省略第二电容器C2。

发光器件LED可以包括连接到第一电力电压线172以接收第一电力电压ELVDD的阳极以及连接到第五晶体管T5的第一电极和第七晶体管T7的第二电极的阴极。发光器件LED的阴极可以通过第五晶体管T5连接到第一晶体管T1。发光器件LED可以设置在像素驱动电路与第一电力电压ELVDD之间，使得与流过像素驱动电路的第一晶体管T1的电流相同的电流流动。发射的亮度可以根据该电流的幅值来确定。发光器件LED可以包括在阳极与阴极之间包括有机发光材料和无机发光材料中的至少一种的发光层。根据实施例的发光器件LED的详细堆叠结构可以在图3和图4的描述中提及。

根据图20的实施例的像素PX可以执行用于感测第一晶体管T1的特性(例如，阈值电压)的改变的补偿操作，以显示恒定的亮度，而与第一晶体管T1的特性的改变无关。

在图20中，发光器件LED设置在第一晶体管T1的第一电极与第一电力电压线172之间。根据实施例的像素PX可以与其中发光器件设置在第一晶体管T1与第二电力电压ELVSS之间的像素区分开。发光器件LED可以根据通过第一晶体管T1从第一电力电压ELVDD流到第二电力电压ELVSS的电流展现出亮度，并且可以随着电流增大而具有较高的亮度。在图20的像素结构中，由于第一晶体管T1的第一电极连接到发光器件LED并且第一晶体管T1的第二电极(源电极)与发光器件LED分离，因此在像素驱动电路的每个部分的电压被改变的情况下，可以不存在第一晶体管T1的第二电极的电压的改变。更具体地，在第六晶体管T6被导通的情况下，第一电容器C1的第二电极的电压被降低，使得第一电容器C1的第一电极的电压也被降低。因此，通过第一晶体管T1输出的输出电流可能被降低，但是在实施例中，第一晶体管T1的输出电流的减小的问题被消除。

在图20的实施例中，一个像素PX包括八个晶体管T1至T8以及两个电容器(第一电容器C1和第二电容器C2)，但是本公开不限于此。在实施例中，可以另外包括电容器或晶体管，并且可以省略电容器或晶体管。

虽然本公开已经结合被认为是实践的实施例的内容描述，但是应当理解的是，本公开不限于公开的实施例，而是相反旨在涵盖包括在公开的精神和范围内的各种修改和等同布置。

Claims

1.一种显示装置，包括：

晶体管，设置在基板上；

第一电极，设置在所述基板上；

像素限定层，设置在所述第一电极上；

分离件图案，设置在所述像素限定层上；

辅助布线，设置在所述像素限定层与所述分离件图案之间；

第二电极，设置在所述第一电极、所述像素限定层和所述分离件图案上；

连接布线，连接在所述晶体管与所述第二电极之间；以及

中间层，设置在所述第一电极与所述第二电极之间，

其中，所述第二电极的设置在所述分离件图案上的部分和所述第二电极的设置在所述分离件图案周围的部分彼此分离。

2.根据权利要求1所述的显示装置，包括：

显示区域，显示图像；以及

外围区域，围绕所述显示区域，

其中，所述辅助布线设置在所述显示区域和所述外围区域中。

3.根据权利要求2所述的显示装置，进一步包括：

第一电力电压线，设置在所述外围区域中并且传送高电势电力电压，

其中，所述辅助布线连接到所述第一电力电压线，

所述像素限定层设置在所述第一电力电压线上，

所述像素限定层包括与所述第一电力电压线重叠的开口，并且

所述辅助布线在所述开口中连接到所述第一电力电压线。

4.根据权利要求3所述的显示装置，其中，

所述分离件图案在所述外围区域中设置在所述辅助布线上，并且

所述辅助布线的宽度与所述分离件图案的下部的宽度相同。

5.根据权利要求3所述的显示装置，其中，

所述分离件图案在所述外围区域中设置在所述辅助布线和所述像素限定层上，并且

所述辅助布线的宽度比所述分离件图案的下部的宽度窄。

6.根据权利要求3所述的显示装置，其中，

所述分离件图案设置在所述显示区域中并且不设置在所述外围区域中，并且

所述中间层在所述外围区域中直接设置在所述辅助布线上。

7.根据权利要求3所述的显示装置，其中，所述第一电力电压线与所述第一电极设置在同一层。

8.根据权利要求2所述的显示装置，其中，

设置在所述显示区域中的所述辅助布线和设置在所述外围区域中的所述辅助布线通过彼此连接而一体形成，

设置在所述显示区域中的所述辅助布线在平面图中具有网状形状，并且

设置在所述外围区域中的所述辅助布线在所述平面图中具有围绕所述显示区域的形状。

9.根据权利要求1所述的显示装置，其中，恒定电压施加到所述辅助布线。

10.根据权利要求1至9中的任何一项所述的显示装置，其中，

所述辅助布线包括氧化物半导体，

所述像素限定层包括正型光敏树脂，并且

所述分离件图案包括负型光敏树脂。