CN117916863A - 等离子体处理装置和等离子体处理方法 - Google Patents

等离子体处理装置和等离子体处理方法 Download PDF

Info

Publication number
CN117916863A
CN117916863A CN202280060608.6A CN202280060608A CN117916863A CN 117916863 A CN117916863 A CN 117916863A CN 202280060608 A CN202280060608 A CN 202280060608A CN 117916863 A CN117916863 A CN 117916863A
Authority
CN
China
Prior art keywords
substrate
plasma
chamber
plasma processing
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280060608.6A
Other languages
English (en)
Inventor
山村崇志
杨竣翔
滨康孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN117916863A publication Critical patent/CN117916863A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供能够使附着在基片上的颗粒减少的等离子体处理装置。本发明的等离子体处理装置是对基片进行等离子体处理的等离子体处理装置，其包括：腔室；设置在腔室内的基片支承部，基片支承部具有用于支承基片的区域和设置在区域的周围的边缘环，能够在边缘环的内侧支承基片；用于在腔室内生成等离子体的等离子体生成部；升降器，其用于在腔室内控制基片支承部与基片的距离；和控制部，控制部能够执行如下控制：利用升降器，使基片位于与基片支承部相距第一距离的第一位置，在基片位于第一位置的状态下，利用等离子体生成部在腔室内生成等离子体，在腔室内生成了等离子体的状态下，利用升降器将基片从第一位置在边缘环的内侧载置在基片支承部。

Description

等离子体处理装置和等离子体处理方法
技术领域
本发明的例示性的实施方式涉及等离子体处理装置和等离子体处理方法。
背景技术
作为用于捕捉在等离子体腔室内产生的颗粒的技术，有专利文献1中公开的等离子体处理装置。
现有技术文献
专利文献
专利文献1：国际公开第2000/025347号
发明内容
发明要解决的技术问题
本发明提供能够使附着在基片上的颗粒减少的等离子体处理装置。
用于解决技术问题的手段
在本发明的一个例示性的实施方式中，提供一种对基片进行等离子体处理的等离子体处理装置。所述等离子体处理装置包括：腔室；设置在所述腔室内的基片支承部，所述基片支承部具有用于支承基片的区域和设置在所述区域的周围的边缘环，能够在所述边缘环的内侧支承所述基片；用于在所述腔室内生成等离子体的等离子体生成部；升降器，其用于在所述腔室内控制所述基片支承部与所述基片的距离；和控制部，所述控制部能够执行如下控制：利用所述升降器，使所述基片位于与所述基片支承部相距第一距离的第一位置，在所述基片位于所述第一位置的状态下，利用所述等离子体生成部在所述腔室内生成等离子体，在所述腔室内生成了所述等离子体的状态下，利用所述升降器将所述基片从所述第一位置在所述边缘环的内侧载置在所述基片支承部。
发明效果
采用本发明的一个例示性的实施方式，能够提供能够使附着在基片上的颗粒减少的等离子体处理装置。
附图说明
图1是用于对等离子体处理系统的结构例进行说明的图。
图2是用于对电容耦合型的等离子体处理装置的结构例进行说明的图。
图3是概略地表示一个实施方式的基片处理系统PS的图。
图4是表示一个实施方式的等离子体处理方法的流程图。
图5是示意性地表示图4所示的各工序中的等离子体处理腔室10内的一部分的状态的图。
图6是示意性地表示图4所示的各工序中的等离子体处理腔室10内的一部分的状态的图。
图7是示意性地表示图4所示的各工序中的等离子体处理腔室10内的一部分的状态的图。
图8是示意性地表示图4所示的各工序中的等离子体处理腔室10内的一部分的状态的图。
图9是示意性地表示图4所示的各工序中的等离子体处理腔室10内的一部分的状态的图。
图10是表示基片W与基片支承部11的距离与附着在基片W上的颗粒的数量的关系的图。
图11是表示基片W与基片支承部11的距离与在形成在基片W上的元件产生的不良率的关系的图。
具体实施方式
下面，对本发明的各实施方式进行说明。
在一个例示性的实施方式中，提供一种等离子体处理装置。等离子体处理装置是对基片进行等离子体处理的等离子体处理装置，其包括：腔室；设置在腔室内的基片支承部，基片支承部具有用于支承基片的区域和设置在区域的周围的边缘环，能够在边缘环的内侧支承基片；用于在腔室内生成等离子体的等离子体生成部；升降器，其用于在腔室内控制基片支承部与基片之间的距离；和控制部，控制部能够执行如下控制：利用升降器使基片位于与基片支承部相距第一距离的第一位置，在基片位于第一位置的状态下，利用等离子体生成部在腔室内生成等离子体，在腔室内生成了等离子体的状态下，利用升降器将基片从第一位置在边缘环的内侧载置在基片支承部。
在一个例示性的实施方式中，还包括用于将基片送入到腔室内的送入装置，控制部还能过执行利用送入装置将基片送入到腔室内的与基片支承部相距第二距离的第二位置的控制，第一位置与第二位置相同，或者比第二位置远离基片支承部。
在一个例示性的实施方式中，第一距离为1.3mm以上3mm以下。
在一个例示性的实施方式中，还包括用于将基片送入到腔室内的送入装置，控制部还能够执行利用送入装置将基片送入到腔室内的与基片支承部相距第二距离的位置的控制，第一距离为第二距离的6.8％以上16％以下。
在一个例示性的实施方式中，还包括在腔室内设置在与基片支承部相距第三距离的位置的电极，控制部能够执行向基片支承部或电极供给RF信号来生成等离子体的控制，第一距离为第三距离的6.8％以上16％以下。
在一个例示性的实施方式中，基片支承部具有用于对基片进行静电吸附的静电吸附部，控制部还能够执行利用静电吸附部使被载置在基片支承部的基片静电吸附在基片支承部的控制。
在一个例示性的实施方式中，控制部能够执行使腔室内的压力成为250mTorr以下的控制。
在一个例示性的实施方式中，等离子体生成部能够利用RF信号在腔室内生成等离子体，控制部还能够执行使RF信号的电功率成为50W以上1,000W以下的控制。
在一个例示性的实施方式中，还包括用于向腔室内供给用于生成等离子体的气体的气体供给部，控制部能够基于基片支承部与基片的距离，来控制气体供给部向腔室内供给的气体的流量。
在一个例示性的实施方式中，在基片位于第一位置时，控制部控制气体供给部以使气体的流量成为第一流量，在基片位于比第一位置靠近基片支承部的位置时，控制部控制气体供给部以使气体的流量成为比第一流量多的流量。
在一个例示性的实施方式中，基片具有第一面和与第一面相对的第二面，第二面是基片支承部支承基片的面，第一距离是在生成了等离子体的状态下第一面的电位与第二面的电位成为相同电位的距离。
在一个例示性的实施方式中，提供一种对基片进行等离子体处理的等离子体处理装置。等离子体处理装置包括：腔室；设置在腔室内的、能够支承基片的基片支承部；用于在腔室内生成等离子体的等离子体生成部；升降器，其用于在腔室内控制基片支承部与基片的距离；和控制部，控制部能够执行如下控制：利用升降器使基片从距离基片支承部较远的位置向基片支承部移动，在基片的移动过程中，利用等离子体生成部在腔室内生成等离子体，在腔室内生成了等离子体的状态下，利用升降器将基片载置在基片支承部。
在一个例示性的实施方式中，提供一种在等离子体处理装置中对基片进行等离子体处理的等离子体处理方法。等离子体装置包括：腔室；设置在腔室内的基片支承部，基片支承部具有用于支承基片的区域和设置在区域的周围的边缘环，能够在边缘环的内侧支承基片；用于在腔室内生成等离子体的等离子体生成部；和升降器，其用于在腔室内控制基片支承部与基片的距离，等离子体处理方法包括：利用升降器使基片位于与基片支承部相距第一距离的第一位置的工序；在基片位于第一位置的状态下，利用等离子体生成部在腔室内生成等离子体的工序；和在腔室内生成了等离子体的状态下，利用升降器将基片从第一位置在边缘环的内侧载置在基片支承部的工序。
下面，参照附图对本发明的各实施方式进行详细说明。此外，在各附图中，对相同或同样的要素标注相同的附图标记，省略重复的说明。只要没有特别说明，就基于附图所示的位置关系来对上下左右等的位置关系进行说明。附图的尺寸比例并不表示实际的比例，另外，实际的比例并不限于图示的比例。
＜等离子体处理系统的结构＞
图1是用于对等离子体处理系统的结构例进行说明的图。在一个实施方式中，等离子体处理系统包括等离子体处理装置1和控制部2。等离子体处理系统是基片处理系统的一个例子，等离子体处理装置1是基片处理装置的一个例子。等离子体处理装置1包括等离子体处理腔室10、基片支承部11和等离子体生成部12。等离子体处理腔室10具有等离子体处理空间。另外，等离子体处理腔室10具有：用于向等离子体处理空间供给至少1种处理气体的至少1个气体供给口；和用于从等离子体处理空间排出气体的至少1个气体排出口。气体供给口与后述的气体供给部20连接，气体排出口与后述的排气系统40连接。基片支承部11配置在等离子体处理空间内，具有用于支承基片的基片支承面。
等离子体生成部12能够从被供给到等离子体处理空间内的至少1种处理气体生成等离子体。在等离子体处理空间中形成的等离子体可以是电容耦合等离子体(CCP：Capacitively Coupled Plasma)、感应耦合等离子体(ICP：Inductively CoupledPlasma)、ECR等离子体(Electron-Cyclotron-resonance plasma：电子回旋共振等离子体)、螺旋波激发等离子体(HWP：Helicon Wave Plasma)或表面波等离子体(SWP：SurfaceWave Plasma)等。另外，可以使用包括AC(Alternating Current：交流)等离子体生成部和DC(Direct Current：直流)等离子体生成部的各种类型的等离子体生成部。在一个实施方式中，在AC等离子体生成部中使用的AC信号(AC电功率)具有100kHz～10GHz的范围内的频率。因此，AC信号包含RF(Radio Frequency：射频)信号和微波信号。在一个实施方式中，RF信号具有100kHz～150MHz的范围内的频率。
控制部2能够处理计算机可执行的命令，该命令用于使等离子体处理装置1执行在本发明中说明的各种工序。控制部2能够控制等离子体处理装置1的各要素以执行在此说明的各种工序。在一个实施方式中，可以是控制部2的一部分或全部包含在等离子体处理装置1中。控制部2可以包括处理部2a1、存储部2a2和通信接口2a3。控制部2例如由计算机2a实现。处理部2a1能够从存储部2a2读取程序，通过执行所读取的程序来进行各种控制动作。该程序可以是预先存储在存储部2a2中，也可以是在需要时经由介质获取。所获取的程序被存储在存储部2a2中，由处理部2a1从存储部2a2读取并执行。介质可以是计算机2a能够读取的各种存储介质，也可以是与通信接口2a3连接的通信线路。处理部2a1可以是CPU(CentralProcessing Unit：中央处理器)。存储部2a2可以包括RAM(Random Access Memory：随机存取存储器)、ROM(Read Only Memory：只读存储器)、HDD(Hard Disk Drive：硬盘驱动器)、SSD(Solid State Drive：固态驱动器)或者它们的组合。通信接口2a3可以经由LAN(LocalArea Network：局域网)等通信线路在与等离子体处理装置1之间进行通信。
＜等离子体处理装置的结构＞
接着，对作为等离子体处理装置1的一个例子的电容耦合型的等离子体处理装置的结构例进行说明。图2是用于对电容耦合型的等离子体处理装置的结构例进行说明的图。
电容耦合型的等离子体处理装置1包括等离子体处理腔室10、气体供给部20、电源30和排气系统40。另外，等离子体处理装置1包括基片支承部11和气体导入部。气体导入部能够将至少1种处理气体导入到等离子体处理腔室10内。气体导入部包括喷淋头13。基片支承部11配置在等离子体处理腔室10内。喷淋头13配置在基片支承部11的上方。在一个实施方式中，喷淋头13构成等离子体处理腔室10的顶部(ceiling)的至少一部分。等离子体处理腔室10具有由喷淋头13、等离子体处理腔室10的侧壁10a和基片支承部11规定的等离子体处理空间10s。等离子体处理腔室10被接地。喷淋头13和基片支承部11与等离子体处理腔室10的壳体电绝缘。
基片支承部11包括主体部111和环组件112。主体部111具有：用于支承基片W的中央区域111a；和用于支承环组件112的环状区域111b。晶片是基片W的一个例子。主体部111的环状区域111b在俯视时包围主体部111的中央区域111a。基片W配置在主体部111的中央区域111a上，环组件112以包围主体部111的中央区域111a上的基片W的方式配置在主体部111的环状区域111b上。因此，中央区域111a也被称为用于支承基片W的基片支承面，环状区域111b也被称为用于支承环组件112的环支承面。
在一个实施方式中，主体部111包括基座1110和静电卡盘1111。基座1110包括导电性部件。基座1110的导电性部件能够作为下部电极发挥作用。静电卡盘1111配置在基座1110上。静电卡盘1111包括陶瓷部件1111a和配置在陶瓷部件1111a内的静电电极1111b。陶瓷部件1111a具有中央区域111a。在一个实施方式中，陶瓷部件1111a还具有环状区域111b。此外，也可以是环状静电卡盘或环状绝缘部件那样的包围静电卡盘1111的其它部件具有环状区域111b。在该情况下，环组件112可以是配置在环状静电卡盘或环状绝缘部件上，也可以是配置在静电卡盘1111和环状绝缘部件这两者上。另外，可以在陶瓷部件1111a内配置与后述的RF电源31和/或DC电源32耦合的至少1个RF/DC电极。在该情况下，至少1个RF/DC电极能够作为下部电极发挥作用。在向至少1个RF/DC电极供给后述的偏置RF信号和/或DC信号的情况下，RF/DC电极也被称为偏置电极。此外，也可以是基座1110的导电性部件和至少1个RF/DC电极作为多个下部电极发挥作用。此外，也可以是静电电极1111b作为下部电极发挥作用。因此，基片支承部11包括至少1个下部电极。
环组件112包括一个或多个环状部件。在一个实施方式中，一个或多个环状部件包括一个或多个边缘环和至少一个覆盖环。边缘环由导电性材料或绝缘材料形成，覆盖环由绝缘材料形成。
另外，基片支承部11可以包括用于将静电卡盘1111、环组件112和基片中的至少一者调节为目标温度的温度调节模块。温度调节模块可以包括加热器、传热介质、流路1110a或它们的组合。可以在流路1110a中流动盐水或气体那样的传热流体。在一个实施方式中，流路1110a形成在基座1110内，在静电卡盘1111的陶瓷部件1111a内配置1个或多个加热器。另外，基片支承部11可以包括用于向基片W的背面与中央区域111a之间的间隙供给传热气体的传热气体供给部。
另外，在基片支承部11和等离子体处理腔室10的底壁10b上设置有贯穿基片支承部11和底壁10b的贯通孔50。贯通孔50可以在基片支承部11和底壁10b上设置多个。在本实施方式中，在基片支承部11和底壁10b设置有3个贯通孔50。在各个贯通孔50的内部设置有升降器60。升降器60与致动器70连接，能够由致动器70在贯通孔50的内部沿着图2所示的Z方向上升或下降。另外，当致动器70使升降器60上升时，升降器60的前端从基片支承部11的中央区域111a突出。由此，升降器60能够使基片移动到与基片支承部11相距规定的距离的位置，并在规定的位置保持基片。另一方面，当致动器70使升降器60下降时，升降器60的前端被收纳在基片支承部11中。由此，能够将被保持在升降器60的前端的基片载置在基片支承部11的中央区域111a。这样，致动器70能够利用升降器60来控制基片相对于基片支承部11的中央区域111a的距离或位置。
喷淋头13能够将来自气体供给部20的至少1种处理气体导入到等离子体处理空间10s内。喷淋头13具有至少1个气体供给口13a、至少1个气体扩散室13b和多个气体导入口13c。被供给到气体供给口13a的处理气体，能够通过气体扩散室13b从多个气体导入口13c被导入到等离子体处理空间10s内。另外，喷淋头13包括至少1个上部电极。此外，气体导入部可以除了包括喷淋头13以外，还包括被安装在形成于侧壁10a上的一个或多个开口部的一个或多个侧面气体注入部(SGI：Side Gas Injector)。
气体供给部20可以包括至少1个气体源21和至少1个流量控制器22。在一个实施方式中，气体供给部20能够将至少1种处理气体从与各自对应的气体源21经由与各自对应的流量控制器22供给到喷淋头13。各流量控制器22例如可以包括质量流量控制器或压力控制式的流量控制器。而且，气体供给部20可以包括用于对至少1种处理气体的流量进行调制或脉冲化的至少1个流量调制器件。
电源30包括经由至少1个阻抗匹配电路与等离子体处理腔室10耦合的RF电源31。RF电源31能够将至少一个RF信号(RF电功率)供给到至少1个下部电极和/或至少1个上部电极。由此，能够从被供给到等离子体处理空间10s的至少1种处理气体形成等离子体。因此，RF电源31能够作为等离子体生成部12的至少一部分发挥作用。另外，通过向至少1个下部电极供给偏置RF信号，能够在基片W产生偏置电位，将所形成的等离子体中的离子成分引入到基片W。
在一个实施方式中，RF电源31包括第一RF生成部31a和第二RF生成部31b。第一RF生成部31a经由至少1个阻抗匹配电路与至少1个下部电极和/或至少1个上部电极耦合，能够生成等离子体生成用的源RF信号(源RF电功率)。在一个实施方式中，源RF信号具有10MHz～150MHz的范围内的频率。在一个实施方式中，可以是第一RF生成部31a能够生成具有不同频率的多个源RF信号。所生成的一个或多个源RF信号被供给到至少1个下部电极和/或至少1个上部电极。
第二RF生成部31b经由至少1个阻抗匹配电路与至少1个下部电极耦合，能够生成偏置RF信号(偏置RF电功率)。偏置RF信号的频率可以与源RF信号的频率相同，也可以与源RF信号的频率不同。在一个实施方式中，偏置RF信号具有比源RF信号的频率低的频率。在一个实施方式中，偏置RF信号具有100kHz～60MHz的范围内的频率。在一个实施方式中，可以是第二RF生成部31b能够生成具有不同频率的多个偏置RF信号。所生成的一个或多个偏置RF信号被供给到至少1个下部电极。此外，在各种实施方式中，源RF信号和偏置RF信号中的至少一者可以被脉冲化。
另外，电源30可以包括与等离子体处理腔室10耦合的DC电源32。DC电源32包括第一DC生成部32a和第二DC生成部32b。在一个实施方式中，第一DC生成部32a与至少1个下部电极连接，能够生成第一DC信号。所生成的第一DC信号被施加于至少1个下部电极。在一个实施方式中，第二DC生成部32b与至少1个上部电极连接，能够生成第二DC信号。所生成的第二DC信号被施加于至少1个上部电极。
在各种实施方式中，第一DC信号和第二DC信号可以被脉冲化。在该情况下，电压脉冲的序列被施加到至少1个下部电极和/或至少1个上部电极。电压脉冲可以具有矩形、梯形、三角形或它们的组合的形状的脉冲波形。在一个实施方式中，在第一DC生成部32a与至少1个下部电极之间连接有用于从DC信号生成电压脉冲的序列的波形生成部。因此，第一DC生成部32a和波形生成部构成电压脉冲生成部。在第二DC生成部32b和波形生成部构成电压脉冲生成部的情况下，电压脉冲生成部与至少1个上部电极连接。电压脉冲可以具有正极性，也可以具有负极性。另外，电压脉冲的序列可以在一个周期内包含一个或多个正极性电压脉冲和一个或多个负极性电压脉冲。此外，可以是除了RF电源31以外还设置第一DC生成部32a和第二DC生成部32b，也可以是设置第一DC生成部32a来代替第二RF生成部31b。
排气系统40例如能够与设置在等离子体处理腔室10的底部的气体排出口10e连接。排气系统40可以包括压力调节阀和真空泵。能够利用压力调节阀来调节等离子体处理空间10s内的压力。真空泵可以包括涡轮分子泵、干式泵或它们的组合。
＜基片处理系统PS的结构＞
图3是概略地表示1个例示性的实施方式的基片处理系统PS的图。基片处理系统PS具有基片处理模块PM1～PM6(下面，也统称为“基片处理模块PM”)、输送模块TM、负载锁定模块LLM1和LLM2(下面，也统称为“负载锁定模块LLM”)、装载模块LM和装载端口LP1～LP3(下面，也统称为“装载端口LP”)。控制部CT能够控制基片处理系统PS的各结构，来对基片W执行规定的处理。
基片处理模块PM能够在其内部对基片W执行蚀刻处理、修整处理、成膜处理、退火处理、掺杂处理、光刻处理、清洁处理、灰化处理等处理。基片处理模块PM的一部分可以是测量模块，可以对形成在基片W上的层的厚度、形成在基片W上的图案的尺寸等进行测量。图1所示的等离子体处理装置1是基片处理模块PM的一个例子。
输送模块TM具有用于输送基片W的输送装置，能够在基片处理模块PM之间或者基片处理模块PM与负载锁定模块LLM之间输送基片W。基片处理模块PM和负载锁定模块LLM与输送模块TM相邻地配置。输送模块TM与基片处理模块PM和负载锁定模块LLM能够通过可开闭的闸阀在空间上隔离或连结。该闸阀的一个例子是图2所示的闸阀85。在本实施方式中，输送模块TM中包含的输送装置能够从输送模块TM将基片W输送到作为基片处理模块PM的一个例子的等离子体处理装置1(参照图2)的等离子体处理空间10s。该输送装置能够使基片W在图2所示的X方向上移动，以使基片W位于基片支承部11与喷淋头13之间的与基片支承部11相对的位置。作为一个例子，该输送装置可以是能够输送硅晶片等基片的处理机。
负载锁定模块LLM1和LLM2设置在输送模块TM与装载模块LM之间。负载锁定模块LLM能够将其内部的压力切换为大气压或真空。负载锁定模块LLM能够将基片W从大气压的装载模块LM向真空的输送模块TM输送，而且，能够将基片W从真空的输送模块TM向大气压的装载模块LM输送。
装载模块LM具有用于输送基片W的输送装置，能够在负载锁定模块LLM与装载端口LP之间输送基片W。能够在装载端口LP内的内部载置能够收纳例如25块基片W的FOUP(FrontOpening Unified Pod：前开式晶片传送盒)或者空的FOUP。装载模块LM能够从装载端口LP内的FOUP取出基片W，以将其输送到负载锁定模块LLM。另外，装载模块LM能够从负载锁定模块LLM取出基片W，以将其输送到装载端口LP内的FOUP。多个装载端口LP中的至少1个可以具有用于收纳伪基片的FOUP。
控制部CT能够控制基片处理系统PS的各结构，来对基片W执行规定的处理。控制部CT保存有设定了处理的流程、处理的条件、输送条件等的方案，能够按照该方案来控制基片处理系统PS的各结构，以对基片W执行规定的处理。控制部CT可以兼具图1所示的等离子体处理装置1的控制部2的一部分或全部的功能。
＜等离子体处理方法＞
图4是表示一个实施方式的等离子体处理方法的流程图。图4所示的等离子体处理方法包括：将基片W输送到等离子体处理腔室10内的工序(ST1)；将基片W移动到规定的位置的工序(ST2)；在等离子体处理腔室10内生成等离子体的工序(ST3)；将基片W载置在基片支承部11的工序(ST4)；使基片W静电吸附在基片支承部11的工序(ST5)；和对基片W进行蚀刻的工序(ST6)。图4的各工序所示的处理主要通过等离子体处理装置1和/或基片处理系统PS按照控制部2和/或控制部CT的控制进行动作来实现。
图5至图9是示意性地表示图4所示的各工序中的等离子体处理腔室10的内部的一部分的图。参照图5至图9，对图4所示的等离子体处理方法进行说明。
首先，如图5所示，在工序ST1中，将基片W输送到等离子体处理腔室10内。图3所示的输送模块TM中包含的输送装置能够将基片W送入到等离子体处理腔室10内。该输送装置能够使基片W从图3所示的输送模块TM经由图2所示的闸阀85在图2所示的X方向上水平移动到等离子体处理空间10s，从而将基片W送入到等离子体处理腔室10内。此外，在图5中省略了输送装置的图示，但是作为一个例子，输送装置可以是能够在基片W的背面支承基片W，使基片W在图5所示的X方向上移动，并在X方向的规定的位置保持基片W的处理机。
在本实施方式中，输送装置能够在基片W的一个面与喷淋头13相对、且基片W的另一个面与基片支承部11相对的位置保持基片W(下面，该一个面也称为“正面”，该另一个面也称为“背面”，另外，正面是第一面的一个例子，背面是第二面的一个例子)。该位置可以是在从Z方向看基片W时与喷淋头13和基片支承部11重叠的位置。另外，输送装置能够以基片W与基片支承部11的中央区域111a平行的方式将基片W送入到等离子体处理腔室10内。另外，输送装置能够在基片支承部11的中央区域111a与基片W的背面之间的距离为H1的高度处保持基片W(下面，也将该高度称为“高度H1”)。
接着，如图6和图7所示，在工序ST2中，利用升降器60将基片W移动到规定的位置。首先，如图6所示，当致动器70(参照图2)使升降器60上升时，升降器60在升降器60的前端保持由输送装置保持在图5所示的高度H1的基片W。此时，升降器60可以在作为比高度H1远离基片支承部11的位置的高度H2保持基片W。作为一个例子，可以是在升降器60将由输送装置保持在高度H1的基片W抬起到高度H2后，输送装置在X方向上移动，从等离子体处理腔室10移动到输送模块TM。高度H1和高度H2是第二距离的一个例子。另外，基片W在高度H1或高度H2与基片支承部11相对的位置是第二位置的一个例子。
升降器60在以高度H2保持基片W后，将基片W移动至高度H3。高度H3是第一距离的一个例子。另外，基片W在高度H3与基片支承部11相对的位置是第一位置的一个例子。在本实施方式中，高度H3是从基片支承部11的中央区域111a起1.3mm以上3mm以下的距离。另外，高度H3可以是高度H1或高度H2的6.8％以上16％以下的高度。另外，高度H3可以为Z方向上的喷淋头13与基片支承部11之间的距离的3.3％以上7.5％以下。喷淋头13与基片支承部11之间的距离是第三距离的一个例子。
高度H3可以是在后述的工序ST3中生成了等离子体P的状态下，基片W与环组件112成为相同电位的高度。另外，高度H3也可以是在后述的工序ST3中生成了等离子体P的状态下，在基片W内产生的电位差、例如在基片W的正面与背面之间产生的电位差成为相同电位的高度。该相同电位包括形成在基片W上的元件不会发生静电破坏的程度的电位差。作为一个例子，形成在基片W上的元件发生静电破坏，包括形成在基片W上的MOS晶体管的栅极绝缘膜发生静电破坏。
接着，如图8所示，在工序ST3中，生成等离子体P。在本实施方式中，在基片W位于与基片支承部11相距高度H3的位置的状态下，在基片W的正面与喷淋头13之间生成等离子体P。作为一个例子，等离子体P可以通过以下方式生成。即，首先，气体供给部20向等离子体处理腔室10内供给用于生成等离子体P的气体。作为一个例子，该气体可以是氩(Ar)等不活泼气体，另外，也可以是用于对基片W进行蚀刻的反应气体。然后，排气系统40控制等离子体处理腔室10内的压力。作为一个例子，该压力为250mTorr以下。另外，该压力可以为200mTorr以下，也可以为150mTorr以下，另外，还可以为100mTorr以下。另外，该压力可以是与后述的工序ST6(蚀刻处理)中的等离子体处理腔室10内的压力相等或接近该压力的压力。然后，第一RF生成部31a向基片支承部11或喷淋头13供给RF电功率，在等离子体处理腔室10内生成等离子体P。作为一个例子，该RF电功率为50W以上1,000W以下。此外，在工序ST3中，气体供给部20可以使向等离子体处理腔室10内供给的气体的流量为一定的流量。另外，也可以是气体供给部20在工序ST2和工序ST3这两者中向等离子体处理腔室10内供给用于生成等离子体P的气体。气体供给部20在工序ST2和工序ST3中，可以使向等离子体处理腔室10内供给的气体的流量为一定的流量，另外，也可以使向等离子体处理腔室10内供给的气体的流量为不同的流量。
此外，在其它实施方式中，也可以是在升降器60使基片W移动的过程中生成等离子体P。即，也可以是在升降器60使基片W从高度H1或H2向基片支承部11移动的期间生成等离子体P。在该情况下，可以是在基片W向基片支承部11移动的过程中，在基片W的高度成为1.3mm以上3mm以下时，生成等离子体P。另外，在工序ST2和/或工序ST3中，气体供给部20可以与基片W的高度相应地控制向等离子体处理腔室10内供给的气体的流量。作为一个例子，可以是，与基片W位于高度H3时相比，在基片W位于比高度H3靠近基片支承部11的高度时，气体供给部20使向等离子体处理腔室10内供给的气体的流量增加。可以是气体供给部20与基片W的高度相应地使向等离子体处理腔室10内供给的气体的流量连续地或分阶段地增减。
接着，如图9所示，在工序ST4中，将基片W载置在基片支承部11。在本实施方式中，在基片W与喷淋头13之间生成了等离子体P的状态下，利用升降器60将基片W在环组件112的内侧载置在基片支承部11。然后，在工序ST5中，对静电卡盘1111中包含的静电电极1111b(参照图2)施加电压，以使基片W被静电吸附在基片支承部11。由此，能够降低因吸附电位而对被保持在升降器60的基片W施加的负荷。
接着，在基片W被载置在基片支承部11之后，在工序ST6中，对基片W执行蚀刻处理。
图10是表示基片W与基片支承部11的距离与在工序ST3的等离子体生成后附着在基片W上的颗粒的数量的关系的图。该距离是图8中的高度H3。在本例中，在工序ST3中，以600sccm向等离子体处理腔室10供给Ar气体，将等离子体处理腔室10内的压力设定为100mTorr，向基片支承部11供给100W的RF电功率。如图10所示，当在高度H3为0.0mm、即基片W被载置在基片支承部11的状态下生成等离子体时，在基片W上能够确认到大量的颗粒，另一方面，能够确认随着高度H3变高，颗粒的数量减少。另外，能够确认当高度H3为1.3mm以上时，与高度H3为0.0mm的情况相比，颗粒的数量减少95％以上。
根据本实施方式，通过在使基片W与基片支承部11为规定的距离以上的状态下生成等离子体，能够在基片W从基片支承部11和设置在基片支承部11的周围的结构离开的状态下，在等离子体处理腔室10内生成等离子体。由此，基片W与设置在基片支承部11的周围的结构之间的电位差降低，因此，在将基片W载置在基片支承部11时，能够抑制颗粒基于电位差而从设置在基片支承部11的周围的结构附着在基片W上。此外，设置在基片支承部11的周围的结构在一个例子中为环组件112。另外，根据本实施方式，由于由在基片W与等离子体P之间形成的鞘中的电场产生的静电排斥力，颗粒从基片W受到排斥力。由此，能够抑制颗粒向基片W上的堆积。
图11是表示基片W与基片支承部11的距离与在工序ST3的等离子体生成后在形成在基片W上的元件产生的不良率的关系的图。该距离是图8中的高度H3。在本例中，在工序ST3中，以600sccm向等离子体处理腔室10供给Ar气体，将等离子体处理腔室10内的压力设定为100mTorr，向基片支承部11供给100W的RF电功率。如图11所示，能够确认，在高度H3为0.0mm以上3.0mm以下时不良率为0％，另一方面，在高度H3为3.5mm以上时不良率增加。
根据本实施方式，通过在使基片W与基片支承部11为规定的距离以下的状态下生成等离子体，因等离子体而在基片W内产生的电位差、例如在基片W的正面与背面之间产生的电位差降低。由此，能够降低由于等离子体的生成而在形成在基片W上的元件产生的充电损伤。
本次公开的实施方式在所有方面均应认为是例示性的而不是限制性的。上述的实施方式可以在不脱离所附的权利要求书及其主旨的情况下，以各种方式进行省略、替换、改变。
附图标记说明
1…等离子体处理装置，2…控制部，10…等离子体处理腔室，11…基片支承部，12…等离子体生成部，13…喷淋头，20…气体供给部，30…电源，31…RF电源，32…DC电源，40…排气系统，60…升降器，70…致动器，112…环组件，PM…基片处理模块，PS…基片处理系统。

Claims (12)

1.一种等离子体处理装置，其为对基片进行等离子体处理的等离子体处理装置，其特征在于，包括：
腔室；
设置在所述腔室内的基片支承部，所述基片支承部具有用于支承基片的区域和设置在所述区域的周围的边缘环，能够在所述边缘环的内侧支承所述基片；
用于在所述腔室内生成等离子体的等离子体生成部；
升降器，其用于在所述腔室内控制所述基片支承部与所述基片的距离；和
控制部，
所述控制部能够执行如下控制：
利用所述升降器，使所述基片位于与所述基片支承部相距第一距离的第一位置，
在所述基片位于所述第一位置的状态下，利用所述等离子体生成部在所述腔室内生成等离子体，
在所述腔室内生成了所述等离子体的状态下，利用所述升降器将所述基片从所述第一位置在所述边缘环的内侧载置在所述基片支承部。
2.如权利要求1所述的等离子体处理装置，其特征在于：
还包括用于将所述基片送入到所述腔室内的送入装置，
所述控制部还能够执行利用所述送入装置将所述基片送入到所述腔室内的与所述基片支承部相距第二距离的第二位置的控制，
所述第一位置与所述第二位置相同，或者比所述第二位置靠近所述基片支承部。
3.如权利要求1所述的等离子体处理装置，其特征在于：
所述第一距离为1.3mm以上3mm以下。
4.如权利要求1所述的等离子体处理装置，其特征在于：
还包括用于将所述基片送入到所述腔室内的送入装置，
所述控制部还能够执行利用所述送入装置将所述基片送入到所述腔室内的与所述基片支承部相距第二距离的位置的控制，
所述第一距离为所述第二距离的6.8％以上16％以下。
5.如权利要求1所述的等离子体处理装置，其特征在于：
还包括在所述腔室内设置在与所述基片支承部相距第三距离的位置的电极，
所述控制部能够执行向所述基片支承部或所述电极供给RF电功率来生成所述等离子体的控制，
所述第一距离为所述第三距离的3.3％以上7.5％以下。
6.如权利要求1～5中任一项所述的等离子体处理装置，其特征在于：
所述基片支承部具有用于对所述基片进行静电吸附的静电吸附部，
所述控制部还能够执行利用所述静电吸附部使被载置在所述基片支承部的基片静电吸附在所述基片支承部的控制。
7.如权利要求1～6中任一项所述的等离子体处理装置，其特征在于：
所述控制部能够执行使所述腔室内的压力成为250mTorr以下的控制。
8.如权利要求1～7中任一项所述的等离子体处理装置，其特征在于：
所述等离子体生成部能够利用RF电功率在所述腔室内生成等离子体，
所述控制部还能够执行使所述RF电功率成为50W以上1,000W以下的控制。
9.如权利要求1～8中任一项所述的等离子体处理装置，其特征在于：
还包括用于向所述腔室内供给用于生成所述等离子体的气体的气体供给部，
所述控制部能够基于所述基片支承部与所述基片的距离，来控制所述气体供给部向所述腔室内供给的气体的流量。
10.如权利要求9所述的等离子体处理装置，其特征在于：
在所述基片位于所述第一位置时，所述控制部控制所述气体供给部以使所述气体的流量成为第一流量，在所述基片位于比所述第一位置靠近所述基片支承部的位置时，所述控制部控制所述气体供给部以使所述气体的流量成为所述第一流量以上的流量。
11.一种等离子体处理装置，其为对基片进行等离子体处理的等离子体处理装置，其特征在于，包括：
腔室；
设置在所述腔室内的、能够支承所述基片的基片支承部，
用于在所述腔室内生成等离子体的等离子体生成部；
升降器，其用于在所述腔室内控制所述基片支承部与所述基片的距离；和
控制部，
所述控制部能够执行如下控制：
利用所述升降器使所述基片从距离所述基片支承部较远的位置向所述基片支承部移动，
在所述基片的移动过程中，利用所述等离子体生成部在所述腔室内生成等离子体，
在所述腔室内生成了所述等离子体的状态下，利用所述升降器将所述基片载置在所述基片支承部。
12.一种等离子体处理方法，其为在等离子体处理装置中对基片进行等离子体处理的等离子体处理方法，其特征在于：
所述等离子体装置包括：
腔室；
设置在所述腔室内的基片支承部，所述基片支承部具有用于支承基片的区域和设置在所述区域的周围的边缘环，能够在所述边缘环的内侧支承所述基片；
用于在所述腔室内生成等离子体的等离子体生成部；和
升降器，其用于在所述腔室内控制所述基片支承部与所述基片的距离，
所述等离子体处理方法包括：
利用所述升降器，使所述基片位于与所述基片支承部相距第一距离的第一位置的工序；
在所述基片位于所述第一位置的状态下，利用所述等离子体生成部在所述腔室内生成等离子体的工序；和
在所述腔室内生成了所述等离子体的状态下，利用所述升降器将所述基片从所述第一位置在所述边缘环的内侧载置在所述基片支承部的工序。
CN202280060608.6A 2021-09-14 2022-09-12 等离子体处理装置和等离子体处理方法 Pending CN117916863A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-149137 2021-09-14
JP2021149137 2021-09-14
PCT/JP2022/034085 WO2023042804A1 (ja) 2021-09-14 2022-09-12 プラズマ処理装置及びプラズマ処理方法

Publications (1)

Publication Number Publication Date
CN117916863A true CN117916863A (zh) 2024-04-19

Family

ID=85602910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280060608.6A Pending CN117916863A (zh) 2021-09-14 2022-09-12 等离子体处理装置和等离子体处理方法

Country Status (4)

Country Link
KR (1) KR20240065117A (zh)
CN (1) CN117916863A (zh)
TW (1) TW202331918A (zh)
WO (1) WO2023042804A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7465680B2 (en) * 2005-09-07 2008-12-16 Applied Materials, Inc. Post deposition plasma treatment to increase tensile stress of HDP-CVD SIO2
JP4865352B2 (ja) * 2006-02-17 2012-02-01 三菱重工業株式会社 プラズマ処理装置及びプラズマ処理方法
JP5565892B2 (ja) * 2008-06-13 2014-08-06 芝浦メカトロニクス株式会社 プラズマ処理装置、プラズマ処理方法、および電子デバイスの製造方法
KR20150131895A (ko) * 2014-05-16 2015-11-25 박영소 웨이퍼 범프 리플로우 방법 및 장비

Also Published As

Publication number Publication date
TW202331918A (zh) 2023-08-01
KR20240065117A (ko) 2024-05-14
WO2023042804A1 (ja) 2023-03-23

Similar Documents

Publication Publication Date Title
US10163610B2 (en) Extreme edge sheath and wafer profile tuning through edge-localized ion trajectory control and plasma operation
US9021984B2 (en) Plasma processing apparatus and semiconductor device manufacturing method
JP5063520B2 (ja) プラズマ処理方法及びプラズマ処理装置
CN108987233B (zh) 等离子体处理装置和静电吸附方法
KR20140094475A (ko) 탑재대 및 플라즈마 처리 장치
US20190267277A1 (en) Plasma processing apparatus and method for manufacturing mounting stage
US11538715B2 (en) Stage and substrate processing apparatus
CN112602176A (zh) 载置台、基片处理装置、边缘环和边缘环的输送方法
JP2019176031A (ja) プラズマ処理装置、及び被処理体の搬送方法
KR20200010743A (ko) 기판 지지 장치 및 이를 포함하는 플라즈마 처리 장치
KR20210121581A (ko) 기판 처리 장치 및 기판 처리 방법
CN112103164A (zh) 载置台和等离子体处理装置
US20230087660A1 (en) Plasma processing apparatus
JP2019036513A (ja) 基板処理装置、基板処理方法、及びプラズマ発生ユニット
CN117916863A (zh) 等离子体处理装置和等离子体处理方法
JP7390219B2 (ja) エッジリングの保持方法、プラズマ処理装置、及び基板処理システム
US11664198B2 (en) Plasma processing apparatus
US11587820B2 (en) Mounting table, substrate processing apparatus, and control method
US20230173557A1 (en) Cleaning method and method of manufacturing semiconductor device
WO2024095840A1 (ja) 基板処理装置、基板処理システム、およびクリーニング方法
US20230138006A1 (en) Cleaning method, substrate processing method and plasma processing apparatus
US20230128473A1 (en) Method of transporting workpiece and processing apparatus
CN116110818A (zh) 基片处理系统
US20230145538A1 (en) Support unit, and apparatus for treating substrate with the same
US20240030011A1 (en) Substrate transfer system and transfer module

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination